[go: up one dir, main page]

TW201526088A - 透過濺射摻雜靶材製作源極／汲極觸點的方法 - Google Patents

透過濺射摻雜靶材製作源極／汲極觸點的方法 Download PDF

Info

Publication number
TW201526088A
TW201526088A TW103134440A TW103134440A TW201526088A TW 201526088 A TW201526088 A TW 201526088A TW 103134440 A TW103134440 A TW 103134440A TW 103134440 A TW103134440 A TW 103134440A TW 201526088 A TW201526088 A TW 201526088A
Authority
TW
Taiwan
Prior art keywords
metal
dopant
contact layer
target
contact
Prior art date
Application number
TW103134440A
Other languages
English (en)
Inventor
雷建新
拉瑪琳甘姆喬瑟琳甘姆
倪其農
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201526088A publication Critical patent/TW201526088A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H10P14/40—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C23C14/5813—Thermal treatment using lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D64/0112—
    • H10D64/01125—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P14/44—
    • H10P32/14—
    • H10P32/1408—
    • H10P32/171—
    • H10W20/033—
    • H10W20/047—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種沉積接觸層材料之方法包括濺射包括金屬及摻雜物的靶材。接觸層材料導電及可用於電晶體裝置中以將諸如金氧半導體場效電晶體之源極區或汲極區之導電區域連接至接觸插塞。接觸插塞係用於將半導體基板中所形成之源極/汲極區連接至形成於半導體裝置之閘位準上方之金屬電線層。所得接觸層可為包括摻雜物的金屬矽化物。在一些實施例中，所濺射金屬可為鎳及摻雜物可為磷，且所得接觸層可為摻雜有磷的矽化鎳。所描述之實施例大體而言可在半導體裝置中提供減小的接觸電阻且因此提供改良的效能。

Description

透過濺射摻雜靶材製作源極/汲極觸點的方法
實施例大體而言係關於藉由濺射摻雜靶材製造半導體裝置。
在製造諸如金氧半導體場效電晶體(metal-oxide-semiconductor field effect transistor；MOSFET)裝置之半導體裝置時，裝置之各部分(例如，源極與汲極)之間的電阻係裝置總體效能之重要組成部分。大體而言，在半導體裝置之所欲電氣路徑中較低電阻為較佳，因為較低電阻將減小功率消耗及亦減小所謂的「RC延遲」，該RC延遲為電阻與寄生電容之函數。
MOSFET源極與汲極之間的電阻可被稱為「總串聯電阻」。可將總串聯電阻分解為各個組成部分，諸如導電路徑中的導電材料之電阻及路徑中的導電材料之間連接點(接合點)中的電阻。
隨著半導體裝置之各部分間的距離減小，亦將各部分間的導電路徑大體製作為更小尺寸，從而在導電路徑之橫 截面面積減小的情況下用來增加總串聯電阻。舉例而言，使用各個新的CMOS(complementary metal-oxide-semiconductor；互補金氧半導體)技術節點(例如，65nm節點、45nm節點、32nm節點等等)，電極/電線金屬與MOSFET之源極/汲極區之間的連接界面大小已大體下降約30%。
總串聯電阻之大部分係導電路徑中不同導電材料之間連接點處的電阻之結果。因此，若要在未來裝置中半導體裝置總串聯電阻保持或減小，則在本領域中需要減小導電材料之間連接點處的電阻。
在第一實施例中，一種形成MOSFET裝置之方法包括將包含金屬及摻雜物的接觸層材料沉積至半導體材料中所形成的導電區域上。接觸層材料導電且藉由濺射包括金屬及摻雜物的靶材沉積該接觸層材料。
在第二實施例中，一種形成半導體裝置之方法包括提供具有至少一個導電區域的半導體基板，該導電區域為源極區或汲極區。在物理氣相沉積腔室中安置半導體基板，該腔室中具有包含金屬及摻雜物的靶材。濺射靶材以將金屬及摻雜物沉積至導電區域上。隨後將已沉積金屬及摻雜物的半導體基板退火。
在第三實施例中，設備包括物理氣相沉積腔室及濺射靶材，該濺射靶材包含金屬(諸如鎳)及摻雜物(諸如磷)。
10‧‧‧半導體基板
20a‧‧‧導電區域
20b‧‧‧導電區域
30‧‧‧閘電極
35‧‧‧閘絕緣薄膜
40‧‧‧接觸插塞
45‧‧‧障壁層
50‧‧‧接觸層
70‧‧‧通道
80‧‧‧絕緣材料
100‧‧‧金氧半導體場效電晶體/MOSFET
400‧‧‧設備
405‧‧‧開口
415‧‧‧真空泵
420‧‧‧基板固持器
430‧‧‧靶材固持器
435‧‧‧靶材
436‧‧‧金屬
437‧‧‧摻雜物
440‧‧‧磁控管
500‧‧‧步驟
510‧‧‧步驟
520‧‧‧步驟
525‧‧‧步驟
530‧‧‧步驟
540‧‧‧步驟
550‧‧‧步驟
藉由參看隨附圖式提供本揭示案之示例性實施例之更具體描述。然而，應注意，隨附圖式僅圖示出示例性實施例，且因此該等圖式不欲視為限制本揭示案之範疇，本揭示案可允許其他同等有效之實施例。此外，圖式可包括實際組件之簡化表示，因此可忽略例如本領域中所熟知的元件。另外，圖式中所描述之元件大體上未按比例描繪，且在單個圖式中或跨多個圖式之元件之所描述相對大小亦可與根據本揭示案之實施例所製造的實際裝置中的元件之相對大小不同。
第1圖係描述具有藉由濺射摻雜靶材所沉積之接觸層的MOSFET半導體裝置之一部分之示意圖。
第2圖係描述在界面處接觸電阻與材料之功函數差之間已知關係之曲線圖。
第3圖提供針對已退火及預退火實施例之特定接觸電阻的確定值。
第4圖係描述根據本揭示案之一實施例用於沉積材料之設備的示意圖。
第5圖係描述根據本揭示案之一實施例用於沉積具有減小的接觸電阻之材料的方法之製程流程圖。
如第1圖中所描述，諸如MOSFET 100之半導體裝置包括第一導電區域20a及第二導電區域20b(可統稱為導電區域20a、20b)，該等區域可用作MOSFET 100之源極區或汲極區。通常藉由諸如離子佈置之方法在半導體基板10之區域中形成各個導電區域。導電區域20a、20b包括例如n型摻 雜物，該等n型摻雜物藉由使供體電子可用而足以允許導電區域導電。若半導體基板10例如為矽(Si)，則n型摻雜物將包括磷(P)及砷(As)原子。其他n型摻雜物將包括經典週期表之V族中的元素，諸如銻(Sb)。
半導體基板10可為未摻雜本質半導體或可包括特定區域中或貫穿整體分散的摻雜物。半導體基板10可包括例如p型摻雜物，諸如硼(B)及鋁(Al)，該等摻雜物為電子受體。 半導體基板10可具有例如僅特定區域被摻雜有p型摻雜物或可貫穿整體分散該等摻雜物。
MOSFET 100包括閘絕緣薄膜35上的閘電極30。閘電極30為例如摻雜多晶矽或金屬之導電材料。在導電區域20a、20b之間安置閘電極30。藉由將電位施加於閘電極30，配置為源極區的各個第一導電區域20a與配置為汲極區的各個第二導電區域20b之間的通道70之導電性可變化。
大體而言，通常將導電區域20a、20b電氣連接至電源電位或類似者，諸如相對高電位或相對低電位(例如，接地電位)。通常經由半導體基板10上方所形成之裝置層中的金屬電線連接實現電源電位與導電區域之間的電氣連接。在第1圖中並未特定描述導電區域20a、20b上方的該等其他裝置層，但如本領域中所熟知的，可使用接觸插塞40實現導電區域與上方形成的電線層之間的初步連接。接觸插塞40可例如為金屬，諸如鎢(W)、鋁(Al)、金(Au)、鉑(Pt)、鈀(Pd)，及各種導電合金。
在MOSFET 100製造過程中，藉由將金屬沉積至半 導體基板10上提供的絕緣材料80中所形成的開口中來形成接觸插塞40。可首先在開口中沉積保形沉積之障壁層45。障壁層45旨在限制接觸插塞40材料電遷移至導電區域20及絕緣材料80中。障壁層45可例如為氮化鈦、鉭合金或鎢鈦合金。可視情況保形沉積或忽略障壁層45。
MOSFET 100進一步包括接觸插塞40與導電區域20之間的接觸層50。接觸層50充當不同材料(亦即半導體材料及金屬材料)之間的接合點。接觸層50可例如為矽化物化合物。若提供障壁層45，則接觸層50可與障壁層45直接接觸而非與接觸插塞40接觸。
源極與汲極之間導電路徑中的總串聯電阻(RT)係源極區(導電區域20a)上方的接觸插塞40與汲極區(導電區域20b)上方的接觸插塞40之間的所有電阻之總和。總串聯電阻(RT)可由以下方程式表示：RT=R通道+R外 (方程式1)因此，總串聯電阻(RT)包括因導電通道中的材料而產生之電阻(R通道)及所謂的外部電阻(R外)。R通道由形成導電通道的半導體材料之本質特性及諸如導電通道之長度及橫截面之其他因素決定。
外部電阻(R外)可由以下方程式表示：R外=R插塞+Rc+Rsdb+R其他 (方程式2)其中R插塞為因接觸插塞材料而產生之電阻，Rc為接觸插塞材料與源極/汲極區材料之間接合點處的接觸電阻，Rsdb為因源極/汲極區材料而產生之電阻，及R其他為接觸插塞與導電通道 之間存在的所有其他電阻。大體而言，接觸電阻(Rc)為外部電阻R外的較大貢獻者且在現有裝置中可佔R外中的大約25%至35%。
接觸電阻(Rc)係金屬與半導體材料之間的接合點/界面處的電阻，亦即，在MOSFET 100中，係接觸插塞40(或障壁層45)與導電區域之界面處的電阻。在MOSFET 100中，接觸電阻(Rc)更特定而言係指接觸層50與導電區域20a、20b之間界面處的電阻。
接觸電阻(Rc)係金屬與所接觸的半導體材料之間功函數差之函數。如第2圖中所描述，減小接合材料之間的功函數差(可被稱為減小金屬/接合肖特基(Schottky)障壁高度)減小了接觸電阻(Rc)。接觸電阻亦係接合點中的摻雜位準之函數，大體而言摻雜位準增加引發電阻下降。因此，在MOSFET 100中，接觸電阻(Rc)係接觸層50與導電區域20a、20b之功函數差及接觸層50與導電區域20a、20b之間接合點中的摻雜位準之函數。
接觸電阻(Rc)亦可取決於其他因素，諸如界面處的平均表面粗糙度，但大體而言接觸電阻(Rc)與特定接觸電阻(ρC)成比例。可藉由以下方程式描述特定接觸電阻(ρC)：ρC=C1 e(C 2 ×q×Φ B /√(Nif) (方程式3)其中q為摻雜物電荷，Nif為界面摻雜物濃度及ΦB為肖特基障壁高度。在方程式3中，取得Nif之平方根。C1為與界面處的金屬及半導體之特點相關的常數；及C2為與電荷載流子之有效電子質量相關的常數。如方程式3中所見，存在兩種路 徑來降低ρC：降低肖特基障壁高度(ΦB)或增加界面摻雜物濃度(Nif)。
根據一實施例，在接觸插塞40與導電區域20a、20b之間形成接觸層50以減小接觸插塞40(或障壁層45)之金屬與導電區域20a、20b之間的接觸電阻(Rc)。在方程式1及方程式2之各者中，減小Rc減小了R外及RT。大體而言，減小總串聯電阻(RT)將改良總體裝置效能。
在此第一實施例中的接觸層50之材料包括金屬及摻雜物。舉例而言，接觸層50可包括作為金屬的鎳(Ni)及作為摻雜物的磷(P)雜質。金屬中的摻雜物之原子濃度可例如為0.1%至1%。較高濃度之摻雜物可為較佳以便減小接觸層50中的電阻。舉例而言，若導電區域包括矽，則接觸層50可包含金屬矽化物材料。在一個實施例中，接觸層50之材料可包含包括磷雜質的矽化鎳材料。
可藉由例如物理氣相沉積製程沉積接觸層50之材料。在物理氣相沉積製程中，可濺射包括摻雜物的金屬靶材以形成接觸層50。靶材中的摻雜物之原子濃度可例如為0.1%至1%或更高。在一示例性實施例中，金屬靶材為鎳(Ni)及包括1%(原子濃度)磷(P)。濺射製程可視情況為射頻電漿輔助物理氣相沉積(radio-frequency plasma assisted physical vapor deposition；RFPVD)製程。
在最初的沉積後，可視情況將接觸層50之材料退火。退火可處於任何適宜溫度下及經歷任何適宜時間。舉例而言，退火可處於200℃至1000℃之溫度下。更特定而言， 退火可為大約750℃至850℃。退火製程可為藉由例如雷射尖處理執行的動態亞毫秒退火製程，在該處理中藉由曝露於雷射脈衝或多個脈衝快速加熱該層/基板。退火可為涉及例如加熱燈及/或加熱板的快速熱退火製程。可在沉積工具中或在不同工具(諸如單獨熔爐、烘箱或加熱板)上執行退火。
第3圖描述在具有退火製程及無退火製程情況下已沉積摻雜磷的矽化鎳薄膜之量測出的特定接觸電阻(ρC)。在第3圖中所呈現之資料中，已藉由本領域中已知的傳輸線模型(transmission line model；TLM)決定接觸層50的特定接觸電阻(ρC)，在該模型中量測跨包括多個觸點之測試結構的電阻及藉由擬合實驗資料決定ρC。第3圖中所報告之接觸材料為使用摻雜有1%(原子濃度)磷的鎳靶材在RFPVD製程中所沉積之摻雜磷的矽化鎳材料。退火製程為800℃下的動態亞毫秒退火製程。對於摻雜磷的矽化鎳，對已退火材料的ρC為大約8.0×10-9及對未退火之材料的ρC為1.4×10-8。
第4圖描述用於形成具有減小之接觸電阻的半導體裝置(諸如MOSFET 100)中之設備400之示例性實施例。設備400包含腔室410，該腔室包括開口405，該開口允許在基板固持器420上安置半導體基板10。大體而言，可密封腔室410及可使得腔室410之內部處於真空狀態中。可提供真空泵415以使得腔室410之內部處於真空狀態中。可視情況允許基板固持器420在處理期間控制半導體基板10之溫度，例如，可將半導體基板10冷卻至室溫以下或加熱至室溫以上。室溫標稱為25℃。
設備400包括用於固持靶材435的靶材固持器430。設備400可視情況包括加熱或冷卻靶材435之構件。在沉積製程期間亦可旋轉或移動靶材435。靶材435包括金屬436及摻雜物437。在半導體基板上沉積來自靶材435的材料(例如，金屬436及摻雜物437)作為形成接觸層50之製程的一部分。將靶材435的至少一部分曝露於揮發能量，引發靶材435之材料(例如，金屬436及摻雜物437)濺射及/或進入氣態或電漿狀態。來自靶材435的材料之一些部分隨後凝結於半導體基板10上。可藉由局部加熱、曝露於電子束能量、雷射束能量、電漿放電或上述之組合濺射來自靶材435的材料。在第4圖中所描述之實例中，磁控管440自靶材435產生濺射材料，該等材料經沉積於基板固持器420上的基板10上。
設備400可視情況併入用於相對於靶材固持器430偏壓基板固持器420的DC電極及用於在腔室410中形成RF電漿以便進行RFPVD處理的RF功率產生器。
設備400中的沉積製程可涉及各種淨化循環、靶材調節步驟及/或表面準備步驟。表面準備步驟可包括將半導體基板10曝露於RF電漿以移除表面污染物及/或導電區域20a、20b之上部分。
第5圖中描述形成半導體裝置之方法，該半導體裝置包括具有減小之接觸電阻的接觸層，諸如接觸層50。
在步驟500中，提供諸如半導體晶圓之基板。基板可例如為矽晶圓、矽鍺(SiGe)晶圓或絕緣體上矽(SOI)晶圓。
在步驟510中，使用標準半導體裝置製造製程(諸 如光微影、離子佈置、熱擴散及/或磊晶生長)在基板中形成導電區域。藉由在半導體材料中(諸如在基板的一部分中)包括摻雜物形成導電區域。可將導電區域用作電晶體裝置(諸如MOSFET 100)之源極/汲極區。
可在形成源極/汲極區之前或之後形成電晶體裝置之閘電極部分，但常見在源極/汲極區後形成。可在基板上形成絕緣薄膜，該絕緣薄膜在源極/汲極區上方具有開口。
導電區域(諸如源極區及汲極區)可經形成具有n型或p型摻雜物。導電區域中的摻雜物之濃度可為約1×1020/cm3至1×1021/cm3，而矽原子密度為約5×1022/cm3。
在步驟520中，在沉積設備(諸如(例如)上文所描述之設備400)中安置具有導電區域的基板。
在步驟525中提供包括金屬及摻雜物的濺射靶材。儘管在第5圖中描述為發生在將基板安置於沉積設備中之後，但不必需此特定次序及可在步驟530之前任一點處提供濺射靶材。
濺射靶材之金屬可例如為鎳、鎳合金、稀土金屬、稀土金屬合金。稀土金屬包括鑭系元素、釔及鈧。
濺射靶材之摻雜物可例如為n型摻雜物，諸如磷(P)、砷(As)及銻(Sb)。靶材中的摻雜物之濃度可介於0.1原子濃度%與5原子濃度%之間。
在步驟530中，濺射靶材的至少一部分揮發(例如，被濺射)及隨後所揮發材料之一些部分凝結於基板上。可同時或依次濺射包含不同材料的多個濺射靶材。
由於濺射靶材含有金屬及摻雜物，摻雜物將大體上與金屬一起揮發且亦將凝結於基板上。已沉積材料中的摻雜物之濃度不必與濺射靶材中的摻雜物之濃度相同，但可亦可相同。可執行額外處理步驟以增加已沉積材料中的摻雜物之濃度。舉例而言，可在濺射沉積後執行離子佈置以增加摻雜物濃度。
在步驟540中，視情況將已沉積材料退火。可在發生沉積的相同設備中發生退火或在不同設備中發生。退火可為快速熱退火製程。可使用雷射尖退火(例如，動態亞毫秒熱退火)製程將已沉積材料退火。
在退火製程期間，已沉積材料可形成矽化物。假定基板之半導體材料包括矽，可在導電區域中提供矽原子，或藉由其他層或藉由與接觸層材料一起沉積或在接觸層材料上沉積的材料提供矽原子。
退火製程不必為分立製程，但可發生在製造半導體裝置期間的各個後續處理步驟期間。亦即，退火可發生在若干階段中及/或可發生在稍後製造步驟期間。
在步驟550中，在接觸層之已沉積材料上形成接觸插塞。作為接觸插塞形成製程的一部分，在接觸插塞材料之前，可視情況在接觸層上沉積金屬障壁層。
在後續處理步驟中，可在基板上形成各種金屬電線層，及根據所需電路設計需要，經由接觸插塞將源極/汲極區連接至電線層。
儘管上文描述係針對本揭示案之示例性實施例，但 是可在不脫離本揭示案之基本範疇的情況下設計出本揭示案之其他及進一步實施例，且由以下申請專利範圍決定本揭示案之範疇。
20a‧‧‧導電區域
20b‧‧‧導電區域
30‧‧‧閘電極
35‧‧‧閘絕緣薄膜
40‧‧‧接觸插塞
45‧‧‧障壁層
50‧‧‧接觸層
70‧‧‧通道
80‧‧‧絕緣材料
100‧‧‧金氧半導體場效電晶體/MOSFET

Claims (15)

  1. 一種方法，該方法包含以下步驟：在一半導體材料中形成一導電區域；以及在該導電區域上沉積接觸層材料，該接觸層材料包含一金屬及一摻雜物，其中該接觸層材料導電且藉由濺射包括該金屬及該摻雜物的一靶材來沉積該接觸層材料。
  2. 如請求項1所述之方法，其中該金屬為鎳及該摻雜物為磷。
  3. 如請求項2所述之方法，進一步包含以下步驟：在於該導電區域上沉積該接觸層材料後將該接觸層材料退火。
  4. 如請求項3所述之方法，其中該退火之步驟產生一矽化物。
  5. 如請求項3所述之方法，其中該退火之步驟包括一快速熱退火製程。
  6. 如請求項3所述之方法，其中該退火之步驟處於300℃與900℃之間的溫度。
  7. 如請求項3所述之方法，其中該退火之步驟包括一雷射尖製程。
  8. 如請求項1所述之方法，其中該靶材中的該摻雜物之一原子濃度介於約0.1%與5%之間。
  9. 如請求項1所述之方法，其中該靶材之原子組成為約99%鎳及約1%磷。
  10. 如請求項1所述之方法，其中該摻雜物為磷、砷、銻、硫及硒之一者。
  11. 如請求項1所述之方法，其中該金屬為鎳、一鎳合金、一稀土金屬及一稀土金屬之合金之一者。
  12. 一種形成一半導體裝置之方法，該方法包含以下步驟：在具有一濺射靶材的一物理氣相沉積腔室中安置一半導體基板，該濺射靶材包括一金屬及一摻雜物，其中該半導體基板具有一導電區域，該導電區域為一源極區及一汲極區之一者；濺射該濺射靶材以在該導電區域上沉積該金屬及該摻雜物；以及將已沉積該金屬及該摻雜物的該半導體基板退火。
  13. 如請求項12所述之方法，其中該金屬為鎳及該摻雜物為磷。
  14. 如請求項13所述之方法，其中該濺射靶材中的該磷之原子濃度為1%。
  15. 如請求項14所述之方法，進一步包含以下步驟：在該已沉積金屬及摻雜物上形成一接觸插塞。
TW103134440A 2013-10-24 2014-10-02 透過濺射摻雜靶材製作源極／汲極觸點的方法 TW201526088A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/062,741 US20150118833A1 (en) 2013-10-24 2013-10-24 Method of making source/drain contacts by sputtering a doped target

Publications (1)

Publication Number Publication Date
TW201526088A true TW201526088A (zh) 2015-07-01

Family

ID=52993359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134440A TW201526088A (zh) 2013-10-24 2014-10-02 透過濺射摻雜靶材製作源極／汲極觸點的方法

Country Status (3)

Country Link
US (1) US20150118833A1 (zh)
TW (1) TW201526088A (zh)
WO (1) WO2015060993A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576908B1 (en) 2015-09-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
TWI623641B (zh) * 2015-08-19 2018-05-11 愛森特有限公司 氣相沉積裝置用樣本固持器及具有該固持器之氣相沉積裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426291B1 (en) * 2000-08-31 2002-07-30 Micron Technology, Inc. Method of co-deposition to form ultra-shallow junctions in MOS devices using electroless or electrodeposition
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
DE10334353A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung eines Kontaktes und elektronisches Bauelement, umfassend derartige Kontakte
KR100593739B1 (ko) * 2004-09-09 2006-06-28 삼성전자주식회사 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
KR20060099214A (ko) * 2005-03-11 2006-09-19 주식회사 하이닉스반도체 반도체 소자의 ｃｍｏｓ 트랜지스터 및 그 형성방법
US7485556B2 (en) * 2005-03-18 2009-02-03 Applied Materials, Inc. Forming metal silicide on silicon-containing features of a substrate
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device
KR100857229B1 (ko) * 2007-05-28 2008-09-05 삼성전자주식회사 반도체 소자 및 그 형성방법
JP2009130190A (ja) * 2007-11-26 2009-06-11 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009141218A (ja) * 2007-12-07 2009-06-25 Toshiba Corp 半導体装置
US7911028B2 (en) * 2008-07-31 2011-03-22 Nanya Technology Corp. Semiconductor device and method of manufacturing the same
JP2011040513A (ja) * 2009-08-10 2011-02-24 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8580094B2 (en) * 2010-06-21 2013-11-12 Applied Materials, Inc. Magnetron design for RF/DC physical vapor deposition
CN102593000B (zh) * 2011-01-13 2015-01-14 中国科学院微电子研究所 半导体器件及其制造方法
JP2013219311A (ja) * 2012-04-12 2013-10-24 Ps4 Luxco S A R L 半導体装置及びその製造方法
US20140065819A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI623641B (zh) * 2015-08-19 2018-05-11 愛森特有限公司 氣相沉積裝置用樣本固持器及具有該固持器之氣相沉積裝置
US9576908B1 (en) 2015-09-10 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US20170077033A1 (en) 2015-09-10 2017-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
TWI588964B (zh) * 2015-09-10 2017-06-21 台灣積體電路製造股份有限公司 互連接結構與其製作方法與應用其之 半導體元件
US10297548B2 (en) 2015-09-10 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US10861791B2 (en) 2015-09-10 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US11404376B2 (en) 2015-09-10 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same
US11749603B2 (en) 2015-09-10 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure, fabricating method thereof, and semiconductor device using the same

Also Published As

Publication number Publication date
US20150118833A1 (en) 2015-04-30
WO2015060993A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
US7268065B2 (en) Methods of manufacturing metal-silicide features
US20150372099A1 (en) Contact silicide formation using a spike annealing process
TWI694615B (zh) 半導體裝置及其製造方法
WO2014089780A1 (zh) 超浅结半导体场效应晶体管及其制备方法
TW201314811A (zh) 電阻式測試結構、半導體裝置及電阻裝置之操作方法
CN104916687A (zh) 具有无角轮廓的接触件硅化物
CN100382316C (zh) 具有高熔点金属栅的半导体器件及其制造方法
CN104037173B (zh) 多晶硅电阻结构及其形成方法
CN1922719B (zh) 半导体器件和制造半导体器件的方法
TW201526088A (zh) 透過濺射摻雜靶材製作源極／汲極觸點的方法
US20180261461A1 (en) Salicide formation using a cap layer
JP2004221306A (ja) 半導体装置の製造方法
US9478671B2 (en) Semiconductor device including a resistor and method for the formation thereof
Baik et al. Reducing specific contact resistivity for n-type germanium using laser activation process and nano-island formation
CN105244338A (zh) 用于半导体器件的接触及其形成方法
CN111477677B (zh) 二极管结构及其制造方法
TWI853496B (zh) 積體退火系統及其製造積體電路與場效電晶體的方法
US20120038048A1 (en) Stabilized nickel silicide interconnects
JP5499804B2 (ja) 半導体装置の製造方法
CN102856206B (zh) 一种半导体结构及其制造方法
CN119132941B (zh) 金属硅化物方块电阻的测试结构及其制备方法
US7825013B2 (en) Integrated circuit comprising an amorphous region and method of manufacturing an integrated circuit
Pyo et al. Investigation of Parasitic Resistance Components in the Case of Microwave Irradiation in Poly-Si Annealing
JP2000294655A (ja) 半導体装置及びその製造方法
US20180138285A1 (en) Methods of forming integrated circuit structure with silicide reigon