TW201505373A - 電壓準位轉換電路 - Google Patents

Abstract

一種電壓準位轉換電路，包含：一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體，及一第八電晶體。藉由設置該第六電晶體及該第七電晶體以提供等效高電阻，可弱化該第三電晶體及該第四電晶體的閂鎖能力，使輸入電壓的壓差處於較低準位時，電路仍可順利轉態，再搭配設置該第五電晶體及該第八電晶體以提供導通路徑，可以縮短輸出訊號的上升或下降時間，在相同的轉態時間需求下，本發明相較於先前技術的電壓準位轉換電路，可以縮小佈局面積及減少動態電流消耗。

Description

電壓準位轉換電路

本發明是有關於一種轉換電路，特別是指一種電壓準位轉換電路。

電壓準位轉換電路為目前電子電路中應用十分廣泛的一種轉換電路，用以將訊號在不同電壓準位間轉換。

參閱圖1，習知一種電壓準位轉換電路(圖1使用N-Type的電壓準位轉換電路作為說明)包含一第一電晶體M1、一第二電晶體M2、一第三電晶體M3，及一第四電晶體M4。

該第一電晶體M1具有一輸出一反相輸出訊號OUTB的第一端、一電連接一低準位電壓VN的第二端，及一接收一輸入訊號IN的控制端。

該第二電晶體M2具有一輸出一輸出訊號OUT的第一端、一電連接該低準位電壓VN的第二端，及一接收一反相輸入訊號INB的控制端。

該第三電晶體M3具有一輸出該反相輸出訊號OUTB的第一端、一電連接一高準位電壓VP的第二端，及 一電連接該第二電晶體M2的第一端的控制端。

該第四電晶體M4具有一輸出該輸出訊號OUT的第一端、一電連接該高準位電壓VP的第二端，及一電連接該第一電晶體M1的第一端的控制端。

一般使用時，該電壓準位轉換電路用以將該輸入訊號IN及該反相輸入訊號INB轉換為該輸出訊號OUT及該反相輸出訊號OUTB，其中，該輸入訊號IN及該反相輸入訊號INB為差動訊號，且其電壓位準差低於該輸出訊號OUT及該反相輸出訊號OUTB的電壓位準差(亦即該高準位電壓VP及該低準位電壓VN的電壓位準差)。

第一電晶體M1和第二電晶體M2為輸入差動對(differential input pair)，第三電晶體M3和第四電晶體M4則形成一正迴授(positive feedback)機制，如同一閂鎖電路(latch circuit)，或稱為交錯偶合對(cross-coupled pair)，在電路運作時，第一電晶體M1和第二電晶體M2必須要能提供足夠的動態電流來解開此閂鎖電路，才能使該輸入訊號IN、反相輸入訊號INB正常轉換為該輸出訊號OUT、反相輸出訊號OUTB。

然而，當輸入訊號IN、反相輸入訊號INB的電壓準位接近輸入級電晶體(即第一電晶體M1和第二電晶體M2)的臨界電壓(threshold voltage)時，會遭遇轉態困難，而容易造成電路在靜態時存在一個直流(DC)電流，導致電路漏電(leakage current)。

一般為了克服此問題，會藉由增加輸入級電晶 體寬度(width)以提升輸入級電晶體的動態電流，或是增加閂鎖電路的電晶體(即第三電晶體M3和第四電晶體M4)通道長度(channel length)來降低閂鎖電路的能力，但前者不僅增加功耗且會使佈局面積變大而提升電路成本，後者對於輸入級電晶體為N型金氧半場效電晶體(N type Metal-Oxide-Semiconductor Field-Effect Transistor，縮寫為N-MOSFET)而言，會增加輸出訊號OUT、反相輸出訊號OUTB的上升時間(rising time)，對於輸入級電晶體為P型金氧半場效電晶體(P-MOSFET)而言(如圖2所示)，會增加輸出訊號OUT、反相輸出訊號OUTB的下降時間(falling time)，導致轉態時間增加。

因此，本發明之目的，即在提供一種可降低電路面積、節省成本及功耗的電壓準位轉換電路。

於是本發明電壓準位轉換電路，包含：一第一輸出端、一第二輸出端、一第一電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體、一第七電晶體，及一第八電晶體。

該第一輸出端及該第二輸出端分別用以輸出一第一輸出電壓及一與該第一輸出電壓互補的第二輸出電壓。

該第一電晶體包括一電連接該第二輸出端的第一端、一電連接一第一準位電壓的第二端，及一接收一第一輸入電壓的控制端。

該第二電晶體包括一電連接該第一輸出端的第一端、一電連接該第一準位電壓的第二端，及一接收一第二輸入電壓的控制端，其中，該第二輸入電壓互補於該第一輸入電壓。

該第三電晶體包括一電連接該第一電晶體的第一端的第一端、一第二端，及一電連接該第一輸出端的控制端。

該第四電晶體包括一電連接該第二電晶體的第一端的第一端、一第二端，及一電連接該第二輸出端的控制端。

該第五電晶體包括一電連接該第三電晶體的第二端的第一端、一電連接一第二準位電壓的第二端，及一電連接該第二輸出端的控制端。

該第六電晶體串接於該第二準位電壓及該第二輸出端間，用以提供等效高電阻。

該第七電晶體串接於該第二準位電壓及該第一輸出端間，用以提供等效高電阻。

該第八電晶體包括一電連接該第四電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第一輸出端的控制端。

本發明之功效在於：藉由該第六電晶體及該第七電晶體提供等效高電阻，當該第一輸入電壓及該第二輸入電壓的壓差處於較低準位時，電路仍可正常轉態，再搭配設置該第五電晶體及該第八電晶體，可縮短該第一輸出 電壓及該第二輸出電壓的上升下降時間，具有降低電路面積、節省成本及功耗的功效。

M1‧‧‧第一電晶體

M2‧‧‧第二電晶體

M3‧‧‧第三電晶體

M4‧‧‧第四電晶體

M5‧‧‧第五電晶體

M6‧‧‧第六電晶體

M7‧‧‧第七電晶體

M8‧‧‧第八電晶體

OUT‧‧‧第一輸出端

OUTB‧‧‧第二輸出端

V1‧‧‧第一準位電壓

V2‧‧‧第二準位電壓

Vbias‧‧‧偏壓輸入端

VIN‧‧‧第一輸入電壓

VINB‧‧‧第二輸入電壓

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是習知一種電壓準位轉換電路的電路圖；圖2是習知該電壓準位轉換電路的另一樣態的電路圖；圖3是本發明電壓準位轉換電路之一第一較佳實施例的電路圖；圖4是該第一較佳實施例的另一樣態；圖5是該第一較佳實施例的第三樣態；圖6是本發明電壓準位轉換電路之一第二較佳實施例的電路圖；圖7是該第二較佳實施例的另一樣態；及圖8是該第二較佳實施例的第三樣態。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖3，本發明電壓準位轉換電路之第一較佳實施例包含一第一輸出端OUT及一第二輸出端OUTB、一第一電晶體M1、一第二電晶體M2、一第三電晶體M3、一第四電晶體M4、一第五電晶體M5、一第六電晶體M6、 一第七電晶體M7、一第八電晶體M8，及一偏壓輸入端Vbias。

該第一輸出端OUT及該第二輸出端OUTB分別用以輸出一第一輸出電壓及一與該第一輸出電壓互補的第二輸出電壓。

該第一電晶體M1包括一電連接該第二輸出端OUTB的第一端、一電連接一第一準位電壓V1的第二端，及一接收一第一輸入電壓VIN的控制端。

該第二電晶體M2包括一電連接該第一輸出端OUT的第一端、一電連接該第一準位電壓V1的第二端，及一接收一第二輸入電壓VINB的控制端，其中，該第二輸入電壓VINB互補於該第一輸入電壓VIN，且其電壓位準差低於該第一輸出電壓及該第二輸出電壓間的電壓位準差。

該第三電晶體M3包括一電連接該第一電晶體M1的第一端及該第二輸出端OUTB的第一端、一第二端，及一電連接該第一輸出端OUT的控制端。

該第四電晶體M4包括一電連接該第二電晶體M2的第一端及該第一輸出端OUT的第一端、一第二端，及一電連接該第二輸出端OUTB的控制端。

該第五電晶體M5包括一電連接該第三電晶體M3的第二端的第一端、一電連接一第二準位電壓V2的第二端，及一電連接該第二輸出端OUTB的控制端。

該第六電晶體M6串接於該第二準位電壓V2及 該第二輸出端OUTB間，用以提供等效高電阻，該第六電晶體M6包括：一電連接該第三電晶體M3的第二端的第一端、一電連接該第二準位電壓V2的第二端，及一電連接一偏壓輸入端Vbias的控制端，受控制以維持運作於飽和區(Saturation region)。

該第七電晶體M7串接於該第二準位電壓V2及該第一輸出端OUT間，用以提供等效高電阻，該第七電晶體M7包括：一電連接該第四電晶體M4的第二端的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該偏壓輸入端Vbias的控制端，受控制以維持運作於飽和區。

該第八電晶體M8包括一電連接該第四電晶體M4的第二端的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該第一輸出端OUT的控制端。

於本實施例中，該第一電晶體M1、該第二電晶體M2為N型金氧半場效電晶體(N type Metal-Oxide-Semiconductor Field-Effect Transistor，縮寫為N-MOSFET)，該第三電晶體M3、該第四電晶體M4、該第五電晶體M5、該第六電晶體M6、該第七電晶體M7、該第八電晶體M8為P型金氧半場效電晶體(P-MOSFET)，且該第二準位電壓V2高於該第一準位電壓V1，但不限於此。

一般使用時，該第一電晶體M1及該第二電晶體M2的控制端分別接收該第一輸入電壓VIN及該第二輸 入電壓VINB，再經由該第一輸出端OUT及該第二輸出端OUTB輸出電壓位準差較高的該第一輸出電壓及該第二輸出電壓，由於電壓準位轉換電路的電壓準位轉換運作方式為此業界所熟悉的內容，在此不贅述。

其中，該第一電晶體M1及該第二電晶體M2為輸入差動對(differential input pair)，該第三電晶體M3及該第四電晶體M4則形成一正迴授(positive feedback)機制，可視為一閂鎖電路(latch circuit)，或稱為交錯偶合對(cross-coupled pair)。

當電路轉態期間(即該第一輸入電壓VIN、該第二輸入電壓VINB由相對低準位電壓轉高準位電壓，或由相對高準位電壓轉低準位電壓時)，藉由該偏壓輸入端Vbias提供偏壓使該第六電晶體M6及該第七電晶體M7操作在飽和區，此時該第六電晶體M6及該第七電晶體M7會分別等效於一個串接於該第二準位電壓V2與第三電晶體M3、該第四電晶體M4間的等效高電阻(即小訊號等效輸出電阻ro)，如此可弱化該第三電晶體M3及該第四電晶體M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態。

當該第六電晶體M6及該第七電晶體M7的等效電阻值愈高時，該第三電晶體M3及該第四電晶體M4的閂鎖能力就愈被弱化，因此該第一電晶體M1及該第二電晶體M2不需要提供較大的動態電流，即可使該第一輸出電壓及該第二輸出電壓輕易轉態。

然而該第三電晶體M3及該第四電晶體M4的閂鎖能力越弱，就會導致該第一輸出電壓及該第二輸出電壓的上升時間(rising time)增加，因此設置該第五電晶體M5及該第八電晶體M8以縮短該第一輸出電壓及該第二輸出電壓的上升時間。

在電路轉態期間，當第一輸入電壓VIN是由相對低準位電壓轉高準位電壓(此時該第二輸入電壓VINB由相對高準位電壓轉低準位電壓)，在該第一電晶體M1為導通狀態時，透過該第八電晶體M8的路徑可加速該第一輸出電壓的上升時間；當第一輸入電壓VIN是由相對高準位電壓轉低準位電壓(此時該第二輸入電壓VINB由相對低準位電壓轉高準位電壓)，在該第二電晶體M2為導通狀態時，透過該第五電晶體M5的路徑則可加速該第二輸出電壓的上升時間。

經由以上的說明，可將本實施例的優點歸納如下：藉由設置該第六電晶體M6及該第七電晶體M7以作為串接於該第二準位電壓V2與第三電晶體M3、該第四電晶體M4間的等效高電阻，可弱化該第三電晶體M3及該第四電晶體M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態，再搭配設置該第五電晶體M5及該第八電晶體M8以提供導通路徑，可以縮短該第一輸出電壓及該第二輸出電壓的上升時間，所以即使在該第一輸入電壓VIN及該第二輸入電壓VINB的電壓準位接近 該第一電晶體M1及該第二電晶體M2的臨界電壓(threshold voltage)時，該第一輸出電壓及該第二輸出電壓仍然可以順利轉態。

當該第一輸入電壓VIN及該第二輸入電壓VINB的壓差(| VIN-VINB |)處於較低準位時，相較於習知的電壓準位轉換電路，本實施例在相同的轉態時間需求下，可以縮小佈局(layout)面積且不需消耗較多的動態電流，因此適於應用在液晶顯示器(Liquid Crystal Display，縮寫為LCD)的驅動電路中，可大幅降低晶片面積、節省成本及功耗。

參閱圖4，為該第一較佳實施例的另一樣態，此樣態與該第一較佳實施例的差異在於：該第一電晶體M1、該第二電晶體M2為P型金氧半場效電晶體，該第三電晶體M3、該第四電晶體M4、該第五電晶體M5、該第六電晶體M6、該第七電晶體M7、該第八電晶體M8為N型金氧半場效電晶體，且該第一準位電壓V1高於該第二準位電壓V2。

其中，該第一電晶體M1及該第二電晶體M2為輸入差動對，該第三電晶體M3及該第四電晶體M4則形成一正迴授機制，可視為一閂鎖電路。

當電路轉態期間，該偏壓輸入端Vbias所提供的偏壓會使該第六電晶體M6及該第七電晶體M7操作在飽和區，以弱化該第三電晶體M3及該第四電晶體M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉 態，再搭配該第五電晶體M5及該第八電晶體M8提供導通路徑，可以縮短該第一輸出電壓及該第二輸出電壓的下降時間(falling time)，由於電路原理類似於上述，故在此不再贅言。

如此，此樣態亦可達到與上述第一較佳實施例相同的目的與功效。

參閱圖5，為該第一較佳實施例的第三樣態，此樣態與該第一較佳實施例的差異在於：該第六電晶體M6包括：一電連接該第二輸出端OUTB的第一端、一電連接該第二準位電壓V2的第二端，及一電連接一偏壓輸入端Vbias的控制端，受控制以維持運作於飽和區。

該第七電晶體M7包括：一電連接該第一輸出端OUT的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該偏壓輸入端Vbias的控制端，受控制以維持運作於飽和區。

此樣態亦可達到與上述第一較佳實施例相同的目的與功效，由於電路原理類似於上述，在此不再贅言。

參閱圖6，為本發明電壓準位轉換電路的一第二較佳實施例，該第二較佳實施例是類似於該第一較佳實施例，該第二較佳實施例與該第一較佳實施例的差異在於：該第六電晶體M6包括：一電連接該第三電晶體M3的第二端的第一端、一電連接該第二準位電壓V2的 第二端，及一電連接該第一輸出端OUT且接收該第一輸出電壓的控制端。

該第七電晶體M7包括：一電連接該第四電晶體M4的第二端的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該第二輸出端OUTB且接收該第二輸出電壓的控制端。

於本實施例中，該第一電晶體M1、該第二電晶體M2為N型金氧半場效電晶體，該第三電晶體M3、該第四電晶體M4、該第五電晶體M5、該第六電晶體M6、該第七電晶體M7、該第八電晶體M8為P型金氧半場效電晶體，且該第二準位電壓V2高於該第一準位電壓V1，但不限於此。

該第一電晶體M1及該第二電晶體M2為輸入差動對，該第三電晶體M3及該第四電晶體M4則形成一正迴授機制，可視為一閂鎖電路。

當電路轉態期間，該第一輸出電壓及該第二輸出電壓會使該第六電晶體M6及該第七電晶體M7操作在三級管區(triode region)，此時該第六電晶體M6及該第七電晶體M7會分別等效於一個串接於該第二準位電壓V2與第三電晶體M3、該第四電晶體M4間的線性電阻(即電晶體汲極端與源極端間的線性電阻Ron，但三級管區的電阻表現會略遜於飽和區的電阻表現)，如此可弱化該第三電晶體M3及該第四電晶體M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態，並可降低該第一電晶體 M1及該第二電晶體M2所需提供的動態電流。

搭配設置該第五電晶體M5及該第八電晶體M8以提供導通路徑，即可縮短該第一輸出電壓及該第二輸出電壓的上升時間，由於電路原理類似於上述，故在此不再贅言。

如此，該第二較佳實施例亦可達到與上述第一較佳實施例相同的目的與功效。

參閱圖7，為該第二較佳實施例的另一樣態，此樣態與該第二較佳實施例的差異在於：該第一電晶體M1、該第二電晶體M2為P型金氧半場效電晶體，該第三電晶體M3、該第四電晶體M4、該第五電晶體M5、該第六電晶體M6、該第七電晶體M7、該第八電晶體M8為N型金氧半場效電晶體，且該第一準位電壓V1高於該第二準位電壓V2，但不限於此。

其中，該第一電晶體M1及該第二電晶體M2為輸入差動對，該第三電晶體M3及該第四電晶體M4形成一正迴授機制，可視為一閂鎖電路。

當電路轉態期間，該第一輸出電壓及該第二輸出電壓會使該第六電晶體M6及該第七電晶體M7操作在三級管區以作為等效於一個串接於該第二準位電壓V2與第三電晶體M3、該第四電晶體M4間的線性電阻，如此可弱化該第三電晶體M3及該第四電晶體M4的閂鎖能力，使該第一輸出電壓及該第二輸出電壓可以較容易轉態，再搭配該第五電晶體M5及該第八電晶體M8提供導通路徑，可以 縮短該第一輸出電壓及該第二輸出電壓的下降時間，由於電路原理類似於上述，故在此不再贅言。

如此，此樣態亦可達到與上述第一較佳實施例相同的目的與功效。

參閱圖8，為該第二較佳實施例的第三樣態，此樣態與該第二較佳實施例的差異在於：該第六電晶體M6包括：一電連接該第二輸出端OUTB的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該第一輸出端OUT且接收該第一輸出電壓的控制端。

該第七電晶體M7包括：一電連接該第一輸出端OUT的第一端、一電連接該第二準位電壓V2的第二端，及一電連接該第二輸出端OUTB且接收該第二輸出電壓的控制端。

此樣態亦可達到與上述第二較佳實施例相同的目的與功效，由於電路原理類似於上述，在此不再贅言。

綜上所述，本發明可降低電路面積、節省成本及功耗，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

M1‧‧‧第一電晶體

M2‧‧‧第二電晶體

M3‧‧‧第三電晶體

M4‧‧‧第四電晶體

M5‧‧‧第五電晶體

M6‧‧‧第六電晶體

M7‧‧‧第七電晶體

M8‧‧‧第八電晶體

OUT‧‧‧第一輸出端

OUTB‧‧‧第二輸出端

V1‧‧‧第一準位電壓

V2‧‧‧第二準位電壓

Vbias‧‧‧偏壓輸入端

VIN‧‧‧第一輸入電壓

VINB‧‧‧第二輸入電壓

Claims (9)

1. 一種電壓準位轉換電路，包含：一第一輸出端及一第二輸出端，分別用以輸出一第一輸出電壓及一與該第一輸出電壓互補的第二輸出電壓；一第一電晶體，包括一電連接該第二輸出端的第一端、一電連接一第一準位電壓的第二端，及一接收一第一輸入電壓的控制端；一第二電晶體，包括一電連接該第一輸出端的第一端、一電連接該第一準位電壓的第二端，及一接收一第二輸入電壓的控制端，其中，該第二輸入電壓互補於該第一輸入電壓；一第三電晶體，包括一電連接該第一電晶體的第一端的第一端、一第二端，及一電連接該第一輸出端的控制端；一第四電晶體，包括一電連接該第二電晶體的第一端的第一端、一第二端，及一電連接該第二輸出端的控制端；一第五電晶體，包括一電連接該第三電晶體的第二端的第一端、一電連接一第二準位電壓的第二端，及一電連接該第二輸出端的控制端；一第六電晶體，串接於該第二準位電壓及該第二輸出端間，用以提供等效高電阻；一第七電晶體，串接於該第二準位電壓及該第一 輸出端間，用以提供等效高電阻；及一第八電晶體，包括一電連接該第四電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第一輸出端的控制端。
2. 如請求項1所述的電壓準位轉換電路，其中：該第六電晶體包括：一電連接該第三電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接一偏壓輸入端的控制端，受控制以維持運作於飽和區；該第七電晶體包括：一電連接該第四電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接該偏壓輸入端的控制端，受控制以維持運作於飽和區。
3. 如請求項2所述的電壓準位轉換電路，其中：該第一電晶體、該第二電晶體為N型金氧半場效電晶體；該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體為P型金氧半場效電晶體。
4. 如請求項2所述的電壓準位轉換電路，其中：該第一電晶體、該第二電晶體為P型金氧半場效電晶體；該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體為N型 金氧半場效電晶體。
5. 如請求項1所述的電壓準位轉換電路，其中：該第六電晶體包括：一電連接該第二輸出端的第一端、一電連接該第二準位電壓的第二端，及一電連接一偏壓輸入端的控制端，受控制以維持運作於飽和區；該第七電晶體包括：一電連接該第一輸出端的第一端、一電連接該第二準位電壓的第二端，及一電連接該偏壓輸入端的控制端，受控制以維持運作於飽和區。
6. 如請求項1所述的電壓準位轉換電路，其中：該第六電晶體包括：一電連接該第三電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第一輸出端且接收該第一輸出電壓的控制端；該第七電晶體包括：一電連接該第四電晶體的第二端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第二輸出端且接收該第二輸出電壓的控制端。
7. 如請求項6所述的電壓準位轉換電路，其中：該第一電晶體、該第二電晶體為N型金氧半場效電晶體；該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體為P型金 氧半場效電晶體。
8. 如請求項6所述的電壓準位轉換電路，其中：該第一電晶體、該第二電晶體為P型金氧半場效電晶體；該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體為N型金氧半場效電晶體。
9. 如請求項1所述的電壓準位轉換電路，其中：該第六電晶體包括：一電連接該第二輸出端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第一輸出端且接收該第一輸出電壓的控制端；該第七電晶體包括：一電連接該第一輸出端的第一端、一電連接該第二準位電壓的第二端，及一電連接該第二輸出端且接收該第二輸出電壓的控制端。