[go: up one dir, main page]

TW201300796A - 門檻電壓偵測電路 - Google Patents

門檻電壓偵測電路 Download PDF

Info

Publication number
TW201300796A
TW201300796A TW100121405A TW100121405A TW201300796A TW 201300796 A TW201300796 A TW 201300796A TW 100121405 A TW100121405 A TW 100121405A TW 100121405 A TW100121405 A TW 100121405A TW 201300796 A TW201300796 A TW 201300796A
Authority
TW
Taiwan
Prior art keywords
transistor
threshold voltage
electrically connected
detecting circuit
inverter
Prior art date
Application number
TW100121405A
Other languages
English (en)
Other versions
TWI421518B (zh
Inventor
Chua-Chin Wang
Ron-Chi Kuo
Hsin-Yuan Tseng
Original Assignee
Univ Nat Sun Yat Sen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Sun Yat Sen filed Critical Univ Nat Sun Yat Sen
Priority to TW100121405A priority Critical patent/TWI421518B/zh
Priority to US13/194,283 priority patent/US8339171B1/en
Publication of TW201300796A publication Critical patent/TW201300796A/zh
Application granted granted Critical
Publication of TWI421518B publication Critical patent/TWI421518B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)

Abstract

一種門檻電壓偵測電路，其係包含一第一反相器、一第一電晶體、一第二電晶體、一第三電晶體及一第四電晶體，其中該第一反相器係具有一第一端點及一第二端點，該第一電晶體係具有一第一端、一第二端及一第三端，該第二電晶體係具有一第四端、一第五端及一第六端，該第三電晶體係具有一第七端、一第八端及一第九端，該第四電晶體係具有一第十端、一第十一端及一第十二端，該第一端係電性連接該反相器之該第二端點，該第四端係電性連接該反相器之該第一端點，該第七端係電性連接該反相器之該第二端點及該第一電晶體之該第一端，該第十端係電性連接該第一電晶體之該第三端及該第二電晶體之該第五端，且該第十一端係電性連接該第三電晶體之該第九端。

Description

門檻電壓偵測電路
　　本發明係有關於一種偵測電路，特別係有關於一種可精確偵測電晶體門檻電壓之偵測電路。
　　門檻電壓之偵測原理為利用延遲元件串的延遲時間對各式電晶體角落之組合(快NMOS-快PMOS，FF、中NMOS-中PMOS，TT、慢NMOS-慢PMOS，SS、快NMOS-慢PMOS，FS及慢NMOS-快PMOS，SF)進行偵測，延遲元件串通常由反相器(inverter)建構而成，反相器係具有一N型金氧半場效電晶體及一P型金氧半場效電晶體，若以此架構進行上升時間之量測時，SS角落與FS角落之上升時間將極為相近；若進行下降時間之量測時，SS角落與SF角落之下降時間將極為相近，故此量測方式無法有效偵測出所有角落組合之門檻電壓。
　　本發明之主要目的係在於提供一種門檻電壓偵測電路，其係包含一第一反相器、一第一電晶體、一第二電晶體、一第三電晶體及一第四電晶體，其中該反相器係具有一第一端點及一第二端點，該第一電晶體係具有一第一端、一第二端及一第三端，該第二電晶體係具有一第四端、一第五端及一第六端，該第三電晶體係具有一第七端、一第八端及一第九端，該第四電晶體係具有一第十端、一第十一端及一第十二端，該第一端係電性連接該反相器之該第二端點，該第四端係電性連接該反相器之該第一端點，該第七端係電性連接該反相器之該第二端點及該第一電晶體之該第一端，該第十端係電性連接該第一電晶體之該第三端及該第二電晶體之該第五端，且該第十一端係電性連接該第三電晶體之該第九端，本發明係藉由該門檻電壓偵測電路之電路設計，可有效偵測金氧半場效電晶體之門檻電壓之變化。
　　請參閱第1A及2A圖，一種門檻電壓偵測電路100，係包含一第一反相器110、一第一電晶體120、一第二電晶體130、一第三電晶體140及一第四電晶體150，其中該第一反相器110係具有一第一端點111及一第二端點112，該第一電晶體120係具有一第一端121、一第二端122及一第三端123，該第二電晶體130係具有一第四端131、一第五端132及一第六端133，該第三電晶體140係具有一第七端141、一第八端142及一第九端143，該第四電晶體150係具有一第十端151、一第十一端152及一第十二端153，該第一端121係電性連接該第一反相器110之該第二端點112，該第四端131係電性連接該第一反相器110之該第一端點111，該第七端141係電性連接該第一反相器110之該第二端點112及該第一電晶體120之該第一端121，該第十端151係電性連接該第一電晶體120之該第三端123及該第二電晶體130之該第五端132，且該第十一端152係電性連接該第三電晶體140之該第九端143，在本實施例中，該第一電晶體120之該第一端121、該第二電晶體130之該第四端131、該第三電晶體140之該第七端141及該第四電晶體150之該第十端151係為閘極端，此外，該門檻電壓偵測電路100係另具有一訊號接收端160，該訊號接收端160係電性連接該第一反相器110之該第一端點111及該第二電晶體130之該第四端點131，該訊號接收端160係可注入一輸入訊號。
　　請再參閱第1A圖，其係本發明之第一較佳實施例，在本實施例中，該第一電晶體120、該第二電晶體130、該第三電晶體140及該第四電晶體150係為P型金氧半場效電晶體，此外，該第一電晶體120之該第二端122、該二電晶體130之該第五端132、該第三電晶體140之該第八端142及該第四電晶體150之該第十一端152係為源極端，該第一電晶體120之該第三端123、該第二電晶體130之該第六端133、該第三電晶體140之該第九端143及該第四電晶體150之該第十二端153係為汲極端，該門檻電壓偵測電路100另具有一訊號輸出端170，該訊號輸出端170係電性連接該第三電晶體140之該汲極端及該第四電晶體150之該源極端，該訊號輸出端170係可輸出一電壓為Vp=2Vthp，又，該第二電晶體130係另具有一第一體極端134，該第四電晶體150係另具有一第二體極端154，該第一體極端134係電性連接該第二電晶體130之源極端，該第二體極端154係電性連接該第四電晶體150之源極端，其係用以降低電壓源(VDD)飄移對P型金氧半場效電晶體之門檻電壓的影響，請再參閱第1A圖，該門檻電壓偵測電路100啟動時，該訊號接收端160係輸入1.2伏特之輸入訊號，此時電性連接於該第一電晶體120之該汲極端及該第二電晶體130之該源極端之間的一第一節點N1以及該訊號輸出端170之電壓係充電至1.2伏特，當第二電晶體130之源-閘極跨壓小於該第二電晶體130本身之門檻電壓時，即令該第二電晶體130關閉，因此，當輸入訊號由1.2伏特切換至0伏特時，該第一節點N1之電壓係被放電至門檻電壓(Vthp)之電壓大小，此時電性連接於該第一反相器110之該第二端點112及該第一電晶體120之閘極端之間的一第二節點N2係為1.2伏特以關閉該第一電晶體120及該第三電晶體140，此外，當該第四電晶體150之源-閘極跨壓小於該第四電晶體150本身之門檻電壓時，即令該第四電晶體150關閉，因此該訊號輸出端170之輸出訊號係因該第一節點N1之電壓下降而放電至2倍門檻電壓(2Vthp)，以完成偵測動作，另外，請參閱第1B圖，該門檻電壓偵測電路100係可將單級P型反相器擴充至複數個P型反相器，由於該門檻電壓偵測電路100係為n級P型反相器，因此第n級訊號輸出端可產生一關係式為Vp=(n+1)×Vthp。
　　請再參閱第2A圖，其係本發明之第二較佳實施例，本實施例與第一實施例之差異在於該第一電晶體120、該第二電晶體130、該第三電晶體140及該第四電晶體150係為N型金氧半場效電晶體，此外，該第一電晶體120之該第二端122、該第二電晶體130之該第五端132、該第三電晶體140之該第八端142及該第四電晶體150之該第十一端152係為源極端，該第一電晶體120之該第三端123、該第二電晶體130之該第六端133、該第三電晶體140之該第九端143及該第四電晶體150之該第十二端153係為汲極端，在本實施例中，該門檻電壓偵測電路100係另具有一第二反相器180，該第二反相器180之ㄧ端係電性連接該訊號接收端160，該第二反相器180之另一端係電性連接該第一反相器110之該第一端點111及該第二電晶體130之該閘極端，該訊號輸出端170係可輸出一電壓為Vn=VDD-2Vthn，請再參閱第2A圖，該門檻電壓偵測電路100啟動時，該訊號接收端160係輸入1.2伏特之輸入訊號，此時電性連接於該第一電晶體120之該汲極端及該第二電晶體130之該源極端之間的一第三節點N3以及該訊號輸出端170之電壓係放電至0伏特，當第二電晶體130之閘-源極跨壓小於該第二電晶體130本身之門檻電壓時，即令該第二電晶體130關閉，因此，當輸入訊號由1.2伏特切換至0伏特時，該第一節點N1之電壓係被充電至VDD-門檻電壓(Vthn)之電壓大小，此時電性連接於該第一反相器110之該第二端點112及該第一電晶體120之閘極端之間的一第四節點N4係為0伏特以關閉該第一電晶體120及該第三電晶體140，此外，當該第四電晶體150之閘-源極跨壓小於該第四電晶體150本身之門檻電壓時，即令該第四電晶體150關閉，因此該訊號輸出端170之輸出訊號係因該第一節點N1之電壓上升而充電至VDD-2Vthn伏特，以完成偵測動作，另外，請參閱第2B圖，該門檻電壓偵測電路100係可將單級N型反相器擴充至複數個N型反相器，由於該門檻電壓偵測電路100係為m級N型反相器，因此第m級訊號輸出端可產生一關係式為Vn=VDD-(m+1)×Vthn。
　　請參閱第3、4、5及6圖，該門檻電壓偵測電路100係可應用於一2倍VDD輸出緩衝器400，該門檻偵測電路100係電性連接複數個比較器200，該些比較器200係電性連接一邏輯電路300，該邏輯電路300係電性連接該2倍VDD輸出緩衝器400，以第一實施例為例，當該門檻電壓偵側電路100之該訊號輸出端170之輸出訊號從VDD放電至2Vthp，同時，該邏輯電路300內的計數器也依照脈衝輸入端所輸入之時脈次數進行計算，直到該門檻電壓偵測電路100的輸出訊號小於該比較器200之參考電壓，該比較器200係輸出高電位訊號，該邏輯電路300係抓取計數器之計數結果並編碼成3個位元之數位訊號，該數位訊號即代表對該P型金氧半場效電晶體補償的程度，本發明係藉由該門檻電壓偵測電路100，可有效偵測金氧半場效電晶體之門檻電壓之變化，此外，後續補償的動作可有效降低不同角落之變異性，且可判斷金氧半場效電晶體所在之角落。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100．．．門檻電壓偵測電路
110．．．第一反相器
111．．．第一端點
112．．．第二端點
120．．．第一電晶體
121．．．第一端
122．．．第二端
123．．．第三端
130．．．第二電晶體
131．．．第四端
132．．．第五端
133．．．第六端
134．．．第一體極端
140．．．第三電晶體
141．．．第七端
142．．．第八端
143．．．第九端
150．．．第四電晶體
151．．．第十端
152．．．第十一端
153．．．第十二端
154．．．第二體極端
160．．．訊號接收端
170．．．訊號輸出端
180．．．第二反相器
N1．．．第一節點
N2．．．第二節點
N3．．．第三節點
N4．．．第四節點
第1A圖：依據本發明之一第一較佳實施例，一種門檻電壓偵測電路之電路圖。
第1B圖：依據本發明之第一較佳實施例，該門檻電壓偵測電路之電路圖。
第2A圖：依據本發明之一另一較佳實施例，該門檻電壓偵測電路之電路圖。
第2B圖：依據本發明之另一較佳實施例，該門檻電壓偵測電路之電路圖。
第3圖：該門檻電壓偵測電路應用於2倍VDD輸出緩衝器之方塊圖。
第4圖：依據本發明之一較佳實施例，一比較器之電路圖。
第5圖：依據本發明之一較佳實施例，一數位電路之電路圖。
第6圖：依據本發明之一較佳實施例，該2倍VDD輸出緩衝器之電路方塊圖。
100．．．門檻電壓偵測電路
110．．．第一反相器
111．．．第一端點
112．．．第二端點
120．．．第一電晶體
121．．．第一端
122．．．第二端
123．．．第三端
130．．．第二電晶體
131．．．第四端
132．．．第五端
133．．．第六端
134．．．第一體極端
140．．．第三電晶體
141．．．第七端
142．．．第八端
143．．．第九端
150．．．第四電晶體
151．．．第十端
152．．．第十一端
153．．．第十二端
154．．．第二體極端
160．．．訊號接收端
170．．．訊號輸出端
N1．．．第一節點
N2．．．第二節點

Claims (10)

  1. 一種門檻電壓偵測電路，其係包含：
    一第一反相器，其係具有一第一端點及一第二端點;
    一第一電晶體，其係具有一第一端、一第二端及一第三端，該第一端係電性連接該第一反相器之該第二端點；
    一第二電晶體，其係具有一第四端、一第五端及一第六端，該第四端係電性連接該第一反相器之該第一端點；
    一第三電晶體，其係具有一第七端、一第八端及一第九端，該第七端係電性連接該第一反相器之該第二端點及該第一電晶體之該第一端；以及
    一第四電晶體，其係具有一第十端、一第十一端及一第十二端，該第十端係電性連接該第一電晶體之該第三端及該第二電晶體之該第五端，該第十一端係電性連接該第三電晶體之該第九端。
  2. 如專利申請範圍第1項所述之門檻電壓偵測電路，其中該第一電晶體之該第一端、該第二電晶體之該第四端、該第三電晶體之該第七端及該第四電晶體之該第十端係為閘極端。
  3. 如專利申請範圍第2項所述之門檻電壓偵測電路，其中該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體係為P型金氧半場效電晶體。
  4. 如專利申請範圍第3項所述之門檻電壓偵測電路，其中該第一電晶體之該第二端、該二電晶體之該第五端、該第三電晶體之該第八端及該第四電晶體之該第十一端係為源極端，該第一電晶體之該第三端、該第二電晶體之該第六端、該第三電晶體之該第九端及該第四電晶體之該第十二端係為汲極端。
  5. 如專利申請範圍第4項所述之門檻電壓偵測電路另具有一訊號輸出端，該訊號輸出端係電性連接該第三電晶體之該汲極端及該第四電晶體之該源極端，其中該訊號輸出端係可產生一關係式為Vp=(n+1)×Vthp。
  6. 如專利申請範圍第4項所述之門檻電壓偵測電路，其中該第二電晶體係具有一第一體極端，該第四電晶體係具有一第二體極端，該第一體極端係電性連接該第二電晶體之源極端，該第二體極端係電性連接該第四電晶體之源極端。
  7. 如專利申請範圍第2項所述之門檻電壓偵測電路，其中該第一電晶體、該第二電晶體、該第三電晶體及該第四電晶體係為N型金氧半場效電晶體。
  8. 如專利申請範圍第7項所述之門檻電壓偵測電路，其中該第一電晶體之該第二端、該二電晶體之該第五端、該第三電晶體之該第八端及該第四電晶體之該第十一端係為源極端，該第一電晶體之該第三端、該第二電晶體之該第六端、該第三電晶體之該第九端及該第四電晶體之該第十二端係為汲極端。
  9. 如專利申請範圍第8項所述之門檻電壓偵測電路另具有一訊號輸出端，該訊號輸出端係電性連接該第三電晶體之該汲極端及該第四電晶體之該源極端，其中該訊號輸出端係可產生一關係式為Vn=VDD-(m+1)×Vthn。
  10. 如專利申請範圍第1項所述之門檻電壓偵測電路，其另具有一訊號接收端，該第一反相器之該第一端點及該第二電晶體之該第四端係電性連接該訊號接收端。
TW100121405A 2011-06-20 2011-06-20 門檻電壓偵測電路 TWI421518B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100121405A TWI421518B (zh) 2011-06-20 2011-06-20 門檻電壓偵測電路
US13/194,283 US8339171B1 (en) 2011-06-20 2011-07-29 Threshold voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100121405A TWI421518B (zh) 2011-06-20 2011-06-20 門檻電壓偵測電路

Publications (2)

Publication Number Publication Date
TW201300796A true TW201300796A (zh) 2013-01-01
TWI421518B TWI421518B (zh) 2014-01-01

Family

ID=47353183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121405A TWI421518B (zh) 2011-06-20 2011-06-20 門檻電壓偵測電路

Country Status (2)

Country Link
US (1) US8339171B1 (zh)
TW (1) TWI421518B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379601B2 (en) * 2013-04-10 2016-06-28 Himax Analogic, Inc. Charge module, driving circuit, and operating method
CN104253594B (zh) * 2013-06-28 2018-01-23 原景科技股份有限公司 充电模块、驱动电路及驱动电路的操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480796A (en) * 1966-12-14 1969-11-25 North American Rockwell Mos transistor driver using a control signal
US3675043A (en) * 1971-08-13 1972-07-04 Anthony Geoffrey Bell High speed dynamic buffer
JPS58140649A (ja) * 1982-02-16 1983-08-20 Fujitsu Ltd 電圧検出回路
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver
US5278458A (en) * 1991-12-13 1994-01-11 Texas Instruments Incorporated Threshold/voltage detection circuit
US7061305B2 (en) * 2004-04-16 2006-06-13 Infineon Technologies Ag Threshold voltage detector for process effect compensation

Also Published As

Publication number Publication date
US20120319670A1 (en) 2012-12-20
US8339171B1 (en) 2012-12-25
TWI421518B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
US9379702B2 (en) Sample and hold switch circuit
KR101293845B1 (ko) 지연 회로
CN103259521B (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
CN102195637B (zh) 传输门电路及半导体装置
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
US10270363B2 (en) CMOS inverter circuit that suppresses leakage currents
CN103066989B (zh) 含有数字滤波功能的单电源电平移位电路
JP2015188209A5 (zh)
KR20200114977A (ko) 레벨 시프터의 트랜지션 지연 및 출력 스큐를 감소시키기 위한 장치 및 방법
TWI415388B (zh) 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路
CN107810421B (zh) 电压监测器
CN106990367B (zh) SoC片上电源噪声监测系统
US20190286178A1 (en) Wide common mode high resolution comparator
CN103269217B (zh) 输出缓冲器
TWI421518B (zh) 門檻電壓偵測電路
CN103746700B (zh) 一种应用于流水线型模数转换器的比较器
CN103944556A (zh) 电平转移电路
CN104300928B (zh) 差动转单端转换器
TWI781008B (zh) 電位移位器
CN102355253B (zh) 用以输出随工艺变异的驱动电流的输出级电路
CN106230415A (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
TWI413892B (zh) 負電壓位準移位器
US10656188B2 (en) Circuit and method for load detection using switched capacitors
CN203747799U (zh) 采样保持开关电路
TWI395403B (zh) 轉壓器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees