[go: up one dir, main page]

JP2015015329A - ワイドギャップ半導体装置 - Google Patents

ワイドギャップ半導体装置 Download PDF

Info

Publication number
JP2015015329A
JP2015015329A JP2013140348A JP2013140348A JP2015015329A JP 2015015329 A JP2015015329 A JP 2015015329A JP 2013140348 A JP2013140348 A JP 2013140348A JP 2013140348 A JP2013140348 A JP 2013140348A JP 2015015329 A JP2015015329 A JP 2015015329A
Authority
JP
Japan
Prior art keywords
gap semiconductor
layer
mosfet
wide gap
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013140348A
Other languages
English (en)
Other versions
JP6218462B2 (ja
JP2015015329A5 (ja
Inventor
英介 末川
Eisuke Suekawa
英介 末川
直斗 鹿口
Naoto Shikaguchi
直斗 鹿口
雅明 池上
Masaaki Ikegami
雅明 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013140348A priority Critical patent/JP6218462B2/ja
Priority to US14/223,099 priority patent/US9472543B2/en
Priority to KR1020140074047A priority patent/KR101596235B1/ko
Priority to DE102014211903.0A priority patent/DE102014211903B4/de
Priority to CN201410320367.1A priority patent/CN104282686B/zh
Publication of JP2015015329A publication Critical patent/JP2015015329A/ja
Publication of JP2015015329A5 publication Critical patent/JP2015015329A5/ja
Application granted granted Critical
Publication of JP6218462B2 publication Critical patent/JP6218462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/667—Vertical DMOS [VDMOS] FETs having substrates comprising insulating layers, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10W72/926—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明は、チップコストを増加させずに、ゲート電極とソース電極との間の静電破壊を抑制する。
【解決手段】本発明は、ｐベース層３Ａ表層においてフィールド絶縁膜１１を挟んで、ｎ＋ソース層４と同一工程で形成された第２ソース層（ｎ＋ソース層４Ａ）と、少なくともフィールド絶縁膜１１上に形成された、ゲートポリシリコン７と同一層である第２ゲート電極（ゲートポリシリコン７Ａ）と、一方の第２ソース層上に形成され、第２ゲート電極と電気的に接続された第３ゲート電極（ゲート電極１２）と、他方の第２ソース層上に形成された、第２ソース電極（ソース電極９Ａ）とを備える。
【選択図】図３

Description

本発明は、インバータ装置等を形成するＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のワイドギャップ半導体装置に関するものである。
ワイドギャップ半導体装置の一例である、材料にＳｉＣウェハを用いたＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴと記載）は、ユニットセルが同一チップ内に複数配置されて構成される。
ここで、ワイドギャップ半導体とは、一般に、およそ２ｅＶ以上の禁制帯幅をもつ半導体を指し、ＧａＮに代表される３族窒化物、ＺｎＯに代表される２族窒化物、ＺｎＳｅに代表される２族カルコゲナイドおよびＳｉＣ等が知られている。
ＳｉＣ−ＭＯＳＦＥＴでは、Ｓｉウェハを用いたＭＯＳＦＥＴ（以下、Ｓｉ−ＭＯＳＦＥＴと記載）の場合よりも、ドレイン電極とソース電極との間の順方向電圧降下（オン電圧）を低減することができるためユニットセル数を少なくでき、チップサイズをシュリンクすることができる（特許文献１参照）。
特開２０１２−５４３７８号公報
前述の通り、ＳｉＣ−ＭＯＳＦＥＴでは、Ｓｉ−ＭＯＳＦＥＴと比較して、チップサイズをシュリンクすることができる。しかし一方で、ゲート電極とソース電極との間の容量が小さくなり、ゲート電極とソース電極との間の静電破壊耐量が低下する問題があった。
Ｓｉ−ＭＯＳＦＥＴでは、一般的な静電破壊対策として、ユニットセル形成時のソース工程（ｎ型拡散層形成）とＰ＋拡散工程（ｐ型拡散層形成）とを用いて、ポリシリコン（Ｐｏｌｙ−Ｓｉ）上にｐｎ接合を形成し、ツエナーＤｉｏｄｅを内蔵させることが多い。
ＳｉＣ−ＭＯＳＦＥＴでは、ｐ型不純物およびｎ型不純物を活性化させるために、１５００℃以上の熱処理をウェハプロセスで実施する必要があり、一般的には、ポリシリコンを形成する工程より前に、ｐ型不純物およびｎ型不純物のイオン注入を実施している。
そのため、ＳｉＣ−ＭＯＳＦＥＴでツエナーＤｉｏｄｅを内蔵させるためには、ウェハプロセス工程中において、ユニットセル形成とは別の工程でｐｎ接合を形成する必要があり、チップ加工費が増加しチップコストが高くなるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、チップコストを増加させずに、ゲート電極とソース電極との間の静電破壊を抑制することができるワイドギャップ半導体装置を提供することを目的とする。
本発明の一態様に関するワイドギャップ半導体装置は、第１導電型のワイドギャップ半導体層表層に形成された、第２導電型の第１ベース層と、前記第１ベース層表層に形成された、第１導電型の第１ソース層と、前記第１ソース層と前記ワイドギャップ半導体層とに挟まれた前記第１ベース層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１ゲート電極と、前記第１ゲート電極を覆って形成された層間絶縁膜と、前記層間絶縁膜、前記第１ベース層および前記第１ソース層を覆って形成されたソース電極と、前記ワイドギャップ半導体層下に形成されたドレイン電極とを備える縦型ワイドギャップ半導体ＭＯＳＦＥＴと、前記ワイドギャップ半導体層表層に、前記第１ベース層と同一工程で形成された第２ベース層と、前記第２ベース層上に形成されたフィールド絶縁膜と、前記第２ベース層表層において前記フィールド絶縁膜を挟んで、前記第１ソース層と同一工程で形成された第２ソース層と、少なくとも前記フィールド絶縁膜上に形成された、前記第１ゲート電極と同一層である第２ゲート電極と、一方の前記第２ソース層上に形成され、前記第２ゲート電極と電気的に接続された第３ゲート電極と、他方の前記第２ソース層上に形成された、前記第２ソース電極とを備える横型ワイドギャップ半導体ＭＯＳＦＥＴとを備えることを特徴とする。
本発明の上記態様によれば、縦型ワイドギャップ半導体ＭＯＳＦＥＴのゲート電極とソース電極との間に正の過電圧が印加されたときに、横型ワイドギャップ半導体ＭＯＳＦＥＴのチャネルが開き、横型ｎチャネルＭＯＳＦＥＴ側に過電圧によるゲート電流を流すことができる。よって、チップコストを増加させずに、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の正側の静電破壊を抑制することができる。
実施形態に関するワイドギャップ半導体装置の回路図である。 実施形態に関するワイドギャップ半導体装置の動作を説明するための図である。 実施形態に関するワイドギャップ半導体装置の動作を説明するための図である。 実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。 実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。 実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。 実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。 実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。 実施形態に関するワイドギャップ半導体装置の回路図である。 実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。 実施形態に関するワイドギャップ半導体装置の製造工程を説明するための図である。 実施形態に関するワイドギャップ半導体装置の製造工程を説明するための図である。 実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。 図１３におけるＡ−Ａ’の濃度プロファイルを示す図である。 実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。 図１５におけるＢ−Ｂ’の濃度プロファイルを示す図である。 前提技術に関するワイドギャップ半導体装置の回路図である。 前提技術に関するワイドギャップ半導体装置の断面概略図である。
以下、添付の図面を参照しながら実施形態について説明する。
図１７および図１８に、前提技術に関するワイドギャップ半導体装置である炭化珪素（ＳｉＣ）半導体装置の一例として、材料にＳｉＣウェハを用いた縦型のＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴと記載）の回路図（図１７参照）およびユニットセル（活性領域）の断面概略図（図１８参照）を示す。なお、用いられる半導体材料は、ワイドギャップ半導体であればよく、例えばＧａＮ等であってもよい。
材料にＳｉＣウェハを用いたＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴと記載）は、図１８に示されるように、ユニットセルが同一チップ内に複数配置されて構成される。
具体的には、ワイドギャップ半導体層として、ｎ型のｎ＋バッファ層１上にｎ−層２が形成され、ｎ−層２表層に、ｐ型のｐベース層３（第１ベース層）が形成される。
さらに、ｐベース層３表層にはｎ＋ソース層４（第１ソース層）が形成され、少なくともｎ＋ソース層４とｎ−層２とに挟まれたｐベース層３上にゲート酸化膜６（ゲート絶縁膜）が形成されている。
また、ゲート酸化膜６上にはゲートポリシリコン７（第１ゲート電極）が形成されている。当該ゲートポリシリコン７は、層間絶縁膜８に覆われている。
そして、層間絶縁膜８、ｐベース層３およびｎ＋ソース層４を覆って、ソース電極９が形成されている。
一方で、ｎ＋バッファ層１下には、ドレイン電極１０が形成されている。
なお、ｐベース層３上において、ｎ＋ソース層４に囲まれたｐ＋層５、および、ｐ＋層５および一部のｎ＋ソース層４を覆って形成されたＮｉＳｉ層１３をさらに備えることができる。
ＳｉＣ−ＭＯＳＦＥＴでは、Ｓｉウェハを用いたＭＯＳＦＥＴ（以下、Ｓｉ−ＭＯＳＦＥＴと記載）の場合よりも、ドレイン電極とソース電極との間の順方向電圧降下（オン電圧）を低減することができるためユニットセル数を少なくでき、チップサイズをシュリンクすることができる。
しかし一方で、ゲート電極とソース電極との間の容量が小さくなり、ゲート電極とソース電極との間の静電破壊耐量が低下する問題があった。
一般的な静電破壊対策としては、ユニットセル形成時のソース工程（ｎ型拡散層形成）とＰ＋拡散工程（ｐ型拡散層形成）とを用いて、ポリシリコン（Ｐｏｌｙ−Ｓｉ）上にｐｎ接合を形成し、ツエナーＤｉｏｄｅを内蔵させることが多い。
しかしＳｉＣ−ＭＯＳＦＥＴにおいてツエナーＤｉｏｄｅを内蔵させようとする場合、ｐ型不純物およびｎ型不純物を活性化させるために１５００℃以上の熱処理をウェハプロセスで実施する必要があり、一般的には、ポリシリコンを形成する工程より前に、ｐ型不純物およびｎ型不純物のイオン注入を実施している。
そのため、ＳｉＣ−ＭＯＳＦＥＴでツエナーＤｉｏｄｅを内蔵させるためには、ウェハプロセス工程中において、ユニットセル形成とは別の工程でｐｎ接合を形成する必要があり、チップ加工費が増加しチップコストが高くなるという問題があった。
以下に説明する実施形態は、上記のような問題を解決するワイドギャップ半導体装置に関するものである。
＜第１実施形態＞
＜構成＞
図１に、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に、横型のｎチャネルＭＯＳＦＥＴを内蔵させた、ワイドギャップ半導体装置の回路図を示す。
図１に示されるように、ＳｉＣ−ＭＯＳＦＥＴに、横型ｎチャネルＭＯＳＦＥＴが内蔵されている。すなわち、ＳｉＣ−ＭＯＳＦＥＴのゲート電極側に、横型ｎチャネルＭＯＳＦＥＴのドレインおよびゲート電極が接続されている。
このように構成することで、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に正の過電圧が印加されたときに、横型ｎチャネルＭＯＳＦＥＴ側に電流が流れることで、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の静電破壊等の過電圧破壊を抑制することができる。
図２および図３において、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に過電圧が印加されたときの、横型ｎチャネルＭＯＳＦＥＴの動作が示されている。
まず、横型ｎチャネルＭＯＳＦＥＴの構造について、図３を参照しつつ説明する。なお、図３に示される構造については、図１８に示された構造との関係性を参照しつつ説明する。
図３に示されるように、ワイドギャップ半導体層として、ｎ型のｎ＋バッファ層１上にｎ−層２が形成され、ｎ−層２表層に、ｐ型のｐベース層３Ａ（第２ベース層）が形成される。当該ｐベース層３Ａは、ｐベース層３と同一工程で形成される層である。
さらに、ｐベース層３Ａ上にはフィールド絶縁膜１１が形成される。そして、ｐベース層３Ａ表層において、フィールド絶縁膜１１を挟んでｎ＋ソース層４Ａ（第２ソース層）が形成されている。当該ｎ＋ソース層４Ａは、ｎ＋ソース層４と同一工程で形成される層であり、ゲート酸化膜６およびフィールド絶縁膜１１を一部エッチングし、露出したｐベース層３およびｐベース層３Ａに対してｎ型のイオンを注入する等により、形成される。また、ｎ＋ソース層４Ａ上には、ＮｉＳｉ層１３Ａが形成されている。
また、フィールド絶縁膜１１上にはゲートポリシリコン７Ａ（第２ゲート電極）が形成されている。当該ゲートポリシリコン７Ａは、ゲートポリシリコン７と同一層であり、ゲート酸化膜６およびフィールド絶縁膜１１に合わせてエッチングされる。ここで「同一層」とは、同一工程で形成され、かつ、パターン的に連続する層のことを指す。
また当該ゲートポリシリコン７Ａは、層間絶縁膜８Ａに覆われている。当該層間絶縁膜８Ａは、層間絶縁膜８と同一層であり、ゲート酸化膜６およびフィールド絶縁膜１１に合わせてエッチングされる。
そして、層間絶縁膜８Ａおよび一方のｎ＋ソース層４Ａを覆って、ゲート電極１２（第３ゲート電極）が形成されている。なお、上記のゲートポリシリコン７Ａおよび層間絶縁膜８Ａは、ゲート電極１２が形成されている側のフィールド絶縁膜１１側面にも形成されている。
また、層間絶縁膜８Ａおよび他方のｎ＋ソース層４Ａを部分的に覆って、ソース電極９Ａ（第２ソース電極）が形成されている。
一方で、ｎ＋バッファ層１下には、ドレイン電極１０が形成されている。
＜効果＞
ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に過電圧が印加されたとき、内蔵されている横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間にも電圧が印加される。よって、横型ｎチャネルＭＯＳＦＥＴにおいてｎチャネルが形成される。
横型ｎチャネルＭＯＳＦＥＴにｎチャネルが形成されるため、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の過電圧によって発生するゲート電流は、横型ｎチャネルＭＯＳＦＥＴの方に流れる（図２および図３におけるＸ１を参照）。そのため、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間へ前述のゲート電流が流れることを抑制することができ、ゲート電極とソース電極との間の過電圧による破壊を防ぐことができる。
＜効果＞
本実施形態によれば、ワイドギャップ半導体装置が、縦型ワイドギャップ半導体ＭＯＳＦＥＴと、横型ワイドギャップ半導体ＭＯＳＦＥＴとを備える。
縦型ワイドギャップ半導体ＭＯＳＦＥＴは、第１導電型のワイドギャップ半導体層表層（ｎ−層２）に形成された、第２導電型の第１ベース層（ｐベース層３）と、ｐベース層３表層に形成された、第１導電型の第１ソース層（ｎ＋ソース層４）と、ｎ＋ソース層４とｎ−層２とに挟まれたｐベース層３上に形成されたゲート絶縁膜（ゲート酸化膜６）と、ゲート酸化膜６上に形成された第１ゲート電極（ゲートポリシリコン７）と、ゲートポリシリコン７を覆って形成された層間絶縁膜８と、層間絶縁膜８、ｐベース層３およびｎ＋ソース層４を覆って形成されたソース電極９と、ｎ−層２下に形成されたドレイン電極１０とを備える。
横型ワイドギャップ半導体ＭＯＳＦＥＴは、ｎ−層２表層に、ｐベース層３と同一工程で形成された第２ベース層（ｐベース層３Ａ）と、ｐベース層３Ａ上に形成されたフィールド絶縁膜１１と、ｐベース層３Ａ表層においてフィールド絶縁膜１１を挟んで、ｎ＋ソース層４と同一工程で形成された第２ソース層（ｎ＋ソース層４Ａ）と、少なくともフィールド絶縁膜１１上に形成された、ゲートポリシリコン７と同一層である第２ゲート電極（ゲートポリシリコン７Ａ）と、一方のｎ＋ソース層４Ａ上に形成され、ゲートポリシリコン７Ａと電気的に接続された第３ゲート電極（ゲート電極１２）と、他方のｎ＋ソース層４Ａ上に形成された、第２ソース電極（ソース電極９Ａ）とを備える。
このような構成によれば、ＳｉＣ−ＭＯＳＦＥＴ（縦型ワイドギャップ半導体ＭＯＳＦＥＴ）のゲート電極とソース電極との間に正の過電圧が印加されたときに、横型ｎチャネルＭＯＳＦＥＴ（横型ワイドギャップ半導体ＭＯＳＦＥＴ）のチャネルが開き、横型ｎチャネルＭＯＳＦＥＴ側に過電圧によるゲート電流を流すことにより、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の正側の静電破壊を抑制することができる。
また、本実施形態によれば、横型ｎチャネルＭＯＳＦＥＴ（横型ワイドギャップ半導体ＭＯＳＦＥＴ）における、ゲートポリシリコン７Ａとソース電極９Ａとの間の閾値電圧を２５Ｖ以上とする。
一般的なＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の最大定格電圧は２０Ｖである。横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間の閾値電圧を２５Ｖ以上とすることで、ゲート電極とソース電極との間電圧２０Ｖ以下の最大定格電圧以内の通常の動作では、横型ｎチャネルＭＯＳＦＥＴがＳｉＣ−ＭＯＳＦＥＴの動作に影響することはない。
＜第２実施形態＞
＜構成＞
第１実施形態に示されたワイドギャップ半導体装置において、内蔵する横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間の閾値電圧（以下、ＶＧＳｔｈと記載）を２５Ｖ以上とすることで、横型ｎチャネルＭＯＳＦＥＴが、ＳｉＣ−ＭＯＳＦＥＴの通常の動作へ影響を与えることを防ぐことができる。
一般的なＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の最大定格電圧は２０Ｖであるため、内蔵する横型ｎチャネルＭＯＳＦＥＴのＶＧＳｔｈを２５Ｖ以上とすることで、ゲート電極とソース電極との間電圧２０Ｖ以下の通常のＳｉＣ−ＭＯＳＦＥＴの動作時には横型ｎチャネルＭＯＳＦＥＴが動作しないためである。
なお、横型ｎチャネルＭＯＳＦＥＴのＶＧＳｔｈを２５Ｖ以上とすることで、横型ｎチャネルＭＯＳＦＥＴの順方向電圧降下（オン電圧）も大きくなり、ゲート過電圧により発生したゲート電流は、横型ｎチャネルＭＯＳＦＥＴで消費することができる。そのため、横型ｎチャネルＭＯＳＦＥＴとＳｉＣ−ＭＯＳＦＥＴの間に、ゲート電流を消費する抵抗の付加が不要となる。
＜効果＞
本実施形態によれば、第２ソース電極が、第１ソース電極９と同一層である。
このような構成によれば、内蔵横型ｎチャネルＭＯＳＦＥＴのソース電極をＳｉＣ−ＭＯＳＦＥＴのソース電極に接続することで、ＳｉＣ−ＭＯＳＦＥＴの終端接続領域のグラウンド（ＧＮＤ）配線が不要となり、チップの無効領域の増加を抑えることができる。そのため、チップコストを増加させることなく、横型ｎチャネルＭＯＳＦＥＴを内蔵させることができる。
＜第３実施形態＞
＜構成＞
図４は、本実施形態に関するワイドギャップ半導体装置の構成を示す上面図であり、また図５は、本実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。
本実施形態においては、内蔵する横型ｎチャネルＭＯＳＦＥＴのソース電極がＳｉＣ−ＭＯＳＦＥＴの終端領域に形成されたグラウンド（以下、ＧＮＤと記載）配線９Ｂに接続された場合を示す。
図４に示されるように、複数のユニットセルが形成される活性領域を囲んで、ゲート配線３２、ＧＮＤ配線９Ｂおよびフィールドリミッティングリング（以下、ＦＬＲと記載）３３が形成されている。また、活性領域を覆うようにソースパッド３０が配置され、ゲート配線３２に沿ってゲートパッド３１が配置されている。
ＳｉＣ−ＭＯＳＦＥＴに内蔵される横型ｎチャネルＭＯＳＦＥＴは、活性領域と終端領域との境界に配置されている。
図５は、図４におけるＡ−Ａ’断面を示した図である。
図５においては、横型ｎチャネルＭＯＳＦＥＴのソース電極として、終端領域のＧＮＤ配線９Ｂが用いられている。当該ＧＮＤ配線９Ｂおよび横型ｎチャネルＭＯＳＦＥＴは、終端領域保護膜１４に覆われている。
ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に過電圧が印加されたとき、内蔵されている横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間にも電圧が印加される。よって、横型ｎチャネルＭＯＳＦＥＴにおいてｎチャネルが形成される。
横型ｎチャネルＭＯＳＦＥＴにｎチャネルが形成されるため、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の過電圧によって発生するゲート電流は、横型ｎチャネルＭＯＳＦＥＴの方に流れる（図５におけるＸ２を参照）。
内蔵する横型ｎチャネルＭＯＳＦＥＴのソース電極を、ＳｉＣ−ＭＯＳＦＥＴの終端領域のＧＮＤ配線９Ｂとすることで、ＳｉＣ−ＭＯＳＦＥＴの活性動作（ユニットセル動作）に影響することなく、ゲート電極とソース電極との間に過電圧が印加されたときに発生するゲート電流をＧＮＤ配線に逃がすことができる。
＜効果＞
本実施形態によれば、第２ソース電極が、縦型ワイドギャップ半導体ＭＯＳＦＥＴを囲んで形成された終端領域のグラウンド配線である。
このような構成によれば、内蔵横型ｎチャネルＭＯＳＦＥＴのソース電極をＳｉＣ−ＭＯＳＦＥＴの終端接合領域のグラウンド（ＧＮＤ）配線に接続することで、ＳｉＣ−ＭＯＳＦＥＴの活性領域の動作に影響することなく、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に過電圧が印加されることによるゲート電流をグラウンド（ＧＮＤ）配線へ逃がすことができる。
＜第４実施形態＞
＜構成＞
図６は、本実施形態に関するワイドギャップ半導体装置の構成を示す上面図であり、また図７は、本実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。
本実施形態においては、内蔵する横型ｎチャネルＭＯＳＦＥＴのソース電極がＳｉＣ−ＭＯＳＦＥＴのソース電極と同一層である場合を示す。
図６に示されるように、複数のユニットセルが形成される活性領域を囲んで、ゲート配線３２およびＦＬＲ３３が形成されている。また、活性領域を覆うようにソースパッド３０が配置され、ゲート配線３２に沿ってゲートパッド３１が配置されている。
ＳｉＣ−ＭＯＳＦＥＴに内蔵される横型ｎチャネルＭＯＳＦＥＴは、活性領域と終端領域との境界に配置されている。
図７は、図６におけるＡ−Ａ’断面を示した図である。
図７においては、横型ｎチャネルＭＯＳＦＥＴのソース電極は、ＳｉＣ−ＭＯＳＦＥＴのソース電極９である。
そして、一方のｎ＋ソース層４Ａ（図５とは反対側）を覆って、ゲート電極１２が形成されている。なお、上記のゲートポリシリコン７Ｂは、ゲート電極１２が形成されている側のフィールド絶縁膜１１側面にも形成されている。
また、層間絶縁膜８Ａおよび他方のｎ＋ソース層４Ａを部分的に覆って、ソース電極９が形成されている。横型ｎチャネルＭＯＳＦＥＴのゲートポリシリコン７Ｂは、層間絶縁膜８Ａに覆われていない。また横型ｎチャネルＭＯＳＦＥＴは、終端領域保護膜１４に覆われている。
ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間に過電圧が印加されたとき、内蔵されている横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間にも電圧が印加される。よって、横型ｎチャネルＭＯＳＦＥＴにおいてｎチャネルが形成される。
横型ｎチャネルＭＯＳＦＥＴにｎチャネルが形成されるため、ＳｉＣ−ＭＯＳＦＥＴのゲート電極とソース電極との間の過電圧によって発生するゲート電流は、横型ｎチャネルＭＯＳＦＥＴの方に流れる（図７におけるＸ３を参照）。
＜効果＞
内蔵する横型ｎチャネルＭＯＳＦＥＴのソース電極を、ＳｉＣ−ＭＯＳＦＥＴのソース電極とすることで、横型ｎチャネルＭＯＳＦＥＴのソース電極を新たに形成する必要がなくなり、ＳｉＣ−ＭＯＳＦＥＴチップの無効領域の増加を抑えることができる。無効領域の増加を抑えることで、チップ面積を増やすことなく横型ｎチャネルＭＯＳＦＥＴを内蔵でき、チップコストの増加を抑えることができる。
＜第５実施形態＞
＜構成＞
図８は、本実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。
本実施形態においては、内蔵する横型ｎチャネルＭＯＳＦＥＴが、ＳｉＣ−ＭＯＳＦＥＴのゲート電極のワイヤボンディングパッド領域内に配置された場合を示す。
図８に示されるように、複数のユニットセルが形成される活性領域を囲んで、ゲート配線３２およびＦＬＲ３３が形成されている。また、活性領域を覆うようにソースパッド３０が配置され、ゲート配線３２に沿ってゲートパッド３１が配置されている。
ＳｉＣ−ＭＯＳＦＥＴに内蔵される横型ｎチャネルＭＯＳＦＥＴは、活性領域と終端領域との境界に配置され、ゲートパッド３１内に配置されている。
＜効果＞
このように、ＳｉＣ−ＭＯＳＦＥＴのゲート電極のワイヤボンディングパッド領域内に配置することで、ＳｉＣ−ＭＯＳＦＥＴチップの無効領域を増やすことなく横型ｎチャネルＭＯＳＦＥＴを内蔵でき、チップコストの増加を抑えることができる。また、チップの無効面積の増加を防ぐことができる。
＜第６実施形態＞
＜構成＞
図９に、電流センスＭＯＳＦＥＴのゲート電極とソース電極との間に、横型のｎチャネルＭＯＳＦＥＴを内蔵させた、ワイドギャップ半導体装置の回路図を示す。なお、当該電流センスＭＯＳＦＥＴは、ＳｉＣ−ＭＯＳＦＥＴに内蔵されるＭＯＳＦＥＴである。
電流センスは、Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ（以下、ＩＰＭと記載）等に使用されるＩＧＢＴチップ、ＭＯＳＦＥＴチップ等に内蔵されており、チップに過電流が流れたときの保護および検知に使用される。
一般的には、電流センスとなるＭＯＳＦＥＴでは、ＩＧＢＴチップまたはＭＯＳＦＥＴチップ等の活性領域に流れる電流の１万分の１程度の電流を流すことができる活性領域の面積になっており、電流センスの活性領域面積は狭くゲート電極とソース電極との間の容量は小さいため、ゲート電極とソース電極との間の静電破壊耐量が低い。
図９に示されるように、電流センスＭＯＳＦＥＴに、横型ｎチャネルＭＯＳＦＥＴが内蔵されている。すなわち、電流センスＭＯＳＦＥＴのゲート電極側に、横型ｎチャネルＭＯＳＦＥＴのドレインおよびゲート電極が接続されている。
＜効果＞
このように構成することで、電流センスＭＯＳＦＥＴのゲート電極とソース電極との間に正の過電圧が印加されたときに、横型ｎチャネルＭＯＳＦＥＴ側に電流が流れることで、電流センスＭＯＳＦＥＴのゲート電極とソース電極との間の静電破壊等の過電圧破壊を抑制することができる。また、チップの無効面積の増加を防ぐことができる。
＜第７実施形態＞
＜構成＞
第６実施形態に示されたワイドギャップ半導体装置において、内蔵する横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間の閾値電圧（ＶＧＳｔｈ）を２５Ｖ以上とすることで、横型ｎチャネルＭＯＳＦＥＴが、電流センスＭＯＳＦＥＴの通常の動作へ影響を与えることを防ぐことができる。
一般的な電流センスＭＯＳＦＥＴのゲート電極とソース電極との間の最大定格電圧は２０Ｖであるため、内蔵する横型ｎチャネルＭＯＳＦＥＴのＶＧＳｔｈを２５Ｖ以上とすることで、ゲート電極とソース電極との間電圧２０Ｖ以下の通常の電流センスＭＯＳＦＥＴの動作時には横型ｎチャネルＭＯＳＦＥＴが動作しないためである。
なお、横型ｎチャネルＭＯＳＦＥＴのＶＧＳｔｈを２５Ｖ以上とすることで、横型ｎチャネルＭＯＳＦＥＴの順方向電圧降下（オン電圧）も大きくなり、ゲート過電圧により発生したゲート電流は、横型ｎチャネルＭＯＳＦＥＴで消費することができる。そのため、横型ｎチャネルＭＯＳＦＥＴと電流センスＭＯＳＦＥＴの間に、ゲート電流を消費する抵抗の付加が不要となる。
＜第８実施形態＞
＜構成＞
図１０は、本実施形態に関するワイドギャップ半導体装置の構成を示す上面図である。
本実施形態においては、内蔵する横型ｎチャネルＭＯＳＦＥＴが、電流センスＭＯＳＦＥＴのワイヤボンディングパッド領域内に配置された場合を示す。
図１０に示されるように、複数のユニットセルが形成される活性領域を囲んで、ゲート配線３２およびＦＬＲ３３が形成されている。また、活性領域を覆うようにソースパッド３０が配置され、ゲート配線３２に沿ってゲートパッド３１および電流センスパッド３４が配置されている。
電流センスＭＯＳＦＥＴに内蔵される横型ｎチャネルＭＯＳＦＥＴは、電流センスパッド３４内に配置されている。
＜効果＞
このように、電流センスＭＯＳＦＥＴのワイヤボンディングパッド領域内に配置することで、ＳｉＣ−ＭＯＳＦＥＴチップの無効領域を増やすことなく横型ｎチャネルＭＯＳＦＥＴを内蔵でき、チップコストの増加を抑えることができる。
＜第９実施形態＞
＜構成＞
図１１および図１２は、第２実施形態および第７実施形態において、内蔵する横型ｎチャネルＭＯＳＦＥＴのフィールド絶縁膜１１が、ＳｉＣ−ＭＯＳＦＥＴのフィールド酸化工程で同時に形成された場合を示す。
一般的に、ＳｉＣ−ＭＯＳＦＥＴ周辺領域におけるフィールド酸化工程で形成される酸化膜は、活性領域（ユニットセル）におけるゲート酸化膜６よりも膜厚が厚い。フィールド酸化工程において形成される当該酸化膜を、横型ｎチャネルＭＯＳＦＥＴのゲート絶縁膜として利用することで、工程を増やすことなく横型ｎチャネルＭＯＳＦＥＴのゲート絶縁膜を形成することができる。また、当該酸化膜の膜厚が厚いことで、横型ｎチャネルＭＯＳＦＥＴのＶＧＳｔｈをＳｉＣ−ＭＯＳＦＥＴのＶＧＳｔｈよりも高くすることができる。
そのため、チップコストを増加させることなく、ＳｉＣ−ＭＯＳＦＥＴの通常の動作に影響しない横型ｎチャネルＭＯＳＦＥＴを内蔵させることができる。
＜効果＞
本実施形態によれば、フィールド絶縁膜１１が、縦型ワイドギャップ半導体ＭＯＳＦＥＴを囲む周辺領域の形成工程において形成されたものである。
一般的に、ＳｉＣ−ＭＯＳＦＥＴのフィールド酸化工程で形成する酸化膜は、ＳｉＣ−ＭＯＳＦＥＴの活性領域のゲート酸化膜より厚い。フィールド酸化工程の酸化膜を横型ｎチャネルＭＯＳＦＥＴのゲート酸化膜に使用することで、工程を増やすことなく、横型ｎチャネルＭＯＳＦＥＴのゲート電極とソース電極との間の閾値電圧を、ＳｉＣ−ＭＯＳＦＥＴの活性領域のゲート電極とソース電極との間の閾値電圧より高くすることができる。
＜第１０実施形態＞
＜構成＞
本実施形態では、第２実施形態および第７実施形態において、ワイドギャップ半導体層表層をエッチングして凹部２０を形成し、当該凹部２０内に、横型ｎチャネルＭＯＳＦＥＴのｎ＋ソース層４Ａを形成した場合を示す。
図１３および図１５は、本実施形態に関するワイドギャップ半導体装置の構成を示す断面概略図である。図１４は、図１３におけるＡ−Ａ’の濃度プロファイルを示す図であり、図１６は、図１５におけるＢ−Ｂ’の濃度プロファイルを示す図である。図１４および図１６においては、縦軸に各層の不純物濃度が示され、横軸に、図１３および図１５における横方向をＸ軸とした場合のＸ軸方向の位置が示されている。
図１４および図１６に示されるように、一般的に、ｐベース層の濃度はｎ−層２表層から深い部分へ進むほどｐ型濃度が高くなる。よって、ｎ−層２表層をエッチングして凹部２０を形成し、凹部２０内に横型ｎチャネルＭＯＳＦＥＴのｎ＋ソース層４Ａを形成することにより、ＳｉＣ−ＭＯＳＦＥＴの活性領域よりｐ型濃度が高い領域において、横型ｎチャネルＭＯＳＦＥＴのｎチャネルを形成することができる。
そのため、横型ｎチャネルＭＯＳＦＥＴにおいて、ゲート絶縁膜を厚くしなくとも、ＳｉＣ−ＭＯＳＦＥＴの活性領域（ユニットセル）より高いＶＧＳｔｈを得ることができる。
従って、ゲート電極とソース電極との間の最大定格電圧２０Ｖ以下の通常動作においても、ＳｉＣ−ＭＯＳＦＥＴの通常の動作に影響しない横型ｎチャネルＭＯＳＦＥＴを内蔵させることができる。
＜効果＞
本実施形態によれば、ワイドギャップ半導体装置が、ソース層３Ａ（第２ベース層）表層に形成された凹部２０を備える。そしてｎ＋ソース層４Ａが、凹部２０内に形成されている。
一般的に、ＳｉＣ−ＭＯＳＦＥＴのｐベース層濃度は、ＳｉＣ最表面部より深い部分のｐ層濃度の方が高い。したがって、ＳｉＣ表面をエッチングして凹部２０を形成し、凹部２０内にｎ＋ソース層４Ａが位置する横型ｎチャネルＭＯＳＦＥＴを形成することにより、ＳｉＣ−ＭＯＳＦＥＴの活性領域よりｐ層濃度が高い領域で、チャネルを形成することができる。
そのため、横型ｎチャネルＭＯＳＦＥＴのゲート酸化膜を厚くすることなく、ＳｉＣ−ＭＯＳＦＥＴの活性領域より高いゲート電極とソース電極との間の閾値電圧を得ることができる。従って、ゲート電極とソース電極との間の最大定格電圧２０Ｖ以下の通常動作では、横型ｎチャネルＭＯＳＦＥＴが、ＳｉＣ−ＭＯＳＦＥＴの活性領域、電流センスの動作に影響することはない。
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
１ バッファ層、２ ｎ−層、３，３Ａ ｐベース層、４，４Ａ ｎ＋ソース層、５ ｐ＋層、６ ゲート酸化膜、７，７Ａ，７Ｂ ゲートポリシリコン、８，８Ａ 層間絶縁膜、９，９Ａ ソース電極、９Ｂ ＧＮＤ配線、１０ ドレイン電極、１１ フィールド絶縁膜、１２ ゲート電極、１３，１３Ａ ＮｉＳｉ層、１４ 終端領域保護膜、２０ 凹部、３０ ソースパッド、３１ ゲートパッド、３２ ゲート配線、３３ ＦＬＲ、３４ 電流センスパッド。

Claims (10)

  1. 第１導電型のワイドギャップ半導体層表層に形成された、第２導電型の第１ベース層と、
    前記第１ベース層表層に形成された、第１導電型の第１ソース層と、
    前記第１ソース層と前記ワイドギャップ半導体層とに挟まれた前記第１ベース層上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された第１ゲート電極と、
    前記第１ゲート電極を覆って形成された層間絶縁膜と、
    前記層間絶縁膜、前記第１ベース層および前記第１ソース層を覆って形成されたソース電極と、
    前記ワイドギャップ半導体層下に形成されたドレイン電極とを備える縦型ワイドギャップ半導体ＭＯＳＦＥＴと、
    前記ワイドギャップ半導体層表層に、前記第１ベース層と同一工程で形成された第２ベース層と、
    前記第２ベース層上に形成されたフィールド絶縁膜と、
    前記第２ベース層表層において前記フィールド絶縁膜を挟んで、前記第１ソース層と同一工程で形成された第２ソース層と、
    少なくとも前記フィールド絶縁膜上に形成された、前記第１ゲート電極と同一層である第２ゲート電極と、
    一方の前記第２ソース層上に形成され、前記第２ゲート電極と電気的に接続された第３ゲート電極と、
    他方の前記第２ソース層上に形成された、前記第２ソース電極とを備える横型ワイドギャップ半導体ＭＯＳＦＥＴとを備えることを特徴とする、
    ワイドギャップ半導体装置。
  2. 前記第２ソース電極が、前記第１ソース電極と同一層であることを特徴とする、
    請求項１に記載のワイドギャップ半導体装置。
  3. 前記第２ソース電極が、前記縦型ワイドギャップ半導体ＭＯＳＦＥＴを囲んで形成された終端領域のグラウンド配線であることを特徴とする、
    請求項１に記載のワイドギャップ半導体装置。
  4. 前記横型ワイドギャップ半導体ＭＯＳＦＥＴにおける、前記第２ゲート電極と前記第２ソース電極との間の閾値電圧を２５Ｖ以上とすることを特徴とする、
    請求項１〜３のいずれかに記載のワイドギャップ半導体装置。
  5. 前記フィールド絶縁膜が、前記縦型ワイドギャップ半導体ＭＯＳＦＥＴを囲む周辺領域の形成工程において形成されたものであることを特徴とする、
    請求項１〜４のいずれかに記載のワイドギャップ半導体装置。
  6. 前記縦型ワイドギャップ半導体ＭＯＳＦＥＴが、電流センスＭＯＳＦＥＴであることを特徴とする、
    請求項１〜５のいずれかに記載のワイドギャップ半導体装置。
  7. 前記横型ワイドギャップ半導体ＭＯＳＦＥＴが、前記縦型ワイドギャップ半導体ＭＯＳＦＥＴのゲートパッド領域内に配置されていることを特徴とする、
    請求項１〜６のいずれかに記載のワイドギャップ半導体装置。
  8. 前記横型ワイドギャップ半導体ＭＯＳＦＥＴが、前記縦型ワイドギャップ半導体ＭＯＳＦＥＴの電流センスパッド領域内に配置されていることを特徴とする、
    請求項６に記載のワイドギャップ半導体装置。
  9. 前記第２ベース層表層に形成された凹部をさらに備え、
    前記第２ソース層が、前記凹部内に形成されていることを特徴とする、
    請求項１〜８のいずれかに記載のワイドギャップ半導体装置。
  10. 前記ワイドギャップ半導体が、ＳｉＣまたはＧａＮであることを特徴とする、
    請求項１〜９のいずれかに記載のワイドギャップ半導体装置。
JP2013140348A 2013-07-04 2013-07-04 ワイドギャップ半導体装置 Active JP6218462B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013140348A JP6218462B2 (ja) 2013-07-04 2013-07-04 ワイドギャップ半導体装置
US14/223,099 US9472543B2 (en) 2013-07-04 2014-03-24 Wide band gap semiconductor device
KR1020140074047A KR101596235B1 (ko) 2013-07-04 2014-06-18 와이드 갭 반도체장치
DE102014211903.0A DE102014211903B4 (de) 2013-07-04 2014-06-20 Halbleitervorrichtung mit breiter Bandlücke
CN201410320367.1A CN104282686B (zh) 2013-07-04 2014-07-04 宽带隙半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013140348A JP6218462B2 (ja) 2013-07-04 2013-07-04 ワイドギャップ半導体装置

Publications (3)

Publication Number Publication Date
JP2015015329A true JP2015015329A (ja) 2015-01-22
JP2015015329A5 JP2015015329A5 (ja) 2016-03-10
JP6218462B2 JP6218462B2 (ja) 2017-10-25

Family

ID=52106491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013140348A Active JP6218462B2 (ja) 2013-07-04 2013-07-04 ワイドギャップ半導体装置

Country Status (5)

Country Link
US (1) US9472543B2 (ja)
JP (1) JP6218462B2 (ja)
KR (1) KR101596235B1 (ja)
CN (1) CN104282686B (ja)
DE (1) DE102014211903B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092872A1 (ja) * 2017-11-13 2019-05-16 新電元工業株式会社 ワイドギャップ半導体装置
JP2019212738A (ja) * 2018-06-04 2019-12-12 株式会社豊田中央研究所 半導体装置
WO2022208610A1 (ja) * 2021-03-29 2022-10-06 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007439B4 (de) 2013-09-17 2021-09-30 Mitsubishi Electric Corporation Halbleiteranordnung
DE102014116625B4 (de) * 2014-11-13 2020-06-18 Infineon Technologies Austria Ag Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
JP6896646B2 (ja) 2015-12-18 2021-06-30 ローム株式会社 半導体装置
JP6610785B2 (ja) * 2016-07-04 2019-11-27 三菱電機株式会社 半導体装置の製造方法
JP7145817B2 (ja) * 2019-06-14 2022-10-03 日立Astemo株式会社 半導体装置
JP7686589B2 (ja) * 2022-02-25 2025-06-02 株式会社日立製作所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648674A (en) * 1987-06-30 1989-01-12 Rohm Co Ltd Vertical mos-fet
JPH09162399A (ja) * 1995-12-12 1997-06-20 Toshiba Corp 半導体装置
US20030017673A1 (en) * 2001-05-24 2003-01-23 Taiwan Semiconductor Manufacturing Company Tunable threshold voltage of a thick field oxide ESD protection device with a N-field implant
JP2010056486A (ja) * 2008-08-29 2010-03-11 Sony Corp 半導体装置及び半導体装置の製造方法
JP2012064727A (ja) * 2010-09-15 2012-03-29 Rohm Co Ltd 半導体素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
US5602046A (en) * 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
JP3123930B2 (ja) 1996-08-20 2001-01-15 日本電気株式会社 半導体装置
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP2001274402A (ja) 2000-03-24 2001-10-05 Toshiba Corp パワー半導体装置
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4770115B2 (ja) 2003-12-24 2011-09-14 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012094555A (ja) * 2009-02-18 2012-05-17 Mitsubishi Electric Corp 半導体装置の製造方法
JP5343904B2 (ja) * 2010-03-23 2013-11-13 住友電気工業株式会社 半導体装置
JP2012054378A (ja) 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
CN103098198B (zh) * 2010-09-03 2015-04-22 三菱电机株式会社 半导体装置
CN102693981A (zh) * 2012-06-25 2012-09-26 吉林华微电子股份有限公司 终端为ldmos的高压vdmos管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS648674A (en) * 1987-06-30 1989-01-12 Rohm Co Ltd Vertical mos-fet
JPH09162399A (ja) * 1995-12-12 1997-06-20 Toshiba Corp 半導体装置
US20030017673A1 (en) * 2001-05-24 2003-01-23 Taiwan Semiconductor Manufacturing Company Tunable threshold voltage of a thick field oxide ESD protection device with a N-field implant
JP2010056486A (ja) * 2008-08-29 2010-03-11 Sony Corp 半導体装置及び半導体装置の製造方法
JP2012064727A (ja) * 2010-09-15 2012-03-29 Rohm Co Ltd 半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092872A1 (ja) * 2017-11-13 2019-05-16 新電元工業株式会社 ワイドギャップ半導体装置
JPWO2019092872A1 (ja) * 2017-11-13 2020-11-12 新電元工業株式会社 ワイドギャップ半導体装置
JP7051890B2 (ja) 2017-11-13 2022-04-11 新電元工業株式会社 ワイドギャップ半導体装置
US11437506B2 (en) 2017-11-13 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device
JP2019212738A (ja) * 2018-06-04 2019-12-12 株式会社豊田中央研究所 半導体装置
JP7121547B2 (ja) 2018-06-04 2022-08-18 株式会社豊田中央研究所 半導体装置
WO2022208610A1 (ja) * 2021-03-29 2022-10-06 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法
JPWO2022208610A1 (ja) * 2021-03-29 2022-10-06
JP7523673B2 (ja) 2021-03-29 2024-07-26 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、半導体装置の交換方法

Also Published As

Publication number Publication date
US9472543B2 (en) 2016-10-18
DE102014211903B4 (de) 2017-08-10
US20150008450A1 (en) 2015-01-08
KR20150005443A (ko) 2015-01-14
CN104282686B (zh) 2017-05-17
DE102014211903A1 (de) 2015-01-08
CN104282686A (zh) 2015-01-14
KR101596235B1 (ko) 2016-02-22
JP6218462B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
JP6218462B2 (ja) ワイドギャップ半導体装置
JP6021032B2 (ja) 半導体素子およびその製造方法
US10964686B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN102646708B (zh) 超结半导体器件
JP5968548B2 (ja) 半導体装置
US9620595B2 (en) Semiconductor device
WO2012124786A1 (ja) 半導体装置およびその製造方法
US9613945B1 (en) Semiconductor device and method of manufacturing semiconductor device
CN110120392B (zh) 碳化硅半导体装置
US9721939B2 (en) Semiconductor device
TWI717713B (zh) 寬頻隙半導體裝置
WO2014103126A1 (ja) サージ保護素子及び半導体装置
JP6338776B2 (ja) 半導体装置
JP5735611B2 (ja) ＳｉＣ半導体装置
JP2009099911A (ja) 半導体装置
JP2011091231A (ja) 半導体装置
JPWO2012157025A1 (ja) 半導体装置
CN104465755A (zh) 半导体元件
CN119584609A (zh) 半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250