[go: up one dir, main page]

TW201431086A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201431086A
TW201431086A TW102147241A TW102147241A TW201431086A TW 201431086 A TW201431086 A TW 201431086A TW 102147241 A TW102147241 A TW 102147241A TW 102147241 A TW102147241 A TW 102147241A TW 201431086 A TW201431086 A TW 201431086A
Authority
TW
Taiwan
Prior art keywords
film
conductive film
insulating film
oxide semiconductor
light
Prior art date
Application number
TW102147241A
Other languages
English (en)
Other versions
TWI607567B (zh
Inventor
Shunpei Yamazaki
Hiroyuki Miyake
Hideaki Shishido
Masahiro Katayama
Kenichi Okazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201431086A publication Critical patent/TW201431086A/zh
Application granted granted Critical
Publication of TWI607567B publication Critical patent/TWI607567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

一種半導體裝置包括：電晶體，該電晶體包括絕緣膜、氧化物半導體膜、與氧化物半導體膜重疊的閘極電極以及與氧化物半導體膜接觸的一對電極；電容元件，該電容元件包括：絕緣膜上的第一透光導電膜、第一透光導電膜上的介電膜以及介電膜上的第二透光導電膜；電晶體的一對電極上的氧化絕緣膜；以及氧化絕緣膜上的氮化絕緣膜。介電膜是氮化絕緣膜，氧化絕緣膜具有在一對電極的一個上的第一開口部，氮化絕緣膜具有在一對電極的一個上的第二開口部，第二開口部在第一開口部的內側。

Description

半導體裝置
本發明係關於一種物品、製程(包括方法及製造方法)、機械(machine)、製品(manufacture)或組成物(composition of matter)。特別是，本發明的一實施方式係關於一種半導體裝置、顯示裝置、發光裝置、它們的驅動方法或製造方法等。特別是，本發明的一實施方式係還關於一種包括氧化物半導體的半導體裝置、顯示裝置或發光裝置等。
請注意，在本說明書中，半導體裝置在其範疇中包括能夠利用半導體的電特性而發揮作用的所有裝置，例如包括電光裝置、半導體電路、電器設備等都被包括在半導體裝置中。
近年來，液晶顯示器(LCD)等平板顯示器逐漸普遍。在平板顯示器等的顯示裝置中，在每個行方向及列方向配置的像素內設置有：作為切換元件的電晶體；與該電晶體電連接的液晶元件；以及與該液晶元件並聯連 接的電容元件。
作為形成該電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等的矽半導體。
具有半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用作電晶體的半導體膜的半導體材料。例如，已公開了一種使用氧化鋅或In-Ga-Zn類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
此外，已公開了一種包括電容元件的顯示裝置，在該電容元件中為了提高孔徑比而以在其間具有特定的距離的方式設置形成在與電晶體的氧化物半導體膜相同的表面上的氧化物半導體膜和與電晶體連接的像素電極(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-096055號公報
[專利文獻3]美國專利第8102476號說明書
在電容元件中，在一對電極之間設置有介電膜，且一對電極的至少一個一般由部分作為電晶體的閘極電極、源極電極或汲極電極等具有遮光性的導電膜形成。
使電容元件的電荷容量越大，可以使在施加電場的情況下能夠將液晶元件的液晶分子的配向保持為一定的期間越長。在顯示裝置顯示靜態影像時，能夠延長該期間，降低改寫影像資料的次數，由此可減少耗電量。
然而，當電容元件的一個電極由半導體膜形成時，根據施加到該半導體膜的電位，儲存在電容元件的電容值可小於預定值，將液晶元件的液晶分子的配向保持為一定的期間變短。因此，影像資料的改寫次數增加，因而耗電量增大。
增大電容元件的電荷容量的一種方法，是增大電容元件的佔有面積，明確而言，增大一對電極相互重疊的面積。然而，當在上述顯示裝置中增大具有遮光性的導電膜的面積以增大一對電極重疊的面積時，像素的孔徑比降低，因此影像的顯示品質也降低。
於是，本發明的一實施方式的一目的是：提供一種半導體裝置等，其中孔徑比高且包括能夠增大電荷容量的電容元件。本發明的一實施方式的另一目的是提供一種可以減少耗電量的半導體裝置等。本發明的一實施方式的另一目的是提供一種高解析度的半導體裝置等。本發明的一實施方式的另一目的是在使用氧化物半導體的半導體裝置等中提高電特性。本發明的一實施方式的另一目的是在使用氧化物半導體的半導體裝置等中提高可靠性。本發明的一實施方式的另一目的是控制氧化物半導體中的含氧量。本發明的一實施方式的另一目的是抑制電晶體的常導通化。本發明的一實施方式的另一目的是控制電晶體的臨界電壓的變動、不均勻或臨界電壓降低。本發明的一實 施方式的另一目的是提供一種關態電流(off-state current)低的電晶體。本發明的一實施方式的另一目的是提供一種關態電流低的半導體裝置等。本發明的一實施方式的另一目的是提供一種耗電量低的半導體裝置等。本發明的一實施方式的另一目的是提供一種對眼睛刺激少的顯示裝置等。本發明的一實施方式的另一目的是提供一種使用透光導電膜的半導體裝置等；提供一種使用高可靠性的半導體膜的半導體裝置等。本發明的一實施方式的另一目的是提供一種使用透光電極的半導體裝置等。本發明的一實施方式的另一目的是提供一種新穎的半導體裝置等。本發明的一實施方式的另一目的是或者提供一種特性優良的半導體裝置等。
請注意，上述目的的記載不妨礙其他目的的存在。請注意，本發明的一實施方式並不需要解決上述目的的全部。另外，從說明書、圖式、申請專利範圍等的記載這些目的以外的目的是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中抽出這些以外的目的。
本發明的一實施方式是一種半導體裝置，包括：電晶體，該電晶體包括：閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；隔著閘極絕緣膜與氧化物半導體膜部分地重疊的閘極電極；以及與氧化物半導體膜接觸的一對電極；電容元件，該電容元件包括：閘極絕緣膜上的第一透光導電膜；第一透光導電膜上的介電膜；以及介電膜上的第二透光導電膜；電晶體的一對電極上的氧化絕緣膜； 以及氧化絕緣膜上的氮化絕緣膜。其中，包括在電容元件中的介電膜是氮化絕緣膜，氧化絕緣膜分別在一對電極的一個上及第一透光導電膜上包括第一開口部，氮化絕緣膜在一對電極的一個上包括第二開口部，第二開口部設置在第一開口部的內側。在一對電極的一個上的第二開口部中，包括在電容元件中的第二透光導電膜與電晶體所包括的一對電極的一個連接。
本發明的一實施方式是一種半導體裝置，包括：電晶體，該電晶體包括：閘極絕緣膜；閘極絕緣膜上的氧化物半導體膜；隔著閘極絕緣膜與氧化物半導體膜部分地重疊的閘極電極；以及與氧化物半導體膜接觸的一對電極；電容元件，該電容元件包括：閘極絕緣膜上的第一透光導電膜；第一透光導電膜上的介電膜；以及介電膜上的第二透光導電膜；電晶體的一對電極上的氧化絕緣膜；以及氧化絕緣膜上的氮化絕緣膜。包括在電容元件中的介電膜是氮化絕緣膜，包括在電容元件中的第二透光導電膜與電晶體所包括的一對電極的一個連接，並且，氧化物半導體膜的氫濃度和第一透光導電膜的氫濃度不同。
請注意，較佳的是，第一透光導電膜的氫濃度高於氧化物半導體膜的氫濃度。在第一透光導電膜中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。在氧化物半導體膜中，藉由二次離子質譜分析法得到 的氫濃度小於5×1019atoms/cm3，較佳為小於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步更佳為1×1016atoms/cm3以下。
第一透光導電膜的電阻率低於氧化物半導體膜的電阻率。第一透光導電膜的電阻率較佳為氧化物半導體膜的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm以上且小於1×104Ωcm，更佳為1×10-3Ωcm以上且小於1×10-1Ωcm。
氧化物半導體膜及第一透光導電膜各包括微晶區域。在該微晶區域中，在利用測量範圍為5nm 以上且10nm 以下的電子繞射的電子繞射圖案中觀察到配置為圓周狀的多個斑點，且在選擇區域電子繞射圖案中觀察不到配置為圓周狀的多個斑點。請注意，測量範圍為10nm 以下，較佳為5nm 以上且10nm 以下的電子繞射是指奈米束電子繞射(Nanobeam Electron Diffraction)。可以將選擇區域電子繞射的測量範圍設定為300nm 以上。此外，微晶區域所包括的晶粒的粒徑為10nm以下。另外，較佳為在氧化物半導體膜的厚度方向的所有區域中觀察到配置為圓周狀的多個斑點。
此外，氧化物半導體膜及第一透光導電膜各包含銦或鋅。
根據本發明的一實施方式，可以提供一種增進孔徑比的同時可提供包括增大電荷容量的電容元件的半 導體裝置。此外，還可以提供一種耗電量低的半導體裝置。
100‧‧‧像素部
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
106‧‧‧訊號線驅動電路
107‧‧‧掃描線
108‧‧‧液晶元件
109‧‧‧訊號線
115‧‧‧電容線
119‧‧‧導電膜
157‧‧‧壓力調整單元
159‧‧‧氣體引入單元
301‧‧‧像素
301a‧‧‧像素
301b‧‧‧像素
301c‧‧‧像素
302‧‧‧基板
303‧‧‧導電膜
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
304d‧‧‧導電膜
304f‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧絕緣膜
307‧‧‧氧化物半導體膜
308‧‧‧多層膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧導電膜
308d‧‧‧氧化物半導體膜
309‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
310f‧‧‧導電膜
310g‧‧‧導電膜
311‧‧‧絕緣膜
312‧‧‧絕緣膜
313‧‧‧絕緣膜
314‧‧‧絕緣膜
315‧‧‧導電膜
316a‧‧‧導電膜
316b‧‧‧導電膜
316c‧‧‧導電膜
316d‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
323‧‧‧液晶元件
332‧‧‧絕緣膜
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
372‧‧‧開口部
372a‧‧‧開口部
372b‧‧‧開口部
372c‧‧‧開口部
372d‧‧‧開口部
372e‧‧‧開口部
374a‧‧‧開口部
374b‧‧‧開口部
374c‧‧‧開口部
374d‧‧‧開口部
374e‧‧‧開口部
376b‧‧‧開口部
376c‧‧‧開口部
380‧‧‧多層膜
380a‧‧‧氧化物半導體膜
380b‧‧‧氧化物膜
383‧‧‧n型區域
382‧‧‧開口部
382a‧‧‧開口部
382b‧‧‧開口部
384a‧‧‧開口部
384b‧‧‧開口部
384c‧‧‧開口部
1901‧‧‧玻璃基板
1903‧‧‧絕緣膜
1904‧‧‧絕緣膜
1905‧‧‧氧化物半導體膜
1906‧‧‧多層膜
1907‧‧‧導電膜
1909‧‧‧導電膜
1910‧‧‧絕緣膜
1911‧‧‧絕緣膜
1913‧‧‧開口部
1915‧‧‧開口部
1917‧‧‧開口部
1919‧‧‧開口部
2000‧‧‧沉積裝置
2100‧‧‧基板
2101‧‧‧裝載室
2102‧‧‧卸載室
2111‧‧‧沉積室
2112‧‧‧沉積室
2113‧‧‧沉積室
2114‧‧‧沉積室
2121‧‧‧加熱室
2122‧‧‧加熱室
2123‧‧‧加熱室
2141‧‧‧基板支架部
2143‧‧‧移動單元
2150‧‧‧沉積室
2151‧‧‧靶材
2153‧‧‧防著板
2155‧‧‧基板加熱單元
2157‧‧‧壓力調整單元
2159‧‧‧氣體引入單元
2161‧‧‧閘閥
2170‧‧‧加熱室
2171‧‧‧加熱器
2173‧‧‧保護板
3501‧‧‧佈線
3502‧‧‧佈線
3503‧‧‧電晶體
3504‧‧‧液晶元件
3510‧‧‧佈線
3510_1‧‧‧佈線
3510_2‧‧‧佈線
3511‧‧‧佈線
3515_1‧‧‧塊
3515_2‧‧‧塊
3516‧‧‧塊
3530‧‧‧電子裝置
3531‧‧‧外殼
3532‧‧‧觸控面板
3533‧‧‧電池
3534‧‧‧控制部
3535‧‧‧佈線
3536‧‧‧佈線
3540‧‧‧顯示面板
3541‧‧‧基板
3542‧‧‧顯示部
3543‧‧‧基板
3544‧‧‧觸摸感測器
3545‧‧‧基板
3546‧‧‧保護基板
3547‧‧‧黏合層
9000‧‧‧行動電話機
9030‧‧‧外殼
9031‧‧‧外殼
9032‧‧‧顯示面板
9033‧‧‧揚聲器
9034‧‧‧麥克風
9035‧‧‧操作鍵
9036‧‧‧指向裝置
9037‧‧‧拍攝裝置用透鏡
9038‧‧‧外部連接端子
9040‧‧‧太陽能電池單元
9041‧‧‧外部記憶體插槽
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9600‧‧‧平板終端
9630‧‧‧外殼
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧卡子
9634‧‧‧顯示模式切換開關
9635‧‧‧電源開關
9636‧‧‧省電模式切換開關
9638‧‧‧操作鍵面板
9639‧‧‧鍵盤顯示切換按鈕
在圖式中：圖1A和1B是說明半導體裝置的一實施方式的方塊圖及電路圖；圖2A和2B是說明半導體裝置的一實施方式的俯視圖；圖3A至3C是說明半導體裝置的一實施方式的剖面圖；圖4A至4C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖5A至5C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖6A至6C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖7A和7B是說明半導體裝置的製造方法的一實施方式的剖面圖；圖8A至8C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖9是說明半導體裝置的一實施方式的俯視圖；圖10是說明半導體裝置的一實施方式的剖面圖； 圖11是說明半導體裝置的一實施方式的剖面圖；圖12A至12C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖13A和13B是說明半導體裝置的製造方法的一實施方式的剖面圖；圖14是說明半導體裝置的一實施方式的剖面圖；圖15A至15C是說明半導體裝置的一實施方式的剖面圖；圖16A至16C是說明半導體裝置的製造方法的一實施方式的剖面圖；圖17A和17B是說明半導體裝置的製造方法的一實施方式的剖面圖；圖18是說明半導體裝置的一實施方式的剖面圖；圖19是說明半導體裝置的一實施方式的俯視圖；圖20是說明半導體裝置的一實施方式的剖面圖；圖21A至21D是說明電晶體的剖面圖及說明多層膜的圖；圖22是說明沉積裝置的圖；圖23A和23B是說明沉積室的圖；圖24A和24B是說明加熱室的圖；圖25A至25C是說明根據實施方式的觸摸感測器的圖；圖26A至26E是說明根據實施方式的觸控面板及電子裝置的結構例子的圖； 圖27A和27B是說明包括根據實施方式的觸摸感測器的像素的圖；圖28A至28C是說明根據實施方式的觸摸感測器及像素的工作的圖；圖29A至29C是顯示電子裝置的一個例子的圖；圖30是顯示電子裝置的一個例子的圖；圖31是顯示氧化物半導體膜的CPM測量結果的圖；圖32A和32B是顯示氧化物半導體膜的CPM測量結果的圖；圖33A至33D是說明樣本結構的圖；圖34是說明片電阻的圖；圖35A和35B是說明SIMS的測量結果的圖；圖36A至36C是說明ESR的測量結果的圖；圖37是說明ESR的測量結果的圖；圖38是CAAC-OS膜的剖面TEM影像；圖39A至39D是CAAC-OS膜的電子繞射圖案；圖40是CAAC-OS膜的剖面TEM影像；圖41A和41B是CAAC-OS膜的剖面TEM影像及X射線繞射光譜；圖42A至42D是CAAC-OS膜的電子繞射圖案；圖43A和43B是CAAC-OS膜的剖面TEM影像及X射線繞射光譜；圖44A至44D是CAAC-OS膜的電子繞射圖案；圖45A和45B是CAAC-OS膜的剖面TEM影像及X 射線繞射光譜；圖46A至46D是CAAC-OS膜的電子繞射圖案；圖47A至47D是微晶氧化物半導體膜的剖面TEM影像及奈米束電子繞射圖案；圖48A和48B是微晶氧化物半導體膜的平面TEM影像及選擇區域電子繞射圖案；圖49A至49C是電子繞射強度分佈的示意圖；圖50是石英玻璃基板的奈米束電子繞射圖案；圖51是微晶氧化物半導體膜的奈米束電子繞射圖案；圖52A和52B是微晶氧化物半導體膜的剖面TEM影像；以及圖53是微晶氧化物半導體膜的XRD光譜。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解，其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
請注意，在以下說明的本發明的結構中，在不同的圖式之間共同使用同一元件符號來表示相同部分或具有相同功能的部分，而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影圖樣，而不特 別附加元件符號。
在本說明書所說明的每個圖式中，各結構的尺寸、厚度或者區域有時為了容易理解而放大表示。因此，本發明並不一定限定於圖式中的比例。
請注意，在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不表示製程順序或疊層順序。此外，序數詞在本說明書等中不表示用來特定發明的事項的固有名稱。
另外，本發明的一實施方式中的“源極”及“汲極”的功能在電路工作的電流方向變化的情況等下，有時互相調換。因此，在本說明書中，可以互相調換使用“源極”和“汲極”。
請注意，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，藉由光微影處理形成遮罩，且在進行蝕刻處理之後去除該遮罩。
實施方式1
在本實施方式中，參照圖式說明本發明的一實施方式 的半導體裝置。請注意，在本實施方式中，以液晶顯示裝置為例子說明本發明的一實施方式的半導體裝置。
〈半導體裝置的結構〉
圖1A顯示半導體裝置的一個例子。圖1A所示的半導體裝置包括：像素部100；掃描線驅動電路104；訊號線驅動電路106；彼此平行或大致平行地配置且其電位被掃描線驅動電路104控制的m個掃描線107；以及彼此平行或大致平行地配置且其電位被訊號線驅動電路106控制的n個訊號線109。而且，像素部100具有配置為矩陣狀的多個像素301。此外，具有沿著掃描線107彼此平行或大致平行地配置的電容線115。請注意，也可以沿著訊號線109彼此平行或大致平行地配置電容線115。此外，有時將掃描線驅動電路104和訊號線驅動電路106總稱為驅動電路部。
各掃描線107與在像素部100中配置於m行n列的像素301中的配置於任一行的n個像素301電連接。此外，各訊號線109與配置於m行n列的像素301中的配置在任一列的m個像素301電連接。m和n都為1以上的整數。各電容線115與配置於m行n列的像素301中的配置在任一行的n個像素301電連接。請注意，當電容線115沿著訊號線109彼此平行或大致平行地配置時，電容線115與配置於m行n列的像素301中的配置在任一列的m個像素301電連接。
圖1B是顯示圖1A所示的半導體裝置所具有的像素301的電路圖的一個例子。圖1B所示的像素301包括：與掃描線107及訊號線109電連接的電晶體103；電容元件105，該電容元件105的一個電極與電晶體103的汲極電連接，另一個電極與供應固定電位的電容線115電連接；以及液晶元件108，該液晶元件108的像素電極與電晶體103的汲極及電容元件105的一個電極電連接，以與該像素電極對置的方式設置的電極(反電極)與供應公共電位的佈線電連接。
液晶元件108是利用由形成有電晶體103及像素電極的基板與形成有反電極的基板夾住的液晶的光學調變作用控制光的透過或非透過的元件。此外，液晶的光學調變作用由施加到液晶的電場(包括垂直方向的電場或斜角方向的電場)控制。請注意，當在形成有像素電極的基板上形成反電極(也稱為共用電極)時，施加到液晶的電場成為水平電場。
請注意，液晶元件108除了液晶元件之外還可以應用於各種顯示元件或發光元件等。例如，作為顯示元件、發光元件等的一個例子，如因電磁作用而對比度、亮度、反射率、穿透率等產生變化的顯示媒體的元件，諸如EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨 水、電泳元件、光柵光閥(GLV)、電漿顯示器(PDP)、數位微鏡裝置(DMD)、IMOD(interference modulation：干涉調變)元件、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
接著，說明液晶顯示裝置的像素301的具體例子。圖2A顯示驅動電路部，在此掃描線驅動電路104的一部分的俯視圖，而圖2B顯示像素301a的俯視圖。請注意，在圖2B中省略反電極及液晶元件。
在圖2A中，電晶體102包括作為閘極的導電膜304a、閘極絕緣膜(在圖2A中未圖示)、形成有通道區域的氧化物半導體膜308a以及用作源極及汲極的導電膜310a、310b。氧化物半導體膜308a形成在閘極絕緣膜上。此外，還設置與導電膜304a同時形成的導電膜304b、與導電膜310a、310b同時形成的導電膜310c以及使導電膜304b和導電膜310c連接的透光導電膜316a。透光導電膜316a在開口部372a、374a中與導電膜304b連 接，並在開口部372b、374b中與導電膜310c連接。
在圖2B中，用作掃描線的導電膜304c在與訊號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作訊號線的導電膜310d在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜310f在與訊號線平行的方向上延伸地設置。請注意，用作掃描線的導電膜304c與掃描線驅動電路104(參照圖1A)電連接，並且用作訊號線的導電膜310d及用作電容線的導電膜310f與訊號線驅動電路106(參照圖1A)電連接。
電晶體103設置在掃描線和訊號線相互交叉的區域。電晶體103包括用作閘極的導電膜304c、閘極絕緣膜(在圖2B中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極及汲極的導電膜310d、310e。導電膜304c還用作掃描線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的閘極。此外，導電膜310d還用作訊號線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的源極或汲極。另外，在圖2B所示的俯視圖中，掃描線的端部位於氧化物半導體膜308b的端部的外側。由此，掃描線用作阻擋來自背光等光源的光的遮光膜。因此，電晶體所包括的氧化物半導體膜308b不被照射光而電晶體的電特性的變動可以得到抑制。
此外，導電膜310e在設置在開口部372c的 內側的開口部374c中與用作像素電極的透光導電膜316b電連接。
電容元件105經由開口部372與用作電容線的導電膜310f連接。電容元件105包括形成在閘極絕緣膜上的透光導電膜308c、設置在電晶體103上的由氮化絕緣膜形成的介電膜以及用作像素電極的透光導電膜316b。也就是說，電容元件105具有透光性。
因為因此電容元件105具有透光性，所以可以在像素301a中形成較大(大面積)的電容元件105。由此，可以獲得提高孔徑比，典型地提高為50%以上，較佳為55%以上，更佳為60%以上，並具有增大的電荷容量的半導體裝置。例如，在解析度高的半導體裝置諸如液晶顯示裝置中，像素的面積小，電容元件的面積也小。因此，在解析度高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由於本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，適當地用於像素密度為200ppi以上，較佳為300ppi以上的高解析度的半導體裝置。
此外，圖2B所示的像素301a具有與用作訊號線的導電膜310d平行的邊短於與用作掃描線的導電膜304c平行的邊的形狀，並且用作電容線的導電膜310f在與用作訊號線的導電膜310d平行的方向上延伸地設置。因此，可以減少在像素301a中導電膜310f所占的面積， 因此可以提高孔徑比。此外，因為用作電容線的導電膜310f不使用連接電極而直接接觸於透光導電膜308c，所以可以進一步提高孔徑比。
此外，由於本發明的一實施方式還可以在高解析度的顯示裝置中也提高孔徑比，因此高效地利用背光等光源的光而減少顯示裝置的耗電量。
接著，圖3A顯示沿著圖2A和2B的點劃線A-B、點劃線C-D的剖面圖。此外，圖3B顯示圖3A的虛線E所框選的部分的放大圖，而圖3C顯示圖3A的虛線F所框選的部分的放大圖。
在本實施方式所示的液晶顯示裝置中，在一對基板(基板302和基板342)之間夾有液晶元件322。
液晶元件322包括基板302上的透光導電膜316b、控制配向性的膜(下面稱為配向膜318、352)、液晶層320以及導電膜350。請注意，透光導電膜316b用作液晶元件322的一個電極，導電膜350用作液晶元件322的另一個電極。
作為具備液晶元件的液晶顯示裝置的驅動方法，也可以使用TN模式、STN模式、VA模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、MVA(Multi-domain Vertical Alignment多區域垂直配向)模式、PVA(Patterned Vertical Alignment：圖案垂直配向)模式、IPS模式、FFS模式或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。包含液晶元件的液晶顯示裝置的驅動方法，除了上述驅動方法之外還可以使用ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。請注意，不侷限於此而還可以使用各種液晶元件及驅動方法，作為液晶元件及其驅動方法。
也可以由包含呈現藍相(Blue Phase)的液晶和手徵材料的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快，為1msec以下，並且由於其具有光學均質性，所以不需要配向處理，且視角依賴性小。
在本實施方式中說明垂直電場模式的液晶顯示裝置。
因此，液晶顯示裝置是指包括液晶元件的裝置。請注意，液晶顯示裝置包括驅動多個像素的驅動電路等。液晶顯示裝置還可稱為液晶模組，包括配置在另一基板上的控制電路、電源電路、訊號生成電路及背光模組等。
在驅動電路部中，電晶體102包括用作閘極的導電膜304a、用作閘極絕緣膜的絕緣膜305及絕緣膜 306、形成有通道區域的氧化物半導體膜308a以及用作源極及汲極的導電膜310a及310b。氧化物半導體膜308a設置在絕緣膜306上。此外，導電膜310a、310b上設置有用作保護膜的絕緣膜312、絕緣膜314。
在像素部中，電晶體103包括用作閘極的導電膜304c、用作閘極絕緣膜的絕緣膜305及絕緣膜306、形成有通道區域的氧化物半導體膜308b以及各用作源極及汲極的導電膜310d及310e。氧化物半導體膜308b設置在絕緣膜306上。此外，在導電膜310d、310e上設置有用作保護膜的絕緣膜312及絕緣膜314。
用作像素電極的透光導電膜316b在設置在絕緣膜312及絕緣膜314中的經由開口部與導電膜310e連接。
另外，電容元件105包括用作電容元件105的一個電極的透光導電膜308c、用作介電膜的絕緣膜314以及用作電容元件105的另一個電極的透光導電膜316b。透光導電膜308c設置在絕緣膜306上。
在驅動電路部中，由與透光導電膜316b同時形成的透光導電膜316a連接與導電膜304a、304c同時形成的導電膜304b和與導電膜310a、310b、310d、310e同時形成的導電膜310c。
如圖3B所示，在導電膜304b上包括設置在絕緣膜306及絕緣膜312中的開口部372a以及設置在絕緣膜305及絕緣膜314中的開口部374a。開口部374a位 於開口部372a的內側。經由開口部374a，導電膜304b和透光導電膜316a連接。
此外，在導電膜310c上包括設置在絕緣膜312中的開口部372b和設置在絕緣膜314中的開口部374b。開口部374b位於開口部372b的內側。經由開口部374b，導電膜310c和透光導電膜316a連接。
如圖3C所示，在導電膜310e上包括設置在絕緣膜312中的開口部372c和設置在絕緣膜314中的開口部374c。開口部374c位於開口部372c的內側。在開口部374c中，導電膜310e和透光導電膜316b連接。
此外，在透光導電膜308c上包括設置在絕緣膜312中的開口部372。在開口部372中，透光導電膜308c與和絕緣膜314接觸。
於本實施方式中，絕緣膜305及絕緣膜314較佳為使用防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，更佳為使用包含氫的材料，典型的是含氮的無機絕緣材料，例如是氮化絕緣膜。作為絕緣膜305及絕緣膜314，典型地使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。
作為絕緣膜306及絕緣膜312，較佳為使用能夠提高與氧化物半導體膜的介面特性的材料。典型的是，較佳為使用包含氧的無機絕緣材料，例如是氧化絕緣膜。例如，使用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁等來形成。
導電膜304b及透光導電膜316a之間的連接部、導電膜310c及透光導電膜316a之間的連接部、導電膜310e及透光導電膜316b之間的連接部分別被絕緣膜305或/及絕緣膜314圍繞。絕緣膜305及絕緣膜314由防止來自外部的雜質形成，例如由防止水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成。此外，開口部372a、372b、372c、372的側面被絕緣膜305或/及絕緣膜314覆蓋。因為絕緣膜305及絕緣膜314的內側設置有氧化物半導體膜，所以可以防止來自外部的雜質，例如水、鹼金屬、鹼土金屬等從導電膜304b、導電膜310c、310e及透光導電膜316a、316b的連接部擴散到電晶體所包括的氧化物半導體膜中。由此，可以防止電晶體的電特性的變動並提高半導體裝置的可靠性。
透光導電膜308c是與氧化物半導體膜308a、308b同時形成的氧化物半導體膜。氧化物半導體膜308a、308b與如絕緣膜306及絕緣膜312等分別由能夠提高與氧化物半導體膜的介面特性的材料形成的膜接觸，所以氧化物半導體膜308a、308b用作半導體，且包括氧化物半導體膜308a、308b的電晶體具有優良的電特性。
請注意，本發明的一實施方式不侷限於此，而根據情況或狀況透光導電膜308c也可以藉由與氧化物半導體膜308a或308b不同的製程形成。在此情況下，透光導電膜308c也可以包含與氧化物半導體膜308a或308b不同的材料。例如，透光導電膜308c也可以包含銦錫氧 化物(下面表示為ITO)或銦鋅氧化物等。
透光導電膜308c在開口部372中與絕緣膜314接觸。絕緣膜314是由防止來自外部的雜質，例如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，此材料還包含氫。由此，當絕緣膜314的氫擴散到與氧化物半導體膜308a、308b同時形成的氧化物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。因此，氧化物半導體膜的導電率增高，而氧化物半導體膜用作導體，即亦稱為導電率高的氧化物半導體膜。在此，將如下金屬氧化物稱為透光導電膜308c：以與氧化物半導體膜308a、308b相同的材料為主要成分，且藉由使其氫濃度高於氧化物半導體膜308a、308b而提高導電率的金屬氧化物。
請注意，本發明的一實施方式不侷限於此，而透光導電膜308c根據情況或狀況也可以不與絕緣膜314接觸。
在本實施方式所示的半導體裝置中，在形成電晶體的氧化物半導體膜的同時還形成電容元件的一個電極。此外，將用作像素電極的透光導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少半導體裝置的製程。此外，因為在電容元件中，一對電極由透光導電膜形成，所以電容元件具有透光性。因此，可以增大電容元件的佔有面積並提高像素的孔徑比。
在此，記載包含氧化物半導體的電晶體的特徵。包含氧化物半導體的電晶體為n通道型電晶體。另外，氧化物半導體所包含的氧缺陷有時會產生載子，有可能導致電晶體的電特性及可靠性降低。例如，有時使電晶體的臨界電壓移動到負方向而當閘極電壓為0V時汲極電流流過。，將當閘極電壓為0V時汲極電流流過的特性稱為常導通特性，並且將具有這種特性的電晶體稱為空乏型電晶體。將當閘極電壓為0V時可以辨別為汲極電流不流過的特性稱為常關閉特性，並且將具有這種特性的電晶體稱為增強型電晶體。
如上所述，在電晶體的形成有通道區域的氧化物半導體膜308b中，較佳為儘可能地減少缺陷，典型的是氧缺陷。例如，利用在平行於膜表面的方向上施加磁場的電子自旋共振法的g值為1.93的自旋密度(相當於氧化物半導體膜中的缺陷密度)較佳為降低到檢測器的檢測下限以下。藉由儘可能地減少以氧缺陷量為代表的氧化物半導體膜中的缺陷，可以抑制電晶體103成為常導通，由此可以提高半導體裝置的電特性及可靠性。另外，可以降低半導體裝置的耗電量。
除了氧缺陷之外，有時氧化物半導體中的氫(包括水等氫化合物)也導致使電晶體的臨界電壓移動到負方向。包含在氧化物半導體中的氫與鍵合於金屬原子的氧發生反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成缺陷(亦稱為氧缺陷)。另外，氫的 一部分與氧發生反應生成作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常導通特性。
如上所述，在電晶體103的形成有通道區域的氧化物半導體膜308b中，較佳為儘可能地減少氫。明確而言，在氧化物半導體膜308b中，使利用二次離子質譜分析法得到的氫濃度低於5×1019atoms/cm3，較佳為低於5×1018atoms/cm3或1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步更佳為1×1016atoms/cm3以下。
在電晶體103的形成有通道區域的氧化物半導體膜308b中，使利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使得電晶體103的關態電流增大。
當藉由儘可能地減少了雜質(氫、氮、鹼金屬或鹼土金屬等)使電晶體103的形成有通道區域的氧化物半導體膜高度純化，來形成增強型電晶體，可以抑制電晶體103成為常導通，由此可以使電晶體103的關態電流降至極低。因此，可以製造具有良好電特性的半導體裝置。此外，可以製造提高可靠性的半導體裝置。
可以利用各種試驗證明包含被高度純化的氧化物半導體膜的電晶體的關態電流低。例如，即便是通道寬度為1×106μm且通道長度L為10μm的元件，在源極電 極與汲極電極之間的電壓(汲極電壓)為1V至10V的範圍內，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：關態電流除以電晶體的通道寬度的數值的數值為100zA/μm以下。另外，利用如下電路測量關態電流：在該電路中電容元件與電晶體相互連接並且該電晶體控制流入電容元件或從電容元件流出的電荷。在進行該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區域，且根據電容元件的單位時間的電荷量推移測量該電晶體的關態電流。因此，當電晶體的源極電極與汲極電極之間的電壓為3V時，可以獲得幾十yA/μm的更低的關態電流。由此，使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
在此，以下說明圖3A至3C所示的液晶顯示裝置的其他組件。
在基板302上形成有導電膜304a、304b、304c。導電膜304a形成在掃描線驅動電路104並用作驅動電路部的電晶體的閘極。此外，導電膜304c形成在像素部100並用作像素部的電晶體的閘極。此外，導電膜304b形成在掃描線驅動電路104並與導電膜310c連接。
作為基板302，使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板302較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或 第十代(2950mm×3400mm)等的母體玻璃。因為在處理溫度高且處理時間長的情況下母體玻璃大幅度收縮，所以當使用母體玻璃進行量產時，較佳為在600℃以下，更佳為在450℃以下，進一步更佳為在350℃以下的溫度下進行製程中的加熱處理。
導電膜304a、304b、304c可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外，導電膜304a、304b、304c可以具有單層結構或者兩層以上的疊層結構。例如，在鋁膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的雙層結構以及依序層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。或是，可以使用：組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種元素的膜、組合多種元素的合金膜或氮化膜。
在基板302及導電膜304a、304c、304b上形成有絕緣膜305、絕緣膜306。絕緣膜305、絕緣膜306用作掃描線驅動電路104的電晶體的閘極絕緣膜及像素部100的電晶體的閘極絕緣膜。
作為絕緣膜305，較佳為使用氮化絕緣膜形成，例如可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等，且以疊層或單層形成。此外，當絕緣膜305具有疊層結構時，較佳為採用如下結構：作為第一氮化矽 膜設置缺陷少的氮化矽膜，並且在第一氮化矽膜上作為第二氮化矽膜設置氫釋放量少的氮化矽膜。因此，可以抑制絕緣膜305所包含的氫及氮移動或擴散到氧化物半導體膜308a、308b。
請注意，氧氮化矽是指含氧量大於含氮量的絕緣材料。此外，氮氧化矽是指含氮量大於含氧量的絕緣材料。
絕緣膜306較佳為使用氧化絕緣膜形成，例如可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜等，且以疊層或單層形成。
藉由作為絕緣膜306使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體103的閘極漏電流。
與氧化矽膜相比，氮化矽膜的相對介電常數較高，為得到相等的電容所需的厚度也較大，所以可以在物理上使閘極絕緣膜厚膜化。因此，藉由抑制電晶體的耐壓的下降進而提高耐壓可以抑制電晶體的靜電崩潰。
在絕緣膜306上形成有氧化物半導體膜308a、308b、透光導電膜308c。氧化物半導體膜308a形成在與導電膜304a重疊的位置上，並用作驅動電路部的電晶體的通道區域。另外，氧化物半導體膜308b形成在與導電膜304c重疊的位置上，並用作像素部的電晶體的通道區域。透光導電膜308c用作電容元件105的一個電極。
氧化物半導體膜308a、308b是各包含In或Ga的氧化物半導體膜，以In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)為典型。
當氧化物半導體膜308a、308b是In-M-Zn氧化物時，以In和M的總計為100atomic%，較佳為：In的原子比小於50atomic%，M的原子比是50atomic%以上，更佳為：In的原子比小於25atomic%，M的原子比是75atomic%以上。
可以藉由飛行時間二次離子質譜分析法(TOF-SIMS)或X射線光電子能譜(XPS)對氧化物半導體膜308a、308b的銦或鎵等的含量進行比較。
因為氧化物半導體膜308a、308b各具有能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上，所以可以減少在後面形成的電晶體的關態電流。
透光導電膜308c是與氧化物半導體膜308a、308b相似的包含In、Ga並包含雜質的氧化物半導體膜。作為雜質例如氫。另外，作為雜質也可以包含硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。
雖然氧化物半導體膜308a、308b及透光導電膜308c都形成在閘極絕緣膜上並包含In或Ga，但是它們的雜質濃度不同。明確而言，透光導電膜308c的雜質濃度高於氧化物半導體膜308a、308b的雜質濃度。例如，各氧化物半導體膜308a、308b的氫濃度低於 5×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下或5×1017atoms/cm3以下，進一步更佳為1×1016atoms/cm3以下，透光導電膜308c的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。此外，透光導電膜308c所包含的氫濃度為氧化物半導體膜308a、308b的氫濃度的兩倍以上，較佳為十倍以上。
此外，透光導電膜308c的電阻率小於氧化物半導體膜308a、308b的電阻率。透光導電膜308c的電阻率較佳為氧化物半導體膜308a、308b的電阻率的1×10-8倍以上且1×10-1倍以下，典型地為1×10-3Ωcm以上且小於1×104Ωcm，更佳為1×10-3Ωcm以上且小於1×10-1Ωcm。
氧化物半導體膜308a、308b及透光導電膜308c例如也可以具有非單晶結構。非單晶結構例如包括下述的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向的結晶氧化物半導體)、多晶結構、下述的微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
氧化物半導體膜308a、308b及透光導電膜308c例如也可以具有非晶結構。非晶氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶氧化物半導體膜例如是完全的非晶，不具有結晶部。
請注意，氧化物半導體膜308a、308b及透光 導電膜308c分別也可以是包括具有CAAC-OS、微晶結構及非晶結構中的兩種以上的結構的區域的混合膜。混合膜例如包括非晶結構的區域、微晶結構的區域和CAAC-OS的區域。此外，混合膜例如也可以具有包括非晶結構的區域、微晶結構的區域及CAAC-OS的區域的疊層結構。
例如，氧化物半導體膜也可以處於單晶狀態。
在絕緣膜306、氧化物半導體膜308a、308b及透光導電膜308c上形成有導電膜(下面稱為導電膜310a、310b、310c、310d、310e)。導電膜310a與氧化物半導體膜308a電連接，並用作驅動電路部的電晶體所包括的源極和汲極中的一個。導電膜310b與氧化物半導體膜308a電連接，並用作驅動電路部的電晶體所包括的源極和汲極中的另一個。導電膜310c藉由設置在絕緣膜312、絕緣膜314的開口部與透光導電膜316a電連接。導電膜310d與氧化物半導體膜308b電連接，並用作像素部的電晶體所包括的源極和汲極中的一個。導電膜310e與氧化物半導體膜308b及透光導電膜316b電連接，並用作像素部的電晶體所包括的源極和汲極中的另一個。
作為導電膜310a、310b、310c、310d、310e，可以使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等構成的單個金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如如下結構：在鋁膜上層疊鈦膜的雙層結構；在鎢膜上層疊鈦膜的雙層結構；在 銅-鎂-鋁合金膜上層疊銅膜的雙層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上還形成鉬膜或氮化鉬膜的三層結構等。請注意，也可以使用氧化銦、氧化錫或包含氧化鋅的透明導電材料。
在絕緣膜306、氧化物半導體膜308a、308b、透光導電膜308c及導電膜310a、310b、310c、310d、310e上形成有絕緣膜312、絕緣膜314。絕緣膜312較佳為與絕緣膜306相似地使用能夠提高與氧化物半導體膜的介面特性的材料。絕緣膜314較佳為與絕緣膜305相似地使用防止來自外部的雜質，例如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料。
此外，絕緣膜312可以使用包含多於化學計量組成的氧的氧的氧化絕緣膜形成。由此，可以防止氧從該氧化物半導體膜脫離並可以使包含過剩氧的氧化絕緣膜中的該氧移動到氧化物半導體膜中來減少氧缺陷量。例如，藉由使用利用熱脫附譜分析測量的氧分子的釋放量為1.0×1018分子/cm3以上的氧化絕緣膜，可以減少氧化物半導體膜308a、308b所包含的氧缺陷量。
另外，也可以使絕緣膜312具有疊層結構，在與氧化物半導體膜308a、308b接觸的一側設置降低與氧化物半導體膜308a、308b的介面能階的氧化絕緣膜作為第一氧化絕緣膜，且在其上設置包含多於化學計量組成的氧的氧的氧化絕緣膜作為第二氧化絕緣膜。
例如，作為第一氧化絕緣膜使用藉由電子自旋共振法測量的g值=2.001(E’-center)的自旋密度為3.0×1017spins/cm3以下，較佳為5.0×1016spins/cm3以下的氧化絕緣膜，從而可以減少與氧化物半導體膜308a、308b的介面能階。請注意，藉由電子自旋共振法測量的g值=2.001的自旋密度對應於第一氧化絕緣膜所中的懸鍵的量。
此外，在絕緣膜314上設置有透光導電膜316a、316b。透光導電膜316a經由開口部374a與導電膜304b電連接，並經由開口部374b與導電膜310c電連接。換言之，透光導電膜316a用作連接導電膜304b和導電膜310c的連接電極。透光導電膜316b在開口部374c中與導電膜310e電連接，並用作像素的像素電極。此外，透光導電膜316b可以用作電容元件的一對電極的一個。
作為透光導電膜316a、316b，可以使用透光導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
與基板342接觸地形成有具有有色性的膜(下面稱為有色膜346)。有色膜346用作濾光片。另外，與有色膜346相鄰的遮光膜344接觸於基板342地形成。遮光膜344用作黑矩陣。不一定需要設置有色膜346，例如當液晶顯示裝置進行單色顯示時等也可以不設 置有色膜346。
有色膜346使特定的波長區域的光透過，例如可以使用使紅色的波長區域的光透過的紅色(R)的濾光片、使綠色的波長區域的光透過的綠色(G)的濾光片或使藍色的波長區域的光透過的藍色(B)的濾光片等。
遮光膜344具有阻擋特定的波長區域的光的功能，作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
與有色膜346接觸地形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制有色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外，與絕緣膜348接觸地形成有導電膜350。導電膜350用作像素部的液晶元件所包括的一對電極的另一個。此外，也可以在透光導電膜316a、316b及導電膜350上另外形成用作配向膜的絕緣膜。
另外，在透光導電膜316a、316b和導電膜350之間形成有液晶層320。此外，使用密封材料(未圖示)將液晶層320密封在基板302和基板342之間。另外，密封材料較佳為與無機材料接觸以抑制來自外部的水分侵入。
此外，也可以在透光導電膜316a、316b和導電膜350之間設置用來維持液晶層320的厚度(也稱為單元間隙)的間隔物。
〈半導體裝置的製造方法〉
參照圖4A至圖7B說明設置在圖3A至3C所示的半導體裝置中的基板302上的元件部的製造方法。
首先，準備基板302。在此，作為基板302使用玻璃基板。
接著，在基板302上形成導電膜，且藉由將該導電膜製造為所希望的區域來形成導電膜304a、304b、304c。另外，藉由第一構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜304a、304b、304c。
此外，典型地使用蒸鍍法、CVD法、濺鍍法、旋塗法等形成導電膜304a、304b、304c。
在此，作為導電膜藉由濺鍍法形成100nm厚的鎢膜。接著，藉由光微影製程形成遮罩，使用該遮罩對鎢膜進行乾蝕刻，來形成導電膜304a、304b、304c。
接著，在基板302及導電膜304a、304b、304c上形成絕緣膜305，然後在絕緣膜305上形成絕緣膜306(參照圖4A)。
可以藉由濺鍍法、CVD法等形成絕緣膜305及絕緣膜306。另外，較佳為在真空中連續形成絕緣膜305及絕緣膜306，因為可以抑制雜質的混入。
在此，作為絕緣膜305藉由電漿CVD法形成400nm厚的氮化矽膜。此外，作為絕緣膜306藉由電漿CVD法形成50nm厚的氧氮化矽膜。
接著，在絕緣膜306上形成氧化物半導體膜307(參照圖4B)。
可以藉由濺鍍法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成氧化物半導體膜307。
當藉由濺鍍法形成氧化物半導體膜307時，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。另外，當使用稀有氣體和氧的混合氣體時，較佳為使氧氣體的比例高於稀有氣體的比例。
此外，可以根據要形成的氧化物半導體膜307的組成適當地選擇靶材。
另外，例如在藉由濺鍍法形成氧化物半導體膜307的情況下，也可以將基板溫度設定為室溫(例如20℃)以上且低於100℃，較佳為設定為100℃以上且450℃以下，更佳為設定為170℃以上且350℃以下進行加熱來形成。
另外，在藉由濺鍍法形成氧化物半導體膜307以減少其氫濃度時，較佳為使用像能夠儘量去除在氧化物半導體膜中成為雜質的水、氫等的低溫泵那樣的吸附式真空排氣泵對濺射裝置中的各處理室進行高真空排氣(排氣到1×10-4Pa至5×10-7Pa左右)。或者，較佳為組合渦輪分子泵和冷阱防止氣體，特別是包含碳或氫的氣體從排氣 系統倒流到處理室中。
此外，為了減少氧化物半導體膜307的氫濃度，不僅對處理室進行高真空排氣而且還需要濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體使用高度純化到露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步更佳為-120℃以下的氣體，可以儘量防止水分等被引入到氧化物半導體膜中。
在此，作為氧化物半導體膜307藉由濺鍍法形成35nm厚的In-Ga-Zn氧化物膜(使用In：Ga：Zn=1：1：1的金屬氧化物靶材)。
接著，藉由將氧化物半導體膜307製造為所希望的區域來形成島狀的氧化物半導體膜308a、308b、308d。因此，氧化物半導體膜308a、308b、308d由相同的金屬元素構成。另外，藉由第二構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成氧化物半導體膜308a、308b、308d。作為蝕刻可以採用乾蝕刻、濕蝕刻或組合兩者的蝕刻(參照圖4C)。
接著，較佳為進行第一加熱處理。以如下條件進行第一加熱處理即可：以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓狀態。或是，第一加熱處理也可以在惰性氣體氛圍中進行之後，在包含10ppm以上的氧化性氣體的氛圍進行以 補充氧。藉由進行第一加熱處理，可以提高用於氧化物半導體膜308a、308b、308d的氧化物半導體的結晶性，而且還可以從絕緣膜306及氧化物半導體膜308a、308b、308d去除氫、水等雜質。另外，在對氧化物半導體進行蝕刻之前進行第一加熱製程。
在此，在350℃的氮氛圍中進行加熱處理1小時，然後在350℃的氧氛圍中進行加熱處理。
接著，在絕緣膜306及氧化物半導體膜308a、308b、308d上形成導電膜309(參照圖5A)。
例如，藉由濺鍍法形成導電膜309。
在此，藉由濺鍍法依序層疊50nm厚的鈦膜、400nm厚的鋁膜和100nm厚的鈦膜。
接著，藉由將導電膜309製造為所希望的區域，形成導電膜310a、310b、310c、310d、310e。藉由第三構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、310b、310c、310d、310e(參照圖5B)。
接著，以覆蓋絕緣膜306、氧化物半導體膜308a、308b、308d以及導電膜310a、310b、310c、310d、310e上的方式形成絕緣膜311(參照圖5C)。
作為絕緣膜311，較佳為使用能夠提高與氧化物半導體膜308a、308b、308d的介面特性的材料，典型地較佳為使用包含氧的無機絕緣材料，例如可以使用氧化絕緣膜。例如可以藉由CVD法、濺鍍法等形成絕緣膜 311。
當使用包含多於化學計量組成的氧的氧的氧化絕緣膜形成絕緣膜311時，可以以如下形成條件形成該絕緣膜311。此處，作為絕緣膜311形成氧化矽膜或氧氮化矽膜。該形成條件為：將設置於電漿CVD設備的被真空排氣的沉積室內的基板的溫度保持於180℃以上且260℃以下，較佳為180℃以上且230℃以下，向沉積室中引入原料氣體並將沉積室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於沉積室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
作為用作絕緣膜311的原料氣體的包含矽的沉積氣體的典型例子，例如矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體，例如，氧、臭氧、一氧化二氮、二氧化氮等。
作為絕緣膜311的形成條件，藉由在上述壓力的沉積室中供應具有上述功率密度的高頻功率，在電漿中原料氣體的分解效率得到提高，氧自由基增加，而促進原料氣體的氧化，因此絕緣膜311中的含氧量比化學計量組成多。然而，當基板溫度是上述溫度時，由於矽與氧的鍵合力小，所以由於加熱而氧的一部分脫離。因此，可以形成包含多於化學計量組成的氧的氧且藉由加熱氧的一部分發生脫離的氧化絕緣膜。
此外，也可以以疊層形成絕緣膜311，其中作 為第一氧化絕緣膜設置至少與氧化物半導體膜308a、308b的介面能階降低的氧化絕緣膜，且在其上作為第二氧化絕緣膜設置上述包含多於化學計量組成的氧的氧的氧化絕緣膜。
可以以如下形成條件形成至少氧化物半導體膜308a、308b的介面能階降低的氧化絕緣膜。此處，作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜。該形成條件為：將設置於電漿CVD設備的被真空排氣的沉積室內的基板的溫度保持於180℃以上且400℃以下，較佳為200℃以上且370℃以下；向沉積室中引入原料氣體的含有矽的沉積氣體及氧化氣體，並將沉積室內的壓力設定為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下；以及對設置於沉積室內的電極供應高頻功率。
第一氧化絕緣膜的原料氣體可以用於包含多於化學計量組成的氧的氧的氧化絕緣膜。第一氧化絕緣膜在第二氧化絕緣膜的形成製程中至少用作氧化物半導體膜308a、308b的保護膜。因此，即使使用功率密度高的高頻功率形成第二氧化絕緣膜，也可以抑制對氧化物半導體膜308a、308b的損傷。
在此，絕緣膜311具有第一氧化絕緣膜和第二氧化絕緣膜的疊層結構。藉由電漿CVD法形成厚度為50nm的氧氮化矽膜作為第一氧化絕緣膜，該電漿CVD法採用如下條件：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，沉積室的壓力為 200Pa，基板溫度為220℃，使用27.12MHz的高頻電源將150W的高頻功率供應到平行平板電極。藉由電漿CVD法形成厚度為400nm的氧氮化矽膜作為第二氧化絕緣膜，該電漿CVD法採用如下條件：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作原料氣體，沉積室的壓力為200Pa，基板溫度為220℃，使用27.12MHz的高頻電源將1500W的高頻功率供應到平行平板電極。請注意，電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的功率的換算為每單位面積的功率(功率密度)是0.25W/cm2。
接著，藉由將絕緣膜311製造為所希望的區域，形成絕緣膜312以及開口部372、372b、372c。再者，藉由將閘極絕緣膜的一部分的絕緣膜306製造為所希望的區域，形成開口部372a。藉由第四構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜306、絕緣膜312以及開口部372、372a、372b、372c(參照圖6A)。
以使氧化物半導體膜308d的表面露出的方式形成開口部372。以使絕緣膜305的表面露出的方式形成開口部372a。以使導電膜310c的表面露出的方式形成開口部372b。以使導電膜310e的表面露出的方式形成開口部372c。作為開口部372、372a、372b、372c的形成方法，例如可以採用乾蝕刻法。但是，對於開口部372的形成方法不侷限於此而可以採用濕蝕刻法或組合乾蝕刻法和 濕蝕刻法的形成方法。在採用乾蝕刻形成開口部372、372a、372b、372c時，氧化物半導體膜308d被暴露於電漿，氧化物半導體膜308d受到損傷，且在氧化物半導體膜308d中生成缺陷，典型的是氧缺陷。因此，形成低電阻的透光導電膜308c。
此外，藉由在該蝕刻製程中至少形成開口部372a，可以在使用藉由第五構圖形成的遮罩的蝕刻製程時縮減蝕刻量。
接著，在絕緣膜305、導電膜310c、310e、絕緣膜312及氧化物半導體膜308d上形成絕緣膜313(參照圖6B)。
作為絕緣膜313，較佳為使用防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜的材料，更佳為包含氫，典型地可以使用包含氮的無機絕緣材料，例如氮化絕緣膜。絕緣膜313例如可以藉由CVD法形成。
當絕緣膜313包含氫且該絕緣膜313中的氫擴散到氧化物半導體膜308d中時，在該氧化物半導體膜308d中氫和氧鍵合而生成作為載子的電子。因此，氧化物半導體膜308d的導電率增高而氧化物半導體膜308d成為透光導電膜308c。
在作為絕緣膜313形成氮化矽膜時，該氮化矽膜較佳為在高溫下形成以提高阻擋性，例如在基板溫度為100℃以上且基板的應變點以下的溫度下，較佳為在 300℃以上且400℃以下的溫度下進行加熱來形成。當在高溫下進行成膜時，可能氧從用作氧化物半導體膜308a、308b的氧化物半導體脫離，因此載子濃度上升，所以不發生這種現象的溫度的最高溫度為溫度上限。
在此，藉由電漿CVD法形成厚度為50nm的氮化矽膜作為絕緣膜313，該電漿CVD法採用如下條件：將流量為50sccm的矽烷、流量為5000sccm的氮及流量為100sccm的氨用作原料氣體，沉積室的壓力為200Pa，基板溫度為220℃，使用27.12MHz的高頻電源將1000W(功率密度為1.6×10-1W/cm2)的高頻功率供應到平行平板電極。
接著，藉由將絕緣膜313製造為所希望的區域，形成絕緣膜314以及開口部374a、374b、374c。另外，藉由第五構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314以及開口部374a、374b、374c(參照圖6C)。
以使導電膜304b的表面露出的方式形成開口部374a。以使導電膜310c的表面露出的方式形成開口部374b。以使導電膜310e的表面露出的方式形成開口部374c。
作為開口部374a、374b、374c的形成方法例如可以使用乾蝕刻法。但是，對於開口部374a、374b、374c的形成方法不侷限於此，而也可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。
當採用在圖6A中不形成開口部372a的製程，則需要在圖6C所示的蝕刻製程中對絕緣膜305、絕緣膜306、絕緣膜312及絕緣膜314進行蝕刻，所以蝕刻量增加。因此，在該蝕刻製程中產生不均勻，並且在一部分的區域中沒有形成開口部374a而在後面形成的透光導電膜316a和導電膜304b之間產生接觸不良。然而，在本實施方式中，藉由兩次蝕刻製程形成開口部372a及開口部374a，在該開口部的形成製程中不容易產生蝕刻不良。由此，可以提高半導體裝置的良率。另外，雖然在此參照開口部374a進行說明，但是在開口部374b及開口部374c的情況下也發揮同樣的效果。
接著，以覆蓋開口部374a、374b、374c的方式在絕緣膜314上形成導電膜315(參照圖7A)。
導電膜315例如可以藉由濺鍍法形成。
在此，作為導電膜315，藉由濺鍍法形成100nm厚的添加有氧化矽的銦錫氧化物膜。
接著，藉由將導電膜315形成於所希望的區域，形成透光導電膜316a、316b。藉由第六構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b(參照圖7B)。
可以藉由上述製程在基板302上形成包括電晶體的像素部及驅動電路部。在本實施方式所示的製程中藉由第一至第六構圖，即使用六個遮罩，來同時形成電晶 體及電容元件。
在本實施方式中，使絕緣膜314所包括的氫擴散到氧化物半導體膜308d來提高氧化物半導體膜308d的導電率。也可以藉由使用遮罩覆蓋氧化物半導體膜308a、308b，並對氧化物半導體膜308d添加雜質，典型的是氫、硼、磷、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等，從而提高氧化物半導體膜308d的導電率。由離子摻雜法、離子植入法等對氧化物半導體膜308d添加氫、硼、磷、錫、銻、稀有氣體元素等。另一方面，由使氧化物半導體膜308d暴露於包含該雜質的溶液的方法，對氧化物半導體膜308d添加鹼金屬、鹼土金屬等。
接著，下面說明在與基板302對置地設置的基板342上形成的結構。
首先，準備基板342。作為基板342可以援用基板302的材料。接著，在基板342上形成遮光膜344、有色膜346(參照圖8A)。
在所希望的位置上使用各種材料並採用印刷法、噴墨法、使用光微影技術的蝕刻法等分別形成遮光膜344及有色膜346。
接著，在遮光膜344及有色膜346上形成絕緣膜348(參照圖8B)。
作為絕緣膜348，例如可以使用丙烯酸類樹脂等有機絕緣膜。藉由形成絕緣膜348，例如可以抑制有色膜346所包含的雜質等擴散到液晶層320一側。請注意， 絕緣膜348是不一定需要設置的。
接著，在絕緣膜348上形成導電膜350(參照圖8C)。作為導電膜350可以援用導電膜315的材料。
形成在基板342上的結構可以藉由上述製程完成。
接著，在基板302及基板342上分別形成配向膜318及配向膜352，更詳細地說，在形成在基板302上的絕緣膜314、透光導電膜316a、316b及在形成在基板342上的導電膜350上分別形成配向膜318及配向膜352。配向膜318、配向膜352可以藉由摩擦法、光配向法等形成。然後，在基板302和基板342之間形成液晶層320。作為液晶層320的形成方法，可以採用分配器法(滴落法)或在將基板302和基板342貼合之後利用毛細現象來注入液晶的注入法。
藉由上述製程形成圖3A至3C所示的液晶顯示裝置。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
〈修改例子1〉
在此，參照圖3A至3C以及圖9說明實施方式1所示的半導體裝置的像素301a的修改例子。
在圖9中，以與訊號線大致正交的方向(圖式中的左右方向)上延伸的方式設置有用作掃描線的導電 膜304c。以與掃描線大致正交的方向(圖式中的上下方向)上延伸的方式設置有用作訊號線的導電膜310d。以與掃描線平行的方向上延伸的方式設置有用作電容線的導電膜304d。圖2B所示的像素301a與圖9所示的像素301b不同之處如下：與用作掃描線的導電膜304c平行的邊短於與用作訊號線的導電膜310d平行的邊；以與掃描線平行的方向上延伸的方式設置有用作電容線的導電膜304d；以及用作電容線的導電膜304d與用作掃描線的導電膜304c同時形成。
此外，透光導電膜308c與導電膜310f連接。請注意，透光導電膜316c與透光導電膜316b同時形成。導電膜310f與導電膜310d、310e同時形成。
此外，在導電膜304d上形成與開口部372c同時形成的開口部372d和與開口部374c同時形成的開口部374d。另外，在導電膜310f上形成與開口部372c同時形成的開口部372e和與開口部374c同時形成的開口部374e。開口部374d、374e分別位於開口部372d、372e的內側。
經由開口部374d，導電膜304d和透光導電膜316c連接。經由開口部374e，導電膜310f和透光導電膜316c連接。也就是，如在圖3A的A-B所表示的剖面圖中導電膜304b和導電膜310c由透光導電膜316a連接，導電膜304d和導電膜310f由透光導電膜316c相互連接。透光導電膜308c藉由導電膜310f及透光導電膜316c與 用作電容線的導電膜304d連接。
在圖9所示的像素301b中，與用作掃描線的導電膜304c平行的邊短於與用作訊號線的導電膜310d平行的邊，且以與用作掃描線的導電膜304c平行的方向上延伸的方式設置有用作電容線的導電膜304d。因此，可以減少在像素中導電膜304d所占的面積，因此可以提高孔徑比。
〈修改例子2〉
在此，參照圖6A至6C以及圖10說明實施方式1所示的半導體裝置的修改例子。
與實施方式1所示的半導體裝置相比，圖10所示的半導體裝置的特徵是：在導電膜304b和導電膜310c之間的區域中，閘極絕緣膜的一部分的絕緣膜305與保護膜的一部分的絕緣膜314接觸，也就是，在絕緣膜305和絕緣膜314之間沒有設置絕緣膜306及絕緣膜312。
此外，在導電膜310e和透光導電膜308c之間的區域中，閘極絕緣膜的一部分的絕緣膜305與保護膜的一部分的絕緣膜314接觸。換言之，在絕緣膜305和絕緣膜314之間沒有設置絕緣膜306及絕緣膜312。
在圖10所示的半導體裝置中，在圖6A所示的開口部372、372a、372b、372c的形成製程中去除設置在開口部372a和開口部372b之間的絕緣膜306、絕緣膜 311。也就是說，當藉由第四構圖形成遮罩時，形成使導電膜304b和導電膜310c之間的區域露出的遮罩，並對不被該遮罩覆蓋的區域進行蝕刻，從而可以去除設置在開口部372a和開口部372b之間的絕緣膜306、絕緣膜311。
此外，在圖6A所示的開口部372、372a、372b、372c的形成製程中去除設置在開口部372c和開口部372之間的絕緣膜306、絕緣膜311。也就是，當藉由第四構圖形成遮罩時，形成使導電膜310e和透光導電膜308c之間的區域露出的遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以去除設置在開口部372c和開口部372之間的絕緣膜306、絕緣膜311。
因此，在圖10所示的半導體裝置中可以減少透光導電膜316a、316b的表面的不平整。由此，可以減少液晶層320所包括的液晶材料的配向錯亂。此外，可以製造高對比的半導體裝置。
〈修改例子3〉
在此，參照圖4A至4C、圖5A至5C、圖11至圖13B說明實施方式1所示的半導體裝置的修改例子。
與實施方式1所示的半導體裝置相比，圖11所示的半導體裝置的特徵是：導電膜304b上的開口部藉由兩次蝕刻製程形成，而導電膜310c及導電膜310e上的開口部藉由一次蝕刻製程形成。
下面說明圖11所示的半導體裝置的製造方 法。
如實施方式1，藉由圖4A至4C以及圖5A至5C的製程，在基板302上形成用作閘極的導電膜304a、304b、304c、各用作閘極絕緣膜的絕緣膜305及絕緣膜306、氧化物半導體膜308a、308b、308d、導電膜310a、310b、310c、310d、310e、絕緣膜311、絕緣膜313。
接著，藉由將絕緣膜311製造為所希望的區域，形成絕緣膜312及開口部372。再者，藉由將閘極絕緣膜的一部分的絕緣膜306製造為所希望的區域，形成開口部372a。也就是說，在此不形成開口部372b、372c。藉由第四構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜305、絕緣膜312及開口部372、372a(參照圖12A)。
接著，在導電膜304b、氧化物半導體膜308d上形成絕緣膜313(參照圖12B)。
接著，藉由將絕緣膜313製造為所希望的區域，形成絕緣膜314以及開口部374a、376b、376c。藉由第五構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜314及開口部374a、376b、376c(參照圖12C)。
此外，以使導電膜304b的表面露出的方式形成開口部374a。以使導電膜310c的表面露出的方式形成開口部376b。以使導電膜310e的表面露出的方式形成開口部376c。
藉由該蝕刻製程，在開口部374a中對絕緣膜305及絕緣膜313進行蝕刻。在開口部376b、376c中對絕緣膜312及絕緣膜313進行蝕刻。因此，當使絕緣膜305及絕緣膜312的厚度相同，每個開口部的蝕刻量也相同，因而可以減少該製程中的蝕刻的不均勻。由此，可以提高半導體裝置的製程中的良率。
接著，以覆蓋開口部374a、376b、376c的方式在絕緣膜314上形成導電膜315(參照圖13A)。
接著，藉由將導電膜315製造為所希望的區域，形成透光導電膜316a、316b。藉由第六構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b(參照圖13B)。
藉由上述製程，可以以高良率製造半導體裝置。
〈修改例子4〉
在此，參照圖6A至6C以及圖14說明實施方式1所示的半導體裝置的修改例子。
與實施方式1所示的半導體裝置相比，圖14所示的半導體裝置的不同處在於：在導電膜304b上包括形成在絕緣膜305、絕緣膜306及絕緣膜312中的第一開口部以及形成在絕緣膜314中的第二開口部，第二開口部位於第一開口部的內側。
在圖14所示的半導體裝置中，在圖6A所示的開口部372、372a、372b、372c的形成製程中，去除導電膜304b上的絕緣膜305。由此，可以在絕緣膜305、絕緣膜306及絕緣膜312中形成第一開口部。
此外，如圖6C所示那樣地藉由第五構圖在所希望的區域中形成遮罩，且在對不被該遮罩覆蓋的區域進行蝕刻時，在每個開口部中對絕緣膜313進行蝕刻，從而可以減少該製程中的蝕刻的不均勻。由此，可以提高半導體裝置的製程中的良率。
〈修改例子5〉
於本實施方式及修改例子所示的半導體裝置，在設置在驅動電路部及像素部中的電晶體中，在氧化物半導體膜308a、308b上包括導電膜310a、310b、310d、310e，但是也可以在絕緣膜306和氧化物半導體膜308a、308b之間包括導電膜310a、310b、310d、310e。
〈修改例子6〉
於本實施方式及修改例子所示的半導體裝置，設置在驅動電路部及像素部中的電晶體的形狀不侷限於圖2A和2B所示的電晶體的形狀，而可以適當地改變。例如，在電晶體中，導電膜310d中的與氧化物半導體膜308b重疊且與導電膜310e對置的表面的頂面形狀也可以為圍繞導電膜310e的U字型(C字型、日本片假名“”字形或 者馬蹄形)。藉由採用這種形狀，即使電晶體的面積小也可以確保充分的通道寬度，由此可以增加在電晶體導通時流過的汲極電流(也稱為通態電流)量。
〈修改例子7〉
於本實施方式及修改例子所示的半導體裝置，雖然作為設置在驅動電路部及像素部中的電晶體顯示通道蝕刻型電晶體，還可以使用通道保護型電晶體代替通道蝕刻型電晶體。藉由設置通道保護膜，可以減少氧化物半導體膜308a、308b和通道保護膜之間的雜質而不使氧化物半導體膜308a、308b的表面暴露於用於導電膜的形成製程的蝕刻劑或蝕刻氣體。因此，可以減少電晶體的源極電極和汲極電極之間的洩漏電流。
〈修改例子8〉
於本實施方式及修改例子所示的半導體裝置，雖然作為設置在驅動電路部及像素部中的電晶體顯示包括一個閘極電極的電晶體，還可以使用包括隔著氧化物半導體膜308a、308b對置的兩個閘極電極的電晶體代替。
例如，藉由在絕緣膜314上設置用作閘極電極的導電膜，可以製造包括隔著氧化物半導體膜308a、308b對置的兩個閘極電極的電晶體。與透光導電膜316a、316b同時形成該導電膜，即可。此外，導電膜至少與氧化物半導體膜308a、308b的通道區域重疊。也可 以對隔著氧化物半導體膜308a、308b對置的兩個閘極電極施加不同的電位或相同的電位。或者，也可以將一個閘極電極設定為任意的電位並將另一個閘極電極的電位設定為恆電位或接地電位。
此外，藉由在絕緣膜314上設置用作閘極電極的導電膜，可以減輕周圍的電場變化給氧化物半導體膜308a、308b帶來的影響，由此可以提高電晶體的可靠性。另外，還可以控制電晶體的臨界電壓。
實施方式2
在本實施方式中參照圖式說明本發明的一實施方式的半導體裝置。此外，在本實施方式中以液晶顯示裝置為例子說明本發明的一實施方式的半導體裝置。請注意，省略與實施方式1重複的結構的說明。
圖15A至15C是本實施方式所示的半導體裝置的剖面圖，其中剖面A-B是驅動電路的剖面圖，而剖面C-D是像素部的剖面圖。此外，圖15B顯示圖15A的虛線E所框選的部分的放大圖，而圖15C顯示圖15A的虛線F所框選的部分的放大圖。
在本實施方式所示的半導體裝置中，驅動電路部及像素部中的開口部的形狀與實施方式1不同。明確而言，在開口部的形成製程中對閘極絕緣膜的一部分進行蝕刻形成開口部，然後在該開口部上形成透光導電膜。
如圖15B所示，在導電膜304b上包括設置在 絕緣膜306中的開口部382a以及設置在絕緣膜305、絕緣膜312及絕緣膜314中的開口部384a。開口部384a位於開口部382a的內側。經由開口部384a，導電膜304b和透光導電膜316a連接。
此外，在導電膜310c上包括設置在絕緣膜312及絕緣膜314中的開口部384b。在開口部384b中，導電膜310c和透光導電膜316a連接。
如圖15C所示，在導電膜310e上包括設置在絕緣膜312及絕緣膜314中的開口部384c。在開口部384c中，導電膜310e和透光導電膜316b連接。
此外，在絕緣膜306中包括開口部382。在開口部382上設置有透光導電膜308c。也就是說，在開口部382中，透光導電膜308c和絕緣膜305接觸。
在本實施方式中，形成與透光導電膜308c接觸的絕緣膜305，較佳為採用來自外部的雜質，例如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料，更佳為採用包含氫的材料，典型的是含氮的無機絕緣材料，例如是氮化絕緣膜。
透光導電膜308c是與氧化物半導體膜308a、308b同時形成的氧化物半導體膜。透光導電膜308c在開口部382中與絕緣膜305接觸。絕緣膜305是由防止來自外部的雜質，例如水、鹼金屬、鹼土金屬等擴散到氧化物半導體膜中的材料形成的膜，還包含氫。當絕緣膜305的氫擴散到與氧化物半導體膜308a、308b同時形成的氧化 物半導體膜中時，在該氧化物半導體膜中氫和氧鍵合而生成作為載子的電子。因此，氧化物半導體膜的導電率增高，而氧化物半導體膜用作導體。在此，將如下金屬氧化物稱為「透光導電膜308c」：以與氧化物半導體膜308a、308b相同的材料為主要成分，且藉由使其氫濃度高於氧化物半導體膜308a、308b提高導電率的金屬氧化物。
在本實施方式所示的半導體裝置中，在形成電晶體的氧化物半導體膜的同時還形成電容元件的一個電極。此外，將用作像素電極的透光導電膜用於電容元件的另一個電極。因此，不需要為了形成電容元件還形成新的導電膜的製程，從而可以減少半導體裝置的製程。此外，因為在電容元件中，一對電極由透光導電膜形成，所以電容元件具有透光性。因此，可以增大電容元件的佔有面積並提高像素的孔徑比。此外，可以藉由減小絕緣膜306的厚度，減少透光導電膜316a、316b的表面的不平整。由此，可以減少液晶層320所包括的液晶材料的配向錯亂。此外，可以製造高對比的半導體裝置。
〈半導體裝置的製造方法〉
參照圖4A至4C、圖16A至16C以及圖17A和17B說明設置在圖15A至15C的半導體裝置所示的基板302上的元件部的製造方法。
如實施方式1，藉由圖4A至4C的製程在基 板302上形成分別用作閘極的導電膜304a、304b、304c、分別用作閘極絕緣膜的絕緣膜305及絕緣膜306。藉由第一構圖形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以分別形成用作閘極的導電膜304a、304b、304c。
接著，藉由將絕緣膜306製造為所希望的區域，形成開口部382a、382。藉由第二構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成開口部382a、382(參照圖16A)。
接著，藉由如實施方式1，在形成氧化物半導體膜之後將該氧化物半導體膜製造為所希望的區域，形成島狀的氧化物半導體膜308a、308b、308d。藉由第三構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成氧化物半導體膜308a、308b、308d(參照圖16B)。
接著，較佳為與實施方式1同樣地進行第一加熱處理。
接著，在絕緣膜306及氧化物半導體膜308a、308b、308d上形成導電膜之後，將該導電膜製造為所希望的區域，從而形成導電膜310a、310b、310c、310d、310e。藉由第四構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成導電膜310a、310b、310c、310d、310e。
接著，以覆蓋絕緣膜306、氧化物半導體膜 308a、308b、308d以及導電膜310a、310b、310c、310d、310e上的方式形成絕緣膜311及絕緣膜313(參照圖16C)。
接著，將絕緣膜311及絕緣膜313製造為所希望的區域，從而形成絕緣膜312、絕緣膜314以及開口部384a、384b、384c。藉由第五構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成絕緣膜312、絕緣膜314以及開口部384a、384b、384c(參照圖17A)。
在導電膜304b、導電膜310c、310d、310e以及絕緣膜314上形成導電膜之後將該導電膜製造為所希望的區域，從而形成透光導電膜316a、316b。另外，藉由第六構圖在所希望的區域中形成遮罩，然後對不被該遮罩覆蓋的區域進行蝕刻，從而可以形成透光導電膜316a、316b(參照圖17B)。
藉由上述製程，可以在基板302上形成包括電晶體的像素部及驅動電路部。在本實施方式所示的製程中，藉由第一至第六構圖，即使用六個遮罩同時形成電晶體及電容元件。
實施方式3
在本實施方式中，參照圖式說明本發明的一實施方式的半導體裝置。請注意，在本實施方式中，以液晶顯示裝置為例子說明本發明的一實施方式的半導體裝置。在本實 施方式中參照實施方式1進行說明，但是也可以適當地應用於實施方式2。另外，省略與實施方式1重複的部分。
圖18是本實施方式所示的半導體裝置的剖面圖，其中剖面A-B是驅動電路部的剖面圖，而剖面C-D是像素部的剖面圖。
在本實施方式所示的半導體裝置中，在作為電晶體的保護膜的絕緣膜314上形成有絕緣膜332。絕緣膜332用作緩和不平整的膜，較佳為用作平坦化膜。藉由形成絕緣膜332，可以抑制在形成在絕緣膜332的下方的導電膜和形成在絕緣膜332的上方的導電膜之間會產生的寄生電容。
作為絕緣膜332，可以設置藉由使用有機矽烷氣體的CVD法形成的氧化矽膜。該氧化矽膜的步階覆蓋性高。該氧化矽膜可以設置為300nm以上且600nm以下。
作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。
絕緣膜332可以使用有機矽烷氣體及氧並利用CVD法形成，該CVD法採用如下條件：將基板溫度設定為200℃以上且550℃以下，較佳為220℃以上且500℃ 以下，更佳為300℃以上且450℃以下。
此外，作為絕緣膜332，可以使用感光、非感光有機樹脂，例如可以使用丙烯酸樹脂、苯並環丁烯類樹脂、環氧樹脂或矽氧烷類樹脂等。藉由使用感光有機樹脂，可以使開口部中的側面彎曲並使開口部中的步階變緩。
當在絕緣膜314上設置絕緣膜332時，絕緣膜314及絕緣膜332各用作電容元件105的介電膜。絕緣膜314由氮化絕緣膜形成，氮化絕緣膜具有其相對介電常數比氧化矽等氧化絕緣膜高且其內部應力大。由此，當作為電容元件105的介電膜只使用絕緣膜314而不使用絕緣膜332時，若絕緣膜314的厚度薄則電容元件105的電荷容量過大，不容易以低耗電量提高對像素寫入影像訊號的速度。與此相反，若絕緣膜314的厚度厚，則內部應力過大，這可能引起電晶體的臨界電壓變動等電特性的惡化。此外，若絕緣膜314的內部應力過大，則絕緣膜314容易從基板302剝離，由此良率降低。但是，藉由使用其相對介電常數比絕緣膜314低的絕緣膜332與絕緣膜314一起用作像素的電容元件的介電膜，可以將介電膜的介電常數調整為所希望的值而不增加絕緣膜314的厚度。
在此，藉由在絕緣膜314和透光導電膜316a、316b之間設置具有平坦性的絕緣膜332，但是也可以在各透光導電膜316a、316b和配向膜318之間設置絕緣膜332。
藉由在絕緣膜314和透光導電膜316a、316b之間或透光導電膜316a、316b之間或配向膜318之間設置上述氧化矽膜，可以提高透光導電膜316a、316b的表面的平坦性。
實施方式4
在本實施方式中，參照圖式說明本發明的一實施方式的半導體裝置。請注意，在本實施方式中，以液晶顯示裝置為例子說明本發明的一實施方式的半導體裝置。在本實施方式中，使用利用橫向電場使液晶分子配向的FFS(Fringe Field Switching：邊緣電場轉換)模式的液晶顯示裝置進行說明。另外，省略與實施方式1重複的結構的說明。
圖19是FFS模式的液晶顯示裝置的像素301c的俯視圖。
用作掃描線的導電膜304c在與訊號線大致正交的方向(圖式中的左右方向)上延伸地設置。用作訊號線的導電膜310d在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。與共用電極連接並用作公共佈線的導電膜310g在與訊號線平行的方向上延伸地設置。
電晶體103設置在掃描線和訊號線的相互交叉區域。電晶體103包括用作閘極的導電膜304c、閘極絕緣膜(在圖19中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜308b以及用作源極及汲 極的導電膜310d、310e。導電膜304c還用作掃描線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的閘極。此外，導電膜310d還用作訊號線，且其與氧化物半導體膜308b重疊的區域用作電晶體103的源極或汲極。
此外，導電膜310e在開口部372c及開口部374c中與用作像素電極的透光導電膜316d電連接。
用作像素電極的透光導電膜316d具有開口部(狹縫)。
此外，與氧化物半導體膜308b同時形成的透光導電膜308c設置在閘極絕緣膜上。在本實施方式中，透光導電膜308c用作共用電極。透光導電膜308c在開口部372中與用作公共佈線的導電膜310g連接。
在本實施方式中，液晶元件包括用作共同電極的透光導電膜308c、用作像素電極的透光導電膜316d以及液晶層。換言之，液晶元件具有透光性。
此外，用作像素電極的透光導電膜316d具有開口部(狹縫)。藉由對用作像素電極的透光導電膜316d和用作共用電極的透光導電膜308c之間施加電場，用作像素電極的透光導電膜316d、絕緣膜和用作共用電極的導電膜308c彼此重疊的區域用作電容元件及液晶元件。因此，可以在平行於基板的方向上控制液晶分子配向。
接著，圖20顯示沿著圖19的點劃線C-D的 剖面圖。A-B之間的部分顯示驅動電路部的剖面圖。
在本實施方式所示的液晶顯示裝置中，在一對基板(基板302和基板342)之間夾有液晶元件323。
液晶元件323包括基板302上的透光導電膜308c、絕緣膜314、透光導電膜316d、配向膜318以及液晶層320。請注意，透光導電膜308c用作液晶元件323的一個電極，透光導電膜316d用作液晶元件323的另一個電極。此外，與實施方式1不同，在絕緣膜348上設置有配向膜352，而在基板342上沒有設置透光導電膜。
此外，在用作共用電極的透光導電膜308c上設置有絕緣膜314，而在絕緣膜314上設置有用作像素電極的透光導電膜316d。換言之，在基板302上設置有包含於液晶元件中的一對電極。
藉由對用作像素電極的透光導電膜316d和用作共用電極的透光導電膜308c之間施加電壓，將用作像素電極的透光導電膜316d、絕緣膜和用作共用電極的透光導電膜308c之間的區域產生電場，且可以在平行於基板的方向上控制液晶分子配向。由此，FFS模式的液晶顯示裝置具有優良的視角及更高影像品質。
實施方式5
在本實施方式中，參照圖21A至21D說明可以用於實施方式1至實施方式3所示的驅動電路部及像素部的電晶體的結構。
圖21A所示的電晶體包括形成在基板302上的導電膜304a、形成在基板302及導電膜304a上的絕緣膜305、306、形成在絕緣膜306上的多層膜380以及形成在絕緣膜306及多層膜380上的導電膜310a、310b。此外，圖21A所示的電晶體也可以包括形成在該電晶體上，詳細地說，形成在多層膜380及導電膜310a、310b上的絕緣膜312、314。
請注意，根據用於導電膜310a、310b的導電膜的種類，有時從多層膜380的一部分奪取氧或形成混合層來在多層膜380中形成一對n型區域383。在圖21A中，可能在多層膜380中的與導電膜310a、310b接觸的介面附近的區域形成n型區域383。n型區域383可以用作源極區域及汲極區域。
在圖21A所示的電晶體中，導電膜304a用作閘極，導電膜310a用作源極和汲極中的一個，且導電膜310b用作源極和汲極中的另一個。
在圖21A所示的電晶體中，將與導電膜304a重疊的區域的多層膜380中的導電膜310a和導電膜310b之間的間隔稱為通道長度。此外，通道區域是指多層膜380中的與導電膜304a重疊且夾在導電膜310a和導電膜310b之間的區域。通道是指通道區域中的電流主要流過的區域。此外，通道形成區域是包括通道區域的區域，而在此相當於多層膜380。
在此，參照圖21B詳細地說明多層膜380。
圖21B是圖21A所示的多層膜380中的由虛線圍繞的區域的放大圖。多層膜380包括氧化物半導體膜380a、氧化物膜380b。
氧化物半導體膜380a較佳為包括以In-M-Zn氧化物表示的膜，該In-M-Zn氧化物層至少包含銦(In)、鋅(Zn)及M(Al、Ga、Y、Zr、Sn、La、Ce或Hf等金屬)。氧化物半導體膜380a可以援用能夠用於上述實施方式所示的氧化物半導體膜308a、308b的氧化物半導體材料或形成方法等。
氧化物膜380b含有構成氧化物半導體膜380a的元素的一種以上；與氧化物半導體膜380a相比，其導帶底的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。此時，藉由對用作閘極的導電膜304a施加電場，在多層膜380中的導帶底的能量小的氧化物半導體膜380a中形成通道。換言之，藉由在氧化物半導體膜380a和絕緣膜306之間包括氧化物膜380b，可以在不與絕緣膜312接觸的氧化物半導體膜380a中形成電晶體的通道。
因為氧化物膜380b含有構成氧化物半導體膜380a的元素的一種以上，所以在氧化物半導體膜380a和氧化物膜380b之間不容易產生介面散射。因此，在氧化物半導體膜380a和氧化物膜380b之間不阻礙載子的移動，從而提高電晶體的場效移動率。此外，不容易在氧化 物半導體膜380a和氧化物膜380b之間形成介面能階。如果在氧化物半導體膜380a和氧化物膜380b之間有介面能階，則有時形成將該介面用作通道的臨界電壓不同的第二電晶體，使得電晶體的外觀上的臨界電壓發生變動。因此，藉由設置氧化物膜380b，可以降低電晶體的臨界電壓等電特性的不均勻。
作為氧化物膜380b，使用以In-M-Zn氧化物(Al、Ti、Ga、Y、Zr、Sn、La、Ce或Hf等金屬)表示且M的原子數比高於氧化物半導體膜380a的氧化物膜。明確而言，作為氧化物膜380b使用以比氧化物半導體膜380a高1.5倍以上，較佳為2倍以上，更佳為3倍以上的原子數比包含上述元素的氧化物膜。上述元素因與銦相比較強地與氧鍵合而具有抑制氧缺陷產生在氧化物膜中的功能。也就是說，與在氧化物半導體膜380a中相比，在氧化物膜380b中不容易產生氧缺陷。
即，當各氧化物半導體膜380a、氧化物膜380b是至少包含銦、鋅及M(Al、Ti、Ga、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物時，如果將氧化物膜380b的原子數比設定為In：M：Zn=x1：y1：z1，並將氧化物半導體膜380a的原子數比設定為In：M：Zn=x2：y2：z2，則y1/x1較佳為大於y2/x2。y1/x1比y2/x2大1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，如果在氧化物半導體膜380a中y1是x1以上，則可以使電晶體的電特性穩定。唯，當y1是x1的3倍以上時， 電晶體的場效移動率降低，所以y1較佳為小於x1的3倍。
當氧化物半導體膜380a是In-M-Zn氧化物時，In和M的原子比分別較佳為25atomic%以上、小於75atomic%，更佳為34atomic%以上、小於66atomic%。此外，當氧化物膜380b是In-M-Zn氧化物時，In和M的原子比分別較佳為小於50atomic%、50atomic%以上，更佳為小於25atomic%、75atomic%以上。
作為氧化物半導體膜380a及氧化物膜380b例如可以使用包含銦、鋅及鎵的氧化物半導體。明確而言，氧化物半導體膜380a可以使用原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn氧化物或者具有其附近的原子數比的金屬氧化物靶材形成，而氧化物膜380b可以使用原子數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：6：2的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：6：4的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：6：10的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：9：6的In-Ga-Zn氧化物或者具有其附近的原子數比的金屬氧化物靶材形成。
氧化物半導體膜380a的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。此外，氧化物膜380b的厚度為 3nm以上且100nm以下，較佳為3nm以上且50nm以下。
接著，參照圖21C及21D說明多層膜380的帶結構。
例如，將能隙為3.15eV的In-Ga-Zn氧化物用作氧化物半導體膜380a，而將能隙為3.5eV的In-Ga-Zn氧化物用作氧化物膜380b。請注意，可以利用光譜橢圓偏光計(由HORIBA JOBIN YVON製造的UT-300)測量能隙。
氧化物半導體膜380a及氧化物膜380b的真空能階和價帶頂的能量差(也稱為游離電位)分別為8eV及8.2eV。請注意，真空能階與價帶頂之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)測量。
因此，氧化物半導體膜380a和氧化物膜380b之間的真空能階和導帶底的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖21C示意性地顯示多層膜380的帶結構的一部分。在此說明以與氧化矽膜接觸的方式設置多層膜380的情況。另外，圖21C所示的EcI1係氧化矽膜的導帶底的能量，EcS1係氧化物半導體膜380a的導帶底的能量，EcS2係氧化物膜380b的導帶底的能量，而EcI2係氧化矽膜的導帶底的能量。此外，EcI1相應於圖21A中的絕緣膜300，EcI2相應於圖21A中的絕緣膜312。
如圖21C所示，在氧化物半導體膜380a及氧化物膜380b中，導帶底的能量沒有能障，導帶底的變化平緩。換言之，導帶底端的能階呈現連續的變化。這可以說是因為多層膜380包含與氧化物半導體膜380a共通的元素，且氧在氧化物半導體膜380a和氧化物膜380b之間移動，從而形成混合層。
由圖21C可知，多層膜380的氧化物半導體膜380a成為井(well)，在使用多層膜380的電晶體中通道區域形成在氧化物半導體膜380a。請注意，因為多層膜380的導帶底的能量連續地產生變化，所以氧化物半導體膜380a和氧化物膜380b連續接合。
如圖21C所示那樣，雖然在氧化物膜380b與絕緣膜312之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物膜380b，可以使氧化物半導體膜380a和該陷阱能階遠離。唯，當EcS1和EcS2之間的能量差小時，氧化物半導體膜380a的電子可能越過該能量差到達陷阱能階。因為電子被陷阱能階俘獲，使得在絕緣膜的介面產生負的固定電荷，這導致電晶體的臨界電壓漂移到正的方向。因此，較佳的是，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上，較佳為0.15eV以上，因為減少電晶體的臨界電壓的變動而使電晶體具有穩定的電特性。
圖21D示意性地顯示多層膜380的帶結構的一部分，其表示圖21C所示的變化帶結構的。在此說明以 與氧化矽膜接觸的方式設置多層膜380的情況。另外，圖21D所示的EcI1顯示氧化矽膜的導帶底的能量，EcS1顯示氧化物半導體膜380a的導帶底的能量，而EcI2顯示氧化矽膜的導帶底的能量。此外，EcI1相當於圖21A中的絕緣膜306，EcI2相應於圖21A中的絕緣膜312。
在圖21A所示的電晶體中，當形成導電膜310a、310b時有時多層膜380的上部，即氧化物膜380b可能被蝕刻。唯，當形成氧化物膜380b時，可能在氧化物半導體膜380a的頂面形成氧化物半導體膜380a和氧化物膜380b的混合層。
例如，當氧化物半導體膜380a是使用原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物或原子數比為In：Ga：Zn=3：1：2的金屬氧化物靶材形成的In-Ga-Zn氧化物，而氧化物膜380b是使用原子數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物或原子數比為In：Ga：Zn=1：6：4的金屬氧化物靶材形成的In-Ga-Zn氧化物時，因為氧化物膜380b的Ga含量大於氧化物半導體膜380a的Ga含量，所以在氧化物半導體膜380a的頂面可能形成GaOx層或其Ga含量大於氧化物半導體膜380a的混合層。
因此，即使氧化物膜380b被蝕刻，也有時EcS1的EcI2一側的導帶底的能量變高，而形成圖21D所示的帶結構。
當形成如圖21D所示那樣的帶結構時，在觀 察通道區域的剖面時有時只外觀上被觀察到多層膜380中的氧化物半導體膜380a。然而，因為實質上在氧化物半導體膜380a上形成有其Ga含量大於氧化物半導體膜380a的混合層，所以可以將該混合層認識為1.5層。請注意，例如在藉由EDX分析等對多層膜380所包含的元素進行測量時，可以對氧化物半導體膜380a的上部的組成進行分析來確認該混合層。例如，當氧化物半導體膜380a的上部的組成中的Ga含量大於氧化物半導體膜380a的組成中的Ga含量時可以確認該混合層。
在本實施方式中例示了多層膜380採用氧化物半導體膜380a和氧化物膜380b的雙層結構的情況，但是不侷限於此而多層膜380也可以採用三層以上的疊層結構。作為三層結構，例如可以採用在本實施方式所示的多層膜380的下層，即在氧化物半導體膜380a的下層還設置一個層的結構。作為設置在氧化物半導體膜380a的下層的膜的結構，例如可以應用與氧化物膜380b同樣的結構。
另外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中說明在上述實施方式所說明的半導體裝置所包括的氧化物半導體膜及透光導電膜。透光導電膜是如圖3A至3C所示的透光導電膜308c那樣的與氧化物 半導體膜同時形成且與氮化絕緣膜接觸來提高導電率的膜。
氧化物半導體膜及透光導電膜可以是非晶氧化物半導體、單晶氧化物半導體及多晶氧化物半導體的任何。或是，氧化物半導體膜及透光導電膜可以由包含結晶部分的氧化物半導體(CAAC-OS)構成。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷能階密度低於微晶氧化物半導體膜。下面，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(此後，形成CAAC-OS膜的面稱為形成面)或CAAC-OS膜的頂面的構形並以平行於CAAC-OS膜的形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC- OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的a-b面平行的面。
請注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的晶化度高於形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
請注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在本說明書中，當簡單記載“垂直”時，包括85°以上且95°以下的範圍。此外，當簡單記載“平行” 時，包括-5°以上且5°以下的範圍。
CAAC-OS的結晶部可以不均勻地分佈。例如，在CAAC-OS的形成過程中，在從氧化物半導體的表面一側進行結晶生長時，與形成面附近相比，有時在表面附近結晶部所占的比例高。此外，在對CAAC-OS添加雜質的情況下，有時該雜質添加區域的結晶部成為非晶。由此，藉由在CAAC-OS中將雜質，典型的是矽、碳等的濃度設定為2.5×1021atoms/cm3以下，可以形成結晶性高的CAAC-OS。
〈CAAC-OS膜的侷限能階〉
說明作為氧化物半導體膜說明CAAC-OS膜的侷限能階。此處，說明藉由CPM(Constant photocurrent method：恆定光電流法)測量對CAAC-OS膜進行量測而得的結果。
首先，說明進行CPM測量的樣本的結構。
測量樣本包括設置在玻璃基板上的CAAC-OS膜、與該CAAC-OS膜接觸的一對電極以及覆蓋CAAC-OS膜及一對電極的絕緣膜。
接著，說明測量樣本所包括的CAAC-OS膜的形成方法。
藉由濺鍍法形成CAAC-OS膜，該濺鍍法採用如下條件：使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的金屬氧化物靶材；作為沉積氣體使用 30sccm的氬氣體、15sccm的氧氣體；壓力為0.4Pa；基板溫度為400℃；施加0.5kW的DC功率。接著，在450℃的氮氛圍中進行加熱1小時，然後在450℃的氧氛圍中進行加熱1小時，並且進行使CAAC-OS膜所包含的氫脫離的處理及對CAAC-OS膜供應氧的處理。
接著，對包括CAAC-OS膜的測量樣本進行CPM測量。明確而言，以在對與CAAC-OS膜接觸地設置的第一電極和第二電極之間施加電壓的狀態下固定光電流值的方式調整照射到端子之間的測量樣本表面的光量，且在所希望的波長的範圍中從照射光量得到吸收係數。
圖31顯示從對各測量樣本進行CPM測量來獲得的吸收係數去除起因於能帶尾端(bandtail)的吸收係數的吸收係數，即起因於缺陷的吸收係數。在圖31中，橫軸表示吸收係數，縱軸顯示光子能量。另外，在圖31的縱軸中，以CAAC-OS膜的導帶底為0eV，且以價帶頂為3.15eV。另外，在圖31中，各曲線是表示吸收係數與光子能量的關係的曲線，相當於缺陷能階。
在圖31所示的曲線中，起因於缺陷能階的吸收係數為5.86×10-4cm-1。也就是說，CAAC-OS膜的起因於缺陷能階的吸收係數小於1×10-3/cm，較佳為小於1×10-4/cm，因此，CAAC-OS膜的缺陷能階密度低。
對CAAC-OS膜進行利用X射線反射法(XRR(X-ray Reflectometry))的膜密度的測量。CAAC-OS膜的膜密度為6.3g/cm3，也就是說，CAAC-OS膜的膜密度 高。
〈CAAC-OS膜的電子繞射圖案的觀察結果〉
接著，說明CAAC-OS膜的電子繞射圖案的觀察結果。
在本實施方式中使用的CAAC-OS膜是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的金屬氧化物靶材並藉由使用包含氧的沉積氣體的濺鍍法形成的In-Ga-Zn類氧化物膜。
圖38顯示CAAC-OS膜的剖面TEM(Transmission Electron Microscopy(穿透式電子顯微鏡))影像。此外，圖39A至39D顯示在圖38中的點1至點4中使用電子繞射進行測量而得到的電子繞射圖案。
圖38所示的剖面TEM影像是利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及200萬倍的倍率拍攝的影像。此外，圖39A至圖39D所示的電子繞射圖案利用穿透式電子顯微鏡(日立高新技術公司製造的“HF-2000”)，加速電壓為200kV並且電子束直徑為1nm 左右或50nm 左右時的電子繞射圖案。有時電子束直徑為10nm 以下的電子繞射特別稱為奈米束電子繞射。電子束直徑為1nm 左右時的電子繞射的測量範圍為5nm 以上且10nm 以下。
圖39A、圖39B、圖39C分別是圖38所示的 點1(膜表面側)、點2(膜中央)、點3(膜基底側)中的電子繞射圖案，並是將電子束徑設定為1nm 左右時的電子繞射圖案。圖39D是圖38所示的點4(膜整體)中的電子繞射圖案，並是將電子束直徑設定為50nm 左右時的電子繞射圖案。
在點1(膜表面側)和點2(膜中央)的電子繞射圖案中，可以確認到由斑點(亮點)形成的圖案，但是在點3(膜基底側)的電子繞射圖案中，圖案稍稍走樣。這意味著在CAAC-OS膜的厚度方向上結晶狀態不同。此外，在點4(膜整體)的電子繞射圖案中，可以確認到由斑點(亮點)形成的圖案，由此可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖40是放大圖38中的點1(膜表面側)附近的照片。在圖40中，呈現CAAC-OS膜的配向的明確的晶格影像延伸到與層間絕緣膜的SiON膜的介面。
圖41A和41B分別是不同於在觀察圖38的剖面TEM時使用的CAAC-OS膜的CAAC-OS膜的剖面TEM照片和X射線繞射光譜。CAAC-OS膜具有各種形式，如圖41B所示，呈現在2θ=31°附近出現結晶成分的峰值A，但是該峰值有時不明確地出現。
圖42A至42D顯示在圖41A的CAAC-OS膜中的由同心圓顯示的區域中，將電子線的電子束直徑設定為1nm 、20nm 、50nm 及70nm 而進行電子繞射的結果。在電子線的電子束直徑為1nm 時，與圖39A 和39B同樣地確認到由明確的斑點(亮點)形成的圖案。電子線的電子束直徑越大，斑點(亮點)越不明確，但是可以確認到繞射圖案，所以可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖43A和43B分別是以450℃對在觀察圖41A的剖面TEM時使用的CAAC-OS膜進行退火之後的剖面TEM照片和X射線繞射光譜。
圖44A至44D顯示在圖43A的CAAC-OS膜中的由同心圓顯示的區域中，將電子線的電子束直徑設定為1nm 、20nm 、50nm 及70nm 而進行電子繞射的結果。與圖42A至42D所示相同，在電子線的電子束直徑為1nm 時，確認到由明確的斑點(亮點)形成的圖案。電子線的電子束直徑越大，斑點(亮點)越不明確，但是可以確認到繞射圖案，所以可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖45A和45B分別是不同於在觀察圖38的剖面TEM時使用的CAAC-OS膜和在觀察圖41A的剖面TEM時使用的CAAC-OS膜的CAAC-OS膜的剖面TEM照片和X射線繞射光譜。CAAC-OS膜具有各種形式，有可能如圖45B所示呈現2θ=31°附近的結晶成分的峰值A，同時出現來源於尖晶石型晶體結構的峰值B。
圖46A至46D顯示在圖45A的CAAC-OS膜中的由同心圓顯示的區域中，將電子線的電子束直徑設定為1nm 、20nm 、50nm 及90nm 而進行電子繞射 的結果。在電子線的電子束直徑為1nm 時，可以確認到由明確的斑點(亮點)形成的圖案。電子線的電子束直徑越大，斑點(亮點)越不明確，但是可以確認到繞射圖案。此外，在電子線的電子束直徑為90nm 時，確認到更明確的斑點(亮點)。由此，可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
〈CAAC-OS的製造方法〉
因為包括在CAAC-OS中的結晶部的c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(形成有CAAC-OS膜的表面的剖面形狀或CAAC-OS膜的表面的剖面形狀)c軸的方向可以彼此不同。結晶部藉由進行成膜或者在成膜之後藉由諸如加熱處理等晶化處理形成。
形成CAAC-OS膜的方法有三種方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於形成面的法線向量或表面的法線向量的方向上一致的結晶 部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於形成面的法線向量或上表面的法線向量的方向上一致的結晶部。
請注意，本實施方式所示的結構等可以與其他實施方式所示的結構適當地組合而實施。
實施方式7
在本實施方式中說明在上述實施方式所說明的半導體裝置所包括的氧化物半導體膜及透光導電膜。透光導電膜是如圖3A至3C所示的透光導電膜308c那樣的與氧化物半導體膜同時形成且與氮化絕緣膜接觸來提高導電率的膜。
氧化物半導體膜及透光導電膜也可以由微晶結構的氧化物半導體膜構成。在此，將微晶結構的氧化物半導體膜稱為微晶氧化物半導體膜。
在使用TEM觀察微晶氧化物半導體膜時的影像中，有時無法明確地確認到結晶部。於大多數的情況，包含在微晶氧化物半導體膜中的結晶部的尺寸為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶稱奈米晶(nc：nanocrystal)。包含奈米晶的氧化 物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。在使用TEM觀察nc-OS膜時，有時無法明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用直徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在藉由使用其探針的直徑大於結晶部的電子束(例如，50nm以上)來獲得的nc-OS膜的選擇區域電子繞射中，觀察到類似光暈圖案。而在藉由使用其探針的直徑近於或小於結晶部的電子束來獲得的nc-OS膜的奈米束電子繞射圖案中，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是比非晶氧化物半導體膜規律性高的氧化物半導體膜。因此，nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷能階密度比CAAC-OS膜高。
〈微晶氧化物半導體膜的侷限能階〉
說明微晶氧化物半導體膜的侷限能階。此處，說明藉由CPM測量對微晶氧化物半導體膜進行量測而得的結果。
首先，說明測量樣本的結構。
測量樣本包括設置在玻璃基板上的微晶氧化物半導體膜、與該微晶氧化物半導體膜接觸的一對電極以及覆蓋微晶氧化物半導體膜及一對電極的絕緣膜。
接著，說明測量樣本所包括的微晶氧化物半導體膜的形成方法。
藉由濺鍍法形成第一微晶氧化物半導體膜，該濺鍍法採用如下條件：使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的金屬氧化物靶材；作為沉積氣體使用30sccm的氬氣體及15sccm的氧氣體；壓力為0.4Pa；基板溫度為室溫；以及施加0.5kW的DC功率。
藉由在450℃的氮氛圍中對第一微晶氧化物半導體膜進行加熱1小時，然後在450℃的氧氛圍中進行加熱1小時，來進行使該第一微晶氧化物半導體膜所包含的氫脫離的處理及對該第一微晶氧化物半導體膜供應氧的處理，從而形成第二微晶氧化物半導體膜。
接著，對包括第一微晶氧化物半導體膜的測量樣本及包括第二微晶氧化物半導體膜的測量樣本進行CPM測量。明確而言，以在對與微晶氧化物半導體膜接 觸地設置的一對電極之間施加電壓的狀態下固定光電流值的方式調整照射到端子之間的測量樣本表面的光量，然後在特定的波長的範圍中從照射光量計算得到吸收係數。
圖32A和32B顯示從對各測量樣本進行CPM測量來獲得的吸收係數去除起因於能帶尾端的吸收係數的吸收係數，即起因於缺陷的吸收係數。在圖32A和32B中，橫軸表示吸收係數，縱軸顯示光子能量。另外，在圖32A和32B的縱軸中，以微晶氧化物半導體膜的導帶底為0eV，且以價帶頂為3.15eV。另外，在圖32A和32B中，各曲線是表示吸收係數與光子能量的關係的曲線，相當於缺陷能階。
圖32A顯示包括第一微晶氧化物半導體膜的測量樣本的測量結果，其中起因於缺陷能階的吸收係數為5.28×10-1cm-1。圖32B顯示包括第二微晶氧化物半導體膜的測量樣本的測量結果，其中起因於缺陷能階的吸收係數為1.75×10-2cm-1。
因此，藉由加熱處理可以減少微晶氧化物半導體膜所包括的缺陷。
對第一微晶氧化物半導體膜及第二微晶氧化物半導體膜進行利用X射線反射法(XRR)的膜密度的測量。第一微晶氧化物半導體膜的膜密度為5.9g/cm3，而第二微晶氧化物半導體膜的膜密度為6.1g/cm3。
因此，藉由加熱處理可以提高微晶氧化物半導體膜的膜密度。
亦即，在微晶氧化物半導體膜中，膜密度越高，包括在膜中的缺陷越少。
參照圖47A至圖53說明微晶氧化物半導體膜的電子繞射圖案。
微晶氧化物半導體膜中在利用電子束直徑為10nm 以下的電子繞射(奈米束電子繞射)的電子繞射圖案中，觀察到與表示非晶狀態的光暈圖案及表示配向於特定的表面的結晶狀態的有規律性的斑點不同的沒有方向性的斑點。
圖47A顯示微晶氧化物半導體膜的剖面TEM(Transmission Electron Microscopy(穿透式電子顯微鏡))影像。此外，圖47B顯示在圖47A的點1中利用奈米束電子繞射測量的電子繞射圖案，圖47C顯示在圖47A的點2中利用奈米束電子繞射測量的電子繞射圖案，圖47D顯示在圖47A的點3中利用奈米束電子繞射測量的電子繞射圖案。
在圖47A至47D中，作為微晶氧化物半導體膜的一個例子使用在石英玻璃基板上形成50nm厚的In-Ga-Zn氧化物膜的樣本。圖47A至47D所示的微晶氧化物半導體膜的成膜條件為如下：使用In：Ga：Zn=1：1：1(原子數比)的金屬氧化物靶材；採用氧氛圍(流量為45sccm)；壓力為0.4Pa；直流(DC)電源為0.5kW；基板溫度為室溫。然後，將所形成的微晶氧化物半導體膜減薄為100nm以下(例如，40nm±10nm)的寬度來得到剖面 TEM影像及利用奈米束電子繞射的電子繞射圖案。
圖47A是一種微晶氧化物半導體膜的剖面TEM影像，其是利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及200萬倍的倍率進行拍攝的。此外，圖47B至47D是一種電子繞射圖案，其是利用穿透式電子顯微鏡(日立高新技術公司製造的“HF-2000”)以200kV的加速電壓及大約1nm 的電子束直徑進行奈米束電子繞射而得到的。另外，電子束直徑大約為1nm 時的奈米束電子繞射的測量範圍為5nm 以上且10nm 以下。
如圖47B所示，在微晶氧化物半導體膜的利用奈米束電子繞射時的電子繞射圖案中觀察到配置為圓周狀的多個斑點(亮點)。換言之，在微晶氧化物半導體膜中觀察到分佈為圓周狀(同心圓狀)的多個斑點或者分佈為圓周狀的多個斑點形成多個同心圓。
在圖47D所示的與石英玻璃基板的介面附近的電子繞射圖案及圖47C所示的微晶氧化物半導體膜的厚度方向中央部的電子繞射圖案中也觀察到與圖47B同樣地分佈為圓周狀的多個斑點。在圖47C中，從主斑點到圓周狀的斑點的距離為3.88/nm至4.93/nm。當將其換算為面間隔時為0.203nm至0.257nm。
由圖47A至47D的奈米束電子繞射圖案可知：在微晶氧化物半導體膜中混有晶面配向不規則且大小不同的多個結晶部。
接著，圖48A顯示微晶氧化物半導體膜的平面TEM影像。此外，圖48B顯示利用選擇區域電子繞射對圖48A中的由圓圍繞的區域進行測量而得到的電子繞射圖案。
在圖48A和48B中，作為微晶氧化物半導體膜的一個例子使用在石英玻璃基板上形成30nm厚的In-Ga-Zn氧化物膜的樣本。圖48A和48B所示的微晶氧化物半導體膜的成膜條件為如下：使用In：Ga：Zn=1：1：1(原子數比)的金屬氧化物靶材；採用氧氛圍(流量為45sccm)；壓力為0.4Pa；直流(DC)電源為0.5kW；基板溫度為室溫。然後，使樣本減薄來得到微晶氧化物半導體膜的平面TEM影像及利用電子繞射的電子繞射圖案。
圖48A是一種微晶氧化物半導體膜的平面TEM影像其是利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及50萬倍的倍率進行拍攝的。此外，圖48B是一種電子繞射圖案，其是以300nm 的選區域進行電子繞射而得到的。請注意，考慮到電子線的擴散，測量範圍為300nm 以上。
如圖48B所示，在微晶氧化物半導體膜中，在利用其測量範圍比奈米束電子繞射大的選擇區域電子繞射的電子繞射圖案中觀察到光暈圖案，而沒有觀察到利用奈米束電子繞射觀察到的多個斑點。
圖49A至49C示意性地顯示圖47A至47D以及圖48A和48B所示的電子繞射圖案中的繞射強度的分 佈。圖49A是顯示圖47B至47D所示的奈米束電子繞射圖案中的繞射強度的分佈的示意圖。圖49B是圖48B所示的選擇區域電子繞射圖案中的繞射強度的分佈的示意圖。圖49C是顯示單晶結構或多晶結構的電子繞射圖案中的繞射強度的分佈的示意圖。
在各圖49A至49C中，縱軸顯示表示各斑點等的分佈的電子繞射強度(任意單位)，而橫軸顯示離主斑點的距離。
在圖49C所示的單晶結構或多晶結構中，在對應於結晶部的配向面的面間隔(d值)的離主斑點的特定的距離處觀察到斑點。
如圖47B至47D所示，在微晶氧化物半導體膜的奈米束電子繞射圖案中觀察到的多個斑點所形成的圓周狀區域具有較大的寬度。因此，圖49A顯示離散的分佈。此外，可以知道在奈米束電子繞射圖案中，在同心圓狀區域之間存在高亮度區域，而該區域不成為明確的斑點。
另外，如圖49B所示，微晶氧化物半導體膜的選擇區域電子繞射圖案中的電子繞射強度分佈顯示連續的強度分佈。因為圖49B可以接近於在廣範圍中觀察圖49A所示的電子繞射強度分佈而得到的結果，所以可以認為在圖49B中，圖49A所示的多個斑點重疊而連續，從而得到連續的強度分佈。
如圖49A至49C所示，在微晶氧化物半導體 膜包含晶面配向不規則且大小相互不同的多個結晶部，並且該結晶部非常微細而在選擇區域電子繞射圖案中沒有觀察到斑點。
在觀察到多個斑點的圖47B至47D中，使微晶氧化物半導體膜減薄為50nm以下。此外，因為電子線的電子束直徑減少到1nm ，所以其測量範圍為5nm以上且10nm以下。由此，微晶氧化物半導體膜所包括的結晶部為50nm以下，例如可以推測為10nm以下或5nm以下。
在此，圖50顯示石英玻璃基板的奈米束電子繞射圖案。測量條件與圖47B至47D所示的電子繞射圖案相似。
根據圖50，在具有非晶結構的石英玻璃基板中觀察到一種光暈圖案，其中沒有特定的斑點且其亮度從主斑點連續地產生變化。此表示在具有非晶結構的膜中，即使在非常微小的區域中進行電子繞射也沒有觀察到在微晶氧化物半導體膜中可以觀察到的分佈為圓周狀的多個斑點。此表示，在圖47B至47D中觀察到的分佈為圓周狀的多個斑點是微晶氧化物半導體膜特有的。
此外，圖51顯示在對圖47A所示的點2照射將電子束直徑收斂於大約1nm 的電子線1分鐘之後進行測量而得到的電子繞射圖案。
在圖51所示的電子繞射圖案中，與圖47C所示的電子繞射圖案同樣地觀察到分佈為圓周狀的多個斑 點，而圖51和圖47C所示的電子繞射圖案的測量結果之間並沒有確認到不同的點。這意味著：在圖47C的電子繞射圖案中確認到的結晶部是從形成微晶氧化物半導體膜時一直存在的，而該結晶部的形成不是起因於減小直徑的電子線的照射。
圖52A和52B顯示圖47A所示的剖面TEM影像的部分放大圖。圖52A是在以800萬倍的倍率觀察圖47A的點1附近(微晶氧化物半導體膜表面)時得到的剖面TEM影像。圖52B是在以800萬倍的倍率觀察圖47A的點2附近(微晶氧化物半導體膜的厚度方向中央部)時得到的剖面TEM影像。
從圖52A和52B所示的剖面TEM影像不能觀察到微晶氧化物半導體膜中的結晶結構。
利用X射線繞射(XRD)對用於圖47A至47D以及圖48A和48B的觀察的在石英玻璃基板上形成有本實施方式的微晶氧化物半導體膜的樣本進行分析。圖53顯示利用out-of-plane法測量XRD光譜而得到的結果。
在圖53中，縱軸表示X射線繞射強度(任意單位)，橫軸表示繞射角2θ(deg.)。請注意，在XRD光譜的測量中使用Bruker AXS公司製造的X射線繞射裝置D-8 ADVANCE。
如圖53所示，雖然在2θ=20°至23°附近觀察到起因於石英的峰值，但是不能確認到起因於微晶氧化物 半導體膜所包括的結晶部的峰值。
由圖52A和52B及圖53的結果也可知：微晶氧化物半導體膜所包括的結晶部是非常微細的結晶部。
如上所述，在本實施方式的微晶氧化物半導體膜中，在進行利用測量範圍大的X射線繞射(XRD)的分析時沒有檢測出表示配向的峰值，並且在利用測量範圍大的選擇區域電子繞射得到的電子繞射圖案中觀察到光暈圖案。此表示，本實施方式的微晶氧化物半導體膜在宏觀上可以說是與具有無秩序的原子排列的膜相同的膜。然而，藉由利用電子線的電子束直徑充分小(例如，10nm 以下)的奈米束電子繞射對微晶氧化物半導體膜進行測量，在所得到的奈米束電子繞射圖案中可以觀察到斑點(亮點)。因此，本實施方式的微晶氧化物半導體膜可以推測為晶面配向不規則的結晶部(例如，粒徑為10nm以下、5nm以下或3nm以下的結晶部)凝集而形成的膜。在微晶氧化物半導體膜的厚度方向上的全區域中包括包含非常微細的結晶部的微晶區域。
在此，表1顯示結晶狀態下的氧化物半導體(表示為OS)和矽半導體(表示為Si)之間的對比。
如表1所示，具有結晶結構的氧化物半導體的例子包含：的非晶氧化物半導體(a-OS、a-OS：H)、微晶氧化物半導體(nc-OS、μc-OS)、多晶氧化物半導體(多晶OS)、連續結晶氧化物半導體(CAAC-OS)、單晶氧化物半導體(單晶OS)等。請注意，作為矽的結晶狀態，例如有表1所示的非晶矽(a-Si、a-Si：H)、微晶矽(nc-Si、μc-Si)、多晶矽(多晶Si)、連續結晶矽(CG(Continuous Grain)Si)、單晶矽(單晶Si)等。
當對各結晶狀態下的氧化物半導體進行使用將電子束直徑收斂於10nm 以下的電子線的電子繞射(奈米束電子繞射)時，觀察到下面所示的電子繞射圖案 (奈米束電子繞射圖案)。在非晶氧化物半導體中觀察到光暈圖案(也稱為暈圈或光暈)。在微晶氧化物半導體中觀察到斑點或/及環形圖案。在多晶氧化物半導體中觀察到斑點。在連續結晶氧化物半導體中觀察到斑點。在單晶氧化物半導體中觀察到斑點。
根據奈米束電子繞射圖案，微晶氧化物半導體的結晶部的直徑為奈米(nm)至微米(μm)。多晶氧化物半導體在結晶部和結晶部之間具有晶界，所以結晶部不連續。連續結晶氧化物半導體在結晶部和結晶部之間沒有觀察到晶界，所以結晶部連續。
說明各結晶狀態下的氧化物半導體的密度。非晶氧化物半導體的密度低。微晶氧化物半導體的密度是中等程度的。連續結晶氧化物半導體的密度高。也就是說，連續結晶氧化物半導體的密度比微晶氧化物半導體的密度高，而微晶氧化物半導體的密度比非晶氧化物半導體的密度高。
說明在各結晶狀態下的氧化物半導體中存在的DOS的特徵。非晶氧化物半導體的DOS高。微晶氧化物半導體的DOS稍微低。連續結晶氧化物半導體的DOS低。單晶氧化物半導體的DOS極低。也就是說，單晶氧化物半導體的DOS比連續結晶氧化物半導體低，連續結晶氧化物半導體的DOS比微晶氧化物半導體低，而微晶氧化物半導體的DOS比非晶氧化物半導體低。
實施方式8
在本實施方式中說明上述實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等的形成方法的一個例子。
上述實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜可以藉由濺鍍法或電漿CVD法形成，而且還可以藉由其他方法，例如熱CVD(Chemical Vapor Deposition：化學氣相沉積)法形成。作為熱CVD法的例子，也可以採用MOCVD(Metal Organic Chemical Vapor Deposition：金屬有機氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此熱CVD法具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的沉積：將處理室內的壓力設定為大氣壓或減壓，將原料氣體及氧化劑同時供應到處理室內，使其在基板附近或在基板上發生反應。
另外，可以以如下方法進行利用ALD法的沉積：將處理室內的壓力設定為大氣壓或減壓，將用於反應的原料氣體依序引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的原料氣體依序供應到處理室內。為了防止多種原料氣體混合，例如，在引入第一原料氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二原料氣體。請注 意，當同時引入第一原料氣體及惰性氣體時，惰性氣體用作載子氣體，另外，也可以在引入第二原料氣體的同時引入惰性氣體。或是，也可以利用真空抽氣將第一原料氣體排出來代替引入惰性氣體，然後引入第二原料氣體。第一原料氣體附著到基板表面形成第一單原子層，之後引入的第二原料氣體與該第一單原子層起反應，由此第二單原子層層疊在第一單原子層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等的各種膜，例如，當形成InGaZnOX(X>0)膜時，使用三甲基銦、三甲基鎵及二甲基鋅。請注意，三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD的沉積裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而得到的原料氣體；以及用作氧化劑 的臭氧(O3)。請注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。其它材料液的例子包含四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD的沉積裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的原料氣體；以及用作氧化劑的H2O。請注意，三甲基鋁的化學式為Al(CH3)3。其它材料液的例子包含三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD的沉積裝置形成氧化矽膜時，使六氯乙矽烷吸附在成膜面上，去除吸附物所包含的氯，供應氧化性氣體(例如O2或一氧化二氮)的自由基使其與吸附物起反應。
例如，在使用利用ALD的沉積裝置形成鎢膜時，依序反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。請注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD的沉積裝置形成氧化物半導體膜如In-Ga-Zn-OX(X>0)膜時，依序反復引入In(CH3)3氣體和O3氣體形成InO2層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。請注意，這些層的順序不侷限於上述例子。可以混合這些氣體來形成混合化 合物層如In-Ga-O2層、In-Zn-O2層、Ga-In-O層、Zn-In-O層、Ga-Zn-O層等。請注意，雖然也可以使用利用Ar等惰性氣體進行鼓泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
請注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式9
在本實施方式中，參照圖22至圖24B說明能夠形成氧化物半導體及對其進行加熱的裝置的一個例子。
圖22是說明本實施方式所說明的沉積裝置2000的結構的方塊圖。
在沉積裝置2000中，依序連接裝載室2101、第一沉積室2111、第二沉積室2112、第一加熱室2121、第三沉積室2113、第二加熱室2122、第四沉積室2114、第三加熱室2123以及卸載室2102。請注意，在不需要分別說明除了裝載室2101及卸載室2102之外的各沉積室及各加熱室時，有時將它們總稱為沉積室。
使用移動單元將搬入到裝載室2101中的基板依序搬入到第一沉積室2111、第二沉積室2112、第一加 熱室2121、第三沉積室2113、第二加熱室2122、第四沉積室2114、第三加熱室2123，然後將該基板裝送到卸載室2102。在需要省略製程時也可以不進行處理地將基板搬入到下一個沉積室中，而在各沉積室中不一定需要進行處理。
裝載室2101具有將基板從裝置的外部搬入到沉積裝置2000中的結構。裝載室2101具有在將基板以水平狀態搬入到裝載室2101中之後，在裝載室2101中使基板垂直於水平面的結構。請注意，在搬入基板的機器人等搬入單元具有將基板成為垂直狀態的結構時，裝載室2101也可以沒有將基板成為垂直狀態的結構。請注意，在本實施方式中，“水平狀態”包括-10°以上且10°以下的範圍，較佳為包括-5°以上且5°以下的範圍。此外，“垂直狀態”包括80°以上且100°以下的範圍，較佳為包括85°以上且95°以下的範圍。
卸載室2102具有將垂直狀態的基板成為水平狀態的結構。在結束處理之後由移動單元搬入到卸載室2102中的基板在卸載室2102中從垂直狀態變成水平狀態，然後將該基板搬出到裝置的外部。
裝載室2101及卸載室2102分別具有將室內成為真空狀態的排氣單元以及在將室內從真空狀態成為大氣壓狀態時使用的氣體引入單元。作為從氣體引入單元引入的氣體適當地使用空氣或氮、稀有氣體等的惰性氣體等。
此外，裝載室2101也可以包括對基板進行預熱的加熱單元。藉由在進行排氣工作的同時對基板進行預熱，可以使吸附到基板的氣體等的雜質(包含水、羥基等)脫離，所以是較佳的。作為排氣單元，例如較佳為使用低溫泵、離子泵、鈦昇華泵等吸附型真空泵或具備冷阱的渦輪泵。
裝載室2101、卸載室2102及各沉積室藉由閘閥連結。因此，當在基板的處理結束之後，該基板移動到下一個沉積室時，打開閘閥搬入基板。請注意，如果在沉積室之間不需要該閘閥，則其也可以不設置。此外，各沉積室包括排氣單元、壓力調整單元、氣體引入單元等，而在沒有進行處理的狀態下也可以一直保持減壓狀態。藉由由閘閥分開各沉積室，可以抑制來自其他沉積室的污染。
此外，不一定需要在直線上配置裝載室2101、卸載室2102以及各沉積室，例如也可以在相鄰的沉積室之間設置傳送室且將沉積室配置為兩排。該傳送室1包括轉檯等，所以它可以用其使搬入到傳送室的基板的方向旋轉並使基板折回。
接著，說明第一沉積室2111、第二沉積室2112、第三沉積室2113及第四沉積室2114的共同結構。
第一沉積室配置有濺射裝置或CVD設備。此外，第二沉積室、第三沉積室及第四沉積室分別配置有濺射裝置。
作為在上述沉積室中使用的濺射裝置，例如 可以使用採用微波濺鍍法、RF電漿濺鍍法、AC濺鍍法或DC濺鍍法等的濺射裝置。
在此，參照圖23A和23B說明應用DC濺鍍法的沉積室的一個例子。圖23A是垂直於基板的前進方向的沉積室的剖面示意圖，而圖23B是平行於基板的前進方向的沉積室的剖面示意圖。
以將形成膜的表面和垂直方向所形成的角設定為1°以上且30°以內，較佳為設定為5°以上且15°以內的方式由基板支架部2141固定基板2100。基板支架部2141固定於移動單元2143。移動單元2143不僅固定基板支架部2141以不使基板在進行處理時移動，而且還可以使基板2100移動，並在裝載室2101、卸載室2102及各沉積室中進行基板2100的搬出入。
在沉積室2150中，將靶材2151及防著板2153配置為平行於基板2100。藉由平行地配置靶材2151和基板2100，可以消除起因於離靶材的距離不同的濺射膜的厚度和對濺射膜的步階的覆蓋率等的不均勻等。
此外，沉積室2150也可以包括位於基板支架部2141的背面的基板加熱單元2155。藉由採用基板加熱單元2155，可以在對基板進行加熱的同時進行成膜處理。作為基板加熱單元2155，例如可以採用電阻加熱器、燈加熱器等。請注意，如果不需要基板加熱單元2155，則它可以不設置。
沉積室2150具有壓力調整單元2157，並可以 將沉積室2150減壓到所希望的壓力。作為用於壓力調整單元2157的排氣裝置，例如較佳為使用低溫泵、離子泵、鈦昇華泵等吸附型真空泵或具備冷阱的渦輪泵。
此外，沉積室2150包括用來引入成膜氣體等的氣體引入單元2159。例如，藉由引入添加有氧的以稀有氣體為主要成分的氣體並採用反應濺鍍法進行成膜，可以形成氧化膜。作為從氣體引入單元2159引入的氣體，可以引入減少了氫、水或氫氧化物等雜質的高純度氣體。例如，可以引入氧、氮、稀有氣體(典型的是氬)或它們的混合氣體。
因為在包括上述壓力調整單元2157及氣體引入單元2159的沉積室2150中，氫分子或水(H2O)等的包含氫的化合物等(更佳地，與包含碳原子的化合物一起)被去除，所以在沉積室2150中形成的膜所包含的雜質的濃度可減少。
沉積室2150和與其相鄰的室被閘閥2161隔離。藉由由閘閥2161隔離各室，容易排出室內的雜質並保持乾淨的成膜氛圍。再者，藉由在使室內為乾淨之後打開閘閥2161而搬出基板，可以抑制污染擴散到相鄰的沉積室中。請注意，如果不需要閘閥2161，則它可以不設置。
接著，說明第一加熱室2121、第二加熱室2122及第三加熱室2123的共同結構部分。最後，說明各沉積室的特徵。
第一加熱室2121、第二加熱室2122及第三加熱室2123可以對基板2100進行加熱處理。作為加熱裝置，較佳為設置使用電阻加熱器、燈或加熱氣體的加熱裝置等。
圖24A、24B顯示一種加熱室的一個例子，該加熱室應用使用棒狀的加熱器的加熱裝置。圖24A是垂直於基板的前進方向的加熱室的剖面示意圖，而圖24B是平行於基板的前進方向的加熱室的剖面示意圖。
在加熱室2170中，可以與沉積室2150同樣地由移動單元2143搬入或搬出基板支架部2141所支撐的基板2100。
加熱室2170以平行於基板2100的方式配置有棒狀的加熱器2171。圖24A示意性地顯示其剖面形狀。作為棒狀的加熱器2171，可以使用電阻加熱器或燈加熱器。電阻加熱器還包括使用誘導加熱的加熱器。此外，可以用於燈加熱器的燈的中心波長較佳為在於紅外線區域。藉由與基板2100平行地配置棒狀的加熱器2171，可以將它們的距離為一定並均勻地進行加熱。此外，較佳的是，棒狀的加熱器2171的每一個分別控制溫度。例如，藉由將下部加熱器的溫度設定為高於上部加熱器的溫度，可以以均勻的溫度對基板進行加熱。
設置在加熱室2170的加熱機構的結構不侷限於上述機構，例如可以採用利用電阻發熱體等進行加熱的加熱機構或利用來自被加熱的氣體等介質的熱傳導或熱輻 射進行加熱的加熱機構諸如GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)等的RTA(Rapid Thermal Anneal：快速熱退火)。LRTA是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱處理物的方法。GRTA是利用高溫氣體進行加熱處理的方法。作為氣體使用惰性氣體。因為藉由使用RTA裝置可以縮短處理時間，所以從進行量產的角度來看是較佳的。
在加熱室2170中，在棒狀的加熱器2171和基板2100之間設置保護板2173。保護板2173是為了保護棒狀的加熱器2171及基板2100而設置的，例如可以使用石英等。如果不需要保護板2173，則它可以不設置。
此外，加熱室2170包括與沉積室2150同樣的壓力調整單元2157及氣體引入單元2159。因此，在進行加熱處理時或加熱處理時之外也可以一直保持減壓狀態。因為加熱室2170中的氫分子或水(H2O)等包含氫的化合物等(更佳的是，與包含碳原子的化合物一起)被去除，所以可以減少在該加熱室中進行處理的膜中、膜介面、膜表面所包含的雜質濃度或吸著在該膜中、膜介面、膜表面的雜質濃度。
利用壓力調整單元2157及氣體引入單元2159可以在惰性氣體氛圍下或包含氧的氛圍下進行加熱處理。請注意，作為惰性氣體氛圍，較佳為應用氮或以稀有氣體 (氦、氖、氬等)為主要成分且不包含水、氫等的氛圍。例如，將引入到加熱室2170的氮或稀有氣體諸如氦、氖、氬等的純度設定為6N(99.9999%)以上，更佳為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為0.1ppm以下)。
接著，說明各沉積室的結構的一個例子。
在第一沉積室2111中，在基板上形成氧化絕緣膜。沉積裝置只要是濺射裝置或PE-CVD設備，而沒有特別的限制。在第一沉積室2111中能夠形成的膜可以是任何膜，只要是用作電晶體等的基底層或用作閘極絕緣層的膜，例如可以提供氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鎵、氧氮化鋁、氮氧化鋁、氧化鉿等的單膜或它們的混合膜等。
例如，在使用濺射裝置的情況下，可以根據所使用的膜的種類採用最適合的靶材。在使用PE-CVD設備的情況下，適當地選擇成膜氣體。
在第二沉積室2112中，可以藉由濺鍍法形成氧化膜。在此，作為所形成的氧化膜，例如鋅和鎵的氧化物的膜等。作為成膜方法，可以應用微波電漿濺鍍法、RF電漿濺鍍法、AC濺鍍法或DC濺鍍法。
在第二沉積室2112中，可以利用基板加熱單元2155在以600℃以下，較佳為以450℃以下，更佳為以300℃以下的溫度進行加熱的同時進行沉積。
第一加熱室2121可以以200℃以上且700℃ 以下的溫度加熱基板。再者，利用壓力調整單元2157及氣體引入單元2159在氧氛圍下、氮氛圍下、氧和氮的混合氛圍下進行加熱處理，並且進行加熱處理時的氛圍的壓力為10Pa至1個大氣壓。
在第三沉積室2113中，在基板2100上形成氧化物半導體。例如，作為氧化物半導體，可以形成上述實施方式所示的氧化物半導體，即至少包含Zn的氧化物半導體諸如In-Ga-Zn氧化物半導體等。
此外，可以利用基板加熱單元2155在以200℃以上且600℃以下的沉積溫度進行加熱的同時進行沉積。
在第二加熱室2122中，可以以200℃以上且700℃以下的溫度加熱基板2100。再者，可以利用壓力調整單元2157和氣體引入單元2159在包含氧或氮且極力降低氫、水、羥基等雜質的氛圍下以10Pa以上且1個大氣壓以下的壓力進行加熱處理。
在第四沉積室2114中，與第三沉積室2113同樣地在基板2100上形成氧化物半導體膜。例如，使用In-Ga-Zn氧化物半導體用靶材形成In-Ga-Zn氧化物半導體膜。再者，可以在以200℃以上且600℃以下的基板溫度進行加熱的同時進行成膜。
在第三加熱室中，可以以200℃以上且700℃以下的溫度對基板2100進行加熱處理。
再者，可以在氮氛圍下、氧氛圍下或氧和氮 的混合氛圍下利用壓力調整單元2157及氣體引入單元2159進行該加熱處理。
從進行量產的角度來看，考慮到基板的應變或能效而較佳為將第一加熱室2121、第二加熱室2122及第三加熱室2123中的加熱溫度設定為450℃以下，更佳為設定為350℃以下。
另外，在本實施方式所示的裝置結構中，可以從裝載室到各沉積室及卸載室一直不接觸於大氣，而且一直在減壓環境下傳送基板。因此，可以抑制雜質混入到採用本裝置結構形成的膜的介面，從而可以形成介面狀態極為良好的膜。
本實施方式例示了連續地設置裝載室、沉積室、加熱室、卸載室的結構，但是不侷限於此而例如可以獨立地形成由卸載室、沉積室、卸載室構成的裝置(所謂的沉積裝置)或由裝載室、加熱室、卸載室構成的裝置(所謂的加熱裝置)。
本實施方式可以與本說明書所示的其他實施方式適當地組合而實施。
實施方式10
在本實施方式中，說明可以應用本發明的一實施方式的半導體裝置的人機界面。尤其是，說明能夠檢測目標物的接近或接觸的感測器(以下，稱為觸摸感測器)的結構例子。
作為觸摸感測器，可以使用電容式、電阻膜式、表面聲波式、紅外線式、光學式等各種方式。
作為電容式的觸摸感測器，典型地例如有表面型電容式、投影型電容式等。此外作為投影型電容式，主要根據驅動方法的不同，例如有自電容式、互電容式等。在此，當使用互電容式時，可以同時檢測出多點(也稱為多點檢測(多點觸控))，所以是較佳的。
在此，詳細地說明觸摸感測器，除此之外，可以使用可以由相機(包括紅外相機)等檢測出對象物(例如，手指或手掌等)的動作(手勢)或使用者的視點動作等的感測器作為人機界面。
〈感測器的檢測方法的例子〉
圖25A和25B是顯示互電容式觸摸感測器的結構的模式圖以及輸入輸出波形的模式圖。觸摸感測器具備一對電極，在它們之間形成有電容。一對電極的一個電極被輸入輸入電壓。此外，還包括檢測流過另一個電極的電流(或另一個電極的電位)的檢測電路。
例如，如圖25A所示，當作為輸入電壓的波形採用矩形波時，作為輸出電流波形檢測出具有較尖的峰值的波形。
另外，如圖25B所示，具有導電性的目標物接近或接觸電容時，電極間的電容值減少，因此對應於此輸出的電流值減小。
藉由利用對應於輸入電壓的輸出電流(或電位)的變化來檢測出電容的變化，可以檢測目標物的近接或接觸。
〈觸摸感測器的結構例子〉
圖25C顯示具有配置為矩陣狀的多個電容器的觸摸感測器的結構例子。
觸摸感測器包括在X方向(紙面橫方向)上延伸的多個佈線以及與該多個佈線交叉的在Y方向(紙面垂直方向)上延伸的多個佈線。在相互交叉的兩個佈線間形成電容器。
在X方向上延伸的佈線被輸入輸入電壓和公共電位(包括接地電位、參考電位)中的一方。另外，在Y方向上延伸的佈線電連接至檢出電路(例如，數位源表(source meter)、感測放大器等)，因此可以檢測出該佈線中流過的電流(或電位)。
觸摸感測器可以藉由以對在X方向上延伸的多個佈線輸入輸入電壓的方式依序進行掃描並檢測在Y方向上延伸的佈線中流過的電流(或電位)的變化，來進行二維感測。
〈觸控面板的結構例子〉
以下，說明具備具有多個像素的顯示部和觸摸感測器的觸控面板的結構例子以及將該觸控面板安裝到電子裝置 的情況的例子。
圖26A是具備觸控面板的電子裝置的剖面示意圖。
電子裝置3530具備外殼3531並在該外殼3531中至少包括觸控面板3532、電池3533、控制部3534。觸控面板3532藉由佈線3535與控制部3534電連接。控制部3534控制顯示部上的影像表示或觸摸感測器的感測工作。此外，電池3533藉由佈線3536與控制部3534電連接，而可以對控制部3534供應電力。
以其顯示面露出的方式設置有觸控面板3532。可以在觸控面板3532的露出的面上顯示影像並檢測出接觸或接近的對象物。
圖26B至圖26E顯示觸控面板的結構例子。
圖26B所示的觸控面板3532包括：在第一基板3541與第二基板3543之間具備顯示部3542的顯示面板3540；具備觸摸感測器3544的第三基板3545；以及保護基板3546。
作為顯示面板3540，可以採用應用液晶元件、有機EL(Electro Luminescence：電致發光)元件的顯示裝置或電子紙等各種顯示裝置。請注意，根據顯示面板3540的結構，觸控面板3532也可以另外包含背光或偏光板等。
因為目標物接觸或接近保護基板3546的一個面上，所以較佳為至少其表面的機械強度得到提高。例 如，可以將如下強化玻璃用於保護基板3546，該強化玻璃例如藉由離子交換法或風冷強化法等被施加物理或化學處理，並且其表面被施加壓應力。或者，也可以使用其表面被進行塗層的塑膠等撓性基板作為保護基板3546。請注意，也可以在保護基板3546上設置保護薄膜或光學薄膜。
觸摸感測器3544設置在第三基板3545的至少一個面上。或者，也可以形成在第三基板3545的雙面上形成構成觸摸感測器3544的一對電極。為了觸控面板的薄型化，作為第三基板3545也可以使用撓性薄膜。觸摸感測器3544也可以夾持在一對基板(包括薄膜)之間。
雖然在圖26B中，顯示由黏合層3547黏合保護基板3546和具備觸摸感測器3544的第三基板的結構，但是不一定必須要黏合這些元件。也可以採用由黏合層3547黏合第三基板3545和顯示面板3540的結構。
在圖26B所示的觸控面板3532中，獨立地設置有顯示面板和具備觸摸感測器的基板。也可以將具有這些結構的觸控面板稱為外置型觸控面板。藉由採用這種結構，可以分別製造顯示面板和具備觸摸感測器的基板，相互重疊這些元件，以對顯示面板附加觸摸感測器的功能，由此可以容易製造觸控面板而不經過特別製程。
在圖26C所示的觸控面板3532中，觸摸感測器3544設置在第二基板3543的保護基板3546一側的面 上。可以將具有這些結構的觸控面板稱為On-Cell型觸控面板。藉由採用這種結構，可以縮減所需要的基板個數，由此可以實現觸控面板的薄型化及輕量化。
在圖26D所示的觸控面板3532中，觸摸感測器3544設置在保護基板3546的一個面上。藉由採用這種結構可以分別製造顯示面板和觸摸感測器，由此可以容易製造觸控面板。而且，可以縮減所需要的基板的個數，而可以實現觸控面板的薄型化及輕量化。
在圖26E所示的觸控面板3532中，觸摸感測器3544設置在顯示面板3540的一對基板之間。可以將具有這種結構的觸控面板稱為In-Cell型觸控面板。藉由採用這種結構可以縮減所需要的基板的個數，而可以實現觸控面板的薄型化及輕量化。例如，藉由使用顯示部3542所具備的電晶體、佈線或電極等在第一基板3541上或第二基板3543上形成用作觸摸感測器的電路，可以實現這種觸控面板。此外，當使用光學式觸摸感測器時，也可以採用具備光電轉換元件的結構。
〈In-Cell型觸控面板的結構例子〉
下面，對在具有多個像素的表示部中安裝了觸摸感測器的觸控面板的結構例子進行說明。這裡，顯示作為設置於像素中的顯示元件採用液晶元件的例子。
圖27A是設置於本結構例子所顯示的觸控面板的顯示部中的像素電路的一部分中的等效電路圖。
各像素至少包括電晶體3503和液晶元件3504。另外，電晶體3503的閘極電極與佈線3501電連接，源極電極和汲極電極中的一方與佈線3502電連接。
像素電路包括在X方向上延伸的多個佈線(例如，佈線3510_1、佈線3510_2)以及在Y方向上延伸的多個佈線(例如，佈線3511)，上述多個佈線以彼此交叉的方式設置，並且在其間形成電容。
在設置於像素電路中的像素中，設置於一部分的相鄰的多個像素中的液晶元件的一個電極彼此電連接而形成一個塊。該塊分為兩種，即島狀塊(例如，塊3515_1、塊3515_2)和在Y方向上延伸的線狀塊(例如，塊3516)。請注意，雖然圖27A和27B只顯示像素電路的一部分，但是實際上，這些兩種塊在X方向及Y方向上重複配置。
在X方向上延伸的佈線3510_1(或3510_2)與島狀塊3515_1(或塊3515_2)電連接。請注意，雖然未圖示，但是在X方向上延伸的佈線3510_1藉由其間的線狀塊使沿著X方向上不連續地配置的多個島狀塊3515_1電連接。另外，在Y方向上延伸的佈線3511與線狀塊3516電連接。
圖27B是顯示在X方向上延伸的多個佈線3510及在Y方向上延伸的多個佈線3511的連接結構的等效電路圖。可以對在X方向上延伸的各佈線3510輸入輸入電壓或公共電位。另外，可以對在Y方向上延伸的各佈 線3511輸入接地電位或者可以使佈線3511與檢測電路電連接。
〈觸控面板的工作例子〉
下面，參照圖28A至28C對上述觸控面板的工作進行說明。
如圖28A所示，將1個圖框週期分為寫入期間和檢測期間。寫入期間是對像素進行影像資料寫入的期間，佈線3510(也稱為閘極線)被依序選擇。另一方面，檢測期間是利用觸摸感測器進行感測的期間，在X方向上延伸的佈線3510被依序選擇並被輸入輸入電壓。
圖28B是寫入期間中的等效電路圖。在寫入期間中，在X方向上延伸的佈線3510與在Y方向上延伸的佈線3511都被輸入公共電位。
圖28C是檢測期間的某時點的等效電路圖。在檢測期間中，在Y方向上延伸的各佈線3511與檢測電路電連接。在X方向上延伸的佈線3510中的被選擇的佈線被輸入輸入電壓，其他未被選擇的佈線被輸入公共電位。
較佳為分別設置影像寫入期間以及利用觸摸感測器進行感測的期間。由此可以抑制因像素寫入時的噪音引起的觸摸感測器的感度降低。
實施方式11
本發明的一實施方式的顯示裝置可以應用於各種電子裝置。作為電子裝置的例子，包含電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、遊戲主機。圖29A至29C顯示上述電子裝置的一個例子。
圖29A顯示行動電話機9000的例子。行動電話機9000包括兩個外殼，即外殼9030及外殼9031。外殼9031包括顯示面板9032、揚聲器9033、麥克風9034、指向裝置9036、拍攝裝置用透鏡9037及外部連接端子9038等。此外，外殼9030包括進行可攜式資訊終端的充電的太陽能電池單元9040、外部記憶體插槽9041等。另外，天線內置在外殼9031中。藉由將上述實施方式所示的顯示裝置應用於顯示面板9032，可以提高行動電話的顯示品質。
另外，顯示面板9032具備觸控面板，圖29A使用虛線顯示作為影像而顯示出來的多個操作鍵9035。請注意，還包括有用來將由太陽能電池單元9040輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板9032根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板9032同一面上設置影像拍攝裝置用透鏡9037，所以可以實現視頻電話。揚聲器9033及麥克風9034可用於於音訊通話、視頻通話、錄 音、再生等。再者，滑動外殼9030和外殼9031而可以使如圖29A那樣的展開狀態成為相互重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子9038可以與AC轉接器及各種線路如USB線路等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將儲存介質插入外部記憶體插槽9041中，可以對應於更大量資料的保存及移動。
圖29B顯示電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此顯示利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖29B所示的電視機9100具備接收機及數據機等。電視機9100可以利用接收機接收一般的電視廣播。再者，電視機9100藉由數據機連接到有線或無線方式的通訊網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
可以將上述實施方式中所示的顯示裝置用於 顯示部9103、顯示部9107。因此可以提高電視機的顯示品質。
圖29C顯示電腦9200。該電腦9200包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式所示的顯示裝置用於顯示部9203。因此可以提高電腦的顯示品質。
顯示部9203具有觸摸輸入功能，藉由用手指等按觸顯示於電腦9200的顯示部9203中的顯示按鈕來可以進行畫面操作或資訊輸入，並且顯示部9203也可以用作如下控制裝置，即藉由使該計算機具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，而藉由畫面操作控制其他家電產品。例如，藉由使用上述實施方式所說明的觸控面板，可以使顯示部9203具有觸摸輸入功能。
圖30是能夠折疊的平板終端9600。圖30是打開的狀態，並且平板終端9600包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9634、電源開關9635、省電模式切換開關9636以及卡子9633。
可以將上述實施方式所示的顯示裝置用於顯示部9631a、顯示部9631b。因此可以提高平板型終端9600的顯示品質。
在顯示部9631a中，可以將其一部分用作觸控面板的區域9632a，並且可以藉由按觸所顯示的操作鍵 面板9638來輸入資料。雖然，作為一個例子顯示：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸控面板的功能，但是不侷限於該結構。也可以採用顯示部9631a的所有區域具有觸控面板的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控面板，並且將顯示部9631b用作顯示畫面。
顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控面板的區域9632b。藉由使用手指或觸控筆等按觸觸控面板的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9634能夠進行橫向模式和直立模式等顯示的方向的切換以及黑白顯示或彩色顯示的切換等。根據內置於平板型終端9600中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9636可以將顯示的亮度設定為最適合的亮度。平板型終端9600除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖30顯示顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一個的尺寸和另一個的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一個可以進行比另一個更高精細的顯示。
另外，本實施方式可以與其他實施方式、實施例所示的結構適當地組合而實施。
實施例1
在本實施例中，參照圖33A至33D以及圖34說明氧化物半導體膜及多層膜的電阻。
首先，參照圖33A至33D說明樣本的結構。
圖33A是樣本1至樣本4的俯視圖，圖33B、圖33C及圖33D顯示點劃線A1-A2的剖面圖。請注意，由於樣本1至樣本4的俯視圖相同但剖面的疊層結構不同，所以剖面圖不同。圖33B顯示樣本1的剖面圖，圖33C顯示樣本2的剖面圖，圖33D顯示樣本3及樣本4的剖面圖。
在樣本1中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1910、1911覆蓋氧化物半導體膜1905及導電膜1907、1909。請注意，在絕緣膜1910、1911中設置有開口部1913、1915，在該開口部露出導電膜1907、1909。
在樣本2中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜 1911覆蓋氧化物半導體膜1905及導電膜1907、1909。請注意，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
在各樣本3及樣本4中，在玻璃基板1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成多層膜1906。由用作電極的導電膜1907、1909覆蓋多層膜1906的兩端，由絕緣膜1911覆蓋多層膜1906及導電膜1907、1909。請注意，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
如上所述，樣本1至樣本4的不同之處是接觸於氧化物半導體膜1905或多層膜1906上的絕緣膜的結構。在樣本1中，氧化物半導體膜1905與絕緣膜1910相互接觸，在樣本2中，氧化物半導體膜1905與絕緣膜1911相互接觸，在樣本3及樣本4中，多層膜1906與絕緣膜1911相互接觸。
接著，說明各樣本的製造方法。
首先，說明樣本1的製造方法。
作為絕緣膜1903，藉由電漿CVD法在玻璃基板1901上形成厚度為400nm的氮化矽膜。
接著，作為絕緣膜1904，藉由電漿CVD法在絕緣膜1903上形成厚度為50nm的氧氮化矽膜。
接著，作為氧化物半導體膜1905，藉由濺鍍法使用包含In、Ga及Zn的金屬氧化物靶材(In：Ga： Zn=1：1：1)在絕緣膜1904上形成厚度為35nm的In-Ga-Zn氧化物膜(下面，也稱為IGZO膜)。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理來形成氧化物半導體膜1905。
接著，藉由濺鍍法在絕緣膜1904及氧化物半導體膜1905上依序層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜，然後使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成導電膜1907及導電膜1909。
接著，作為絕緣膜1910，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮和氧的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1910上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來形成絕緣膜1910、絕緣膜1911中的開口部1913、1915。
藉由上述製程製造樣本1。
接著，說明樣本2的製造方法。
作為絕緣膜1910，藉由電漿CVD法在樣本1的絕緣膜1903、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化矽膜，然後在氮和氧的混合氛圍下以350℃進行1小時的加熱處理。然後 去除絕緣膜1910。
接著，作為絕緣膜1911，藉由電漿CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化矽膜。
接著，在絕緣膜1911上設置藉由光微影製程形成的遮罩，然後進行蝕刻處理，來在絕緣膜1911中形成開口部1917、1919。
藉由上述製程製造樣本2。
接著，說明樣本3的製造方法。
樣本3使用多層膜1906代替樣本2的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺鍍法形成厚度為10nm的IGZO膜，接著使用金屬氧化物靶材(In：Ga：Zn=1：1：1)藉由濺鍍法形成厚度為10nm的IGZO膜，使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺鍍法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成多層膜1906。
藉由上述製程製造樣本3。
接著，說明樣本4的製造方法。
樣本4使用多層膜1906代替樣本2的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺鍍法形成厚度為20nm的IGZO膜，接著使用金屬氧化物靶材 (In：Ga：Zn=1：1：1)藉由濺鍍法形成厚度為15nm的IGZO膜，使用金屬氧化物靶材(In：Ga：Zn=1：3：2)藉由濺鍍法形成厚度為10nm的IGZO膜。然後，使用藉由光微影製程形成的遮罩進行蝕刻處理，來形成分離的多層膜1906。
藉由上述製程製造樣本4。
接著，對設置在樣本1至樣本4中的氧化物半導體膜1905及多層膜1906的片電阻進行測量。在樣本1中，將探針接觸於開口部1913及開口部1915，對氧化物半導體膜1905的片電阻進行測量。在各樣本2至樣本4中，將探針接觸於開口部1917及開口部1919，對氧化物半導體膜1905或多層膜1906的片電阻進行測量。請注意，在樣本1至樣本4的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1mm，距離為10μm。此外，在樣本1至樣本4中，導電膜1907為接地電位，對導電膜1909施加1V。
圖34顯示樣本1至樣本4的片電阻。
樣本1的片電阻大約為1×1011Ω/sq。樣本2的片電阻為2620Ω/sq。樣本3的片電阻為4410Ω/sq。另外，樣本4的片電阻為2930Ω/sq。
如上所述，由於接觸於氧化物半導體膜1905及多層膜1906的絕緣膜不同，因此氧化物半導體膜1905及多層膜1906的片電阻也不同。
請注意，當將上述樣本1至樣本4的片電阻 換算為電阻率時，樣本1為3.9×105Ωcm，樣本2為9.3×10-3Ωcm，樣本3為1.3×10-2Ωcm，樣本4為1.3×10-2Ωcm。
在樣本1中，在氧化物半導體膜1905上且與其接觸地形成有用於絕緣膜1910的氧氮化矽膜。氧化物半導體膜1905不與用於絕緣膜1911的氮化矽膜接觸。另一方面，在樣本2至樣本4中，在氧化物半導體膜1905及多層膜1906上且與其接觸地形成有用於絕緣膜1911的氮化矽膜。藉由與用於絕緣膜1911的氮化矽膜接觸地設置氧化物半導體膜1905及多層膜1906，在氧化物半導體膜1905及多層膜1906中形成缺陷，典型地形成氧缺陷，並包含在該氮化矽膜中的氫移動或擴散到氧化物半導體膜1905及多層膜1906，從而提高氧化物半導體膜1905及多層膜1906的導電率。
例如，當作為電晶體的通道形成區域使用氧化物半導體膜時，如樣本1所示較佳為與氧化物半導體膜接觸地設置氧氮化矽膜。此外，作為用於電容元件的電極的透光導電膜，如樣本2至樣本4所示，較佳為與氧化物半導體膜或多層膜接觸地設置氮化矽膜。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區域的氧化物半導體膜或多層膜以及用於電容元件的電極的氧化物半導體膜或多層膜，也可以氧化物半導體膜及多層膜的電阻率可相互不同。
本實施例所示的結構可以與其他實施方式或 實施例所示的結構適當地組合而實施。
實施例2
在本實施例中，參照圖35A和35B說明氧化物半導體膜及形成在氧化物半導體膜上的絕緣膜的雜質分析。
在本實施例中，作為用於雜質分析的樣本，製造兩種樣本(以下稱為樣本5及樣本6)。
首先，以下顯示樣本5的製造方法。
在樣本5中，在玻璃基板上形成IGZO膜，然後形成氮化矽膜於其上。然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氮和氧的混合氣體氛圍(氮的比例為80%，氧的比例為20%)下以450℃進行1小時的熱處理。
請注意，在如下條件下形成厚度為100nm的IGZO膜：藉由濺鍍法使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
此外，在如下條件下藉由PE-CVD法形成厚度為100nm的氮化矽膜：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=220℃。
下面，以下顯示樣本6的製造方法。
在玻璃基板上形成IGZO膜，然後層疊形成氧氮化矽膜及氮化矽膜於其上。然後，在氮氛圍下以450℃ 進行1小時的熱處理，接著在氮和氧的混合氣體氛圍(氮=80%，氧=20%)下以450℃進行1小時的熱處理。
請注意，作為IGZO膜的成膜條件及氮化矽膜的成膜條件使用與樣本5相同的條件。另外，在如下條件下藉由PE-CVD法形成厚度為50nm的氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後在如下條件下藉由PE-CVD法形成厚度為400nm的氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。
圖35A和35B顯示樣本5及樣本6的雜質分析結果。
請注意，作為雜質分析，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)，由圖35A和35B所示的箭頭的方向進行分析。即，從玻璃基板一側進行測量。
圖35A是藉由樣本5的測量獲得的氫(H)的濃度分佈。圖35B是藉由樣本6的測量獲得的氫(H)的濃度分佈
由圖35A可知：IGZO膜中的氫(H)濃度為1.0×1020atoms/cm3；以及氮化矽膜中的氫(H)濃度為1.0×1023atoms/cm3。由圖35B可知IGZO膜中的氫(H)濃度為5.0×1019atoms/cm3；以及氧氮化矽膜中的氫(H)濃度為3.0×1021atoms/cm3。
已知在SIMS分析中，由於其測量原理而難以 獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)的分佈時，採用在目標的膜所存在的範圍中沒有值的極端變動且可以獲得大致恆定的強度的區域中的平均值。
因此，藉由改變接觸於IGZO膜的絕緣膜的結構，確認到IGZO膜中的氫(H)濃度的差異。
例如，當作為電晶體的通道形成區域使用上述IGZO膜時，如樣本6所示較佳為與IGZO膜接觸地設置氧氮化矽膜。此外，作為用於電容元件的電極的透光導電膜，如樣本5所示，較佳為與IGZO膜接觸地設置氮化矽膜。藉由使用這種結構，即使在同一製程中形成用於電晶體的通道形成區域的IGZO膜以及用於電容元件的電極的IGZO膜，也可以使IGZO膜中的氫濃度相互不同。
實施例3
在本實施例中，參照圖36A至36C及圖37說明氧化物半導體膜及多層膜的缺陷量。
首先，說明樣本的結構。
樣本7包括形成在石英基板上的厚度為35nm的氧化物半導體膜及形成在氧化物半導體膜上的厚度為100nm的氮化絕緣膜。
樣本8及樣本9各包括形成在石英基板上的厚度為30nm的多層膜及形成在多層膜上的厚度為100nm 的氮化絕緣膜。請注意，樣本8的多層膜依序層疊有厚度為10nm的第一氧化物膜、厚度為10nm的氧化物半導體膜及厚度為10nm的第二氧化物膜。樣本9依序層疊有厚度為20nm的第一氧化物膜、厚度為15nm的氧化物半導體膜及厚度為10nm的第二氧化物膜。樣本8及樣本9與樣本7的不同之處在於包括多層膜代替氧化物半導體膜。
樣本10包括形成在石英基板上的厚度為100nm的氧化物半導體膜、形成在氧化物半導體膜上的厚度為250nm的氧化絕緣膜及形成在氧化絕緣膜上的厚度為100nm的氮化絕緣膜。樣本10與樣本7至樣本9的不同之處在於氧化物半導體膜不接觸於氮化絕緣膜而接觸於氧化絕緣膜。
下面，說明各樣本的製造方法。
首先，說明樣本7的製造方法。
作為氧化物半導體膜，在石英基板上形成厚度為35nm的IGZO膜。作為IGZO膜的成膜條件藉由濺鍍法採用如下條件：金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100sccm/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。
接著，作為第一加熱處理在氮氛圍下以450℃進行1小時的加熱處理，然後在氮和氧的混合氣體氛圍(氮=80%，氧=20%)以450℃進行1小時的加熱處理。
接著，在氧化物半導體膜上作為氮化絕緣膜形成厚度為100nm的氮化矽膜。作為氮化矽膜的成膜條 件，藉由PE-CVD法採用如下條件：SiH4/N2/NH3=50/5000/100sccm；壓力=100Pa；成膜功率=1000W；基板溫度=350℃。
接著，作為第二加熱處理在氮氛圍下以250℃進行1小時的加熱處理。
藉由上述製程製造樣本7。
下面，說明樣本8的製造方法。
在樣本8中形成多層膜代替樣本7的氧化物半導體膜。作為多層膜，在如下條件下藉由濺鍍法在石英基板上形成厚度為10nm的第一氧化物膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。接著，在如下條件下藉由濺鍍法形成厚度為10nm的氧化物半導體膜：使用金屬氧化物靶材(In：Ga：Zn=1：1：1)；Ar/O2=100/100sccm(O2=50%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=170℃。接著，在如下條件下藉由濺鍍法形成厚度為10nm的第二氧化物膜：使用金屬氧化物靶材(In：Ga：Zn=1：3：2)；Ar/O2=180/20sccm(O2=10%)；壓力=0.6Pa；成膜功率=5000W；基板溫度=25℃。
其他製程與樣本7相同。藉由上述製程形成樣本8。
下面，說明樣本9的製造方法。
在樣本9中形成多層膜代替樣本7的氧化物 半導體膜。作為多層膜，在石英基板上使用與樣本8所示的第一氧化物膜相同的條件形成厚度為20nm的第一氧化物膜。接著，藉由濺鍍法使用與樣本8所示的氧化物半導體膜相同的條件形成厚度為15nm的氧化物半導體膜。接著，使用樣本8所示的第二氧化物膜相同的條件形成厚度為10nm的第二氧化物膜。
其他製程與樣本7相同。藉由上述製程形成樣本9。
下面，說明樣本10的製造方法。
樣本10使用與樣本7相同的條件在石英基板上形成厚度為100nm的氧化物半導體膜。
接著，使用與樣本7相同的條件進行第一加熱處理。
接著，在氧化物半導體膜上作為氧化絕緣膜形成厚度為50nm的第一氧氮化矽膜及厚度為200nm的第二氧氮化矽膜。這裡，在如下條件下藉由PE-CVD法形成厚度為50nm的第一氧氮化矽膜：SiH4/N2O=30/4000sccm；壓力=40Pa；成膜功率=150W；基板溫度=220℃，然後在如下條件下藉由PE-CVD法形成厚度為200nm的第二氧氮化矽膜：SiH4/N2O=160/4000sccm；壓力=200Pa；成膜功率=1500W；基板溫度=220℃。請注意，第二氧氮化矽膜是包含比化學計量組成的氧多的氧的膜。
接著，使用與樣本7相同的條件在氧化絕緣膜上形成厚度為100nm的氮化矽膜。
接著，使用與樣本7相同的條件進行第二加熱處理。
藉由上述製程形成樣本10。
下面，對樣本7至樣本10進行ESR測量。藉由ESR測量，可以在預定的溫度下，從產生微波的吸收的磁場的值(H0)用算式g=hv/βH0來算出參數g值。請注意，v是微波的頻率。h是普朗克常數，β是波耳磁元(Bohr magneton)，都是常數。
在此，以下述條件進行ESR測量。將測量溫度設定為室溫(25℃)，將8.92GHz的高頻功率(微波功率)設定為20mW，並且將磁場的方向設定為與所製造的樣本的膜表面平行的方向。
圖36A至圖36C顯示藉由對樣本7至樣本9所包括的氧化物半導體膜及多層膜進行ESR測量而得到的一次微分曲線。圖36A顯示樣本7的測量結果，圖36B顯示樣本8的測量結果，圖36C顯示樣本9的測量結果。
圖37顯示藉由對樣本10所包括的氧化物半導體膜進行ESR測量而得到的一次微分曲線。
在圖36A至圖36C中，當樣本7的g值為1.93時檢測出起因於氧化物半導體膜中的缺陷的具有對稱性的訊號。當各樣本8及樣本9的g值為1.95時檢測出起因於氧化物膜中的缺陷的具有對稱性的訊號。樣本7的g值為1.93時的自旋密度為2.5×1019spins/cm3，樣本8的g值為1.93及1.95時的自旋密度的總和為1.6×1019 spins/cm3，樣本9的g值為1.93及1.95時的自旋密度的總和為2.3×1019spins/cm3。即，可知氧化物半導體膜及多層膜包括缺陷。請注意，作為氧化物半導體膜及多層膜的缺陷的一個例子有氧缺陷。
在圖37中，樣本10與樣本7至樣本9相比，即便氧化物半導體膜的厚度厚，也沒有檢測出起因於缺陷的具有對稱性的訊號，換言之，為檢測下限以下(在此，檢測下限為3.7×1016spins/cm3)。由此可知，不能檢測出氧化物半導體膜所包括的缺陷量。
可知當氧化物半導體膜或多層膜接觸於氮化絕緣膜，這裡藉由PE-CVD法形成的氮化矽膜時，在氧化物半導體膜或多層膜中形成缺陷，典型地形成氧缺陷。另一方面，當在氧化物半導體膜中設置氧化絕緣膜，這裡氧氮化矽膜時，包含在氧氮化矽膜中的過剩氧，即包含比化學計量組成的氧多的氧擴散到氧化物半導體膜，由此不增加氧化物半導體膜中的缺陷。
如上所述，如樣本7至樣本9所示，接觸於氮化絕緣膜的氧化物半導體膜或多層膜的缺陷多，典型的是氧缺陷量多，且導電率高，所以可以用作電容元件的電極。另一方面，如樣本10所示，接觸於氧化絕緣膜的氧化物半導體膜或多層膜的氧缺陷量少，且導電率低，所以可以用作電晶體的通道形成區域。
102‧‧‧電晶體
103‧‧‧電晶體
105‧‧‧電容元件
302‧‧‧基板
304a‧‧‧導電膜
304b‧‧‧導電膜
304c‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧絕緣膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
308c‧‧‧導電膜
310a‧‧‧導電膜
310b‧‧‧導電膜
310c‧‧‧導電膜
310d‧‧‧導電膜
310e‧‧‧導電膜
312‧‧‧絕緣膜
314‧‧‧絕緣膜
316a‧‧‧導電膜
316b‧‧‧導電膜
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧有色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜

Claims (20)

  1. 一種半導體裝置，包括：電晶體，該電晶體包括：第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；以及與該氧化物半導體膜相鄰的閘極電極；電容元件，該電容元件包括：該第一絕緣膜上的第一透光導電膜；該第一透光導電膜上的氮化絕緣膜；以及該氮化絕緣膜上的第二透光導電膜；以及該氧化物半導體膜、該閘極電極以及該第一透光導電膜上的氧化絕緣膜，其中，該第二透光導電膜電連接到該氧化物半導體膜，並且，該氮化絕緣膜位於該氧化絕緣膜上並與該第一透光導電膜接觸。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包含In-Ga-Zn氧化物。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一透光導電膜包含In-Ga-Zn氧化物。
  4. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜和該第一透光導電膜分別與該第一絕緣膜的頂面接觸。
  5. 根據申請專利範圍第1項之半導體裝置， 其中該第二透光導電膜藉由該氧化絕緣膜的開口及該氮化絕緣膜的開口電連接到該氧化物半導體膜，並且其中該氧化絕緣膜的開口的寬度大於該氮化絕緣膜的開口的寬度。
  6. 一種半導體裝置，包括：電晶體，該電晶體包括：閘極電極；該閘極電極上的絕緣膜；該絕緣膜上的氧化物半導體膜；以及與該氧化物半導體膜接觸的一對電極；電容元件，該電容元件包括：該絕緣膜上的第一透光導電膜；該第一透光導電膜上的介電膜；以及該介電膜上的第二透光導電膜；該電晶體的一對電極上的氧化絕緣膜；以及該氧化絕緣膜上的氮化絕緣膜，其中，包括在該電容元件中的該介電膜是該氮化絕緣膜，其中該氧化絕緣膜具有於該一對電極的每一個及該第一透光導電膜之上的第一開口，其中該氮化絕緣膜具有該一對電極的一個上的第二開口，其中於該一對電極的一個上，該第二開口在該第一開口的內側， 並且其中，在該一對電極的一個上的該第二開口中，包括在該電容元件中的該第二透光導電膜與包括在該電晶體中的該一對電極的一個連接。
  7. 根據申請專利範圍第6項之半導體裝置，其中該氧化物半導體膜和該第一透光導電膜分別包括微晶區域，並且其中在該微晶區域中，在利用測量區域為10nm 以下的電子繞射的電子繞射圖案中觀察到配置為圓周狀的斑點，且在利用測量區域為300nm 以上的電子繞射的電子繞射圖案中觀察不到配置為圓周狀的斑點。
  8. 根據申請專利範圍第6項之半導體裝置，其中該氧化物半導體膜和該第一透光導電膜各包含銦或鋅。
  9. 根據申請專利範圍第6項之半導體裝置，還包括：絕緣表面上的第一導電膜；該絕緣膜上的第二導電膜；以及該氮化絕緣膜上的使該第一導電膜和該第二導電膜連接的第三透光導電膜，其中該閘極電極設置在該絕緣表面上，其中該氧化絕緣膜包括該第一導電膜上的第三開口，其中該氮化絕緣膜包括該第一導電膜上的第四開口，其中該第四開口在於該第三開口的內側，並且其中該第一導電膜在該第四開口中與該第三透光導電膜連接。
  10. 根據申請專利範圍第9項之半導體裝置， 其中藉由與該閘極電極相同的步驟形成該第一導電膜，其中藉由與該一對電極相同的步驟形成該第二導電膜，並且其中藉由與該第二透光導電膜相同的步驟形成該第三透光導電膜。
  11. 根據申請專利範圍第6項之半導體裝置，還包括形成在與形成有該閘極電極的表面相同的表面上的電容線，其中該第一透光導電膜與該電容線接觸。
  12. 根據申請專利範圍第6項之半導體裝置，還包括形成在與形成有該一對電極的表面相同的表面上的電容線，其中該第一透光導電膜與該電容線接觸。
  13. 一種半導體裝置，包括：電晶體，該電晶體包括：閘極電極；該閘極電極上的絕緣膜；該絕緣膜上的氧化物半導體膜；以及與該氧化物半導體膜接觸的一對電極；電容元件，該電容元件包括：該絕緣膜上的第一透光導電膜；該第一透光導電膜上的介電膜；以及該介電膜上的第二透光導電膜； 該電晶體的一對電極上的氧化絕緣膜；以及該氧化絕緣膜上的氮化絕緣膜，其中，包括在該電容元件中的該介電膜是該氮化絕緣膜，其中包括在該電容元件中的該第二透光導電膜與包括在該電晶體中的該一對電極的一個連接，並且其中，該氧化物半導體膜的氫濃度和該第一透光導電膜的氫濃度不同。
  14. 根據申請專利範圍第13項之半導體裝置，其中該第一透光導電膜的氫濃度高於該氧化物半導體膜的氫濃度。
  15. 根據申請專利範圍第13項之半導體裝置，其中該氧化物半導體膜和該第一透光導電膜分別包括微晶區域，並且其中在該微晶區域中，在利用測量區域為10nm 以下的電子繞射的電子繞射圖案中觀察到配置為圓周狀的斑點，且在利用測量區域為300nm 以上的電子繞射的電子繞射圖案中觀察不到配置為圓周狀的斑點。
  16. 根據申請專利範圍第13項之半導體裝置，其中該氧化物半導體膜和該第一透光導電膜各包含銦或鋅。
  17. 根據申請專利範圍第13項之半導體裝置，還包括：絕緣表面上的第一導電膜；該絕緣膜上的第二導電膜；以及 該氮化絕緣膜上的使該第一導電膜和該第二導電膜連接的第三透光導電膜，其中該閘極電極設置在該絕緣表面上，其中該氧化絕緣膜包括該第一導電膜上的第三開口，其中該氮化絕緣膜包括該第一導電膜上的第四開口，其中該第四開口在於該第三開口的內側，並且其中該第一導電膜在該第四開口中與該第三透光導電膜連接。
  18. 根據申請專利範圍第17項之半導體裝置，其中藉由與該閘極電極相同的步驟形成該第一導電膜，其中藉由與該一對電極相同的步驟形成該第二導電膜，並且其中藉由與該第二透光導電膜相同的步驟形成該第三透光導電膜。
  19. 根據申請專利範圍第13項之半導體裝置，還包括形成在與形成有該閘極電極的表面相同的表面上的電容線，其中該第一透光導電膜與該電容線接觸。
  20. 根據申請專利範圍第13項之半導體裝置，還包括形成在與形成有該一對電極的表面相同的表面上的電容線，其中該第一透光導電膜與該電容線接觸。
TW102147241A 2012-12-25 2013-12-19 半導體裝置 TWI607567B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012281874 2012-12-25

Publications (2)

Publication Number Publication Date
TW201431086A true TW201431086A (zh) 2014-08-01
TWI607567B TWI607567B (zh) 2017-12-01

Family

ID=50973633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147241A TWI607567B (zh) 2012-12-25 2013-12-19 半導體裝置

Country Status (7)

Country Link
US (1) US9911755B2 (zh)
JP (8) JP2014142617A (zh)
KR (7) KR102209871B1 (zh)
CN (1) CN104885230B (zh)
DE (1) DE112013006214B4 (zh)
TW (1) TWI607567B (zh)
WO (1) WO2014103900A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
TWI708981B (zh) 2013-08-28 2020-11-01 日商半導體能源研究所股份有限公司 顯示裝置
TWI507948B (zh) * 2013-08-28 2015-11-11 Au Optronics Corp 具有觸控功能之基板以及採用此基板之顯示器
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
WO2017037583A1 (ja) * 2015-09-01 2017-03-09 株式会社半導体エネルギー研究所 表示装置
FR3054734B1 (fr) * 2016-07-27 2018-09-07 Universite Paris Sud Diode laser a retroaction repartie
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
WO2018167593A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
CN108755616B (zh) * 2018-08-22 2024-02-20 江苏省水利勘测设计研究院有限公司 一种光纤传感器埋设保护装置
TWI685086B (zh) 2019-01-03 2020-02-11 華邦電子股份有限公司 著陸墊結構及其製造方法
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
JP7562434B2 (ja) * 2021-01-25 2024-10-07 株式会社ジャパンディスプレイ 半導体装置
CN113066802B (zh) * 2021-03-19 2023-04-18 合肥京东方显示技术有限公司 一种显示基板的制备方法、显示基板和显示装置
US12477825B2 (en) 2021-04-23 2025-11-18 E Ink Holdings Inc. Electronic device and wiring structure thereof
US12394655B2 (en) 2022-11-23 2025-08-19 Applied Materials, Inc. Subsurface alignment metrology system for packaging applications
WO2025134554A1 (ja) * 2023-12-20 2025-06-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Family Cites Families (256)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000105391A (ja) * 1998-07-30 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置、及び、これを用いた受像装置と情報処理装置
KR100697413B1 (ko) 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP2000150895A (ja) 1998-11-16 2000-05-30 Alps Electric Co Ltd 薄膜トランジスタ及び画像表示装置の駆動装置
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001051300A (ja) 1999-08-10 2001-02-23 Toshiba Corp 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001033292A1 (fr) 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP4801242B2 (ja) 2000-07-31 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100852806B1 (ko) 2002-08-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
KR100711001B1 (ko) 2003-12-29 2007-04-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100689316B1 (ko) 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4301259B2 (ja) 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4900332B2 (ja) 2005-09-13 2012-03-21 ソニー株式会社 液晶表示装置の製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
GB0617726D0 (en) * 2006-09-08 2006-10-18 Atalla Naji A Device (modifications) to improve efficiency of internal combustion engines
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4544242B2 (ja) * 2006-11-27 2010-09-15 ソニー株式会社 表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5452842B2 (ja) 2006-12-25 2014-03-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、および薄膜トランジスタの製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US20080213927A1 (en) 2007-03-02 2008-09-04 Texas Instruments Incorporated Method for manufacturing an improved resistive structure
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI351764B (en) 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101456946B1 (ko) 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102047396B (zh) 2008-08-04 2013-01-09 松下电器产业株式会社 柔性半导体装置及其制造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010032619A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101803720B1 (ko) 2008-10-03 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5587592B2 (ja) 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8362623B2 (en) 2008-12-24 2013-01-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP2010243594A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP2010243741A (ja) 2009-04-06 2010-10-28 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101414926B1 (ko) * 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5074625B2 (ja) 2009-07-24 2012-11-14 シャープ株式会社 薄膜トランジスタ基板の製造方法
WO2011013561A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013596A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI582951B (zh) * 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
EP2481089A4 (en) * 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102295450B1 (ko) * 2009-10-09 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102640272B (zh) 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
KR101523358B1 (ko) * 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2511896B1 (en) 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011089767A1 (ja) 2010-01-21 2011-07-28 シャープ株式会社 回路基板、表示装置及び回路基板の製造方法
KR20120112803A (ko) 2010-01-29 2012-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 이용한 전자 기기
CN102792450B (zh) 2010-03-24 2014-02-26 夏普株式会社 信号分配电路、信号分配装置和显示装置
US9537043B2 (en) 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011148537A1 (ja) 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
US9336739B2 (en) * 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012018970A (ja) 2010-07-06 2012-01-26 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
JP2012064201A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI432865B (zh) * 2010-12-01 2014-04-01 友達光電股份有限公司 畫素結構及其製作方法
CN103270601B (zh) 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
KR101758783B1 (ko) 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8912080B2 (en) * 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101881895B1 (ko) 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN104508549B (zh) 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102440904B1 (ko) 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치

Also Published As

Publication number Publication date
TWI607567B (zh) 2017-12-01
DE112013006214T5 (de) 2015-09-17
KR102680781B1 (ko) 2024-07-04
WO2014103900A1 (en) 2014-07-03
KR20220028186A (ko) 2022-03-08
JP2022115939A (ja) 2022-08-09
KR20230121931A (ko) 2023-08-21
CN104885230B (zh) 2018-02-23
KR20220145922A (ko) 2022-10-31
JP7608562B2 (ja) 2025-01-06
KR102459007B1 (ko) 2022-10-27
KR102370069B1 (ko) 2022-03-04
JP6612930B2 (ja) 2019-11-27
KR20240105514A (ko) 2024-07-05
JP2024026063A (ja) 2024-02-28
JP7377912B2 (ja) 2023-11-10
JP6859416B2 (ja) 2021-04-14
KR20150099858A (ko) 2015-09-01
US20140175432A1 (en) 2014-06-26
JP2021114608A (ja) 2021-08-05
JP2018170511A (ja) 2018-11-01
DE112013006214B4 (de) 2025-05-15
KR20210010672A (ko) 2021-01-27
JP2014142617A (ja) 2014-08-07
CN104885230A (zh) 2015-09-02
JP2020043348A (ja) 2020-03-19
JP2025186403A (ja) 2025-12-23
JP2025041722A (ja) 2025-03-26
KR102798241B1 (ko) 2025-04-22
KR102209871B1 (ko) 2021-02-01
KR20250054132A (ko) 2025-04-22
JP7746517B2 (ja) 2025-09-30
JP7068760B2 (ja) 2022-05-17
US9911755B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
TWI607567B (zh) 半導體裝置
KR102465068B1 (ko) 저항 소자, 표시 장치, 및 전자기기
TWI661542B (zh) 顯示裝置
TWI703713B (zh) 顯示裝置
TWI903281B (zh) 半導體裝置
TW201338174A (zh) 半導體裝置，包括半導體裝置之顯示裝置，包括半導體裝置之電子裝置，及半導體裝置之製造方法
TW201510628A (zh) 顯示裝置