[go: up one dir, main page]

TW201431030A - 具有阻抗控制引線接合及參考引線接合之微電子總成 - Google Patents

具有阻抗控制引線接合及參考引線接合之微電子總成 Download PDF

Info

Publication number
TW201431030A
TW201431030A TW103110628A TW103110628A TW201431030A TW 201431030 A TW201431030 A TW 201431030A TW 103110628 A TW103110628 A TW 103110628A TW 103110628 A TW103110628 A TW 103110628A TW 201431030 A TW201431030 A TW 201431030A
Authority
TW
Taiwan
Prior art keywords
signal
microelectronic
contacts
wire bonding
bond
Prior art date
Application number
TW103110628A
Other languages
English (en)
Inventor
畢葛薩 阿巴
布萊恩 瑪庫奇
Original Assignee
泰斯拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 泰斯拉公司 filed Critical 泰斯拉公司
Publication of TW201431030A publication Critical patent/TW201431030A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H10W42/265—
    • H10W44/20—
    • H10W44/206—
    • H10W72/07553—
    • H10W72/07554—
    • H10W72/531—
    • H10W72/536—
    • H10W72/5363—
    • H10W72/5366—
    • H10W72/537—
    • H10W72/5445—
    • H10W72/552—
    • H10W72/884—
    • H10W72/9445—
    • H10W90/00—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示一種微電子總成，其可包括與一互連元件(例如基板)連接在一起的一微電子裝置(例如半導體晶片)，該互連元件具有若干信號接觸件及若干參考接觸件。該等參考接觸件係可連接至一參考電位源(諸如接地)或除接地以外之一電壓源(諸如用於電源之一電壓源)。信號導體(例如信號引線接合)係可連接至暴露於該微電子裝置之一表面處之裝置接觸件。亦可提供參考導體(例如參考引線接合)，該等參考引線接合之至少一者係可與該互連元件之兩個參考接觸件連接。該參考引線接合可具有一延展部，該延展部係與連接至微電子裝置之一信號導體(例如信號引線接合)成一至少大體上均勻間隔而延伸於該信號導體之長度之至少一實質部分上。以此方式可達成該信號導體之一預期阻抗。

Description

具有阻抗控制引線接合及參考引線接合之微電子總成
本發明一般係關於具有阻抗控制引線接合及參考引線接合之微電子總成。
微電子晶片通常為具有相反朝向、大體上平坦之前表面及後表面的扁平本體，其中邊緣延伸於此等表面之間。晶片通常在前表面上具有若干接觸件(有時稱之為墊或接合墊)，該等接觸件係電連接至該晶片內之諸電路。晶片通常係藉由利用一合適材料封圍該等晶片而封裝以形成具有電連接至晶片接觸件之端子的微電子封裝。該封裝接著可連接至測試設備以決定經封裝裝置是否符合預期效能標準。經測試後，該封裝可藉由以一合適連接方法(諸如焊接)將該等封裝端子連接至一印刷電路板(PCB)上之匹配焊接區(land)而連接至一較大電路(例如一電子產品(諸如一電腦或一蜂巢式電話)中之一電路)。
微電子封裝可按晶圓級製造；即在晶片或晶粒仍呈晶圓形式時製造外殼、終端及構成該封裝之其他特徵。在已形成晶粒之後，晶圓經受許多額外處理步驟以在該晶圓上形成封裝結構，且接著切割該晶圓以分離個別經封裝晶粒。因為可使每一晶粒封裝之佔用面積相同或幾乎相同， 故晶圓級處理可為一有效製造方法以制定晶粒本身之大小，從而導致可極為有效地利用經封裝晶粒所附接之印刷電路板上的區域。
一種用於形成一微電子晶片與一個或多個其他電子元件間 之導電連接的普通技術係經由引線接合。習知上，一引線接合工具使用熱能及/或超音波能將一引線末端附接至一微電子晶片上之一墊，並且接著將引線連至其他電子總成上之一接觸件以形成迴路且使用熱力及/或超音波力形成至該接觸件的一第二接合。
發明者已認識到，引線接合技術之一問題係沿一引線之電磁 傳輸可延伸至該引線周圍之空間中，此誘發鄰近導體中之電流並導致線路之非期望輻射及失調。引線接合通常亦經受自感並且經受(例如來自鄰近電子總成之)外部雜訊。結果，此引起電阻抗問題。若微電子晶片上諸接觸件與其他電子總成間之間距變小，若晶片操作頻率越高及若使用多個原始墊變得越普遍，則此等問題可能變得越嚴重。
本文描述一微電子總成之多種結構及製造技術。根據一實施 例，一微電子總成包括引線接合至一個或多個微電子副總成之一微電子裝置。
相應地，(本發明)提供一種微電子總成，其包括與一微電子 副總成(例如，一互連元件，諸如一基板、載體等等)導電性連接之一微電子裝置(例如，一半導體晶片或連接有額外結構之半導體晶片)。該微電子總成可包括參考導體或參考導電元件，例如引線接合。該等參考導體之一者(例如引線接合)係可與微電子副總成上之兩個參考接觸件連接。該等參考接觸 件係可連接至一參考電位源(諸如接地)或除接地以外之一電壓源(諸如用於電源之一電壓源)。或者，該等參考接觸件係可連接至一電位源，該電位源相對於信號之所關注頻率呈現穩定，該等信號可在連接至微電子裝置之至少特定信號導體上輸入或輸出至該微電子裝置。參考引線接合可具有一延展部，該延展部係以相對於連接至微電子裝置之一信號導體(例如，信號引線接合)的一延展部成一至少大體上均勻間隔而延伸於該信號導體之長度之至少一本質部分上。該參考導體可與該信號導體適當隔開，以便達成該信號導體之一預期阻抗。
根據本文之一實施例，(本發明)提供一種微電子總成，其包括一微電子裝置，該微電子裝置具有暴露於其一表面處之一裝置接觸件。一互連元件可具有複數個信號接觸件及複數個參考接觸件，該等參考接觸件係可連接至一參考電位源以連接至一參考電位。信號導體可將特定裝置接觸件與信號接觸件連接。該等信號導體可具有按延展部延伸於微電子裝置之表面上的實質部分。複數個參考導體可連接至參考接觸件。該等參考導體可具有與信號導體之延展部隔開一至少大體上均勻間隔而按延展部延伸的實質部分。該等參考導體之至少一者係可連接至互連元件之兩個參考接觸件。根據此實施例，可達成信號導體之一預期阻抗。
根據本文之一實施例，參考導體可與信號導體之延展部之可估量部分至少大體上平行地延伸。在一特定實施例中，參考導體可設置於信號導體之上、信號導體之下，或可設置於信號導體之上及之下。
根據一特定實施例，該等信號導體之至少一些之延展部可延伸於一第一平面中。參考導體之一個或多個可具有延伸於一第二平面中之 可估量部分，該第二平面係至少大體上平行於該第一平面。
根據一特定實施例，參考導體之可估量部分可至少大體上平 行於信號導體之延展部而延伸。參考導體之此等部分可延伸於信號導體之延展部之長度的至少約50%上。
根據一特定實施例，信號導體可包括信號接合引線且參考導 體可包括參考接合引線。在一特定實施例中，信號導體可為信號接合引線且參考導體可為參考接合引線。在此情形下，該等參考接合引線之至少一者係可接合至互連元件之兩個參考接觸件。
根據一特定實施例，參考接合引線可包括第一參考接合引 線，該等第一參考接合引線係設置於比信號接合引線距離微電子裝置更高之一高度處。亦可提供第二參考接合引線，此等第二參考接合引線係設置於比信號接合引線距離微電子裝置更低之一高度處。該等參考接合引線亦可包括插入於該等信號接合引線之個別者之間的第三參考接合引線。
根據一特定實施例，參考接合引線具有第一末端及遠離該等 第一末端之第二末端。該等參考接合引線之至少一者可具有連接至一參考接觸件之一第一末端及連接至一裝置接觸件之一第二末端。
根據一特定實施例，微電子裝置之暴露裝置接觸件之表面可 為一前表面，且該微電子裝置可具有遠離該前表面之一後表面，且邊緣可延伸於該前表面與該後表面之間。該後表面係可安裝至互連元件，且在此情形中，信號接合引線及參考接合引線可延伸於該微電子裝置邊緣之外。
根據一特定實施例，參考接合引線可具有相對於微電子裝置 之表面以一角度傾斜之延展部。
根據一特定實施例，信號導體之該複數個延展部可包括接合 引線之至少部分。
根據一特定實施例，信號接合引線之一個或多個可以一階梯 方式延伸為複數個經連接階梯。該等參考接合引線之至少一者可與此信號接合引線之至少某些階梯成一至少大體上均勻間隔而按一階梯方式延伸。
140、142‧‧‧曲線
610‧‧‧微電子裝置
628、728‧‧‧微電子裝置之表面
661‧‧‧間隔
665‧‧‧信號引線
667‧‧‧延展部
765‧‧‧引線接合
770‧‧‧階梯形狀延展部
775、975、1075、1375‧‧‧參考引線接合
782‧‧‧第一凸出部
784‧‧‧第二凸出部
900、1000、1300‧‧‧微電子總成
910、1110、1310‧‧‧微電子裝置
912‧‧‧裝置接觸件
920‧‧‧端子
930、1130、1330‧‧‧微電子副總成
932‧‧‧向外導向面
935‧‧‧導電引線或跡線
950‧‧‧絕緣材料
965、1065、1365‧‧‧信號引線接合
980‧‧‧參考接觸件
990‧‧‧信號接觸件
1302‧‧‧微電子裝置之後表面
1304‧‧‧微電子裝置之前表面
1306‧‧‧邊緣
1350‧‧‧介電層
1380‧‧‧接觸件
圖1A係繪示根據本文之一實施例的一微電子總成之一截面圖；圖1B係沿圖1A所示截面之橫向上之一截面線截取且進一步繪示根據本文之一實施例之一微電子總成的一截面圖；圖1C係進一步繪示根據本文之一實施例之一微電子總成的一平面圖；圖1D係繪示一信號導體與接地間之分離距離H與特性阻抗的一關係之圖形；圖2A係繪示根據本文之一實施例之一微電子總成的一截面圖；圖2B係沿圖2A所示截面之橫向上之一截面線截取且進一步繪示根據本文之一實施例之一微電子總成的一截面圖；圖3係繪示根據本文之一實施例之一微電子總成的一截面圖；圖4係繪示根據本文之一實施例之一微電子總成的一截面圖； 圖5係繪示根據本文之一實施例之一微電子總成的一截面圖；圖6係繪示根據本文之一實施例之一微電子總成的一截面圖；及圖7係繪示根據本文之一實施例之一微電子總成的一截面圖。
圖1A係根據一實施例之一微電子總成900的一正視圖。圖1B係經由圖1A中所示截面之橫向方向之一線截取的微電子總成900之一對應截面圖，且圖1C係上文之微電子副總成930之一俯視平面圖。
在此實例中，微電子總成900包括一微電子裝置910，該微電子裝置910具有諸如經由引線接合至微電子副總成930的導電互連件，例如具有一互連功能之一元件(本文亦稱之為互連元件)。引線接合係可使用習知引線接合技術而形成。為解釋之目的，微電子裝置910可為一單一「裸露」(即未經封裝)晶粒，例如其上具有微電子電路之一半導體晶片。在替代實施例中，微電子裝置910可包括一經封裝半導體晶粒。
為便於參考，在本發明中參照一半導體晶片910之一「頂」(即接觸件承載)表面928來陳述方向。一般而言，稱為「向上」或「自…往上」之方向應指與晶片頂面928正交且遠離該晶片頂面928之方向。稱為「向下」之方向應指與晶片頂面928正交且與該向上方向相反之方向。術語「在一參考點以上」應指該參考點之上的一點，且術語「在一參考點以下」應指該參考點之下的一點。任何個別元件之「頂部」應指該元件之往向上方 向延伸至最遠之點或若干點，且術語任何元件之「底部」應指該元件之往向下方向延伸至最遠之點或若干點。
如圖1A所示，微電子副總成930具有一互連功能。舉例而 言，微電子副總成可為一封裝之一元件，其具有：複數個導電引線或跡線935；複數個信號接觸件990，該複數個信號接觸件990連接至該等引線或跡線，該複數個信號接觸件990通常配置於第一位置以用於與微電子裝置互連；複數個端子920，該複數個端子920通常配置於第二位置以(例如)用於互連至另一元件，(諸如用於外部互連至一印刷電路板)；及複數個參考接觸件980，該複數個參考接觸件980可(諸如經由端子920)與一電源或接地連接。在圖1A至圖1C所繪示之實例中，接觸件990可傳送信號，即，隨時間變化且通常傳達資訊之電壓或電流。舉例而言(但非限於)，隨時間變化且表示狀態、改變、一量測、一時脈或時序輸入或者一控制或回饋輸入的電壓或電流係信號之實例。另一方面，參考接觸件990可提供至接地或一電源供應電壓之連接。至接地或一電源供應電壓之一連接通常在一電路中提供對一電壓的一參考，該電壓在該電路操作受關注頻率下隨時間係至少相當穩定的。
如本發明中所使用，一導電結構係「暴露於」一介電結構之 表面的陳述指示該導電結構係可用於與自該介電結構之外往垂直於該介電結構表面之一方向朝向該介電結構表面移動之一理論點接觸。因此，暴露於一介電結構之一表面處的一端子或其他導電結構可自此表面突出；可與此表面齊平；或可相對於此表面呈凹進及經由該介電結構中之一孔或凹入部而暴露。
在一特定實施例中，微電子副總成可包括一「基板」，例如 承載複數個跡線及接合墊之一介電元件。不具任何限制地，一基板之一特定實例可為典型地由聚合物(例如尤其是聚醯亞胺)製成之薄片狀可撓性介電元件，在該介電元件上圖案化有若干金屬跡線及若干接合墊，該等接合墊係暴露於該介電元件之至少一面處。
在形成微電子裝置與微電子副總成間之導電互連之前，墊 980、990係暴露於一微電子副總成930之向外導向面932處。如圖1A至圖1C所特定顯示，一傳輸線係可由一信號引線接合965形成，該信號引線接合965係與在該信號引線接合之長度之至少一實質部分上的一參考引線接合975平行或大體上平行地延展而並置。該信號引線接合將微電子裝置910之一表面(通常為一前表面)處的一裝置接觸件912與暴露於微電子副總成930之一表面處的一元件接觸件975導電性連接。在一實施例中，信號引線接合及參考引線接合之延展部可在該信號引線接合之大於50%的長度上為平行或大體上平行。
參考引線接合在兩端皆連接至微電子副總成930上之接地 接觸件980或在兩端皆連接至微電子副總成930上之電力接觸件。如所示，參考引線接合975係在該信號引線接合上方並藉由一介電材料(例如一囊封劑)與之絕緣，該介電材料係可藉由在引線接合965、975上施配一團介電材料並且隨後固化該材料而形成。引線接合係可形成為相對精確地放置且在預期容限內，使得可達成平行、緊密隔開之延展部。舉例而言，可使用自Kulicke及Soffa可購得之引線接合設備來達成精確引線接合。
為了達成按此形成之傳輸線之一經選擇特性阻抗，可選擇參 數，諸如引線接合965、975中所使用之金屬的導電特性以及其中引線之形狀及厚度、該等引線接合間之絕緣材料950之厚度及該絕緣材料950之介電常數。在一特定實施例中，參考引線接合之延展部係設置為與信號引線接合之延展部隔開一距離。在一實施例中，此距離可經選擇為約50百萬分之一米(微米)。在另一實施例中，此距離可經選擇為更大值，諸如75微米、100微米或更大。
圖1D圖示一信號導體(例如圓柱形橫截面之一引線)與一參考導體(例如「接地平面」)之間的特性阻抗Z0(以歐姆為單位)對分離距離(以英吋為單位)。假定該參考導體為較該信號導體之直徑更大的一平面結構。圖1D圖示兩個不同直徑之引線的特性阻抗。圖1D中之諸曲線圖係可自操縱具有當前幾何形狀之一配置中之特性阻抗的一方程式導出。在此方程式中，特性阻抗Z0係由下式給出：
其中H係引線與導電平面間之分離距離，d係該引線之直徑且ε R係將該引線自該導電平面分離之介電材料之磁導率。在圖1D中，下部的曲線140圖示當引線具有1密耳(即0.001英吋)厚度時之特性阻抗。上部的曲線142圖示當引線具有0.7密耳(即0.0007英吋)厚度時之特性阻抗。如圖1D中所見，當引線與導電平面間之一分離距離H係小於或等於約0.002英吋(2密耳)時提供低於70歐姆之特性阻抗。
圖2A及圖2B係根據另一實施例之一微電子總成1000之一 正視圖及一對應截面圖。此處，如圖所特定顯示，信號引線接合1065可在參考引線接合，例如一接地引線接合1075上方。
如圖3所提供之正視圖中所特定顯示，一傳輸線之信號引線 接合1065及參考引線接合1075之每一者可延伸於微電子裝置1110之一接觸件與微電子副總成1130之一接觸件之間。
如圖4之截面圖所繪示，可使用任何方式放置信號引線接合 以形成傳輸線。舉例而言，一參考引線接合可設置於若干信號引線接合之上或之下或之間，或橫向鄰接於該等信號引線接合。而且，多個參考引線接合可用作一特定信號引線接合之參考導體。
圖5係繪示一微電子總成1300之一正視圖。此處，一傳輸 線之參考導體係由一參考引線接合1375提供，該參考引線接合1375具有導電性連接至微電子副總成上之各對接地接觸件或各對電力接觸件的末端。 該參考引線接合1375可用作一個或複數個信號引線接合1365之一參考導體。如圖5所繪示，存在緊鄰參考引線接合1375延伸之兩個此信號引線接合。
在一特定實施例中，類似於圖5中之所示的複數個微電子總 成可一個一個地堆疊起來並且導電性及機械性連接在一起以形成一可操作單元。形成此單元的一程序可起始於形成一微電子總成，該微電子總成包括用若干信號導電元件及若干參考導電元件連接至其的一微電子裝置。為了形成此總成，可形成信號導電元件(例如引線接合)1365，該等信號導電元件1365連接微電子裝置1310與該微電子裝置之後表面1302下的一對應微電子副總成1330，例如一基板、載體或帶。可形成參考導電元件(例如引線 接合)1375，該等參考導電元件1375連接互連元件1330上之各自接觸件1380。然後，介電層(例如囊封劑層)1350係可以一方式形成，致使囊封該微電子裝置之前表面1304上的信號導電元件及參考導電元件之此等部分，從而使微電子副總成上之參考接觸件及信號接觸件的至少一些暴露於該微電子裝置1310之邊緣1306之外。按此方式製造之複數個此類微電子總成可一個一個地堆疊起來，且接著可形成若干導體，該等導體將每一微電子總成上之參考接觸件及信號接觸件的至少一些連接在一起。
圖6繪示上文實施例(圖1A至圖1C)之一變動，其中信號引 線665係沿微電子裝置610之表面628延展而延伸，其中延展部667係不平行於該表面628之平面。代之，引線接合之延展部667相對於該表面628成一角度傾斜。在此情形下，一參考接合引線675可以一間隔661平行於延展部667延伸，該間隔661沿著該信號引線接合之長度之50%或以上係均勻或至少大體上均勻的。以此方式，可達成具有一有利特性阻抗的一傳輸線結構。製造方法可與上文關於圖1A至圖1B之所述的相同，惟引線接合設備係經組態(例如不同地程式化)以產生具有如圖6所見形狀之引線接合除外。
圖7繪示又一變動，其中引線接合765並不呈均勻線性延 展而延伸。代之，該等引線接合具有一階梯形狀，該階梯形狀包括：第一凸出部782，該等第一凸出部782可相對較短且主要以相對於表面728之一垂直方向延伸；及第二凸出部784，該等第二凸出部784可為比第一凸出部782稍微更長且可以橫跨微電子裝置710之表面728之方向延伸。參考引線接合775亦可經配置以具有一階梯形狀延展部770，以便遵循信號引線接合之輪廓。結果，參考引線接合775可以一間隔平行於引線接合之凸出部784 延伸，該間隔沿著該等引線接合之長度之50%或以上係均勻或至少大體上均勻的。再次，可使用與上文關於圖1A至圖1B之所述相同之製造(方法)以形成圖7中所示之總成，惟引線接合設備係經組態(例如不同地程式化)以產生具有如圖7所見形狀之引線接合除外。
前述實施例業已參照個別微電子裝置(例如半導體晶片)之互連而描述。然而，可預期本文所述之方法係可使用於同時應用至在邊緣處連接在一起之複數個晶片(諸如於邊緣處連接在一起之具一單元、面板、晶圓或一晶圓之一部分形式之複數個晶片)的一晶圓級製程中。
雖然上文之描述參考特定應用之繪示性實施例，但應瞭解，所主張之本發明並非限制於此。熟習此項技術及瞭解本文所提供之教示者將認識到在隨附申請專利範圍內的額外修改案、應用及實施例。
900‧‧‧微電子總成
910‧‧‧微電子裝置
912‧‧‧裝置接觸件
920‧‧‧端子
930‧‧‧微電子副總成
932‧‧‧向外導向面
935‧‧‧導電引線或跡線
950‧‧‧絕緣材料
965‧‧‧信號引線接合
975‧‧‧參考引線接合
980‧‧‧參考接觸件
990‧‧‧信號接觸件

Claims (1)

  1. 一種微電子總成，其包括：一微電子裝置，其具有暴露於該微電子裝置之一表面處的若干裝置接觸件；一互連元件，其具有複數個信號接觸件及複數個參考接觸件，該等參考接觸件係可連接至一參考電位源；若干信號導體，其等將該等裝置接觸件與該等信號接觸件連接，該等信號導體具有在該微電子裝置之該表面之上延展而延伸的實質部分；及若干參考導體，其等係連接至該等參考接觸件且具有與該等信號導體之該等延展部隔開一至少大體上均勻間隔延展而延伸的實質部分，該等參考導體之至少一者係連接至該互連元件之兩個參考接觸件，使得達成該等信號導體之一預期阻抗。
TW103110628A 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成 TW201431030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21006309P 2009-03-13 2009-03-13
KR1020090089471A KR100935854B1 (ko) 2009-09-22 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리

Publications (1)

Publication Number Publication Date
TW201431030A true TW201431030A (zh) 2014-08-01

Family

ID=41809552

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099107375A TWI441297B (zh) 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成
TW103110628A TW201431030A (zh) 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099107375A TWI441297B (zh) 2009-03-13 2010-03-12 具有阻抗控制引線接合及參考引線接合之微電子總成

Country Status (7)

Country Link
US (3) US8253259B2 (zh)
EP (1) EP2406822A2 (zh)
JP (2) JP2012520572A (zh)
KR (1) KR100935854B1 (zh)
CN (1) CN102428557B (zh)
TW (2) TWI441297B (zh)
WO (1) WO2010105152A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578476B (zh) * 2015-04-16 2017-04-11 聯發科技股份有限公司 半導體封裝

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9123713B2 (en) 2010-11-24 2015-09-01 Tessera, Inc. Lead structures with vertical offsets
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10256193B1 (en) 2017-11-29 2019-04-09 Nxp Usa, Inc. Methods and devices with enhanced grounding and shielding for wire bond structures
US11342276B2 (en) * 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块
US11515270B2 (en) * 2020-10-09 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US12087716B2 (en) 2021-12-21 2024-09-10 Micron Technology, Inc. Techniques for positioning bond pads of microelectronic devices and related microelectronic devices, methods, and systems

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5065282A (en) 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US5028983A (en) 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH06268100A (ja) 1993-03-12 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の封止構造および封止方法
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
JPH0758138A (ja) * 1993-08-16 1995-03-03 Nec Corp ワイヤボンディング構造およびそのボンディング方法
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5343074A (en) 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JP2938344B2 (ja) 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
KR0156334B1 (ko) 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100270817B1 (ko) 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3946874B2 (ja) * 1998-07-06 2007-07-18 株式会社ルネサステクノロジ 半導体装置
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3483132B2 (ja) 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
US6822635B2 (en) 2000-01-19 2004-11-23 Immersion Corporation Haptic interface for laptop computers and other portable devices
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
JP2001339016A (ja) 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6476506B1 (en) 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
TW510034B (en) 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6770822B2 (en) 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
JP2004079886A (ja) 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
JP2004112143A (ja) 2002-09-17 2004-04-08 Sumitomo Metal Electronics Devices Inc 高周波信号用導体の接続構造、および半導体集積回路パッケージ
JP2006510202A (ja) 2002-12-10 2006-03-23 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高密度パッケージ相互接続パワー及びグラウンドストラップならびにその方法
US20060125079A1 (en) 2002-12-10 2006-06-15 Chris Wyland High density package interconnect wire bond strip line and method therefor
TWI226689B (en) 2003-02-25 2005-01-11 Via Tech Inc Chip package and process for forming the same
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP4106039B2 (ja) 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
JP2005026263A (ja) 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
DE10339770B4 (de) 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7466021B2 (en) 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7303113B2 (en) 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
JP4570868B2 (ja) 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US7205651B2 (en) 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7151309B2 (en) 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
TWI393228B (zh) * 2004-12-14 2013-04-11 飛思卡爾半導體公司 覆晶及焊線封裝半導體
TWM269568U (en) 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US7566952B2 (en) 2005-01-05 2009-07-28 International Business Machines Corporation On-chip circuit pad structure
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
JP4428248B2 (ja) 2005-02-04 2010-03-10 エルピーダメモリ株式会社 半導体装置の製造方法
US20060175712A1 (en) 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
KR100702970B1 (ko) 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US7456505B2 (en) 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
SG130061A1 (en) 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8026129B2 (en) 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
US8203219B2 (en) * 2006-03-23 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrically enhanced wirebond package
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7777353B2 (en) 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
DE102006042775B3 (de) * 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7537962B2 (en) 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
JP2008311379A (ja) * 2007-06-14 2008-12-25 Canon Inc 半導体装置
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US8294249B2 (en) 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
KR101257737B1 (ko) 2008-08-22 2013-04-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메타 물질을 사용하는 임피던스 제어 전기 상호접속
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8916958B2 (en) 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578476B (zh) * 2015-04-16 2017-04-11 聯發科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
US20100232128A1 (en) 2010-09-16
US20130140716A1 (en) 2013-06-06
KR100935854B1 (ko) 2010-01-08
US20140117567A1 (en) 2014-05-01
EP2406822A2 (en) 2012-01-18
CN102428557B (zh) 2015-01-07
CN102428557A (zh) 2012-04-25
US8253259B2 (en) 2012-08-28
US8624407B2 (en) 2014-01-07
JP2015135971A (ja) 2015-07-27
JP2012520572A (ja) 2012-09-06
WO2010105152A3 (en) 2011-10-27
TW201114001A (en) 2011-04-16
TWI441297B (zh) 2014-06-11
WO2010105152A2 (en) 2010-09-16
US9030031B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
TWI441297B (zh) 具有阻抗控制引線接合及參考引線接合之微電子總成
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US7932596B2 (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
EP2244291A1 (en) Multilevel interconnection system
JPH1056129A (ja) 積層型ボトムリード半導体パッケージ
US8853708B2 (en) Stacked multi-die packages with impedance control
CN110402492B (zh) 柔性导电粘合
US8222725B2 (en) Metal can impedance control structure
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
CN100508111C (zh) 封装装置及其形成方法
TW529137B (en) Semiconductor device
KR101003393B1 (ko) 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리
JP2003174113A (ja) 半導体装置およびその製造方法ならびに電子回路装置
US20080211085A1 (en) Semiconductor package having insulating substrate
JP2002208672A (ja) 半導体装置