TW201438186A - 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案 - Google Patents
用於直接層疊式整合裝置的雙基板功率分配和熱解決方案 Download PDFInfo
- Publication number
- TW201438186A TW201438186A TW103104451A TW103104451A TW201438186A TW 201438186 A TW201438186 A TW 201438186A TW 103104451 A TW103104451 A TW 103104451A TW 103104451 A TW103104451 A TW 103104451A TW 201438186 A TW201438186 A TW 201438186A
- Authority
- TW
- Taiwan
- Prior art keywords
- die
- substrate
- signal
- implementations
- coupled
- Prior art date
Links
Classifications
-
- H10W20/427—
-
- H10W40/00—
-
- H10W40/10—
-
- H10W70/09—
-
- H10W70/611—
-
- H10W70/614—
-
- H10W70/635—
-
- H10W70/685—
-
- H10W74/117—
-
- H10W90/00—
-
- H10W90/701—
-
- H10W95/00—
-
- H10W20/20—
-
- H10W70/099—
-
- H10W70/656—
-
- H10W72/01—
-
- H10W72/072—
-
- H10W72/07254—
-
- H10W72/247—
-
- H10W72/823—
-
- H10W72/874—
-
- H10W90/288—
-
- H10W90/291—
-
- H10W90/297—
-
- H10W90/722—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一些實現提供了一種整合裝置,該整合裝置包括第一基板、耦合至第一基板的第一晶粒、耦合至第一晶粒的第二晶粒以及耦合至第二晶粒的第二基板。第二基板被配置成為至第二晶粒的信號提供電路徑。該整合裝置進一步包括圍繞第一晶粒和第二晶粒的模封,以及耦合至第二基板的若干穿模通孔(TMV)。TMV被配置成經由第二基板為至第二晶粒的信號提供電路徑。在一些實現中,第二基板包括被配置成為至第二晶粒的信號提供電路徑的信號分配結構。在一些實現中,第一基板和第二基板是向第二晶粒提供信號的信號分配網路的一部分。
Description
本專利申請案主張於2013年2月13日提出申請的題為「Power Distribution and Thermal Solution for Direct Stacked Integrated Circuits(用於直接層疊式積體電路的功率分配和熱解決方案)」的美國臨時申請案第61/764,289的優先權,該美國臨時申請案藉由引用明確結合於此。
各個特徵係關於用於直接層疊式整合裝置的雙基板功率分配和熱解決方案。
當今包括層疊式晶粒(例如,頂部晶粒和底部晶粒)的晶粒封裝通常經由穿過底部晶粒的電路徑來提供到頂部晶粒的電源連接。圖1圖示了具有此種設計的晶粒封裝的實例。如圖1中所示,晶粒封裝100包括封裝基板102、第一晶粒104、第二晶粒106、模封108、散熱器110。如圖1中所示,第一晶粒104耦合至封裝基板102並定位於封裝基板102之上(例如
,在封裝基板102頂部)。第一晶粒104包括活躍區域112和背側區域114。活躍區域112包括基板。背側區域114包括金屬層和介電層。如圖1中進一步所示,第二晶粒106被定位於第一晶粒104之上(例如,在第一晶粒104頂部)。第二晶粒106包括活躍區域116和背側區域118。該晶粒的活躍區域116包括基板。背側區域118包括金屬層和介電層。
第一晶粒104和第二晶粒106被模封材料108圍繞。在一些實現中,模封材料108封裝第一晶粒104和第二晶粒106並為第一晶粒104和第二晶粒106提供保護層。如圖1中進一步所示,第二晶粒106產生熱,該熱經由散熱器110耗散。
圖1亦圖示了第二晶粒106的功率經由通孔120-122來提供。通孔120-122是功率/接地通孔120-122。如圖1中所示,通孔120-122穿過封裝基板102和第一晶粒104以耦合至第二晶粒106。此種功率分配設計的問題在於:由於至第二晶粒106的功率穿過第一晶粒104此事實,因此在去往第二晶粒106的功率信號的電路徑中存在高電阻/阻抗。另外,通孔120-122可能在第一晶粒104內建立障礙,此可能對第一晶粒104的設計是不利的。
因此,需要比當前的晶粒封裝設計具有更好的阻抗特性的改進功率分配網路。
各個特徵係關於用於直接層疊式整合裝置的雙基板功率分配和熱解決方案。
第一實例提供了一種整合裝置,該整合裝置包括第
一基板、耦合至第一基板的第一晶粒、耦合至第一晶粒的第二晶粒以及耦合至第二晶粒的第二基板。第二基板被配置成為至第二晶粒的功率信號提供電路徑。
根據態樣,該整合裝置進一步包括圍繞第一晶粒和第二晶粒的模封,以及耦合至第二基板的若干穿模通孔(TMV)。TMV被配置成經由第二基板為至第二晶粒的功率信號提供電路徑。在一些實現中,第二基板包括被配置成為至第二晶粒的功率信號提供電路徑的功率分配結構。
根據一個態樣,第二基板是被配置成耗散來自第二晶粒的熱的散熱器。
根據態樣,該整合裝置進一步包括被配置成經由第二基板為至第二晶粒的功率信號提供電路徑的焊線。
根據一個態樣,第一基板和第二基板是向第二晶粒提供功率的功率分配網路的一部分。該功率分配網路被配置成在向第二晶粒提供功率時避免穿過第一晶粒。
根據態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構,第一通孔包括第一寬度,第二通孔包括第二寬度,第一寬度大於第二寬度。在一些實現中,第一通孔耦合至第二基板,第二通孔耦合至第一通孔。
根據態樣,第二基板是圖案化的散熱器。
根據一個態樣,該整合裝置被納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第二實例提供了一種包括封裝基板、耦合至封裝基板的第一晶粒以及耦合至第一晶粒的第二晶粒的裝置。該晶粒封裝亦包括耦合至第二晶粒的散熱器,該散熱器配置成(i)耗散來自第二晶粒的熱,以及(ii)為至第二晶粒的功率信號提供電路徑。
根據一個態樣,該裝置包括圍繞第一晶粒和第二晶粒的模封。該裝置亦包括耦合至散熱器的若干穿模通孔(TMV)。TMV被配置成經由散熱器為至第二晶粒的功率信號提供電路徑。在一些實現中,TMV穿過模封。在一些實現中,散熱器在圍繞第一晶粒和第二晶粒的模封之上。
根據態樣,該裝置包括被配置成經由散熱器為至第二晶粒的功率信號提供電路徑的焊線。在一些實現中,散熱器是圖案化的散熱器。
根據一個態樣,該散熱器是向第二晶粒提供功率的功率分配網路的一部分。在一些實現中,該功率分配網路被配置成在向第二晶粒提供功率時避免穿過第一晶粒。
根據態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構。第一通孔包括第一寬度。第二通孔包括第二寬度。第一寬度大於第二寬度。在一些實現中,第一通孔耦合至散熱器且第二通孔耦合至第一通孔。
根據一個態樣,散熱器是圖案化的散熱器。
根據態樣,該裝置被納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電
腦中的至少一者中。
第三實例提供了一種裝置,該裝置包括封裝基板、耦合至封裝基板的第一晶粒、耦合至第一晶粒的第二晶粒以及用於第二晶粒的熱耗散和功率分配的熱耗散手段。
根據態樣,該裝置進一步包括圍繞第一晶粒和第二晶粒的模封。在一些實現中,該熱耗散手段包括散熱器,該散熱器被配置成(i)耗散來自第二晶粒的熱,以及(ii)為至第二晶粒的功率信號提供電路徑。在一些實現中,該熱耗散裝置進一步包括耦合至散熱器的若干穿模通孔(TMV)。此若干個TMV被配置成經由散熱器為至第二晶粒的功率信號提供電路徑。
根據一個態樣,熱耗散手段在圍繞第一晶粒和第二晶粒的模封之上。
根據態樣,該裝置進一步包括被配置成經由熱耗散手段為至第二晶粒的功率信號提供電路徑的焊線。
根據一個態樣,熱耗散手段是向第二晶粒提供功率的功率分配網路的一部分,該功率分配網路被配置成在向第二晶粒提供功率時避免穿過第一晶粒。
根據態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構。第一通孔包括第一寬度。第二通孔包括第二寬度。第一寬度大於第二寬度。在一些實現中,第一通孔被耦合至熱耗散手段。第二通孔被耦合至第一通孔。
根據一個態樣,熱耗散手段包括圖案化的散熱器。
根據態樣,該裝置被納入到音樂播放機、視訊播放
機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第四實例提供了一種用於提供封裝的方法。該方法提供封裝基板。該方法提供耦合至封裝基板的第一晶粒。該方法提供耦合至第一晶粒的第二晶粒。該方法提供耦合至第二晶粒的散熱器。該散熱器被配置成(i)耗散來自第二晶粒的熱,以及(ii)為至第二晶粒的功率信號提供電路徑。
根據態樣,該方法進一步包括提供圍繞第一晶粒和第二晶粒的模封。該方法亦包括提供耦合至散熱器的若干穿模通孔(TMV)。此若干個TMV被配置成經由散熱器為至第二晶粒的功率信號提供電路徑。在一些實現中,此若干個TMV穿過模封。在一些實現中,散熱器在圍繞第一晶粒和第二晶粒的模封之上。
根據一個態樣,該方法進一步包括提供被配置成經由散熱器為至第二晶粒的功率信號提供電路徑的焊線。
根據態樣,該散熱器是向第二晶粒提供功率的功率分配網路的一部分。該功率分配網路被配置成在向第二晶粒提供功率時避免穿過第一晶粒。
根據一個態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構。第一通孔包括第一寬度。第二通孔包括第二寬度。第一寬度大於第二寬度。在一些實現中,第一通孔耦合至散熱器且第二通孔耦合至第一通孔。
根據態樣,散熱器是圖案化的散熱器。
根據一個態樣,該方法進一步包括將該封裝納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第五實例提供了一種整合裝置,該整合裝置包括第一基板、耦合至第一基板的第一晶粒、耦合至第一晶粒的第二晶粒以及耦合至第二晶粒的第二基板,第二基板被配置成為至第二晶粒的信號提供電路徑。
根據態樣,該整合裝置進一步包括圍繞第一晶粒和第二晶粒的模封,以及耦合至第二基板的若干穿模通孔(TMV)。TMV被配置成經由第二基板為至第二晶粒的信號提供電路徑。在一些實現中,第二基板包括被配置成為至第二晶粒的信號提供電路徑的信號分配結構。
根據一個態樣,第二基板是被配置成耗散來自第二晶粒的熱的散熱器。
根據態樣,該整合裝置進一步包括被配置成經由第二基板為至第二晶粒的信號提供電路徑的焊線。
根據一個態樣,第一基板和第二基板是向第二晶粒提供信號的信號分配網路的一部分。該信號分配網路被配置成在向第二晶粒提供信號時避免穿過第一晶粒。
根據態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構。第一通孔包括第一寬度。第二通孔包括第二寬度。第一寬度大於第二寬度。
根據一個態樣,第二基板是向第二晶粒提供功率的
功率分配網路的一部分。
根據態樣,第二基板是圖案化的散熱器。
根據一個態樣,該整合裝置被納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第六實例提供了一種裝置,該裝置包括第一基板、耦合至第一基板的第一晶粒、耦合至第一晶粒的第二晶粒以及耦合至第二晶粒的信號分配手段,該信號分配手段被配置成為至第二晶粒的信號提供電路徑。
根據態樣,該裝置亦包括圍繞第一晶粒和第二晶粒的模封、耦合至信號分配手段的若干穿模通孔(TMV)。TMV被配置成經由信號分配手段為至第二晶粒的信號提供電路徑。
根據一個態樣,信號分配手段包括被配置成為至第二晶粒的信號提供電路徑的信號分配結構。
根據態樣,信號分配手段是被配置成耗散來自第二晶粒的熱的散熱器。
根據一個態樣,該裝置進一步包括被配置成經由信號分配手段為至第二晶粒的信號提供電路徑的焊線。
根據態樣,第一基板和信號分配手段是向第二晶粒提供信號的信號分配網路的一部分。該信號分配網路被配置成在向第二晶粒提供信號時避免穿過第一晶粒。
根據一個態樣,第二晶粒包括包含第一通孔和第二
通孔的通孔結構,第一通孔包括第一寬度,第二通孔包括第二寬度,第一寬度大於第二寬度。
根據態樣,第一通孔被耦合至信號分配手段,第二通孔被耦合至第一通孔。
根據態樣,信號分配手段是向第二晶粒提供功率的功率分配網路的一部分。
根據一個態樣,信號分配手段包括圖案化的散熱器。
根據態樣,該裝置被納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第七實例提供了一種用於提供整合裝置的方法。該方法提供第一基板。該方法提供耦合至第一基板的第一晶粒。該方法亦提供耦合至第一晶粒的第二晶粒。該方法提供耦合至第二晶粒的第二基板。第二基板被配置成為至第二晶粒的信號提供電路徑。
根據態樣,該方法亦提供圍繞第一晶粒和第二晶粒的模封。該方法進一步提供耦合至第二基板的若干穿模通孔(TMV)。TMV被配置成經由第二基板為至第二晶粒的信號提供電路徑。
根據一個態樣,第二基板包括被配置成為至第二晶粒的信號提供電路徑的信號分配結構。
根據態樣,第二基板是被配置成耗散來自第二晶粒
的熱的散熱器。
根據一態樣,該方法進一步提供被配置成經由第二基板為至第二晶粒的信號提供電路徑的焊線。
根據一態樣,第一基板和第二基板是向第二晶粒提供信號的信號分配網路的一部分。該信號分配網路被配置成在向第二晶粒提供信號時避免穿過第一晶粒。
根據一個態樣,第二晶粒包括包含第一通孔和第二通孔的通孔結構。第一通孔包括第一寬度。第二通孔包括第二寬度。第一寬度大於第二寬度。
根據態樣,第二基板是向第二晶粒提供功率的功率分配網路的一部分。
根據態樣,第一通孔被耦合至第二基板。第二通孔被耦合至第一通孔。
根據一個態樣,第二基板是圖案化的散熱器。
根據態樣,該整合裝置被納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
100‧‧‧晶粒封裝
102‧‧‧封裝基板
104‧‧‧第一晶粒
106‧‧‧第二晶粒
108‧‧‧模封
110‧‧‧散熱器
112‧‧‧活躍區域
114‧‧‧背側區域
116‧‧‧活躍區域
118‧‧‧背側區域
120‧‧‧功率/接地通孔
122‧‧‧功率/接地通孔
200‧‧‧整合裝置
202‧‧‧封裝基板
204‧‧‧第一晶粒
206‧‧‧第二晶粒
208‧‧‧模封
210‧‧‧第一散熱器
212‧‧‧第二散熱器
214‧‧‧第一焊線
216‧‧‧第二焊線
218‧‧‧活躍區域
220‧‧‧背側區域
222‧‧‧活躍區域
224‧‧‧背側區域
226‧‧‧第一組通孔
228‧‧‧第一組通孔
230‧‧‧第二組通孔
232‧‧‧第二組通孔
300‧‧‧整合裝置
302‧‧‧封裝基板
304‧‧‧第一晶粒
306‧‧‧第二晶粒
308‧‧‧模封
310‧‧‧第一散熱器
312‧‧‧第二散熱器
314‧‧‧第一穿模通孔(TMV)
316‧‧‧第二穿模通孔(TMV)
318‧‧‧活躍區域
320‧‧‧背側區域
322‧‧‧活躍區域
324‧‧‧背側區域
326‧‧‧通孔
328‧‧‧通孔
330‧‧‧通孔
332‧‧‧通孔
334‧‧‧互連
336‧‧‧互連
340‧‧‧腔
342‧‧‧腔
400‧‧‧整合裝置
402‧‧‧封裝基板
406‧‧‧第二晶粒
409‧‧‧散熱器
410‧‧‧絕緣層
411‧‧‧第一連接層
412‧‧‧第二互連層
414‧‧‧第一TMV
416‧‧‧第二TMV
422‧‧‧活躍區域
426‧‧‧通孔
428‧‧‧通孔
430‧‧‧通孔
432‧‧‧通孔
434‧‧‧功率信號互連
436‧‧‧功率信號互連
505‧‧‧步骤
510‧‧‧步骤
515‧‧‧步骤
520‧‧‧步骤
525‧‧‧步骤
530‧‧‧步骤
705‧‧‧步骤
710‧‧‧步骤
715‧‧‧步骤
720‧‧‧步骤
725‧‧‧步骤
730‧‧‧步骤
900‧‧‧晶粒封裝
902‧‧‧第一基板
904‧‧‧第二基板
906‧‧‧第一晶粒
908‧‧‧第二晶粒
910‧‧‧模封
911‧‧‧第一組腔
912‧‧‧第一組穿模通孔
913‧‧‧第二組腔
914‧‧‧第二組穿模通孔
922‧‧‧第一信號分配結構
924‧‧‧第二信號分配結構
932‧‧‧第三信號分配結構
934‧‧‧第四信號分配結構
940‧‧‧互連
946‧‧‧通孔
948‧‧‧通孔
950‧‧‧互連
956‧‧‧活躍區域
958‧‧‧活躍區域
960‧‧‧互連
966‧‧‧背側區域
968‧‧‧背側區域
1005‧‧‧步骤
1010‧‧‧步骤
1015‧‧‧步骤
1020‧‧‧步骤
1025‧‧‧步骤
1030‧‧‧步骤
1200‧‧‧積體電路
1202‧‧‧設備
1204‧‧‧設備
1206‧‧‧設備
在結合附圖理解下文闡述的詳細描述時,各種特徵、本質和優點會變得明顯,在附圖中,相像的元件符號貫穿始終作相應標識。
圖1圖示了習知的晶粒封裝。
圖2圖示了具有散熱器的晶粒封裝,該散熱器整合在
該晶粒封裝的功率分配網路中。
圖3圖示了具有散熱器的另一晶粒封裝,該散熱器整合在該晶粒封裝的功率分配網路中。
圖4圖示了具有散熱器的另一晶粒封裝,該散熱器整合在該晶粒封裝的功率分配網路中。
圖5圖示了用於提供/製造具有散熱器的晶粒封裝的方法的流程圖,該散熱器整合在該晶粒封裝的功率分配網路中。
圖6A-6C圖示了用於提供/製造具有散熱器的晶粒封裝的序列,該散熱器整合在該晶粒封裝的功率分配網路中。
圖7圖示了用於提供/製造具有散熱器的晶粒封裝的方法的另一流程圖,該散熱器整合在該晶粒封裝的功率分配網路中。
圖8A-8D圖示了用於提供/製造具有散熱器的晶粒封裝的另一序列,該散熱器整合在該晶粒封裝的功率分配網路中。
圖9圖示了具有雙基板的晶粒封裝。
圖10圖示了用於製造具有雙基板的晶粒封裝的方法的流程圖。
圖11A-11D圖示了用於提供/製造具有雙基板的晶粒封裝的另一序列。
圖12圖示了可整合有前述積體電路、整合裝置、晶粒及/或封裝中的任一者的各種電子設備。
在以下描述中,提供了具體細節以提供對本案的各態樣的透徹理解。但是,本領域一般技藝人士將理解,沒有該等具體細節亦可實踐該等態樣。例如,電路可能用方塊圖示出以免使該等態樣混淆在不必要的細節中。在其他實例中,公知的電路、結構和技術可能不被詳細示出以免使本案的該等態樣不明朗。
若干新穎特徵亦係關於一種整合裝置,該整合裝置包括第一基板(例如,第一封裝基板)、耦合至第一基板的第一晶粒、耦合至第一晶粒的第二晶粒以及耦合至第二晶粒的第二基板(例如,第二封裝基板)。第二基板被配置成為至第二晶粒的信號(例如,電信號、功率信號、資料信號)提供電路徑。在一些實現中,該整合裝置進一步包括圍繞第一晶粒和第二晶粒的模封,以及耦合至第二基板的若干穿模通孔(TMV)。TMV被配置成經由第二基板為至第二晶粒的信號提供電路徑。在一些實現中,第二基板包括被配置成為至第二晶粒的信號提供電路徑的信號分配結構(例如,功率分配結構)。在一些實現中,第一基板和第二基板是向第二晶粒提供電信號的信號分配網路(例如,功率分配網路)的一部分。該信號分配網路被配置成在向第二晶粒提供信號(例如,電信號、功率信號、資料信號)時避免穿過第一晶粒。在一些實現中,至第二晶粒的信號穿過第一封裝基板。
若干新穎特徵亦係關於一種包括封裝基板、耦合至封裝基板的第一晶粒以及耦合至第一晶粒的第二晶粒的整合
裝置(例如,晶粒封裝)。該晶粒封裝亦包括耦合至第二晶粒的散熱器。該散熱器被配置成(i)耗散來自第二晶粒的熱,以及(ii)為至第二晶粒的功率信號提供電路徑。在一些實現中,晶粒封裝亦包括圍繞第一晶粒和第二晶粒的模封。該晶粒封裝亦包括耦合至散熱器的若干穿模通孔(TMV)。TMV被配置成經由散熱器為至第二晶粒的功率信號提供電路徑。在一些實現中,該散熱器是用於第二晶粒的功率分配網路的一部分。在一些實現中,該晶粒封裝亦包括被配置成經由散熱器為至第二晶粒的功率信號提供電路徑的焊線。在一些實現中,該焊線被耦合至散熱器及/或封裝基板。
圖2圖示了整合裝置200(例如,裝置、整合封裝、晶粒封裝),該整合裝置200包括封裝基板202、第一晶粒204、第二晶粒206、模封208、第一散熱器210、第二散熱器212、第一焊線214以及第二焊線216。如圖2中所示,第一晶粒204耦合至封裝基板202並定位於封裝基板202之上(例如,在基板202頂部)。第一晶粒204包括活躍區域218(例如,前側)和背側區域220(例如,晶粒基板)。晶粒的活躍區域218可被稱為晶粒的頂部區域。背側區域220包括金屬層和介電層。
如圖2中進一步所示,第二晶粒206被定位於第一晶粒204之上(例如,在第一晶粒204頂部)。第二晶粒206包括活躍區域222(例如,前側)和背側區域224(例如,晶粒基板)。晶粒的活躍區域222可被稱為晶粒的頂部區域。背側區域224包括金屬層和介電層。第二晶粒206亦包括第一組通孔
226和228以及第二組通孔230和232。第一組通孔226和228可界定為至第二晶粒206的信號(例如,功率信號Vdd)提供電路徑的第一通孔結構(例如,第一混合通孔)。在一些實現中,第一通孔結構是第一穿板通孔(TSV)結構。第一組通孔226和228包括具有第一寬度/直徑的第一通孔226以及具有第三寬度/直徑的第三通孔228。第一寬度/直徑可大於第三寬度/直徑。第二組通孔230和232可界定為來自第二晶粒206的信號(例如,接地信號Vss)提供電路徑的第二通孔結構(例如,第二混合通孔)。在一些實現中,第二通孔結構是第二穿板通孔(TSV)結構。第二組通孔230和232包括具有第二寬度/直徑的第二通孔230以及具有第四寬度/直徑的第四通孔232。第二寬度/直徑可大於第四直徑。在一些實現中,各通孔的不同寬度/直徑提供了散熱器(例如,210、212)與第二晶粒206之間的耦合的強度、機械穩定性/剛性。另外,在一些實現中,較大通孔的使用改善了第二晶粒206的導熱性。亦即,在一些實現中,較大的通孔改善及/或增加了從第二晶粒206耗散的熱量。應注意,在一些實現中,各通孔(例如,通孔226、228、230、232)可以是統一的及/或具有相同尺寸(例如,寬度、直徑)。
第一晶粒204和第二晶粒206被模封208(例如,模封材料)圍繞。在一些實現中,模封208封裝第一晶粒204和第二晶粒206並為第一晶粒204和第二晶粒206提供保護層。不同的實現可使用不同的模封配置及/或材料。例如,模封208可被配置為圍繞第一和第二晶粒204和206的牆。
在一些實現中,第二晶粒206是產生大量熱的高功率積體電路。如此,第二晶粒206被定位於封裝頂部從而來自第二晶粒206的熱能夠更高效地耗散。為了進一步增加/增強來自第二晶粒206的熱耗散,散熱器210-212被耦合至第二晶粒206。散熱器210和212被配置成將來自第二晶粒206的熱耗散至外部環境。在一些實現中,散熱器210和212以使得來自第二晶粒206的熱大部分(例如,大多數)或基本上從散熱器210和212耗散的方式來配置。散熱器210和212可用高導熱性材料來製造。在一些實現中,散熱器210和212可由銅材料製成。在一些實現中,散熱器210和212可包括第二晶粒206的背側區域224的至少一個金屬層。
此外,散熱器210和212可為去往/來自焊線(例如,焊線214和216)的功率信號及/或接地信號提供電路徑。在一些實現中,散熱器210和212可以是向第二晶粒206提供信號(例如,功率)(例如,向第二晶粒206的活躍區域222中的元件提供功率)的電信號分配網路(例如,功率分配網路)的一部分/整合於其中。在一些實現中,功率分配網路是允許向/從晶粒、封裝基板及/或積體電路(IC)分配功率的耦合在一起的組件集。例如,功率分配網路可將來自封裝基板的功率提供給第二晶粒。如圖2中所示,焊線214被耦合至散熱器210,散熱器210被耦合至第一組通孔226和228。散熱器210被配置成為至第二晶粒206的功率信號提供電路徑。因此,在圖2所示的配置中,功率信號可從焊線214行進經由散熱器210以及第一組通孔226和228。該功率信號可隨後被提供給第二晶
粒206的活躍區域22中的主動元件(例如,電路)。在一些實現中,焊線214被耦合至封裝基板202。因此,在圖2的實例中,功率可被提供給第二晶粒206同時繞過第一晶粒204。此舉的一個優點在於此舉避免了在第一晶粒204中建立TSV,TSV在第一晶粒204的設計中可能是不利的。然而應注意,功率分配網路的當前配置不排除第一晶粒204中的TSV。另外,在一些實現中,功率可仍經由第一晶粒204被提供給第二晶粒206。如此,在一些實現中,第二晶粒206可經由第一晶粒204及/或經由繞過第一晶粒204的另一路徑來接收功率。
圖2亦包括被耦合至散熱器212的焊線216,散熱器212被耦合至第二組通孔230和232。在此配置中,功率信號(例如,接地信號)可從第二晶粒206的活躍區域222(例如,主動元件)行進至第二組通孔230和232,經由散熱器212以及經由焊線216。在一些實現中,焊線216被耦合至封裝基板202。在一些實現中,用於第二晶粒206的功率分配網路可包括第一組通孔226和228、第二組通孔230和232、第一散熱器210、第二散熱器212、第一焊線214以及第二焊線216。如上所述,功率分配網路可提供去往/來自第二晶粒206的活躍區域222的元件(例如,主動元件)的功率。
在一些實現中,功率(例如,接地信號)可經由第一晶粒204離開第二晶粒206。此外,在一些實現中,來自第二晶粒206的信號(例如,接地信號)可經由第一晶粒204離開及/或經由繞過第一晶粒204的另一路徑離開。
在一些實現中,可經由除焊線以外的連接將功率提
供給第二晶粒。圖3圖示了包括散熱器的晶粒封裝的配置,該散熱器被配置成向至晶粒的功率信號提供電路徑。圖3類似於圖2,除了使用不同的路徑(例如,使用穿模通孔)來提供至晶粒封裝的頂部晶粒(例如,第二晶粒)的功率。具體地,圖3圖示了整合裝置300(例如,裝置、整合封裝、晶粒封裝),該整合裝置300包括封裝基板302、第一晶粒304、第二晶粒306、模封308、第一散熱器310、第二散熱器312、第一穿模通孔(TMV)314以及第二穿模通孔(TMV)316。如圖3中所示,封裝基板302包括一組信號互連334和336(例如,跡線及/或通孔)。該等各組信號互連334和336可以是電信號分配網路(例如,功率分配網路)的一部分/整合於其中。
圖3亦圖示了第一晶粒304被耦合至封裝基板302並定位於封裝基板302之上(例如,在封裝基板302頂部)。第一晶粒304包括活躍區域318(例如,前側)和背側區域320(例如,晶粒基板)。晶粒的活躍區域318可被稱為晶粒的頂部區域。背側區域320包括金屬層和介電層。
如圖3中進一步所示,第二晶粒306被定位於第一晶粒304之上(例如,在第一晶粒304頂部)。第二晶粒306包括活躍區域322(例如,前側)和背側區域324(例如,晶粒基板)。晶粒的活躍區域322可被稱為晶粒的頂部區域。背側區域324包括金屬層和介電層。第二晶粒306亦包括第一組通孔326和328以及第二組通孔330和332。第一組通孔326-328可界定為至第二晶粒306的信號(例如,功率信號Vdd)提供電路徑的第一通孔結構(例如,第一混合通孔)。在一些實現中,
第一通孔結構是第一穿板通孔(TSV)結構。第一組通孔326-328包括具有第一寬度/直徑的第一通孔326以及具有第三寬度/直徑的第三通孔328。第一寬度/直徑可大於第三寬度/直徑。第二組通孔330和332可界定為來自第二晶粒306的信號(例如,接地信號Vss)提供電路徑的第二通孔結構(例如,第二混合通孔)。在一些實現中,第二通孔結構是第二穿板通孔(TSV)結構。第二組通孔330-332包括具有第二寬度/直徑的第二通孔330以及具有第四寬度/直徑的第四通孔332。第二寬度/直徑可大於第四直徑。在一些實現中,各通孔的不同寬度/直徑提供了散熱器與第二晶粒306之間的耦合的強度、機械穩定性/剛性。另外,在一些實現中,較大通孔的使用改善了第二晶粒306的導熱性。亦即,在一些實現中,較大的通孔改善及/或增加了從第二晶粒306耗散的熱量。應注意,在一些實現中,各通孔(例如,通孔326、328、330、332)可以是統一的及/或具有相同尺寸(例如,寬度、直徑)。
第一晶粒304和第二晶粒306被模封308(例如,模封材料)圍繞。在一些實現中,模封308封裝第一晶粒304和第二晶粒306並為第一晶粒304和第二晶粒306提供保護層。不同的實現可使用不同的模封配置及/或材料。例如,模封308可被配置為圍繞第一和第二晶粒304-306的牆。
模封308亦包括第一TMV 314和第二TMV 316。第一TMV 314穿過模封308且被配置成為至第二晶粒306的信號(例如,功率信號Vdd)提供電路徑。第二TMV 316穿過模封308(例如,穿過模封牆)且被配置成為來自第二晶粒306的信號
(例如,接地信號Vss)提供電路徑。
在一些實現中,第二晶粒306是產生大量熱的高功率積體電路。如此,第二晶粒306被定位於封裝頂部從而來自第二晶粒306的熱能夠更高效地耗散。為了進一步增加/增強來自第二晶粒306的熱耗散,散熱器310和312被耦合至第二晶粒306。散熱器310和312被配置成將來自第二晶粒306的熱耗散至外部環境。在一些實現中,散熱器310和312以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從散熱器310和312耗散的方式來配置。散熱器310和312可由銅材料製成。在一些實現中,散熱器310和312可包括第二晶粒306的背側區域324的至少一個金屬層。另外,一些熱亦可從TMV 314和316耗散。在一些實現中,來自第二晶粒306的熱大部分(例如,大多數)或基本上從散熱器310和312以及TMV 314和316耗散。
另外,散熱器310和312可為去往/來自穿模通孔(TMV)(例如TMV 314和316)的電信號(例如,功率信號、資料信號)提供電路徑。如圖3中所示,TMV 314被耦合至散熱器310,散熱器310被耦合至第一組通孔326和328。散熱器310被配置成為至第二晶粒306的信號(例如,功率信號)提供電路徑。因此,在圖3所示的配置中,功率信號可從TMV 314行進經由散熱器310以及第一組通孔326和328。在一些實現中,該信號(例如,功率信號)被提供給第二晶粒306的活躍區域322的元件(例如,主動元件)。在一些實現中,信號(例如,功率信號)可穿過(封裝基板302的)互連334、TMV 314
、散熱器310以及第一組通孔326和328。因此,在圖3的實例中,電信號(例如,功率)可被提供給第二晶粒306同時繞過第一晶粒304。此舉的一個優點在於此舉避免了在第一晶粒304中建立TSV,TSV在第一晶粒304的設計中可能是不利的。然而應注意,信號分配網路(例如,功率分配網路)的當前配置不排除第一晶粒304中的TSV。另外,在一些實現中,電信號(例如,功率)可仍經由第一晶粒204被提供給第二晶粒306。如此,在一些實現中,第二晶粒306可經由第一晶粒304及/或經由繞過第一晶粒304的另一路徑來接收功率。
圖3亦圖示了被耦合至散熱器312的焊線316,散熱器312被耦合至第二組通孔330和332。在此配置中,功率信號可從第二晶粒306的活躍區域322(例如,主動元件)行進經由第二組通孔330和332、經由散熱器312以及焊線316。在一些實現中,功率信號被提供給第二晶粒306的活躍區域322的元件(例如,主動元件)。在一些實現中,用於第二晶粒306的功率分配網路可包括第一組通孔326和328、第二組通孔330和332、第一散熱器310、第二散熱器312、第一TMV 314以及第二TMV 316。信號分配網路(例如,功率分配網路)亦可包括封裝基板302的該組信號互連334和336(例如,功率互連、跡線及/或通孔)。如上所述,信號分配網路(例如,功率分配網路)可向第二晶粒306的活躍區域322的元件(例如,主動元件)提供電信號(例如,功率)。
在一些實現中,散熱器可具有不同的設計和配置。圖4圖示了具有不同配置的散熱器的晶粒封裝的實例。具體地
,圖4圖示了具有圖案化的散熱器409的整合裝置400(例如,整合封裝、晶粒封裝)的實例。如圖4中所示,圖案化的散熱器409包括絕緣層410(例如,介電層)、第一連接層411和第二連接層412。第一連接層411被配置成為至第二晶粒406的功率信號提供電路徑。第一連接層411可包括若干跡線、互連及/或通孔。第二連接層412被配置成為來自第二晶粒406的信號(例如,功率信號、接地信號)提供電路徑。第二連接層412可包括若干跡線、互連及/或通孔。在一些實現中,用於第二晶粒406的功率分配網路可包括第一組通孔426和428、第二組通孔430和432、第一連接層411、第二連接層412、第一TMV 414以及第二TMV 416。在一些實現中,第一連接層411及/或第二連接層412可以是金屬層(例如,銅、鋁)。在一些實現中,第一和第二連接層411-412的跡線及/或互連可以是金屬跡線及/或金屬互連。在一些實現中,用於絕緣層410的材料可以是聚醯亞胺(例如,電媒體)。在此種配置中,熱可從第二晶粒406經由信號分配網路(例如,功率分配網路)耗散。例如,在一些實現中,熱可從第二晶粒406經由通孔426、428、430、432、連接層411-412及/或TMV 414和416耗散。信號分配網路(例如,功率分配網路)亦可包括一組信號互連434和436(例如,功率互連、跡線及/或通孔)。該功率分配網路可向第二晶粒406的活躍區域422的元件(例如,主動元件)提供功率。
在一些實現中,圖案化的散熱器409是包括若干互連及/或通孔的基板(例如,封裝基板402)。例如,圖案化的散
熱器409可按使得絕緣層410是至少電媒體、玻璃、陶瓷及/或矽中的一者的方式來配置。此外,第一連接層411可以是第一金屬互連層,且第二互連層412可以是第二金屬互連層。在一些實現中,圖案化的散熱器409可包括若干連接層、互連層及/或通孔。在一些實現中,當封裝基板被用在整合裝置400的頂部之上時,該封裝基板可被配置成用作散熱器(例如,被配置成耗散來自第二晶粒的熱)。包括兩個封裝基板的晶粒封裝的更為具體的實例將在圖9-10和11A-11D中進一步描述。
圖2-4圖示了利用散熱器(例如,包括互連的基板)作為用於至晶粒封裝中的頂部晶粒的功率信號的電路徑的晶粒封裝的若干實例。該等散熱器以使得允許功率信號避免穿過晶粒封裝中的另一晶粒(例如,第一晶粒)的方式來配置。在一些實現中,該等散熱器是用於第二晶粒的信號分配網路(例如,功率分配網路)的一部分。因此,該等散熱器提供雙重功能性,亦即,該等散熱器被配置成提供熱耗散和用於信號的電路徑(例如,用於去往/來自第二晶粒的功率信號的電路徑)。在圖2-4的晶粒封裝的一些實現中,去往第二晶粒(例如,第二晶粒206、306、406)的資料信號可經由封裝的第一晶粒(例如,第一晶粒204、304、404)來提供(例如,藉由使用第一晶粒中的穿板通孔)。亦即,在一些實現中,去往第二晶粒的活躍區域的元件(例如,主動元件)的資料信號可穿過第一晶粒行進。亦應該注意,所描述的新穎的信號分配網路(例如,功率分配網路)可被應用於包括兩個以上晶粒的晶粒封裝。此外,圖2-4圖示了晶粒封裝中的第二晶粒
相對於第一晶粒有偏移。然而,在一些實現中,晶粒封裝中的第二晶粒可與第一晶粒對準。應進一步注意,不同的實現可以使用不同的通孔結構(例如,混合通孔、TSV結構)。例如,在一些實現中,通孔結構(例如,混合通孔)可包括兩個以上通孔(例如,可具有串聯的3、4、5或更多個通孔)。在不同實現中,該等串聯的通孔可具有不同的寬度/直徑。該等通孔亦可以是統一的及/或具有類似的寬度/直徑。
在一些實現中,圖2-4中示出的晶粒封裝中的信號分配網路(例如,新穎的功率分配網路)的電阻及/或阻抗小於或顯著小於圖1中示出的一般晶粒封裝中的功率分配網路的電阻及/或阻抗。在一些實現中,該新穎的功率分配網路中的電阻可比一般功率分配網路小大約或至少50%(例如,從封裝基板到第二晶粒的活躍區域的電阻下降50%)。在一些實現中,該新穎的功率分配網路的較低電阻及/或阻抗允許晶粒封裝有更好的電效能及/或更低的功耗。
圖3-4圖示了封裝中特定位置中的穿模通孔(TMV)(例如,TMV 314、316、414、416)。然而應注意,TMV的位置及/或定位在不同實現中可以是不同的。在一些實現中,第一類型的TMV(例如,Vdd TMV)可位於封裝的第一側,而第二類型的TMV(例如,Vss TMV)可位於封裝的第二側。在一些實現中,Vdd TMV可毗鄰Vss TMV。因此,圖3-4中示出的TMV的位置及/或定位僅是示例性的,且在一些實現中,TMV可被不同地配置。例如,在一些實現中,TMV可在Vss TMV和Vdd TMV之間交替。
亦應注意,不同的實現可在晶粒中使用不同配置的TSV。例如,在一些實現中,TSV可完全穿過晶粒的活躍區域和背側區域。然而,在一些實現中,TSV可完全穿過晶粒的背側區域,且部分穿過晶粒的活躍區域(例如,前側)。在一些實現中,TSV可僅穿過晶粒的背側區域。
亦應注意,本案描述的功率分配網路並不限於功率及/或接地信號,而是可同樣應用於其他信號(例如,資料信號)。如此,在一些實現中,本案描述的功率分配網路可被用於為各種信號(例如,資料信號、功率信號、接地信號)及/或不同類型的信號的組合提供電路徑。鑒於以上內容,本案中描述的功率分配網路及/或功率分配結構(例如,圖2-4)僅是配置成向封裝中的一或多個晶粒提供電信號的信號分配網路及/或信號分配結構的實例。
已經描述了具有配置成為晶粒提供信號分配的散熱器及/或雙基板的晶粒封裝的各種實例,現在將在以下描述一種用於提供/製造包括散熱器及/或雙基板的晶粒封裝的方法。
圖5圖示了用於提供/製造包括配置成提供信號分配(例如,功率分配)的散熱器的晶粒封裝(例如,裝置)的方法的流程圖。將參照圖2的晶粒封裝來描述圖5的方法。然而,圖5的方法可應用於本案描述的其他晶粒封裝。
該方法始於提供封裝基板(在505)。在一些實現中,提供封裝基板(在505)包括製造封裝基板。該封裝基板可
包括功率信號互連(例如,跡線及/或通孔)。在一些實現中,該等功率信號互連(例如,跡線及/或通孔)可以是向晶粒封裝中的一或多個晶粒提供功率的功率分配網路的一部分/整合於其中。
該方法在封裝基板上提供第一晶粒(在510)。在一些實現中,提供第一晶粒(在510)可包括製造第一晶粒及/或將第一晶粒耦合至封裝基板。第一晶粒可包括穿板通孔(TSV)。第一晶粒可經由一組焊球/凸塊(例如,倒裝凸塊)被耦合至封裝基板。第一晶粒的實例包括圖2-4的第一晶粒204、304和404。
該方法在第一晶粒之上提供第二晶粒(在515)。在一些實現中,提供第二晶粒(在515)包括在第一晶粒之上製造第二晶粒及/或將第二晶粒耦合在第一晶粒之上。第二晶粒可包括穿過第二晶粒的活躍區域及/或背側區域(例如,金屬和電媒體部分)的功率信號通孔(例如,混合功率信號通孔)。該等功率信號通孔可包括耦合至具有第二寬度的第二通孔的具有第一寬度的第一通孔。在一些實現中,第二寬度小於第一寬度。第二晶粒的實例包括圖2-4的第二晶粒206、306和406。在一些實現中,該等通孔結構(例如,混合通孔)可被耦合至第二晶粒的活躍區域的元件(例如,主動元件)。
該方法提供圍繞第一晶粒和第二晶粒的模封(在520)。在一些實現中,模封封裝第一晶粒和第二晶粒並為第一晶粒和第二晶粒提供保護層。在一些實現中,該模封被配置為圍繞第一晶粒和第二晶粒的牆。
該方法進一步向晶粒封裝提供散熱器(例如,基板)(在525)。在一些實現中,散熱器被耦合至晶粒封裝的頂部(例如,在晶粒封裝的模封之上)。散熱器可被耦合至第二晶粒。散熱器被配置成(i)耗散來自第二晶粒的熱,以及(ii)為第二晶粒的功率信號提供電路徑。在一些實現中,散熱器以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從散熱器耗散的方式來配置。散熱器可以是向第二晶粒提供功率(例如,向第二晶粒的活躍區域的元件提供功率)的功率分配網路的一部分/整合於其中。散熱器可由銅材料製成。不同的實現可使用不同的散熱器。在一些實現中,使用多個散熱器。在一些實現中,可使用圖案化的散熱器,諸如圖4中描述的散熱器。
該方法亦向晶粒封裝提供連接元件(例如,焊線)(在530)。在一些實現中,提供連接元件(在530)包括製造焊線並將該焊線耦合至散熱器。在一些實現中,該焊線的一端被耦合至散熱器,而焊線的另一端被耦合至封裝基板。
已經描述了用於提供包括被配置成提供功率分配的散熱器的晶粒封裝的方法,現在將在以下描述一種用於提供包括被配置成提供功率分配的散熱器的晶粒封裝的序列。
圖6A-6C圖示了用於提供/製造包括配置成提供信號分配(例如,功率分配)的散熱器的晶粒封裝(例如,裝置)的序列。將參照圖2的晶粒封裝來描述圖6A-6C的序列。然
而,圖6A-6C的序列可應用於本案描述的其他晶粒封裝。
如圖6A中所示,該序列始於具有封裝基板202(例如,層壓基板)的階段1。該封裝基板可包括一組焊球。在階段2,第一晶粒204被耦合至封裝基板202。第一晶粒204藉由一組焊球/凸塊(例如,倒裝凸塊)被耦合至封裝基板202。在一些實現中,第一晶粒204包括穿過第一晶粒204的活躍區域218(例如,前側)及/或背側區域220的若干穿板通孔(TSV)。活躍區域218可包括金屬和介電層。背側區域220可包括基板。
如圖6B中所示,在階段3,第二晶粒206被耦合至第一晶粒204。第二晶粒206定位於第一晶粒204之上。第二晶粒206藉由一組焊球/凸塊被耦合至第一晶粒204。第二晶粒206包括活躍區域222(例如,前側)和背側區域224。第二晶粒206的活躍區域222被耦合至第一晶粒204的背側區域220(藉由該組焊球)。第二晶粒206亦包括一組功率信號通孔(例如,通孔226、228、230、232)。
在階段4,提供圍繞第一晶粒204和第二晶粒206的模封208。模封208封裝第一晶粒204和第二晶粒206並提供圍繞第一晶粒204和第二晶粒206的保護層。在一些實現中,模封208被配置為圍繞第一晶粒和第二晶粒204和206的牆。
如圖6C中所示,在階段5,第一散熱器210和第二散熱器212被耦合至晶粒封裝。更為具體地,第一散熱器210被耦合至第二晶粒206的第一組通孔226,且第二散熱器212被耦合至第二晶粒206的第二組通孔230。散熱器210和212被配置
成(i)耗散來自第二晶粒206的熱,以及(ii)為去往/來自第二晶粒206的信號(例如,功率信號)提供電路徑(例如,向/從第二晶粒206的活躍區域的元件提供功率信號)。在一些實現中,散熱器210和212以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從散熱器210和212耗散的方式來配置。在一些實現中,散熱器210和212是用於第二晶粒206的功率分配網路的一部分/整合於其中。
在階段6,焊線214和216被耦合至晶粒封裝。更為具體地,第一焊線214被耦合至第一散熱器210且第二焊線216被耦合至第二散熱器212。在一些實現中,第一焊線214的一端被耦合至封裝基板202。類似地,在一些實現中,第二焊線216的一端被耦合至封裝基板202。在一些實現中,焊線214和216、散熱器210和212以及通孔226-232是用於第二晶粒206的功率分配網路的一部分/整合於其中。在一些實現中,該功率分配網路在向第二晶粒206提供信號(例如,功率信號)時繞過第一晶粒204。在一些實現中,信號(例如,功率信號、資料信號)可穿過(例如,藉由穿過TSV)第一晶粒204到達第二晶粒206。
應注意,圖5、6A-6C中提供封裝基板、第一晶粒、第二晶粒、模封、散熱器以及焊線的順序僅是示例性的。在一些實現中,該順序可被交換或重新安排。
如上所述,在一些實現中,功率分配網路可包括穿模通孔(TMV)。已經描述了用於提供包括被配置成提供功率分配的散熱器的晶粒封裝的結構、方法和序列,現在將在以
下描述用於提供包括被配置成提供功率分配的散熱器和TMV的晶粒封裝的另一種方法和序列。
圖7圖示了用於提供/製造包括被配置成提供信號分配(例如,功率分配)的散熱器和穿模通孔(TMV)的晶粒封裝(例如,裝置)的方法的流程圖。該方法始於提供封裝基板(例如,層壓基板)(在705)。該封裝基板可包括焊球。在一些實現中,提供封裝基板(在705)包括製造封裝基板。該封裝基板可包括功率信號互連(例如,跡線及/或通孔)。在一些實現中,該等功率信號互連(例如,功率信號互連434和436)可以是向晶粒封裝中的一或多個晶粒提供功率的功率分配網路的一部分/整合於其中。
該方法在封裝基板上提供第一晶粒(在710)。在一些實現中,提供第一晶粒(在710)可包括製造第一晶粒及/或將第一晶粒耦合至封裝基板。第一晶粒可包括穿板通孔(TSV)。第一晶粒可經由一組焊球/凸塊(例如,倒裝凸塊)被耦合至封裝基板。第一晶粒的實例包括圖2-4的第一晶粒204、304和404。
該方法在第一晶粒之上提供第二晶粒(在715)。在一些實現中,提供第二晶粒(在715)包括在第一晶粒之上製造第二晶粒及/或將第二晶粒耦合在第一晶粒之上。第二晶粒可包括穿過第二晶粒的活躍區域(例如,前側)及/或背側區域(例如,穿過金屬和電媒體部分)的功率信號通孔(例如
,混合功率信號通孔)。該等功率信號通孔可包括耦合至具有第二寬度的第二通孔的具有第一寬度的第一通孔。在一些實現中,第二寬度小於第一寬度。第二晶粒的實例包括圖2-4的第二晶粒206、306和406。在一些實現中,該等通孔結構(例如,混合通孔、TSV結構)可被耦合至第二晶粒的活躍區域的元件(例如,主動元件)。
該方法提供圍繞第一晶粒和第二晶粒的模封(在720)。在一些實現中,模封封裝第一晶粒和第二晶粒並為第一晶粒和第二晶粒提供保護層。在一些實現中,該模封被配置為圍繞第一晶粒和第二晶粒的牆。
該方法亦在模封中界定穿模通孔(TMV)(在725)。TMV被配置成為第二晶粒的功率信號提供電路徑。TMV是為晶粒封裝中的第二晶粒提供功率(例如,向第二晶粒的活躍區域的元件提供功率)的功率分配網路的一部分/整合於其中。在一些實現中,界定TMV(在725)包括在模封中界定(例如,建立)若干腔。在一些實現中,該等腔可穿過模封和封裝基板。不同的實現可不同地界定腔。在一些實現中,該等腔可藉由在模封和封裝基板中蝕刻/鑽孔來形成。在一些實現中,腔的蝕刻/鑽孔可由雷射器來執行。在一些實現中,該等腔可穿過模封及/或封裝基板的部分或全部。不同的實現可在晶粒封裝的不同位置(例如,模封及/或封裝基板的不同位置)中形成腔。在一些實現中,可形成腔從而圍繞晶粒封裝中的晶粒。在一些實現中,該等腔形成在晶粒封裝的周界(例如,模封及/或封裝基板的周界)附近及/或之處。在一些實
現中,一旦界定了腔,該等腔就用導電材料(例如,金屬、銅)來填充,該導電材料形成穿模通孔(TMV)。
該方法進一步向晶粒封裝提供散熱器(例如,基板)(在730)。在一些實現中,散熱器被耦合至晶粒封裝的頂部(例如,在晶粒封裝的模封之上)。散熱器可被耦合至第二晶粒。散熱器亦可被耦合至TMV。散熱器被配置成(i)耗散來自第二晶粒的熱,以及(ii)為去往/來自第二晶粒的信號(例如,功率信號)提供電路徑。在一些實現中,散熱器以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從散熱器及/或TMV耗散的方式來配置。散熱器可以是向第二晶粒提供信號(例如,功率信號)(例如,向第二晶粒的活躍區域的元件提供功率)的功率分配網路的一部分/整合於其中。散熱器可包括銅材料。不同的實現可使用不同的散熱器。在一些實現中,使用多個散熱器。在一些實現中,可使用圖案化的散熱器(諸如圖4中描述的散熱器)。
已經描述了用於提供包括被配置成提供功率分配的散熱器的晶粒封裝的方法,現在將在以下描述一種用於提供包括被配置成提供功率分配的散熱器的晶粒封裝的序列。
圖8A-8D圖示了用於提供/製造包括被配置成提供信號分配(例如,功率分配)的散熱器和穿模通孔(TMV)的晶粒封裝(例如,裝置)的序列。將參照圖3的晶粒封裝來描述圖8A-8D的序列。然而,圖8A-8D的序列可應用於本案中的
其他晶粒封裝。
如圖8A中所示,該序列始於具有封裝基板302的階段1。封裝基板302可包括一組功率信號互連334和336(例如,跡線及/或通孔)。該等各組功率信號互連可以是功率分配網路的一部分/整合於其中。在階段2,第一晶粒304被耦合至封裝基板302。第一晶粒304藉由一組焊球/凸塊(例如,倒裝凸塊)被耦合至封裝基板302。第一晶粒304包括穿過第一晶粒304的活躍區域318(例如,前側)和背側區域320的若干穿板通孔(TSV)。活躍區域318可包括金屬和介電層。
如圖8B中所示,在階段3,第二晶粒306被耦合至第一晶粒304。第二晶粒306定位於第一晶粒304之上。第二晶粒306藉由一組焊球/凸塊被耦合至第一晶粒304。第二晶粒306包括活躍區域322(例如,前側)和背側區域324。第二晶粒306的活躍區域322被耦合至第一晶粒304的背側區域320(例如,經由一組焊球)。第二晶粒306亦包括一組功率信號通孔(例如,通孔326-332)。
在階段4,提供圍繞第一晶粒304和第二晶粒306的模封308(例如,模封材料)。模封308封裝第一晶粒304和第二晶粒306並提供圍繞第一晶粒304和第二晶粒306的保護層。在一些實現中,模封308被配置為圍繞第一晶粒和第二晶粒304和306的牆。
如圖8C中所示,在階段5,在模封308中界定(例如,建立、製造)一組腔340-342。腔340和342穿過模封308。不同的實現可不同地界定(例如,製造)腔。在一些實現中,
腔340和342藉由在模封中蝕刻/鑽孔來界定。在一些實現中,腔340-342的蝕刻/鑽孔可由雷射器來執行。在一些實現中,腔340和342可穿過模封及/或封裝基板的部分或全部。不同的實現可在晶粒封裝的不同位置(例如,模封及/或封裝基板的不同位置)中形成腔340和342。在一些實現中,可形成腔340和342從而圍繞晶粒封裝中的晶粒(例如,第一和第二晶粒304和306)。在一些實現中,腔340和342形成在晶粒封裝的周界(例如,模封及/或封裝基板的周界)附近和/之處。
在階段6,腔340和342被導電材料(例如,金屬、銅)填充。一旦腔340和342被導電材料(例如,銅)填充,就在模封308中形成穿模通孔(TMV)314和316。在一些實現中,TMV 314和316是用於第二晶粒306的功率分配網路的一部分/整合於其中。
如圖8D中所示,在階段7,第一散熱器310和第二散熱器312被耦合至晶粒封裝。更為具體地,第一散熱器310被耦合至第二晶粒306的第一組通孔326,且第二散熱器312被耦合至第二晶粒306的第二組通孔330。散熱器310和312被配置成(i)耗散來自第二晶粒306的熱,以及(ii)為去往/來自第二晶粒306的信號(例如,功率信號)提供電路徑(例如,向/從第二晶粒的活躍區域的元件提供功率信號)。在一些實現中,散熱器310和312以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從散熱器310和312及/或TMV 314和316耗散的方式來配置。在一些實現中,互連334和336、TMV 314和316、散熱器310和312以及通孔326-332是用於第二晶粒306的
繞過第一晶粒304的功率分配網路的一部分/整合於其中。在一些實現中,所提供的散熱器是圖案化的散熱器。在一些實現中,散熱器是第二基板的一部分。
應注意,圖7和8A-8D中提供封裝基板、第一晶粒、第二晶粒、模封、TMV和散熱器的順序僅是示例性的。在一些實現中,該順序可被交換或重新安排。
圖9圖示了具有被配置成用於為晶粒提供電信號(例如,功率分配)的兩個基板的晶粒封裝的實例。具體地,圖9圖示了晶粒封裝900(例如,整合裝置)的實例,該晶粒封裝900包括第一基板902(例如,封裝基板)、第二基板904、第一晶粒906、第二晶粒908、模封910、第一組穿模通孔(TMV)912以及第二組穿模通孔(TMV)914。第一晶粒906包括活躍區域956(例如,前側)和背側區域966。活躍區域956可包括介電層和金屬層。背側區域966可包括基板層(例如,矽、玻璃、陶瓷)。第二晶粒908包括活躍區域958(例如,前側)和背側區域968。活躍區域958可包括介電層和金屬層。背側區域968可包括基板層(例如,矽、玻璃、陶瓷)。
第一和第二基板902和904可至少包括電媒體、玻璃、陶瓷及/或矽中的一者。如圖9所示,第一基板902包括第一信號分配結構922(例如,第一功率分配結構)和第二信號分配結構924(例如,第二功率分配結構)。第二基板904包括第三信號分配結構932(例如,第三功率分配結構)和第四信號分配結構934(例如,第四功率分配結構)。在一些實現中,
信號分配結構(例如,功率分配結構922、924、932、934)可包括一或多個互連(例如,金屬跡線)及/或一或多個通孔。
在一些實現中,信號分配結構(例如,功率分配結構)在晶粒封裝的兩個或更多個元件之間(例如,為電信號)提供電路徑。在一些實現中,第三信號結構932被配置成為至第二晶粒908的信號(例如,功率信號)提供電路徑。第四信號分配結構934被配置成為來自第二晶粒908的信號(例如,功率信號、接地信號、資料信號)提供電路徑。在一些實現中,用於第二晶粒908的信號分配網路可包括第一信號分配結構922、第一組TMV 912、第三信號分配結構932、一組互連940(例如,焊球、銅柱)、一組通孔948(例如,穿板通孔(TSV))、第四信號分配層934、第二組TMV 914以及第二信號分配結構924。
在一些實現中,熱可從第二晶粒908經由信號分配網路(例如,第一組TMV 912、第三信號分配結構932、該組互連940(例如,焊球、銅柱)、一組通孔948(例如,穿板通孔(TSV)、第四信號分配層934))耗散。該信號分配網路可向第二晶粒908的活躍區域958的元件(例如,主動元件)提供信號(例如,功率)。
在一些實現中,第一晶粒906可以與第二晶粒908處於通訊。第一晶粒906的背側被耦合至第二晶粒908的背側。在此類實例中,第一晶粒906可經由該組互連950(例如,焊球、銅柱)被耦合至第二晶粒908。例如,第一晶粒906的活
躍區域956可經由該組通孔946、該組互連950以及該組通孔948與第二晶粒908的活躍區域958處於通訊。如圖9中所示,該組通孔946位於第一晶粒906內,且該組通孔948位於第二晶粒908內。在一些實現中,該組通孔946及/或該組通孔948包括穿板通孔(TSV)。應注意,在一些實現中,第二晶粒908的背側(例如,第二晶粒908的活躍側)可被耦合至第一晶粒906的前側。
圖9圖示了該封裝中的特定位置中的穿模通孔(TMV)(例如,TMV 912、914)。然而應注意,TMV的位置及/或定位在不同實現中可以是不同的。在一些實現中,第一類型的TMV(例如,Vdd TMV)可位於封裝的第一側,而第二類型的TMV(例如,Vss TMV)可位於封裝的第二側。在一些實現中,Vdd TMV可毗鄰Vss TMV。因此,圖9中示出的TMV的位置及/或定位僅是示例性的,且在一些實現中,TMV可被不同地配置。例如,在一些實現中,TMV可在Vss TMV和Vdd TMV之間交替。
亦應注意,不同的實現可在晶粒中使用不同配置的TSV。例如,在一些實現中,TSV可完全穿過晶粒的活躍區域和背側區域。然而,在一些實現中,TSV可完全穿過晶粒的背側區域,且部分穿過晶粒的活躍區域(例如,前側)。在一些實現中,TSV可僅穿過晶粒的背側區域。
亦應注意,本案描述的功率分配網路並不限於功率及/或接地信號,而是可同樣應用於其他信號(例如,資料信號)。如此,在一些實現中,本案描述的功率分配網路可被用
於為各種信號(例如,資料信號、功率信號、接地信號)及/或不同類型的信號的組合提供電路徑。鑒於以上內容,本案中描述的功率分配網路及/或功率分配結構(例如,圖9)僅是配置成向封裝中的一或多個晶粒提供電信號的信號分配網路及/或信號分配結構的實例。
圖10圖示了用於提供/製造包括被配置成提供信號分配(例如,功率分配)的兩個基板和穿模通孔(TMV)的晶粒封裝(例如,裝置)的方法的流程圖。
該方法始於提供第一基板(例如,封裝基板)(在1005)。在一些實現中,提供第一基板(在1005)包括製造封裝基板。封裝基板可至少包括電媒體、玻璃、陶瓷及/或矽中的一者。該封裝基板可包括功率信號互連和通孔(例如,功率分配結構)。在一些實現中,該等功率信號互連和通孔(例如,功率分配結構)可以是向晶粒封裝中的一或多個晶粒提供功率的功率分配網路的一部分/整合於其中。
該方法在第一基板上提供第一晶粒(在1010)。在一些實現中,提供第一晶粒(在1010)可包括製造第一晶粒及/或將第一晶粒耦合至封裝基板。第一晶粒可包括穿板通孔(TSV)。第一晶粒可經由一組焊球及/或凸塊(例如,倒裝凸塊、銅柱)被耦合至第一基板。第一晶粒的實例包括圖9的第一晶粒906。
該方法在第一晶粒之上提供第二晶粒(在1015)。在
一些實現中,提供第二晶粒(在1015)包括在第一晶粒之上製造第二晶粒及/或將第二晶粒耦合在第一晶粒之上。在一些實現中,一組互連(例如,焊球、凸塊、銅柱)可被用於耦合第一和第二晶粒。第二晶粒可包括穿過第二晶粒的金屬和電媒體部分的功率信號通孔(例如,混合功率信號通孔)。第二晶粒的實例包括圖9的第二晶粒908。在一些實現中,該等通孔可被耦合至第二晶粒的活躍區域的元件(例如,主動元件)。在一些實現中,將第二晶粒耦合至第一晶粒包括將第二晶粒的背側耦合至第一晶粒的背側。在一些實現中,將第二晶粒耦合至第一晶粒包括將第二晶粒的前側(例如,活躍區域)耦合至第一晶粒的背側。
該方法提供圍繞第一晶粒和第二晶粒的模封(在1020)。在一些實現中,模封封裝第一晶粒和第二晶粒並為第一晶粒和第二晶粒提供保護層。在一些實現中,該模封被配置為圍繞第一晶粒和第二晶粒的牆。
該方法亦在模封中界定穿模通孔(TMV)(在1025)。TMV被配置成為第二晶粒的功率信號提供電路徑。在一些實現中,TMV是為晶粒封裝中的第二晶粒提供功率(例如,向第二晶粒的活躍區域的元件提供功率)的功率分配網路的一部分/整合於其中。在一些實現中,界定TMV(在1025)包括在模封中界定(例如,建立)若干腔。在一些實現中,該等腔可穿過模封和第一基板。不同的實現可不同地界定腔。在一些實現中,該等腔可藉由在模封和第一基板中蝕刻/鑽孔來形成。在一些實現中,腔的蝕刻/鑽孔可由雷射器來執行。
在一些實現中,該等腔可穿過模封及/或第一基板的部分或全部。不同的實現可在晶粒封裝的不同位置(例如,模封及/或封裝基板的不同位置)中形成腔。在一些實現中,可形成腔從而圍繞晶粒封裝中的晶粒。在一些實現中,該等腔形成在晶粒封裝的周界(例如,模封及/或封裝基板的周界)處。在一些實現中,一旦界定了腔,該等腔就用導電材料(例如,銅、焊料)來填充,該導電材料形成穿模通孔(TMV)。
該方法進一步向晶粒封裝提供第二基板(例如,第二封裝基板)(在1030)。在一些實現中,第二基板被耦合至晶粒封裝的頂部(例如,在晶粒封裝的模封之上)。第二基板可被耦合至第二晶粒。第二基板亦可被耦合至TMV。在一些實現中,第二基板被配置成(i)耗散來自第二晶粒的熱,及/或(ii)為去往/來自第二晶粒的功率信號提供電路徑。在一些實現中,第二基板以使得來自第二晶粒的熱大部分(例如,大多數)或基本上從第二基板及/或TMV耗散的方式來配置。第二基板可以是向第二晶粒提供功率(例如,向第二晶粒的活躍區域的元件提供功率)的功率分配網路的一部分/整合於其中。第二基板可由銅材料製成。
已經描述了用於提供包括被配置成提供信號分配(例如,功率分配)的多個基板的晶粒封裝的方法,現在將在以下描述一種用於提供包括被配置成提供信號分配(例如,功率分配)的若干基板的晶粒封裝的序列。
圖11A-11D圖示了用於提供/製造包括被配置成提供信號分配(例如,功率分配)的散熱器和穿模通孔(TMV)的晶粒封裝(例如,裝置)的序列。將參照圖9的晶粒封裝來描述圖11A-11D的序列。然而,圖11A-11D的序列可應用於本案中的其他晶粒封裝。
如圖11A中所示,該序列始於具有第一基板(例如,封裝基板902)的階段1。封裝基板902可包括第一組功率分配結構922和第二組功率分配結構924。在一些實現中,功率分配結構包括功率信號互連及/或通孔。在一些實現中,第一組功率分配結構922和第二功率分配結構924是功率分配網路的一部分。在階段2,第一晶粒906被耦合至封裝基板902。第一晶粒906藉由一組互連960(例如,一組焊料、銅柱及/或凸塊)被耦合至封裝基板902。第一晶粒906包括穿過第一晶粒906的活躍區域956(例如,前側)和背側區域966的若干穿板通孔(TSV)。背側區域966可包括金屬和介電層。
如圖11B中所示,在階段3,第二晶粒908被耦合至第一晶粒906。第二晶粒908定位於第一晶粒906的頂部。第二晶粒908藉由一組互連950(例如,一組焊料、銅柱及/或凸塊)被耦合至第一晶粒906。第二晶粒908包括活躍區域958(例如,前側)和背側區域968。第二晶粒908的背側區域968被耦合至第一晶粒908的背側區域966。第二晶粒908亦包括一組通孔948(例如,功率信號通孔)。在一些實現中,該組通孔948包括穿板通孔(TSV)。
在階段4,提供圍繞第一晶粒906和第二晶粒908的模
封910(例如,模封材料)。模封910封裝第一晶粒906和第二晶粒908並提供圍繞第一晶粒906和第二晶粒908的保護層。在一些實現中,模封910被配置為圍繞第一晶粒906和第二晶粒908的牆。
如圖11C中所示,在階段5,在模封910中界定(例如,建立、製造)第一組腔911和第二組腔913。腔911和913穿過模封910。不同的實現可不同地界定(例如,製造)腔。在一些實現中,腔911和913藉由在模封910中蝕刻/鑽孔來界定。在一些實現中,腔911和913的蝕刻/鑽孔可由雷射器來執行。在一些實現中,腔911和913可穿過模封910及/或封裝基板902的部分或全部。不同的實現可在晶粒封裝的不同位置(例如,模封及/或封裝基板的不同位置)中形成腔911和913。在一些實現中,可將腔911和913形成為圍繞晶粒封裝900中的晶粒(例如,第一和第二晶粒906和908)。在一些實現中,腔911和913形成在晶粒封裝的周界(例如,模封及/或封裝基板的周界)處。
在階段6,腔911和913被導電材料(例如,銅、焊球)填充。一旦腔911和913被導電材料(例如,銅、焊球)填充,就在模封910中形成穿模通孔(TMV)912和914。在一些實現中,TMV 912和914是用於第二晶粒908的功率分配網路的一部分/整合於其中。
如圖11D中所示,在階段7,第二基板904被耦合至晶粒封裝900。第二基板904包括一組功率分配結構932和934。第二基板904被耦合至第一組TMV 912、第二組TMV 914以及
一組互連940(例如,焊球、凸塊、銅柱)。具體地,功率分配結構932被耦合至第一組TMV 912。另外,功率分配結構932被耦合至該組互連940。如圖11D中進一步所示,功率分配結構934被耦合至第一組TMV 914。此外,功率分配結構934被耦合至該組互連940。該組互連940被耦合至第二晶粒908。
在一些實現中,第二基板904以及功率分配結構932和934被配置成(i)耗散來自第二晶粒908的熱,及/或(ii)為去往/來自第二晶粒908的功率信號提供電路徑(例如,向/從第二晶粒908的活躍區域的元件提供功率信號)。在一些實現中,功率分配結構932和934以使得來自第二晶粒908的熱大部分(例如,大多數)或基本上從功率分配結構932和934及/或TMV 912和914耗散的方式來配置。在一些實現中,TMV 912和914、功率分配結構932和934、該組互連940以及通孔948是用於第二晶粒908的功率分配網路的一部分/整合於其中。
應注意,圖9、11A-11D中提供封裝基板、第一晶粒、第二晶粒、模封、TMV和第二基板的順序僅是示例性的。在一些實現中,該順序可被交換或重新安排。
此外,亦應注意,第二基板904可被配置成包括嵌入式被動裝置(例如,電容器、電感器)。在一些實現中,被動裝置亦可被安裝在第二基板904上。
圖12圖示了可整合有前述積體電路、整合裝置、晶粒、封裝及/或裝置中的任一者的各種電子設備。例如,行動電話1202、膝上型電腦1204以及固定位置終端1206可包括如
本文述及之積體電路(IC)1200。IC 1200可以是例如,本文述及之積體電路、晶粒或封裝中的任何一種。圖12中圖示的設備1202、1204、1206僅是示例性的。其他電子設備亦可具有IC 1200為特徵,包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、GPS賦能設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取設備)、通訊設備、智慧型電話、平板電腦或者儲存或檢索資料或電腦指令的任何其他設備,或以上各者的任何組合。
圖2、3、4、5、6A-6C、7、8A-8D、9、10、11A-11D及/或12中圖示的元件、步驟、特徵及/或功能中的一或多個可被重新安排及/或組合成單個元件、步驟、特徵或功能,或可在若干元件、步驟或功能中實施。亦可添加額外的元件、組件、步驟及/或功能而不會脫離本發明。
附圖中圖示的元件、步驟、特徵及/或功能之中的一或多個可以被重新編排及/或組合成單個元件、步驟、特徵或功能,或可以實施在若干元件、步驟或功能中。亦可添加額外的元件、組件、步驟及/或功能而不會脫離本文中所揭示的新穎特徵。附圖中所圖示的裝置、設備及/或元件可以被配置成執行在該等附圖中所描述的方法、特徵或步驟中的一或多個。本文中描述的新穎演算法亦可以高效地實現在軟體中及/或嵌入在硬體中。
措辭「示例性」在本文中用於表示「用作實例、例子或說明」。本文中描述為「示例性」的任何實現或態樣不必
被解釋為優於或勝過本案的其他態樣。同樣,術語「態樣」不要求本案的所有態樣皆包括所討論的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如,如果物件A實體地接觸物件B,且物件B接觸物件C,則物件A和C可仍被認為是彼此耦合-即便物件A和C並非彼此直接實體接觸。術語「晶粒封裝」被用於指已經被封裝或包裝的積體電路晶片。
亦應注意,該等實施例可能是作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序,但是該等操作中有許多能夠並行或併發地執行。另外,該等操作的次序可以被重新安排。程序在其操作完成時終止。程序可對應於方法、函數、規程、子常式、副程式等。當程序對應於函數時,程序的終止對應於該函數返回調用方函數或主函數。
本領域技藝人士將可進一步領會,結合本文中揭示的實施例描述的各種說明性邏輯區塊、模組、電路和演算法步驟可被實現為電子硬體、電腦軟體或兩者的組合。為清楚地說明硬體與軟體的此可互換性,各種說明性元件、方塊、模組、電路和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。
亦應注意,本案描述的功率分配網路並不限於功率及/或接地信號,而是可同樣應用於其他信號(例如,資料信號)。如此,在一些實現中,本案描述的功率分配網路可被用
於為各種信號(例如,資料信號、功率信號、接地信號)及/或不同類型的信號的組合提供電路徑。鑒於以上,本案中描述的功率分配網路及/或功率分配結構僅是配置成向封裝中的一或多個晶粒提供電信號的信號分配網路及/或信號分配結構的實例。
亦應注意,術語「整合裝置」可被用於指晶粒封裝、半導體裝置及/或半導體裝置封裝。應進一步注意,本案並不限於晶粒封裝,且本案可應用於其他整合裝置。
本文中所描述的本發明的各種特徵可實現於不同系統中而不脫離本發明。應注意,本案的以上各態樣僅是實例,且不應被解釋成限定本發明。對本案的各態樣的描述旨在是說明性的,而非限定所附申請專利範圍的範圍。由此,本發明的教導可以現成地應用於其他類型的裝置,並且許多替換、修改、和變形對於本領域技藝人士將是顯而易見的。
505‧‧‧步骤
510‧‧‧步骤
515‧‧‧步骤
520‧‧‧步骤
525‧‧‧步骤
530‧‧‧步骤
Claims (30)
- 一種整合裝置,包括:一第一基板;耦合至該第一基板的一第一晶粒;耦合至該第一晶粒的一第二晶粒;及耦合至該第二晶粒的一第二基板,該第二基板被配置成為至該第二晶粒的一信號提供一電路徑。
- 如請求項1述及之整合裝置,進一步包括:圍繞該第一晶粒和該第二晶粒的一模封;及耦合至該第二基板的複數個穿模通孔(TMV),該複數個TMV被配置成經由該第二基板為至該第二晶粒的該信號提供該電路徑。
- 如請求項2述及之整合裝置,其中該第二基板包括被配置成為至該第二晶粒的該信號提供該電路徑的一信號分配結構。
- 如請求項1述及之整合裝置,其中該第二基板是被配置成耗散來自該第二晶粒的熱的一散熱器。
- 如請求項1述及之整合裝置,進一步包括被配置成經由該第二基板為至該第二晶粒的信號提供該電路徑的一焊線。
- 如請求項1述及之整合裝置,其中該第一基板和該第二基板是向該第二晶粒提供一信號的一信號分配網路的一部分,該信號分配網路被配置成在向該第二晶粒提供信號時避免穿過該第一晶粒。
- 如請求項1述及之整合裝置,其中該第二晶粒包括包含一第一通孔和一第二通孔的一通孔結構,該第一通孔包括一第一寬度,該第二通孔包括一第二寬度,該第一寬度大於該第二寬度。
- 如請求項1述及之整合裝置,其中該第二基板是向該第二晶粒提供功率的一功率分配網路的一部分。
- 如請求項1述及之整合裝置,其中該第二基板是一圖案化的散熱器。
- 如請求項1述及之整合裝置,其中該整合裝置被納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
- 一種裝置,包括:一第一基板; 耦合至該第一基板的一第一晶粒;耦合至該第一晶粒的一第二晶粒;及耦合至該第二晶粒的一信號分配手段,該信號分配手段被配置成為至該第二晶粒的一信號提供一電路徑。
- 如請求項11述及之裝置,進一步包括:圍繞該第一晶粒和該第二晶粒的模封;及耦合至該信號分配手段的複數個穿模通孔(TMV),該複數個TMV被配置成經由該信號分配手段為至該第二晶粒的該信號提供該電路徑。
- 如請求項12述及之裝置,其中該信號分配手段包括被配置成為至該第二晶粒的該信號提供該電路徑的一信號分配結構。
- 如請求項11述及之裝置,其中該信號分配手段包括被配置成耗散來自該第二晶粒的熱的一散熱器。
- 如請求項11述及之裝置,進一步包括被配置成經由該信號分配手段為至該第二晶粒的信號提供該電路徑的一焊線。
- 如請求項11述及之裝置,其中該第一基板和該信號分配手段是向該第二晶粒提供信號的一信號分配網路的一部分,該信號分配網路被配置成在向該第二晶粒提供信號時避免穿 過該第一晶粒。
- 如請求項11述及之裝置,其中該第二晶粒包括包含一第一通孔和一第二通孔的一通孔結構,該第一通孔包括一第一寬度,該第二通孔包括一第二寬度,該第一寬度大於該第二寬度。
- 如請求項11述及之裝置,其中該信號分配手段是向該第二晶粒提供功率的一功率分配網路的一部分。
- 如請求項11述及之裝置,其中該信號分配手段包括一圖案化的散熱器。
- 如請求項11述及之裝置,其中該裝置被納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
- 一種用於提供一整合裝置的方法,該方法包括以下步驟:提供一第一基板;提供耦合至該第一基板的一第一晶粒;提供耦合至該第一晶粒的一第二晶粒;及提供耦合至該第二晶粒的一第二基板,該第二基板被配 置成為至該第二晶粒的一信號提供一電路徑。
- 如請求項21述及之方法,該方法進一步包括以下步驟:提供圍繞該第一晶粒和該第二晶粒的一模封;及提供耦合至該第二基板的複數個穿模通孔(TMV),該複數個TMV被配置成經由該第二基板為至該第二晶粒的該信號提供該電路徑。
- 如請求項22述及之方法,其中該第二基板包括被配置成為至該第二晶粒的該信號提供該電路徑的一信號分配結構。
- 如請求項21述及之方法,其中該第二基板是被配置成耗散來自該第二晶粒的熱的一散熱器。
- 如請求項21述及之方法,該方法進一步包括以下步驟:提供被配置成經由該第二基板為至該第二晶粒的該信號提供該電路徑的一焊線。
- 如請求項21述及之方法,其中該第一基板和該第二基板是向該第二晶粒提供信號的一信號分配網路的一部分,該信號分配網路被配置成在向該第二晶粒提供信號時避免穿過該第一晶粒。
- 如請求項21述及之方法,其中該第二晶粒包括包含一第 一通孔和一第二通孔的一通孔結構,該第一通孔包括一第一寬度,該第二通孔包括一第二寬度,該第一寬度大於該第二寬度。
- 如請求項21述及之方法,其中該第二基板是向該第二晶粒提供功率的一功率分配網路的一部分。
- 如請求項21述及之方法,其中該第二基板是一圖案化的散熱器。
- 如請求項21述及之方法,其中該整合裝置被納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361764289P | 2013-02-13 | 2013-02-13 | |
| US14/133,451 US20140225246A1 (en) | 2013-02-13 | 2013-12-18 | Dual substrate, power distribution and thermal solution for direct stacked integrated devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201438186A true TW201438186A (zh) | 2014-10-01 |
Family
ID=51296936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103104451A TW201438186A (zh) | 2013-02-13 | 2014-02-11 | 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20140225248A1 (zh) |
| TW (1) | TW201438186A (zh) |
| WO (1) | WO2014126818A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553715B (zh) * | 2014-03-11 | 2016-10-11 | 佳能股份有限公司 | 形成方法和製造物品的方法 |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US20130154106A1 (en) * | 2011-12-14 | 2013-06-20 | Broadcom Corporation | Stacked Packaging Using Reconstituted Wafers |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9324698B2 (en) * | 2013-08-13 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip structure and method of forming same |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9184112B1 (en) * | 2014-12-17 | 2015-11-10 | International Business Machines Corporation | Cooling apparatus for an integrated circuit |
| US9583433B2 (en) | 2015-02-25 | 2017-02-28 | Qualcomm Incorporated | Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9741620B2 (en) * | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
| US9768145B2 (en) * | 2015-08-31 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming multi-die package structures including redistribution layers |
| KR20170027391A (ko) | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법 |
| US10490528B2 (en) * | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US20170178990A1 (en) * | 2015-12-17 | 2017-06-22 | Intel Corporation | Through-mold structures |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| TWI578483B (zh) * | 2016-01-11 | 2017-04-11 | 美光科技公司 | 包含不同尺寸的封裝穿孔的封裝上封裝構件 |
| US9960150B2 (en) | 2016-06-13 | 2018-05-01 | Micron Technology, Inc. | Semiconductor device assembly with through-mold cooling channel formed in encapsulant |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| US11276667B2 (en) * | 2016-12-31 | 2022-03-15 | Intel Corporation | Heat removal between top and bottom die interface |
| US20180342460A1 (en) * | 2017-05-25 | 2018-11-29 | Qualcomm Incorporated | Method and apparatus for fragmentary metal between m1 and m2 for improving power supply |
| US10424527B2 (en) * | 2017-11-14 | 2019-09-24 | International Business Machines Corporation | Electronic package with tapered pedestal |
| US10679924B2 (en) * | 2018-03-05 | 2020-06-09 | Win Semiconductors Corp. | Semiconductor device with antenna integrated |
| US10529677B2 (en) * | 2018-04-27 | 2020-01-07 | Advanced Micro Devices, Inc. | Method and apparatus for power delivery to a die stack via a heat spreader |
| JP7044653B2 (ja) * | 2018-07-12 | 2022-03-30 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
| US10665572B2 (en) * | 2018-08-15 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and manufacturing method thereof |
| US11398414B2 (en) * | 2018-09-26 | 2022-07-26 | Intel Corporation | Sloped metal features for cooling hotspots in stacked-die packages |
| US11133254B2 (en) * | 2018-09-28 | 2021-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid power rail structure |
| JP7251951B2 (ja) * | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US11195823B2 (en) * | 2019-02-01 | 2021-12-07 | Nanya Technology Corporation | Semiconductor package and manufacturing method thereof |
| US11328995B2 (en) * | 2019-03-04 | 2022-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11658095B2 (en) * | 2019-03-29 | 2023-05-23 | Intel Corporation | Bump integrated thermoelectric cooler |
| US11830804B2 (en) * | 2019-04-02 | 2023-11-28 | Invensas Llc | Over and under interconnects |
| US11088079B2 (en) | 2019-06-27 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having line connected via portions |
| US11291106B2 (en) * | 2020-01-29 | 2022-03-29 | Dell Products L.P. | System and method for enhanced cooling |
| US11854935B2 (en) | 2020-02-19 | 2023-12-26 | Intel Corporation | Enhanced base die heat path using through-silicon vias |
| US12374625B2 (en) | 2021-06-23 | 2025-07-29 | Intel Corporation | Microelectronic assemblies having topside power delivery structures |
| US12243828B2 (en) | 2021-06-23 | 2025-03-04 | Intel Corporation | Microelectronic assemblies having topside power delivery structures |
| US12211796B2 (en) * | 2021-06-23 | 2025-01-28 | Intel Corporation | Microelectronic assemblies having topside power delivery structures |
| US20230094594A1 (en) * | 2021-09-24 | 2023-03-30 | Intel Corporation | Back Side Power Supply for Electronic Devices |
| US11973018B2 (en) * | 2022-02-09 | 2024-04-30 | Advanced Semiconductor Engineering, Inc. | Electronic package |
| US11990385B2 (en) * | 2022-02-25 | 2024-05-21 | Advanced Semiconductor Engineering, Inc. | Electronic device |
| US12347811B2 (en) | 2022-06-22 | 2025-07-01 | Advanced Semiconductor Engineering, Inc. | Electronic device including electronic component receiving power from two sides |
| EP4350767B1 (en) * | 2022-08-10 | 2025-06-25 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
| US20240387459A1 (en) * | 2023-05-18 | 2024-11-21 | Microsoft Technology Licensing, Llc | Three-dimensional integrated circuit (3dic) systems with a heat spreader configured as a backside power plane |
| WO2025254726A1 (en) * | 2024-06-07 | 2025-12-11 | Qualcomm Incorporated | High-bandwidth three-dimensional stacked memory with a base die enabling compute logic without memory power grid restrictions |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| JP3951091B2 (ja) * | 2000-08-04 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TWI239629B (en) * | 2003-03-17 | 2005-09-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| US8193034B2 (en) * | 2006-11-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure using stud bumps |
| KR101176187B1 (ko) * | 2007-11-21 | 2012-08-22 | 삼성전자주식회사 | 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법 |
| US8546930B2 (en) * | 2008-05-28 | 2013-10-01 | Georgia Tech Research Corporation | 3-D ICs equipped with double sided power, coolant, and data features |
| US8039303B2 (en) * | 2008-06-11 | 2011-10-18 | Stats Chippac, Ltd. | Method of forming stress relief layer between die and interconnect structure |
| US8900921B2 (en) * | 2008-12-11 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV |
| JP2010147153A (ja) * | 2008-12-17 | 2010-07-01 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR101619473B1 (ko) * | 2009-07-21 | 2016-05-11 | 삼성전자주식회사 | 히트 슬러그를 갖는 반도체 패키지 |
| US8822281B2 (en) * | 2010-02-23 | 2014-09-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier |
| US9735113B2 (en) * | 2010-05-24 | 2017-08-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP |
| US8492911B2 (en) * | 2010-07-20 | 2013-07-23 | Lsi Corporation | Stacked interconnect heat sink |
| US8674510B2 (en) * | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
| US8405998B2 (en) * | 2010-10-28 | 2013-03-26 | International Business Machines Corporation | Heat sink integrated power delivery and distribution for integrated circuits |
| US8427833B2 (en) * | 2010-10-28 | 2013-04-23 | International Business Machines Corporation | Thermal power plane for integrated circuits |
| KR101321170B1 (ko) * | 2010-12-21 | 2013-10-23 | 삼성전기주식회사 | 패키지 및 이의 제조 방법 |
| US8883561B2 (en) * | 2011-04-30 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP |
| EP2555239A3 (en) * | 2011-08-04 | 2013-06-05 | Sony Mobile Communications AB | Thermal package with heat slug for die stacks |
| US9824923B2 (en) * | 2011-10-17 | 2017-11-21 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming conductive pillar having an expanded base |
| US8916481B2 (en) * | 2011-11-02 | 2014-12-23 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
-
2013
- 2013-03-01 US US13/783,124 patent/US20140225248A1/en not_active Abandoned
- 2013-12-18 US US14/133,451 patent/US20140225246A1/en not_active Abandoned
-
2014
- 2014-02-07 WO PCT/US2014/015422 patent/WO2014126818A1/en not_active Ceased
- 2014-02-11 TW TW103104451A patent/TW201438186A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI553715B (zh) * | 2014-03-11 | 2016-10-11 | 佳能股份有限公司 | 形成方法和製造物品的方法 |
| US9564374B2 (en) | 2014-03-11 | 2017-02-07 | Canon Kabushiki Kaisha | Forming method and method of manufacturing article |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140225246A1 (en) | 2014-08-14 |
| WO2014126818A1 (en) | 2014-08-21 |
| US20140225248A1 (en) | 2014-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201438186A (zh) | 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案 | |
| TWI575693B (zh) | 包括無機層中的高密度互連和有機層中的重分佈層的集成裝置 | |
| JP6014907B2 (ja) | ウィンドウインタポーザを有する3d集積回路パッケージ | |
| TWI634630B (zh) | 可撓性包裝結構 | |
| KR101884971B1 (ko) | 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(sip) 및 그 제조 방법 | |
| CN107534038B (zh) | 包括双向热电冷却器的层叠封装(pop)器件 | |
| TWI621228B (zh) | 半導體封裝及用於形成該半導體封裝的方法 | |
| CN102347316B (zh) | 三维集成电路结构 | |
| US11587843B2 (en) | Thermal bump networks for integrated circuit device assemblies | |
| US8299590B2 (en) | Semiconductor assembly having reduced thermal spreading resistance and methods of making same | |
| US20180269127A1 (en) | Package with Embedded Heat Dissipation Features | |
| US9368566B2 (en) | Package on package (PoP) integrated device comprising a capacitor in a substrate | |
| US9041212B2 (en) | Thermal design and electrical routing for multiple stacked packages using through via insert (TVI) | |
| CN106992170A (zh) | 具有嵌入式电子装置的多个平面的封装装置 | |
| US9177831B2 (en) | Die assembly on thin dielectric sheet | |
| JP6802146B2 (ja) | 同軸配線を備える集積デバイス | |
| TW201606956A (zh) | 具有高效率散熱路徑之堆疊式半導體晶粒總成及相關系統 | |
| KR20170075125A (ko) | 반도체 패키지 및 제조 방법 | |
| GB2494516A (en) | Integrated circuit system with a high-power chip and a low-power chip | |
| US20200203287A1 (en) | Device comprising compartmental shielding with improved heat dissipation and routing | |
| CN104321864A (zh) | 具有非共面的、包封的微电子器件和无焊内建层的微电子封装 | |
| KR20190122134A (ko) | 열 전도성 구조체 및 열 전도성 구조체에서의 열 격리 구조체를 갖는 방열 디바이스 | |
| CN105027282A (zh) | 启用通孔的层叠封装 | |
| CN107431065B (zh) | 堆叠式封装配置及其制造方法 | |
| CN113939911B (zh) | 一种芯片以及集成芯片 |