[go: up one dir, main page]

TW201436279A - 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置 - Google Patents

具有磊晶樣板之工程基板總成及其相關系統、方法及裝置 Download PDF

Info

Publication number
TW201436279A
TW201436279A TW103100077A TW103100077A TW201436279A TW 201436279 A TW201436279 A TW 201436279A TW 103100077 A TW103100077 A TW 103100077A TW 103100077 A TW103100077 A TW 103100077A TW 201436279 A TW201436279 A TW 201436279A
Authority
TW
Taiwan
Prior art keywords
substrate
forming
semiconductor material
formation
gan
Prior art date
Application number
TW103100077A
Other languages
English (en)
Other versions
TWI545794B (zh
Inventor
福洛彌 歐諾
馬丁Ｆ 舒柏
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201436279A publication Critical patent/TW201436279A/zh
Application granted granted Critical
Publication of TWI545794B publication Critical patent/TWI545794B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H10P72/74—
    • H10P90/1916—
    • H10W10/181—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H10P72/7426—
    • H10P72/7434—
    • H10P72/744—

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本文揭示具有用於形成磊晶半導體材料之磊晶樣板之工程基板及其相關聯系統及方法。在數項實施例中，例如，可藉由在一施體基板之一前表面處形成一第一半導體材料而製造一工程基板。將該第一半導體材料轉移至第一處置基板以界定一第一形成結構。形成一第二形成結構以進一步包括同質磊晶至該第一形成結構之一第二半導體材料。該方法可進一步包括將該第二形成結構之第一部分轉移至一第二處置基板，使得該第二形成結構之一第二部分保持在該第一處置基板處。

Description

具有磊晶樣板之工程基板總成及其相關系統、方法及裝置
本發明技術係關於具有用於形成磊晶半導體材料之磊晶樣板之工程基板總成。
行動電話、個人數位助理(「PDA」)、數位相機、MP3播放器及其他可攜式電子裝置利用發光二極體(「LED」)、有機發光二極體(「OLED」)、聚合物發光二極體(「PLED」)及其他固態換能器(「SST」)來例如進行背照。SST裝置亦用於看板、室內照明、室外照明及其他類型之一般照明。圖1A係具有橫向觸點之一習用SST裝置10a之一剖視圖。如在圖1A中所展示，SST裝置10a包括承載一LED結構11之一基板20，該LED結構具有在N型GaN 15與P型GaN 16之間的一作用區14，該作用區(例如)含有氮化鎵/氮化銦鎵(GaN/InGaN)多量子井(「MQW」)。SST裝置10a亦包括在P型GaN 16之一面向前表面上之一第一觸點17及在N型GaN 15之一面向前表面上與第一觸點17橫向間隔開之一第二觸點19。第一觸點17通常包括一透明且導電材料(例如，氧化銦錫(「ITO」))，光透過該透明且導電材料自LED結構11發射。圖1B係另一習用SST裝置10b之一剖視圖，其中第一觸點17與第二觸點19以一垂直組態而非一橫向組態處於LED結構11之相對側處。 在SST裝置10b中，第一觸點17通常包括一反射且導電材料(例如，鋁)以朝向N型GaN 15引導光。
形成SST裝置之一個難題係製造各種半導體材料可為昂貴的且耗時的。舉例而言，可藉由一異質磊晶生長程序形成GaN材料(例如，N型GaN 15或P型GaN 16)，該異質磊晶生長程序涉及在具有不同於所沈積GaN之一晶格結構(或晶格常數)之一半導體載體基板上沈積GaN。GaN與載體基板之間的晶格失配可產生可負面地影響SST裝置效能之缺陷、位錯及應變。此外，GaN及載體基板可具有不同的熱膨脹係數(CTE)。因此，熱處理可使GaN脫層或使承載GaN之載體基板弓曲。
10a‧‧‧固態換能器裝置/習用固態換能器裝置
10b‧‧‧固態換能器裝置/習用固態換能器裝置
11‧‧‧發光二極體結構
14‧‧‧作用區
15‧‧‧N型GaN
16‧‧‧P型GaN
17‧‧‧第一觸點
19‧‧‧第二觸點
20‧‧‧基板
200‧‧‧工程基板總成
202‧‧‧施體基板
204‧‧‧半導體材料
206‧‧‧前側表面
206a‧‧‧前側厚度位準
207‧‧‧中間材料/選用中間材料
220a‧‧‧第一處置基板/基於p-AlN之處置基板
220b‧‧‧第二處置基板/基於p-AlN之處置基板
222a‧‧‧第一形成結構
222b‧‧‧第二形成結構
222c‧‧‧第三形成結構
223‧‧‧半導體材料
224‧‧‧第一接合材料
224a‧‧‧第一接合材料
224b‧‧‧第二接合材料
226a‧‧‧第一基板材料
226b‧‧‧第二基板材料
230‧‧‧前側表面
230a‧‧‧第一前側厚度位準
230b‧‧‧第二前側位準厚度
231‧‧‧前側表面
240‧‧‧固態換能器結構
244‧‧‧作用區
246‧‧‧半導體材料
305‧‧‧Ga面
307‧‧‧N面
400‧‧‧系統/所得系統/代表性系統
410‧‧‧固態換能器裝置
420‧‧‧驅動器
430‧‧‧處理器
440‧‧‧子系統或組件
Jleak‧‧‧載體洩漏損耗
P0‧‧‧晶種部分
P1‧‧‧第一部分
P2‧‧‧第二部分
Raug‧‧‧重組
Rdef‧‧‧缺陷輔助重組
Rdis‧‧‧位錯輔助重組
Rrad‧‧‧輻射重組
圖1A係根據先前技術之一SST裝置之一部分示意性剖面圖。
圖1B係根據先前技術組態之一SST裝置之一部分示意性剖面圖。
圖2A至圖2F係根據本發明技術圖解說明形成一工程基板總成之一方法之剖視圖。
圖3A至圖3E係根據本發明技術圖解說明形成一工程基板總成之另一方法之剖視圖。
圖4A至圖4D係根據本發明技術圖解說明一LED裝置之模擬結果之示意圖。
圖5係根據本發明技術包括使用一工程基板總成製造之裝置之一SST系統之一示意性視圖。
下文闡述用於製造工程基板及形成結構樣板之數項實施例之特定細節。術語「同質磊晶的」(homoepitaxial)通常係指具有相同或實質類似的材料、晶格結構及晶格常數之毗鄰半導體材料(例如，在一材料堆疊中)。術語「同質磊晶」(homoepitaxy)或「同質磊晶地」 (homoepitaxially)可指用於形成同質磊晶半導體材料之形成技術(包括磊晶生長技術)。術語「異質磊晶的」(heteropitaxial)通常係指具有不類似的材料、晶格結構及/或晶格常數之毗鄰半導體材料。術語「異質磊晶」(heteroepitaxy)或「異質磊晶地」(heteroepitaxially)可指用於形成異質磊晶半導體材料之形成技術(包括磊晶生長技術)。術語「基板」可指用於半導體材料、形成結構及/或個別SST結構或裝置之一支撐件。術語「基板」亦可指可支撐此等材料、結構或裝置或複數個此等材料、結構或裝置之較大晶圓。術語「SST」通常係指固態換能器，其包括一半導體材料作為作用媒介以將電能轉換成在可見光譜、紫外線光譜、紅外線光譜及/或其他光譜中之電磁輻射。舉例而言，SST包括固態發光體(例如，LED、雷射二極體等)及/或除電細絲、電漿或氣體外之其他發射源。SST亦可包括將電磁輻射轉換成電之固態裝置。熟習相關技術者亦將理解，本發明技術可具有額外實施例，且可在無下文參照圖1A至圖5所闡述之實施例之數個細節之情形下實踐本發明技術。
圖2A至圖2F係根據本發明技術之選定實施例圖解說明形成工程基板總成之一方法之剖視圖。一工程基板總成可包括一形成結構，其包括一第一半導體材料及同質磊晶至第一半導體材料之一第二半導體材料。在某些實施例中，工程基板總成提供形成結構作為一樣板，使得形成結構之一或多個部分可容易地轉移至其他基板以播種或形成其他形成結構。在某些實施例中，一SST裝置經製造以包括形成結構且視情況工程基板總成。
圖2A係在一製造階段期間之一施體基板202之一剖視圖，其中一半導體材料204形成於施體基板202之一前側表面206處。半導體材料204異質磊晶至施體基板202的且可(例如)使用物理汽相沈積(「PVD」)、化學汽相沈積(「CVD」)、原子層沈積(「ALD」)及/或 在此項技術中已知之其他形成方法而形成。在一項實施例中，半導體材料204可包括具有一纖鋅礦晶體結構之一III-V半導體材料，諸如，GaN，且施體基板202可包括具有一立方晶體結構之一基板材料，諸如，矽(Si)。
半導體材料204延伸至一前側厚度位準206a。在一項實施例中，半導體材料206a可在自約0.1μm至約10μm之範圍中。在其他實施例中，厚度由於半導體材料204與施體基板202之基板材料之間的CTE差異而受限制。特定而言，熱處理將導致半導體材料204之脫層及/或施體基板202之翹曲之可能性會在半導體材料之厚度增加時增加。此外，半導體材料204之厚度可受施體基板202之大小限制。舉例而言，大施體基板(例如，150mm、200mm或300mm直徑之晶圓)之熱質量可比較小施體基板(例如，100mm或75mm直徑之晶圓)更容易導致半導體材料之脫層或翹曲。
施體基板202包括促進半導體材料204之磊晶生長之材料。舉例而言，施體基板202可促進III-V氮化物材料之生長(例如，用於一LED結構)。施體基板202可包括矽Si，且Si之至少一部分可具有一(1,1,1)晶體定向。在其他實施例中，施體基板202可具有一不同晶體定向及/或不同材料，諸如Si(1,0,0)、GaN、SiC、Al2O3、氧化鋅(ZnO2)、砷化鎵(GaAs)、前述材料之一組合及/或促進磊晶生長之其他適合的材料。
施體基板202及半導體材料204可經工程設計以具有一特定晶格結構或晶體定向。舉例而言，半導體材料204可具有透過使施體基板202之材料應變或合金化而修改之一晶格常數。在某些實施例中，施體基板202及/或半導體材料204可具有非標準或非習用晶體定向。舉例而言，施體基板202之前側表面206可在除(1,1,1)、(1,1,0)或(1,0,0)晶體平面外的一平面中提供一晶體面(亦即，當施體基板202具有一立 方晶格時)。
在某些實施例中，施體基板202可包括一選用中間材料207。中間材料207可包括(例如)提供半導體材料204與施體基板202之塊體之間之一晶格轉變的另一磊晶半導體材料。一般而言，中間材料207可促進磊晶生長且防止材料在熱處理期間之融合(amalgamation)。舉例而言，氮化鋁鎵(AlGaN)中間材料可防止Si與GaN之融合。然而在其他實施例中，可忽略界面材料。
圖2B係在一製造階段期間之一工程基板總成200之一剖視圖，其中半導體材料204之一晶種部分(「P0」)自施體基板202上之半導體材料204轉移至一第一處置基板220a以在第一處置基板220a上形成一第一形成結構222a。第一處置基板220a包括一第一接合材料224a(例如，氧化物或氮化物材料)及一第一基板材料226a。第一基板材料226a可包括(例如)陶瓷、玻璃或其他適合的材料。在一項實施例中，第一基板材料226a可包括具有與GaN之CTE類似之一CTE之聚氮化鋁(p-AlN)。
可使用PVD、CVD、ALD、旋塗及/或其他適合的形成方法形成第一接合材料224a。第一接合材料224a亦可包括一原生氧化物。在某些實施例中，可在將晶種部分P0轉移至第一處置基板220a以形成第一形成結構222a之前在半導體材料204上形成另一接合材料。在某些實施例中，一障壁材料(未展示)可併入至第一接合材料224a中或與第一接合材料224a單獨提供。障壁材料可包括防止第一基板材料226a之擴散之材料。障壁材料可包括氮化鉭(TaN)、氧化銦(In2O3)、矽化銅(Cu5Si)、氮化鎢(WN2)、氮化鈦(TiN)、氮化矽(Si3N4)、非晶或多晶碳化矽(SiC)、非晶或多晶矽(Si)及/或其他適合的抗擴散材料。如在圖2B中所展示，第一接合材料224a可囊封第一基板材料226a。然而在其他實施例中，第一接合材料224a不囊封第一基板材料226a或僅部分地 囊封第一基板材料226a。
固體-固體接合技術可將半導體材料204接合至第一處置基板220a之一前側表面230。舉例而言，可將半導體材料204及施體基板202以機械方式按壓在第一處置基板220a上同時加熱至一接合溫度(例如，300℃)。據信，半導體材料204與第一處置基板220a可在此等條件下經由化學接合、凡德瓦爾相互作用、氫鍵及/或其他適合的機制彼此接合。在某些實施例中，可在半導體材料204上形成另一接合材料(未展示)以促進接合。在其他實施例中，可使用一黏合材料(未展示)及/或其他適合的技術將半導體材料204及施體基板202附接至第一處置基板220a。
一或多個分離程序可分離施體基板202與第一處置基板220a且轉移半導體材料204之晶種部分P0以形成第一形成結構222a。第一形成結構222a可延伸至對應於在該(等)分離程序中轉移之半導體材料之量的一第一前側厚度位準230a。適合分離程序可包括藉由用一剝離劑(例如，氫、硼等)植入半導體材料204而剝離半導體材料204之晶種部分P0。可藉由(例如)加熱半導體材料204以使晶格斷裂(其中晶格因植入之剝離劑已弱化)而分離半導體材料204之晶種部分P0與施體基板202。此外，在某些實施例中，第一形成結構222a可經歷進一步處理，諸如拋光、平坦化、退火及/或化學處理。舉例而言，一或多個拋光程序可移除由植入之剝離劑形成之殘餘表面缺陷。
圖2C展示在一第二形成結構222b形成在第一處置基板220a上之後的工程基板總成200。第二形成結構222b包括第一形成結構222a及在第一形成結構222a上同質磊晶生長至第二前側厚度位準230b之一半導體材料223。舉例而言，若第一形成結構222a包括一GaN材料，則可藉由在第一形成結構222a上同質磊晶生長GaN材料來形成半導體材料223。可(例如)藉由MOCVD、PLD、ALD或其他適合的技術形成同 質磊晶生長之半導體材料223。
在數項實施例中，第二形成結構222b具有與第一處置基板220a之CTE類似或匹配之一CTE。因此，第二形成結構222b與習用形成結構相比係較不傾向於脫層或翹曲。舉例而言，第二形成結構222b之第二前側厚度位準230b可大於圖2A之(異質磊晶)半導體材料204之前側厚度位準206a。在某些實施例中，形成結構222b可形成於一大處置基板(例如，具有150mm、200mm或300mm之直徑之處置晶圓)上。舉例而言，一200mm施體晶圓可用於在一200mm處置晶圓上形成一薄的第一形成結構222a。第一形成結構222a可具有小於10nm之一厚度以防止脫層或晶圓弓曲。然而一旦轉移，第二形成結構222b便可擴展至第二前側位準厚度230b而在處置晶圓處無脫層或晶圓弓曲。
根據本發明技術之各種實施例，形成結構可用於降低製造成本。在一項實施例中，可藉由在與較小直徑處置晶圓相比可同時處理更多裝置之大直徑處置晶圓上形成形成結構而增加產量。在另一實施例中，形成結構可減少或合併在一製造線中所需之若干個異質磊晶生長階段。舉例而言，習用異質磊晶生長階段可具有十小時或以上之處理時間，此意味著若生長程序失敗，則基板受損或裝置不產出，必須重複此等耗時階段。然而，本發明技術之實施例可使用形成結構以在其他基板上播種形成樣板。特定而言，在於一第一處置基板上播種及生長一形成結構之後，形成結構可在其他基板上播種形成樣板。因為工程基板與習用施體基板相比可支撐相對較大形成結構，所以相同形成結構可多次用於播種多個形成樣板。舉例而言，每一接合及轉移階段可經設計以移除一單片的形成結構，而留下形成結構之適合於進一步接合及轉移之一剩餘部分。由此，不需要異質磊晶來複製形成樣板。
圖2D展示在一階段期間之工程基板總成200，其中第二形成結構 222b附接至第二處置基板220b之一前側表面231。第二處置基板220b包括經由一第二接合材料224b接合至第二形成結構222b之一第二基板材料226b。在某些實施例中，以與在圖2B中所展示之接合類似之一方式將第二處置基板220b接合至第二形成結構222b。在此等實施例中，第二處置基板220b可包括與第一處置基板220a之彼等接合材料及/或支撐基板相同或類似之接合材料及/或支撐基板。舉例而言，基板總成200可包括夾在基於p-AlN之處置基板220a與220b之間的一GaN形成結構222b。因而，第一處置基板220a及第二處置基板220b可具有相同或大體類似之CTE。然而在其他實施例中，第二處置基板220b可包括其他材料及/或以不同方式附接至第二形成結構222b。
圖2E展示在藉由分離第二形成結構222b之一第一部分(「P1」；以幻線繪製)與第二處置基板220b形成一第三形成結構222c之後的工程基板總成200。第二形成結構222b之第一部分P1之轉移可與上文闡述之轉移程序類似(例如，經由植入及剝離)。如在圖2E中所圖解說明，第二形成結構222b之一第二部分(「P2」；以實線繪製)保持在第二處置基板220b上。在一項實施例中，第二形成結構222b之第二部分P2可接合及轉移至另一基板(亦即，針對第二形成結構222b之第二部分P2重複圖2D及圖2E之階段)。在另一實施例中，可在第二形成結構222b之第二部分P2上同質磊晶形成額外的半導體材料。隨後可重複圖2D及圖2E之階段以用此形成結構播種及形成額外的形成結構。
在某些實施例中，且相對於第二形成結構222b，接合及分離階段可減輕晶格應力且減少所得第三形成結構222c中之位錯及缺陷。特定而言，預期工程基板總成200與習用施體基板相比傳給一轉移基板的缺陷更少。此外，預期同質磊晶生長之半導體材料與基底形成結構相比具有更少缺陷。因此，預期額外的轉移及接合階段(未展示)可用於進一步減少一所得之形成結構中之位錯及缺陷。
如在圖2F中所展示，程序可進一步包括在工程基板總成200上形成一SST結構240。SST結構240可經組態以發射在可見光譜中(例如，自約390nm至約750nm)、在紅外光譜中(例如，自約1050nm至約1550nm)及/或在其他適合的光譜中之光。
在所圖解說明之實施例中，SST結構240包括圖2B之第二形成結構222b以及在第二形成結構222b上按順序形成之一作用區244及一半導體材料246。在其他實施例中，SST結構240可包括其他形成結構或形成結構之部分，諸如圖2C之第二形成結構222b之第二部分P2或第三形成結構222c。在一項實施例中，第二形成結構222b可包括N型GaN且半導體材料246可包括P型GaN。在選定實施例中，第二形成結構222b及第二半導體材料246可個別地包括GaAs、砷化鋁鎵(AlGaAs)、磷砷化鎵(GasP)、磷化鎵(III)(GaP)、硒化鋅(ZnSe)、氮化硼(BN)、AlGaN及/或其他適合的半導體材料中之至少一者。
作用區244可包括一單量子井(「SQW」)、MQW及/或一塊體半導體材料。術語「塊體半導體材料」通常係指具有介於約10奈米與約500奈米之間之一厚度的一單粒半導體材料(例如，InGaN)。在某些實施例中，作用區244可包括一InGaN SQW、GaN/InGaN MQW及/或一InGaN塊體材料。在其他實施例中，作用區244可包括磷化鋁鎵銦(AlGaInP)、氮化鋁鎵銦(AlGaInN)及/或其他適合的材料或組態。
可經由金屬有機化學汽相沈積(「MOCVD」)、分子束磊晶(「MBE」)、液相壘晶(「LPE」)、氫化物汽相磊晶(「HVPE」)及/或其他適合的磊晶生長技術。在其他實施例中，SST結構240亦可包括其他適合的組分，諸如促進在第二形成結構222b上形成第三半導體材料246及作用區244之一緩衝材料。在進一步實施例中，SST結構240可包括額外的接合及播種層以促進接合及/或磊晶生長。
一旦形成，便可將SST結構240整合至一SST裝置中。舉例而言， 方法可進一步包括形成一SST裝置之其他特徵，諸如形成在SST結構240上方之一透鏡、在SST結構240之一背側上之一鏡、在SST結構240上或其中之電觸點及/或其他適合的機/電組件(未展示)。在某些實施例中，第一處置基板220a之第一基板材料226a可併入有具有一高熔點之一反射金屬，諸如鎢(W)、(WN2)或其他適合的材料。在操作期間，反射材料可反射原本可被第一基板材料226a吸收或傳輸穿過第一基板材料226a之光輻射。或者，可自第一處置基板220a移除SST結構240。舉例而言，可藉由背面研磨、蝕刻、拋光(例如，CMP)及/或其他材料移除程序移除第一處置基板220a。在其他實施例中，處置基板220a或其一部分可在後續製造步驟期間保持附接至SST結構240。
如上文所論述，施體基板(例如，施體基板202)及/或在其上形成之一或多種異質磊晶半導體材料可實質上經工程設計以在處置基板處達成一特定(亦即，定製之)形成結構(例如，晶格結構、晶體定向或經曝露晶體面)。在一些例項中，此可能需要相當長的處理時間、高成本的處理設備及/或昂貴的材料。舉例而言，具有非標準晶體定向之矽施體晶圓與具有習用定向(亦即，(1,1,1)、(1,1,0)或(1,0,0))之矽施體晶圓相比明顯更昂貴。此外，在矽與III氮化物材料之間的中間材料(諸如，AlGaN)亦為昂貴的且製造耗時的。此外，在某些例項中，施體基板與處置基板之間的轉移及接合程序可需要試錯。然而，根據新技術之選定實施例，一旦在處置基板處達成一特定形成結構，便不需頻繁地重複(或根本不需重複)此等昂貴且時間密集程序以在其他基板上形成額外的形成結構。亦即，形成結構可在其他基板處提供適合的形成樣板而非製造一新(例如，定製之)施體基板用於每一額外的形成結構。
圖3A至圖3E展示圖解說明形成具有一工程GaN形成結構之一工程基板總成之一方法之剖視圖，其中具有一經曝露N面表面(圖3D)或 一經曝露Ga面表面(圖3E)。如下文參照圖4A至圖4D所闡述，據信，具有N面/作用區界面之一LED裝置與具有一Ga面/作用區界面之一裝置相比可以高出百分之六至百分之十之一效率而操作。
圖3A展示在與圖2A之製造階段類似之一製造階段期間之施體基板202及半導體材料204。半導體材料204包括具有一經曝露Ga面305及一埋入式N面307之GaN。在其他實施例中，施體基板202及半導體材料204可經工程設計以提供具有一經曝露N面及一埋入式Ga面之GaN(未展示)。
圖3B至圖3E展示在分別與圖2B至圖2E之製造階段類似之製造階段期間之工程總成200。如在圖3B中所展示，在接合施體基板202與第一處置基板220a之後，第一形成結構222a之Ga面305面向第一處置基板220a且第二形成結構222b之N面307背對第一處置基板220a。當分離施體基板202時，如在圖3C中所展示，曝露第一形成結構222a之N面307且埋入Ga面305。如在圖3D中所展示，處理可繼續以形成第二形成結構222b。在某些實施例中，處理可繼續至與在圖3E中所展示之階段類似之一階段。此產生具有埋入之N面307及同樣經曝露之Ga面305之第三形成結構222c。在任一情況中，所得形成結構可併入至一SST結構(諸如，在圖2F中所展示)或其他適合的半導體裝置中。
圖4A至圖4D係展示一基於N面GaN之LED裝置(亦即，具有與作用區介接之一N面之一LED)與一基於Ga面GaN之LED(亦即，具有與作用區介接之一Ga面之一LED)相比之模擬結果的圖式。模擬結果基於對帕松(Poisson)方程式、用於電子及電洞之連續方程式以及薛丁格(Schrödinger)方程式之一自洽解。N面及G面裝置中之每一者經模擬以具有一單量子井(SQW)結構，其中一形成結構具有以5×1018cm-3摻雜之一200nm N型GaN材料、一作用區具有一12nm GaN障壁及一2nm Ga0.8In0.2N量子井，及在作用區上之一半導體材料具有一12nm GaN 障壁及以7×1019cm-3摻雜之200nm P型GaN材料。
共同參照圖4A及圖4B，N面及Ga面裝置經模擬以具有0.1A cm-2之一電流密度。比較經模擬裝置之帶隙量變曲線，預測N面裝置(圖4A)與Ga面裝置(圖4B)相比提供較高發射效率。如在圖4C中所展示，在相同操作條件下，亦預測N面裝置與Ga面裝置相比具有一較低正向電壓。在圖4D中展示N面及Ga面裝置之各種載體損耗率。針對N面裝置用實曲線且針對Ga面裝置用虛曲線展示缺陷輔助重組(Rdef)、位錯輔助重組(Rdis)、輻射重組(Rrad)、重組(Raug)以及載體洩漏損耗(Jleak)之相對率。總體而言，預期N面裝置具有基於降低之正向電壓(如在圖4C中所展示)之一3%至5%功效增益及基於改良之輻射重組率(如在圖4D中所展示)之一3%至5%功效增益。因此，預期N面裝置之總功效增益可在6%至10%之範圍中。
上文關於圖2A至圖4D闡述之工程基板總成200可用於形成併入至無數個大及/或更複雜裝置或系統之任一者中之SST結構及/或其他半導體結構，該等裝置或系統之一代表性實例係在圖5中示意性展示之系統400。系統400可包括一或多個SST裝置410、一驅動器420、一處理器430及/或其他子系統或組件440。所得系統400可執行多種功能中之任一者，諸如背照、一般照明、發電、感測器及/或其他適合功能。因此，代表性系統400可包括(但不限於)手持式裝置(例如，行動電話、平板電腦、數位閱讀器及數位音訊播放器)、雷射器、光伏打電池、遠端控制器、電腦及電器。系統400之組件可裝納於一單個單元中或散佈(例如，經由一通信網路)於多個互連單元上。系統400之組件亦可包括本端及/或遠端記憶體儲存裝置，及各種各樣之電腦可讀媒體中之任一者。
根據上述內容，應瞭解，儘管本文已出於圖解說明目的闡述了本發明技術之特定實施例，但可在不背離本發明之情況下作出各種修 改。在特定實施例的上下文中闡述之本發明技術之某些態樣亦可在其他實施例中組合或消除。另外，儘管已在彼等實施例的上下文中描述與本發明技術之某些實施例相關聯的優點，但其他實施例亦可展現此等優點，且併非所有實施例均必須展現此等優點以落在本發明之範疇內。因此，本發明及相關聯技術可涵蓋本文中未明確展示或闡述之其他實施例。
220b‧‧‧第二處置基板/基於p-AlN之處置基板
222b‧‧‧第二形成結構
222c‧‧‧第三形成結構
224b‧‧‧第二接合材料
226b‧‧‧第二基板材料
305‧‧‧Ga面
307‧‧‧N面
P1‧‧‧第一部分
P2‧‧‧第二部分

Claims (33)

  1. 一種形成一工程基板總成之方法，其包含：在一施體基板之一前表面處形成一第一半導體材料；將該第一半導體材料之至少一部分轉移至一第一處置基板，其中該第一半導體材料之該部分在該第一處置基板處界定一第一形成結構；形成一第二形成結構，該第二形成結構包括該第一形成結構及同質磊晶至該第一形成結構之一第二半導體材料；及將該第二形成結構之一第一部分轉移至一第二處置基板，使得該第二形成結構之一第二部分保持在該第一處置基板處。
  2. 如請求項1之方法，其中：該第一半導體材料包含氮化鎵(GaN)；該施體基板包含矽(Si)及氮化鋁鎵(AlGaN)；該處置基板包含聚氮化鋁(p-AlN)及在該p-AlN上之一接合材料；形成該第一半導體材料包含：將GaN沈積在該施體基板之該AlGaN上；且轉移該第一半導體材料之該部分包含：接合該第一半導體材料與該接合材料；及分離該第一半導體材料之該部分與該施體基板以在該接合材料處形成一GaN樣板。
  3. 如請求項2之方法，其中：形成該第一半導體材料進一步包含：沈積該第一半導體材料之該GaN，使得該第一半導體材料之一N面面對該施體基板之該前表面； 轉移該第一半導體材料之該部分進一步包含：曝露該第一形成結構之該N面；且形成該第二形成結構包含：將GaN沈積在該第一形成結構之該N面上。
  4. 如請求項2之方法，其中：形成該第一半導體材料進一步包含：沈積該第一半導體材料之該GaN，使得該第一半導體材料之一Ga面面對該施體基板之該前表面；轉移該第一半導體材料之該部分進一步包含：曝露該第一形成結構之一Ga面；且形成該第二形成結構包含：將GaN沈積在該第一形成結構之該Ga面上。
  5. 如請求項1之方法，其中：該第一處置基板包含聚氮化鋁(p-AlN)；且將該第一半導體材料之該部分轉移至該第一處置基板包含：耦合該第一半導體材料與該第一處置基板之該p-AlN；及分離該第一半導體材料之該部分與該施體基板。
  6. 如請求項5之方法，其中：該第二處置基板包含p-AlN；且將該第二形成結構之該部分轉移至該第二處置基板包含：耦合該第二形成結構與該第二處置基板之該p-AlN；及分離該第二形成結構之該第一部分與該第一處置基板。
  7. 如請求項1之方法，其中：在該施體基板之該前側表面處形成該第一半導體材料包含：將該第一半導體材料異質磊晶生長至高出該施體基板之該前表面之一第一前側厚度位準； 將該第一半導體材料之該部分轉移至該第一處置基板包含：將該第一半導體材料之該部分轉移至該第一處置基板之一前側表面；且形成該第二形成結構包含：將該第二半導體材料同質磊晶生長至高於該第一處置基板之該前側表面之一第二前側位準厚度，其中該第二形成結構之該第二前側位準厚度大於該第一半導體材料之該第一前側位準厚度。
  8. 如請求項1之方法，其進一步包含將該第二形成結構之該第二部分轉移至一第三處置基板。
  9. 如請求項1之方法，其進一步包含在該第一處置基板處形成一第三形成結構，其中該第三形成結構包括該第二形成結構之該第二部分及同質磊晶至該第二形成結構之該第二部分之一第三半導體材料。
  10. 如請求項1之方法，其進一步包含形成該施體基板以界定該第一形成結構之一晶格結構、一晶體定向或一經曝露晶體面中之至少一者。
  11. 如請求項10之方法，其中該施體基板包括相對於該施體基板之該前表面具有除一(1,1,1)、(1,1,0)或(1,0,0)定向外之一定向之結晶矽。
  12. 一種形成一工程基板總成之方法，其包含：在一第一處置基板之一第一前側表面上形成一樣板結構，其中該第一處置基板包括一第一基板材料；及將該樣板結構接合至一第二處置基板之一第二前側表面，其中該第一處置基板之該第一前側表面與該第二處置基板之該第二前側表面相對，且其中該第二處置基板包括與該第一處置基板之該第一基板材料實質類似之一第二基板材料。
  13. 如請求項12之方法，其進一步包含分離該第一處置基板與該第二處置基板，使得該樣板結構經分離以在該分離之第一處置基板上形成一第一樣板結構且在該分離之第二處置基板上形成一第二樣板結構。
  14. 如請求項12之方法，其中該第一處置基板之該第一基板材料具有一第一熱膨脹係數(CTE)，且該第二處置基板之該第二基板材料具有與該第一處置基板之該第一CTE實質類似之一第二CTE。
  15. 如請求項12之方法，其中該第一處置基板之該第一基板材料包括聚氮化鋁(p-AlN)，且該第二處置基板之該第二基板材料包括p-AlN。
  16. 如請求項12之方法，其中形成該樣板結構進一步包含：在該第一處置基板之該第一前側表面上形成一第一半導體材料；及在該第一半導體材料上形成同質磊晶至該第一半導體材料之一第二半導體材料。
  17. 如請求項16之方法，其中形成該樣板結構進一步包含：在該第一處置基板之一基板材料上形成耦合該樣板結構與該基板材料之一接合材料。
  18. 一種形成一固態換能器(SST)裝置之方法，其包含：將一第一半導體材料自一施體基板轉移至一處置基板；形成一形成結構，該形成結構包括自該第一半導體材料同質磊晶生長之一第二半導體材料；及磊晶生長包括該形成結構之一SST結構。
  19. 如請求項18之方法，其中該形成結構包括該第一半導體材料。
  20. 如請求項18之方法，其中：該處置基板包含一第一處置基板；且 形成該形成結構進一步包含：在一第二處置基板上形成該形成結構，且其中該方法進一步包含：將該第二半導體材料轉移至該第二處置基板。
  21. 如請求項18之方法，其進一步包含形成該處置基板以包括一反射金屬。
  22. 如請求項18之方法，其進一步包含移除該處置基板之至少一部分。
  23. 如請求項18之方法，其中該第一半導體材料包含氮化鎵(GaN)，且其中形成該形成結構包含在該第一半導體材料之一經曝露N面上沈積該第二半導體。
  24. 如請求項18之方法，其中該形成結構包含一N型氮化鎵，且其中磊晶生長該SST結構包含：在該N型GaN上形成一作用區，其中該作用區包含一塊體氮化銦鎵(InGaN)、一InGaN單量子井及Gan/InGaN多量子井中之至少一者；及在該作用區上形成一P型GaN。
  25. 一種工程基板總成，其包含：一施體基板，其具有一第一前側表面且包括一第一基板材料；一處置基板，其具有一第二前側表面且包括與該施體基板之該第一基板材料實質類似之一第二基板材料；及一形成結構，其在該施體基板與該處置基板之間。
  26. 如請求項25之工程基板總成，其中該施體基板具有一第一熱膨脹係數(CTE)，且該處置基板具有與該施體基板之該第一CTE實質類似之一第二CTE。
  27. 如請求項25之工程基板總成，其中該施體基板之該第一基板材料包括聚氮化鋁(p-AlN)，且該第二處置基板之該第二基板材料包括p-AlN。
  28. 如請求項27之工程基板總成，其中該形成結構包括氮化鎵(GaN)。
  29. 如請求項25之工程基板總成，其進一步包含：一第一接合材料，其在該形成結構與該施體基板之間；及一第二接合材料，其在該形成結構與該處置基板之間。
  30. 一種發光二極體(LED)裝置，其包含：一工程基板總成，其包括一基板材料、一磊晶形成樣板及在該磊晶形成樣板與該基板材料之間的一接合材料；及一LED作用區，其與該磊晶形成樣板操作地耦合。
  31. 如請求項30之LED裝置，其中該基板材料包含聚氮化鋁(p-AlN)，且該磊晶形成樣板包含氮化鎵(GaN)。
  32. 如請求項30之LED裝置，其中該磊晶形成樣板包含氮化鎵(GaN)，且其中該磊晶形成結構具有面對該接合材料之一Ga面及面對LED作用層之一N面。
  33. 如請求項30之LED裝置，其中：該磊晶形成樣板包含具有面對該接合材料之一Ga面及面對該LED作用層之一N面之N型氮化鎵(GaN)；且該LED作用層包含一塊體氮化銦鎵(InGaN)、一InGaN單量子井及GaN/InGaN多量子井中之至少一者，且其中該LED裝置進一步包含在包含P型GaN之該LED作用區上之一第二半導體材料。
TW103100077A 2013-01-02 2014-01-02 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置 TWI545794B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/732,739 US9082692B2 (en) 2013-01-02 2013-01-02 Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices

Publications (2)

Publication Number Publication Date
TW201436279A true TW201436279A (zh) 2014-09-16
TWI545794B TWI545794B (zh) 2016-08-11

Family

ID=51016091

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105115595A TWI618265B (zh) 2013-01-02 2014-01-02 工程基板總成及發光二極體裝置
TW103100077A TWI545794B (zh) 2013-01-02 2014-01-02 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105115595A TWI618265B (zh) 2013-01-02 2014-01-02 工程基板總成及發光二極體裝置

Country Status (4)

Country Link
US (2) US9082692B2 (zh)
EP (1) EP2941782B1 (zh)
TW (2) TWI618265B (zh)
WO (1) WO2014107459A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589041B (zh) * 2014-11-27 2017-06-21 國立臺灣大學 無機發光記憶體及其製造方法
US11387101B2 (en) 2016-06-14 2022-07-12 QROMIS, Inc. Methods of manufacturing engineered substrate structures for power and RF applications
TWI774143B (zh) * 2020-11-30 2022-08-11 國立清華大學 有機發光二極體及其製備方法
TWI793755B (zh) * 2016-06-14 2023-02-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
EP2933824B1 (en) * 2014-04-14 2021-08-18 Nxp B.V. Substrate arrangement
JP6617718B2 (ja) 2014-12-10 2019-12-11 株式会社ニコン 基板重ね合わせ装置および基板処理方法
WO2016205751A1 (en) * 2015-06-19 2016-12-22 QMAT, Inc. Bond and release layer transfer process
US9997391B2 (en) 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
SG11201804490VA (en) 2015-12-04 2018-06-28 Qromis Inc Wide band gap device integrated circuit architecture on engineered substrate
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
US10290674B2 (en) * 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10679852B2 (en) 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US10510582B2 (en) 2016-06-14 2019-12-17 QROMIS, Inc. Engineered substrate structure
TWI795293B (zh) * 2016-06-24 2023-03-01 美商克若密斯股份有限公司 工程基板結構
US10186630B2 (en) 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
CN115775719A (zh) * 2016-08-23 2023-03-10 克罗米斯有限公司 集成有工程化衬底的电子功率器件
US10438792B2 (en) * 2016-10-20 2019-10-08 QROMIS, Inc. Methods for integration of elemental and compound semiconductors on a ceramic substrate
EP3552238A4 (en) * 2016-12-06 2020-11-04 Qromis, Inc. HIGH MOBILITY ELECTRONIC HORIZONTAL TRANSISTOR WITH INTEGRATED LEVEL DIODE
US10204778B2 (en) 2016-12-28 2019-02-12 QROMIS, Inc. Method and system for vertical power devices
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
US10734303B2 (en) 2017-11-06 2020-08-04 QROMIS, Inc. Power and RF devices implemented using an engineered substrate structure
US10573516B2 (en) 2017-12-06 2020-02-25 QROMIS, Inc. Methods for integrated devices on an engineered substrate
JP2021195299A (ja) * 2020-06-09 2021-12-27 信越化学工業株式会社 Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
WO2021250991A1 (ja) * 2020-06-09 2021-12-16 信越化学工業株式会社 Ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
JP7368336B2 (ja) * 2020-09-30 2023-10-24 信越半導体株式会社 紫外線発光素子用金属貼り合わせ基板の製造方法、及び紫外線発光素子の製造方法
US20240339320A1 (en) * 2023-04-07 2024-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Ceramic substrate structures and methods of forming the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6869820B2 (en) 2002-01-30 2005-03-22 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
US7041529B2 (en) 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US20040262686A1 (en) 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
JP5364368B2 (ja) 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
EP1858071A1 (en) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer
JP2008001540A (ja) 2006-06-21 2008-01-10 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
TW200826323A (en) 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
JP5333479B2 (ja) 2011-02-15 2013-11-06 住友電気工業株式会社 半導体デバイスの製造方法
FR2972567B1 (fr) * 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI589041B (zh) * 2014-11-27 2017-06-21 國立臺灣大學 無機發光記憶體及其製造方法
US11387101B2 (en) 2016-06-14 2022-07-12 QROMIS, Inc. Methods of manufacturing engineered substrate structures for power and RF applications
TWI793755B (zh) * 2016-06-14 2023-02-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
TWI839076B (zh) * 2016-06-14 2024-04-11 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
US12009205B2 (en) 2016-06-14 2024-06-11 QROMIS, Inc. Engineered substrate structures for power and RF applications
US12217957B2 (en) 2016-06-14 2025-02-04 QROMIS, Inc. Engineered substrate structures for power and RF applications
TWI894863B (zh) * 2016-06-14 2025-08-21 美商克若密斯股份有限公司 用於功率及rf應用的工程基板結構
TWI774143B (zh) * 2020-11-30 2022-08-11 國立清華大學 有機發光二極體及其製備方法

Also Published As

Publication number Publication date
US20160020360A1 (en) 2016-01-21
WO2014107459A1 (en) 2014-07-10
US9082692B2 (en) 2015-07-14
EP2941782A1 (en) 2015-11-11
TW201631792A (zh) 2016-09-01
TWI618265B (zh) 2018-03-11
TWI545794B (zh) 2016-08-11
US20140183442A1 (en) 2014-07-03
EP2941782B1 (en) 2020-01-22
US9705038B2 (en) 2017-07-11
EP2941782A4 (en) 2016-08-24

Similar Documents

Publication Publication Date Title
TWI545794B (zh) 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置
US10431714B2 (en) Engineered substrates for semiconductor devices and associated systems and methods
SaifAddin et al. Fabrication technology for high light-extraction ultraviolet thin-film flip-chip (UV TFFC) LEDs grown on SiC
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
US9331236B2 (en) Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
JP2009038344A (ja) 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
CN103180495A (zh) 形成复合衬底的方法
US10886444B2 (en) Solid state optoelectronic device with preformed metal support substrate
TW201413783A (zh) 碳化矽紋層
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
Lee et al. Thin-film-flip-chip LEDs grown on Si substrate using wafer-level chip-scale package
CN103180971A (zh) 生长于衬底上的iii族氮化物层
JP4508021B2 (ja) 半導体発光素子の製造方法
KR101381985B1 (ko) 수직형 발광소자 제조 방법
Jamil et al. Free-standing GaN-based LEDs with ALD-Al2O3/Si substrate removed by wet etching