[go: up one dir, main page]

TW201436177A - 顯示裝置和電子裝置 - Google Patents

顯示裝置和電子裝置 Download PDF

Info

Publication number
TW201436177A
TW201436177A TW103105411A TW103105411A TW201436177A TW 201436177 A TW201436177 A TW 201436177A TW 103105411 A TW103105411 A TW 103105411A TW 103105411 A TW103105411 A TW 103105411A TW 201436177 A TW201436177 A TW 201436177A
Authority
TW
Taiwan
Prior art keywords
layer
wiring
conductive layer
transistor
oxide semiconductor
Prior art date
Application number
TW103105411A
Other languages
English (en)
Other versions
TWI611566B (zh
Inventor
Hideaki Shishido
Hiroyuki Miyake
Seiko Inoue
Kouhei Toyotaka
Koji Kusunoki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201436177A publication Critical patent/TW201436177A/zh
Application granted granted Critical
Publication of TWI611566B publication Critical patent/TWI611566B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提供一種新的顯示裝置，包括：像素部及配置在像素部外側的驅動電路部，其中，該像素部包括配置為矩陣狀的像素電極以及與像素電極電連接的電晶體，該電晶體包括閘極電極、該閘極電極上的閘極絕緣層、該閘極絕緣層上的氧化物半導體層、該氧化物半導體層上的源極電極及汲極電極，該驅動電路部包括與該閘極電極在同一製程中形成的第一佈線至第三佈線、與該源極電極及該汲極電極在同一製程中形成的第四佈線至第六佈線、與該像素電極在同一製程中形成的第七佈線、該第二佈線與該第五佈線交叉的第一區域、該第三佈線與該第六佈線交叉的第二區域，其中該第一佈線與該第四佈線藉由該第七佈線連接，該第二區域的佈線之間的距離比該第一區域的佈線之間的距離長。

Description

顯示裝置和電子裝置
本發明係關於目標、方法、製造方法、過程、機器、製造或組成物。特別地，本發明關於，例如，半導體裝置、顯示裝置、發光裝置、電子裝置、它們的驅動方法或者它們的製造方法。特別地，例如，本發明涉及包含氧化物半導體的半導體裝置、顯示裝置、電子裝置或發光裝置。
注意，術語“顯示裝置”是指包括顯示元件的裝置。另外，有時顯示裝置還包括用於驅動多個像素的驅動電路等。此外，有時顯示裝置還包括形成於另一個基板上的控制電路、電源電路、信號發生電路等。
對於以液晶顯示裝置為代表的顯示裝置，元件和佈線已經隨著新近的技術革新而縮小了尺寸，並且大規模生產技術同樣已經得到了大大改進。需要提高製造良率而在將來實現更低的成本。
如果因靜電等所致的突波電壓被施加於顯示裝置，則元件會被損壞而不能進行正常的顯示。因而，製 造良率很可能會被降低。為了克服這點，用於將突波電壓釋放到另一個佈線的保護電路被設置於顯示裝置內(例如，參照專利文獻1至7)。
[專利文獻1]日本專利申請公開第2010-92036號公報
[專利文獻2]日本專利申請公開第2010-92037號公報
[專利文獻3]日本專利申請公開第2010-97203號公報
[專利文獻4]日本專利申請公開第2010-97204號公報
[專利文獻5]日本專利申請公開第2010-107976號公報
[專利文獻6]日本專利申請公開第2010-107977號公報
[專利文獻7]日本專利申請公開第2010-113346號公報
以提高可靠性為目標的結構(典型為保護電路)對於顯示裝置是重要的。
然而，保護電路是在顯示裝置的製程，即用於顯示裝置的電晶體的製程中形成的。因此，製程中的電晶體沒有與保護電路連接。換言之，製程中的電晶體及連接於該電晶體的佈線等很有可能被在電晶體的製程中有可能產生的靜電或過電流所破壞。
如此，在該電晶體及連接於該電晶體的佈線等很有可能被在電晶體的製程中有可能產生的靜電或過電流所破壞的狀況下製造顯示裝置時，存在製造良率極低的問題。
於是，本發明的一個方式的一個目的是提供 具有能夠減少靜電破壞的新結構的顯示裝置。另外，本發明的一個方式的一個目的是提供具有能夠提高可靠性的新結構的顯示裝置。本發明的一個方式的另一個目的是提供具有能夠減少靜電的影響的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠在使用觸摸感測器時減少故障的影響的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體特性的波動或劣化的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體的臨界電壓的波動或電晶體的劣化的新結構的顯示裝置等。另外，本發明的一個方式的另一個目的是提供具有能夠減少電晶體的常導通狀態的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠提高電晶體的製造良率的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠使積聚在像素電極中的電荷放電的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有能夠使積聚在佈線中的電荷放電的新結構的顯示裝置。另外，本發明的一個方式的另一個目的是提供具有容易實現正常顯示的新結構的顯示裝置。
注意，這些目的描述並不妨礙其它目的存在。注意，在本發明的一個實施方式中，不需要實現全部目的。根據關於本說明書、圖式、申請專利範圍等的描述，除上述目的外的目的將會變得明顯，並且可以從所述 描述中得出。
本發明的一個方式是一種顯示裝置，包括：像素部；以及配置在像素部外側的驅動電路部，其中，該像素部包括配置為矩陣狀的像素電極以及與該像素電極電連接的電晶體，該電晶體包括閘極電極、該閘極電極上的閘極絕緣層、該閘極絕緣層上的氧化物半導體層、該氧化物半導體層上的源極電極及汲極電極，該驅動電路部包括與該閘極電極在同一製程中形成的第一佈線至第三佈線、與該源極電極及該汲極電極在同一製程中形成的第四佈線至第六佈線、與該像素電極在同一製程中形成的第七佈線、該第二佈線與該第五佈線交叉的第一區域、該第三佈線與該第六佈線交叉的第二區域，其中該第一佈線與該第四佈線藉由該第七佈線連接，該第二區域的佈線之間的距離比該第一區域的佈線之間的距離長。
藉由本發明的一個方式可以提供一種具有能夠減少靜電破壞的新結構的顯示裝置。
100‧‧‧顯示裝置
102‧‧‧像素部
104‧‧‧驅動電路部
104a‧‧‧閘極驅動器
104b‧‧‧源極驅動器
106‧‧‧保護電路
107‧‧‧端子部
108‧‧‧像素電路部
110‧‧‧佈線
111‧‧‧像素電路
112‧‧‧電晶體
114‧‧‧電晶體
116‧‧‧佈線
118‧‧‧佈線
120‧‧‧佈線
122‧‧‧佈線
124‧‧‧佈線
126‧‧‧佈線
128‧‧‧電晶體
130‧‧‧電晶體
131_1‧‧‧電晶體
131_2‧‧‧電晶體
131_3‧‧‧電晶體
132‧‧‧電晶體
133_1‧‧‧電容元件
133_2‧‧‧電容元件
134‧‧‧電晶體
135‧‧‧發光元件
206‧‧‧保護電路
208‧‧‧佈線
212‧‧‧電晶體
214‧‧‧電晶體
216‧‧‧電晶體
218‧‧‧電晶體
220‧‧‧電晶體群
222‧‧‧電晶體群
224‧‧‧佈線
226‧‧‧佈線
302‧‧‧基板
304a‧‧‧導電層
304b‧‧‧導電層
304c‧‧‧導電層
304d‧‧‧導電層
304e‧‧‧導電層
305‧‧‧絕緣層
306‧‧‧絕緣層
307‧‧‧半導體層
308a‧‧‧半導體層
308b‧‧‧半導體層
308c‧‧‧半導體層
308d‧‧‧半導體層
309‧‧‧導電層
310a‧‧‧導電層
310b‧‧‧導電層
310c‧‧‧導電層
310d‧‧‧導電層
310e‧‧‧導電層
310f‧‧‧導電層
310g‧‧‧導電層
311‧‧‧絕緣層
312‧‧‧絕緣層
313‧‧‧絕緣層
314‧‧‧絕緣層
315‧‧‧導電層
316a‧‧‧導電層
316b‧‧‧導電層
316c‧‧‧導電層
318‧‧‧配向膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光層
346‧‧‧有色層
348‧‧‧絕緣層
350‧‧‧導電層
352‧‧‧配向膜
360‧‧‧靜電破壞誘發區
362‧‧‧保護環
362a‧‧‧靜電破壞誘發區
370‧‧‧絕緣層
372a‧‧‧開口部
372b‧‧‧開口部
374a‧‧‧開口部
374b‧‧‧開口部
374c‧‧‧開口部
374d‧‧‧開口部
374e‧‧‧開口部
380‧‧‧區域
382‧‧‧區域
390‧‧‧氧化物疊層
390a‧‧‧氧化物半導體層
390b‧‧‧氧化物層
392‧‧‧n型區域
402‧‧‧基板
404‧‧‧導電層
405‧‧‧絕緣層
406‧‧‧絕緣層
410‧‧‧導電層
412‧‧‧絕緣層
414‧‧‧絕緣層
416‧‧‧導電層
474a‧‧‧開口部
474b‧‧‧開口部
502‧‧‧基板
504a‧‧‧導電層
504b‧‧‧測量焊盤
506‧‧‧層間膜
510a‧‧‧導電層
510b‧‧‧測量焊盤
512‧‧‧絕緣層
514‧‧‧絕緣層
520‧‧‧開口部
522‧‧‧開口部
551‧‧‧實線
552‧‧‧虛線
3601‧‧‧輻射影像檢測裝置
3603‧‧‧底座
3605‧‧‧輻射源
3607‧‧‧輻射
3609‧‧‧拍攝對象
3611‧‧‧像素
3613‧‧‧感測器陣列
3615‧‧‧閘極線驅動電路
3617‧‧‧信號檢測電路
3619‧‧‧A/D轉換電路
3621‧‧‧輻射檢測元件
3623‧‧‧電容元件
3625‧‧‧電晶體
3631‧‧‧輸出裝置
3633‧‧‧電源裝置
3641‧‧‧基板
3643‧‧‧導電膜
3645‧‧‧轉換層
3647‧‧‧導電膜
3651‧‧‧導電膜
3652‧‧‧絕緣膜
3653‧‧‧轉換層
3654‧‧‧絕緣膜
3655‧‧‧導電膜
3657‧‧‧螢光體層
4500‧‧‧觸摸感測器
4510‧‧‧導電層
4510a‧‧‧導電層
4510b‧‧‧導電層
4510c‧‧‧導電層
4520‧‧‧導電層
4540‧‧‧電容器
4710‧‧‧電極
4810‧‧‧絕緣層
4820‧‧‧絕緣層
4910‧‧‧基板
4920‧‧‧基板
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧儲存介質讀出部分
5012‧‧‧支架
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接受部分
5017‧‧‧充電器
5018‧‧‧支架底座
5019‧‧‧外部連接埠
5020‧‧‧指向裝置
5021‧‧‧讀寫器
5022‧‧‧外殼
5023‧‧‧顯示部分
5024‧‧‧遠程控制器
5025‧‧‧揚聲器
5026‧‧‧顯示模組
5027‧‧‧浴缸單元
5028‧‧‧顯示模組
5029‧‧‧車身
5030‧‧‧天花板
5031‧‧‧顯示模組
5032‧‧‧鉸鏈部分
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1A至圖1C是說明顯示裝置的俯視示意圖及說明保護電路的電路圖；圖2A至圖2C是說明顯示裝置的俯視示意圖；圖3A至圖3C是說明顯示裝置的剖面的圖； 圖4A至圖4C是說明顯示裝置的製造方法的剖面圖；圖5A至圖5C是說明顯示裝置的製造方法的剖面圖；圖6A至圖6C是說明顯示裝置的製造方法的剖面圖；圖7A至圖7C是說明顯示裝置的製造方法的剖面圖；圖8A至圖8C是說明顯示裝置的製造方法的剖面圖；圖9A至圖9C是說明顯示裝置的製造方法的剖面圖；圖10A至圖10C是說明顯示裝置的製造方法的剖面圖；圖11A至圖11C是說明顯示裝置的製造方法的剖面圖；圖12A至圖12C是說明顯示裝置的製造方法的剖面圖；圖13A至圖13C是說明顯示裝置的製造方法的剖面圖；圖14A至圖14C是說明顯示裝置的製造方法的剖面圖；圖15A至圖15C是說明顯示裝置的製造方法的剖面圖； 圖16A至圖16C是說明顯示裝置的製造方法的剖面圖；圖17A至圖17C是說明顯示裝置的製造方法的剖面圖；圖18A至圖18C是說明顯示裝置的剖面的圖；圖19是說明電晶體的剖面的圖；圖20A及圖20B是說明顯示裝置的剖面的圖；圖21A至圖21C是說明顯示裝置及顯示裝置外周的俯視圖的圖以及說明顯示裝置外周部的剖面的圖；圖22A及圖22B是說明可以用於顯示裝置的像素電路的電路圖；圖23A至圖23D是電晶體的剖面圖及說明氧化物疊層的圖；圖24A及圖24B是說明觸摸感測器的圖；圖25是說明觸摸感測器的電路圖；圖26是說明觸摸感測器的剖面圖；圖27是說明使用本發明的一個方式的顯示裝置的顯示模組的圖；圖28A至圖28H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖；圖29A至圖29H是說明使用本發明的一個方式的顯示裝置的電子裝置的圖；圖30A及圖30B是示出氧化物半導體的奈米束電子繞射圖案的圖； 圖31A及圖31B是說明輻射影像檢測裝置的圖；圖32A及圖32B是說明輻射檢測元件的圖；圖33A及圖33B是說明在實施例中使用的TEG的俯視圖及剖面圖；圖34是說明在實施例中使用的各個樣本的絕緣擊穿電壓的圖；圖35A及圖35B是說明保護電路的電路圖以及說明信號的波形的示意圖。
以下，將參照圖式來描述實施方式。但是，這些實施方式能夠以各種模式來實現。本領域技術人員應當很容易理解，在不脫離本發明的精神和範圍的情況下能夠按照各種方式來改變模式和細節。因而，本發明不應當被理解為限制於下面實施方式的描述。
在圖式中，尺寸、層的厚度、或區域在某些情況下可以出於清晰起見而誇大。因此，本發明的實施方式並不限制於這樣的比例。
注意，在本說明書等中，電晶體是至少具有包括閘極、汲極和源極的三個端子的元件。另外，電晶體具有在汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間的通道區，並且電流能夠流過汲極區、通道區和源極區。
在此，由於電晶體的源極和汲極可依據電晶 體的結構、操作條件等而互換，因而難以界定哪個是源極或汲極。因而，在某些情況下，用作源極的部分以及用作汲極的部分並不稱為源極和汲極，而是源極和汲極之一被稱為第一電極，而它們中的另一個被稱為第二電極。
注意，在本說明書中，為了在構成要素當中避免混淆而使用諸如“第一”、“第二”和“第三”之類的序數，並且這些序數並沒有在數位上限制這些構成要素。
注意，在本說明書中，短語“A與B連接”或者“A連接於B”包括A和B彼此電連接的情形，以及A和B彼此直接連接的情形。在此，描述“A與B彼此電連接”或者“A電連接於B”是指如下情形：當具有任何電功能的目標存在於A與B之間時，電信號能夠在A與B之間進行發送和接收。
注意，在本說明書中，用於描述佈局的術語，例如，“之上”、“上方”、“之下”和“下方”，是為了方便起見而用來描述構成要素關於圖式的位置。此外，構成要素的位置能夠依據從哪個方向來示出構成要素而適當地改變。因而，不侷限於本說明書中使用的術語，並且能夠根據情況而適當地換詞句。
注意，在圖式中的塊圖內的各電路塊的佈局為了描述的目的而指定了位置關係。因而，即使在圖式示出不同的功能被實現於不同的電路塊中時，也可以配置實際的電路和區域使得不同的功能被實現於相同的電路或區 域內。在圖式中的塊圖內的各個電路塊的功能是為了描述的目的而指定的，並且即使在一個電路塊被示出的情形中，也可以在實際的電路或區域內，使得由一個電路塊執行的處理由多個電路塊來執行。
注意，像素對應於能夠控制一個顏色要素(例如，R(紅色)、G(綠色)和B(藍色)中的任意一個)的亮度的顯示單元。因此，在彩色顯示裝置中，彩色影像的最小顯示單元包括R像素、G像素和B像素的三個像素。注意，用於顯示彩色影像的顏色要素並不限制於這三種顏色，並且可以使用多於三種顏色的顏色要素或者可以使用除RGB外的顏色。
在本說明書中，本發明的實施方式將參照圖式來進行說明。在各實施方式中，將按照如下順序來進行說明。
1．實施方式1(顯示裝置的基本結構)
2．實施方式2(顯示裝置的製造方法)
3．實施方式3(顯示裝置的變形例)
4．實施方式4(靜電破壞區域的變形例)
5．實施方式5(像素部的結構)
6．實施方式6(電晶體的結構)
7．實施方式7(觸摸感測器及顯示模組)
8．實施方式8(電子裝置)
9．實施方式9(輻射影像檢測裝置)
10．實施例(絕緣擊穿電壓)
實施方式1
在本實施方式中，參照圖1A至圖3C對本發明的一個方式的顯示裝置進行說明。
圖1A所示的顯示裝置包括顯示元件的像素的區域(以下稱為像素部102)、配置在像素部102的外側且包含用於驅動像素的電路的電路部(以下稱為驅動電路部104)、具有針對元件的保護功能的電路(以下稱為保護電路106)以及端子部107。另外，也可以不設置保護電路106。
驅動電路部104的一部分或全部較佳為與像素部102形成在同一基板上。由此，可以減少構成要素或端子的個數。當驅動電路部104的一部分或全部不與像素部102形成在同一基板上時，在很多情況下驅動電路部104的一部分或全部藉由COG或TAB安裝。
像素部102包括用於驅動配置成X(X是2以上的自然數)行和Y列(Y是2以上的自然數)的多個顯示元件的電路(在下文，這樣的電路被稱為像素電路部108)。驅動電路部104包括驅動電路，例如，用於輸出用於選擇像素的信號(掃描信號)的電路(該電路在下文稱為閘極驅動器104a)以及用於供應用於驅動在像素中的顯示元件的信號(資料信號)的電路(該電路在下文稱為源極驅動器104b)。
閘極驅動器104a包括移位暫存器等。閘極驅 動器104a藉由端子部107來接收用於驅動移位暫存器的信號並輸出信號。例如，閘極驅動器104a接收起動脈衝信號、時脈信號等，並輸出脈衝信號。閘極驅動器104a具有控制被供應掃描信號的佈線(這樣的佈線在下文稱為掃描線GL_1至GL_X)的電位的功能。另外，還可以設置多個閘極驅動器104a，並由該多個閘極驅動器104a分別控制掃描線GL_1至GL_X。另外，閘極驅動器104a具有供應初始化信號的功能。但不侷限於此，閘極驅動器104a能夠供應另外的信號。
源極驅動器104b包括移位暫存器等。源極驅動器104b藉由端子部107來接收可從其中得出資料信號的信號(影像信號)、以及用於驅動移位暫存器的信號。源極驅動器104b具有基於影像信號來生成寫入像素電路部108內的資料信號的功能。另外，源極驅動器104b還具有響應於由起動脈衝、時脈信號等的輸入產生的脈衝信號而控制資料信號的輸出的功能。此外，源極驅動器104b還具有控制被供應以資料信號的佈線(這樣的佈線在下文稱為資料DL_1至DL_Y)的電位的功能。另外，源極驅動器104b具有供應初始化信號的功能。但是並不侷限於此，源極驅動器104b也能夠供應另外的信號。
源極驅動器104b使用例如多個類比開關等來形成。源極驅動器104b藉由依次開啟該多個類比開關而能夠輸出將影像信號按時間劃分而成的信號作為資料信號。源極驅動器104b可以使用移位暫存器等來形成。
脈衝信號和資料信號藉由被供應以掃描信號的該多個掃描線GL之一以及被供應以資料信號的該多個資料線DL之一而被分別輸入到該多個像素電路部108中的每一個。資料信號在該多個像素電路部108中的每個像素電路部內的寫入和保持由閘極驅動器104a控制。例如，對於在第m行和第n列(m是X以下的自然數，而n是Y以下的自然數)中的像素電路部108，脈衝信號從閘極驅動器104a藉由掃描線GL_m來輸入，而資料信號從源極驅動器104b根據掃描線GL_m的電位而藉由資料線DL_n來輸入。
圖1A所示的保護電路106例如連接於掃描線GL，該掃描線GL是閘極驅動器104a與像素電路部108之間的佈線。或者，保護電路106連接於資料線DL，該資料線DL是源極驅動器104b與像素電路部108之間的佈線。或者，保護電路106能夠連接於位於閘極驅動器104a與端子部107之間的佈線。或者，保護電路106能夠連接於位於源極驅動器104b與端子部107之間的佈線。注意，端子部107是指設置有用於從外部電路將功率、控制信號和影像信號輸入顯示裝置的端子的部分。
保護電路106是用於在超出一定範圍的電位被施加於與保護電路連接的佈線時將與保護電路連接的佈線電連接於另一佈線的電路。
如圖1A所示，保護電路106被分別設置於像素部102及驅動電路部104中，從而能夠提高顯示裝置對 於由靜電釋放(ESD：Electro Static Discharge)所產生的過電流的抗性。注意，保護電路106的結構並不限制於此，並且例如，保護電路106可以被配置為僅連接於閘極驅動器104a，或者保護電路106可以被配置為僅連接於源極驅動器104b。或者，保護電路106可以被配置為僅連接於端子部107。
在圖1A中，雖然驅動電路部104由閘極驅動器104a及源極驅動器104b形成，但是並不侷限於此。例如，也可以只形成閘極驅動器104a，並且另外準備的形成有源極驅動器電路的基板(例如，以單晶半導體膜或多晶半導體膜形成的驅動電路基板)可以被安裝。
換言之，保護電路106較佳為與像素部102、驅動電路部104中的一個或兩個電連接。
例如，保護電路106能夠使用二極體連接的電晶體等構成。圖1B及圖1C示出了保護電路106的一個例子。
在圖1B所示的保護電路106中，在佈線110與佈線116之間連接有二極體連接的電晶體112、114。 佈線110是例如從圖1A所示的掃描線GL、資料線DL或端子部107引至驅動電路部104的佈線。特別地，圖1B所示的保護電路106較佳為設置在像素部102與閘極驅動器104a之間。
另外，佈線116例如是被供應以電源線的電位(VDD、VSS或GND)的佈線，該電源線給圖1A所示的 閘極驅動器104a供電。另外，也是被供應以共用電位的佈線(共用線)。作為一個例子，佈線116較佳為連接於電源線，以便給閘極驅動器104a供電，特別地，較佳為連接於用於供應低電位的佈線。這是因為掃描線GL大部分期間內都具有低電。因而，當佈線116同樣具有低電位時，能夠減少在通常的操作中從掃描線GL洩漏至佈線116的電流。
在圖1C所示的保護電路106中，二極體連接的電晶體128、130、132、134連接於佈線118、佈線120、佈線122、佈線124及佈線126中。佈線118及佈線120例如被施加用來對圖1A所示的源極驅動器104b供應電源的電源線的電位(VDD、VSS或GND)或者取樣脈衝等。佈線122、124、126例如是圖1A所示的資料線DL。尤其是，圖1C所示的保護電路106較佳為設置在像素部102與源極驅動器104b之間。
如此，藉由在圖1A所示的顯示裝置中設置保護電路106，像素部102及驅動電路部104可以提高對因ESD等而產生的過電流的耐性。
另外，作為用於圖1B及圖1C所示的保護電路106的電晶體112、114、128、130、132、134的半導體層，較佳為使用氧化物半導體。由於不發生突崩潰，使用氧化物半導體的電晶體與作為半導體層使用矽等的電晶體相比，對電場具有較高的耐性。此外，作為電晶體112、114、128、130、132、134的電晶體結構，例如可 以使用平面型或反交錯型。在此，使用圖1B中的保護電路106的變形例來說明在保護電路中流過的電流及電子流。
圖35A示出圖1B中的保護電路106的變形例。
圖35A所示的保護電路206包括電晶體212、214、216、218及佈線208、224、226。
電晶體212的源極和汲極中的一個與佈線224連接，電晶體212的源極和汲極中的另一個與電晶體214的源極和汲極中的一個連接，電晶體214的源極和汲極中的另一個與佈線208連接，電晶體216的源極和汲極中的一個與電晶體214的源極和汲極中的另一個及佈線208連接，電晶體216的源極和汲極中的另一個與電晶體218的源極和汲極中的一個連接，電晶體218的源極和汲極中的另一個與佈線226連接。
另外，電晶體212、214、216、218都是閘極連接於源極或汲極的電晶體，即二極體連接的電晶體。
此外，佈線224與被施加高電源電位VDD的佈線連接，佈線226與被施加低電源電位VSS的佈線連接，佈線208與被施加信號電位SIG的佈線連接。
另外，在圖35A中，將電晶體212及電晶體214表示為電晶體群220，將電晶體216及電晶體218表示為電晶體群222。注意，在圖35A中，雖然例示出電晶體群220及電晶體群222分別包括兩個電晶體的結構，但 是並不侷限於此。電晶體群220及電晶體群222分別包括也可以包括一個或三個以上的電晶體。
在圖35A所示的保護電路206中，在滿足特定的條件的情況下，施加於佈線208的信號電位SIG的電流藉由電晶體群220或電晶體群222流向高電源電位VDD或低電源電位VSS。注意，在圖35A中，用實線箭頭表示流向高電源電位VDD及低電源電位VSS的電流，而用虛線剪頭表示流向高電源電位VDD及低電源電位VSS的電子流。
在此，使用圖35B來說明流過電晶體群220及電晶體群222的電流及電子流。
圖35B所示的波形示意地表示施加到佈線208的信號電位SIG。信號電位SIG有可能在信號上升以及信號下降時產生漣波(ripple)。作為該漣波有可能發生高電源電位一側的漣波及低電源電位一側的漣波的兩種。在圖35B中，將高電源電位一側的漣波的電位表示為HVDD，將低電源電位一側的漣波的電位表示為HVSS。如果在信號電位SIG的信號上升時產生漣波，即在信號電位SIG超過高電源電位VDD時，電流則流過電晶體群220。此時，電子流從高電源電位VDD一側向佈線208一側流過。另外。如果在信號電位SIG的信號下降時產生漣波，即在信號電位SIG低於低電源電位VSS時，電流則流過電晶體群222。此時，電子流從低電源電位VSS一側向佈線208一側流過。
如此，藉由設置保護電路206，可以釋放過電流。
另外，保護電路106、206在顯示裝置所具有的電晶體的製程中形成。因此，在電晶體的製程中保護電路106、206不能充分發揮其功能。換言之，在電晶體的製程中，該電晶體或連接於該電晶體的佈線等的對因ESD等而產生的過電流的抗性不夠。
在電晶體的製程中產生的過電流容易在不同佈線等之間產生大的電位差的情況下產生。例如，在構成電晶體的閘極電極或與閘極電極在同一製程中形成的佈線以及源極電極及汲極電極或與源極電極及汲極電極在同一製程中形成的佈線之間的電位差變大時，在閘極電極或與閘極電極在同一製程中形成的佈線等以及源極電極及汲極電極或與源極電極及汲極電極在同一製程中形成的佈線等之間有可能發生靜電破壞。尤其是，在與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線交叉的區域或與其鄰接的區域中，很有可能發生靜電破壞。
於是，在本發明的一個方式中，為了在電晶體的製程中不使電晶體或連接於該電晶體的佈線等發生靜電破壞，藉由形成可以發生靜電破壞而被破壞的區域(以下，稱之為靜電破壞誘發區)，並且將在電晶體的製程中有可能產生的過電流釋放到該靜電破壞誘發區，從而可以提供可靠性高且製造良率高的顯示裝置。
在此，作為圖1A所示的顯示裝置的一個例子，圖2A至圖2C示出更具體的結構。
圖2A至圖2C所示的顯示裝置示出圖1A所示的顯示裝置的像素部102及驅動電路部104的一個例子的俯視圖。另外，在本實施方式中，使用圖2A至圖2C說明使用液晶元件的顯示裝置(也稱為液晶顯示裝置)的結構。
圖2A示出驅動電路部104的一部分的俯視圖，圖2B示出驅動電路部104的與圖2A不同的一部分的俯視圖，圖2C示出像素部102的俯視圖。注意，在圖2A至圖2C中，為了避免圖式的繁雜而省略閘極絕緣層等一部分的構成要素的記載。
在圖2A中，電晶體131_3由如下要素構成：用作閘極電極的導電層304a；閘極絕緣層(圖2A中未圖示)；形成通道區的半導體層308a；以及用作源極電極及汲極電極的導電層310a、310b。半導體層308a設置在閘極絕緣層上。另外，還設置有：與用作閘極電極的導電層304a在同一製程中形成的導電層304b(也稱為第一佈線)；與用作源極電極及汲極電極的導電層310a、310b在同一製程中形成的導電層310c(也稱為第四佈線)；以及連接導電層304b與導電層310c的具有透光性的導電層316a(也稱為第七佈線)。具有透光性的導電層316a在開口部372a、374a中與導電層304b連接，而在開口部374b中與導電層310c連接。
在圖2B中，靜電破壞誘發區360由如下要素構成：與用作閘極電極的導電層304a在同一製程中形成的導電層304c(也稱為第二佈線)；閘極絕緣層(圖2B中未圖示)；與用作源極電極及汲極電極的導電層310a、310b在同一製程中形成的導電層310d(也稱為第五佈線)；以及與具有透光性的導電層316a在同一製程中形成的導電層316b。另外，導電層304c及導電層310d在開口部374c、374d中隔著導電層316b連接。此外，將作為第二佈線的導電層304c與作為第五佈線的導電層310d所交叉的區域稱為第一區域380。第一區域380在導電層304c與導電層310d之間包括用作閘極絕緣層的絕緣層。
另外，在圖2B中，在鄰接於上述靜電破壞誘發區360的區域中，作為與用作閘極電極的導電層304a在同一製程中形成的導電層304d(也稱為第三佈線)以及與用作源極電極及汲極電極的導電層310a、310b在同一製程中形成的導電層310e(也稱為第六佈線)所交叉的區域，設置有第二區域382。第二區域382在導電層304d與導電層310e之間包括閘極絕緣層(圖2B中未圖示)以及半導體層308b。藉由在第二區域382中形成半導體層308b，可以使導電層304d與導電層310e之間的距離變長，因此可以減少在導電層304d與導電層310e之間產生的寄生電容。另外，在導電層304d與導電層310e之間產生大的電位差時，藉由使導電層304d與導電層310e之間的距離變長，可以抑制在導電層304d與導電層310e之間因靜電破 壞而發生短路。
如此，第一區域380的導電層之間的距離與第二區域382的不同。由於在第二區域382中形成有半導體層308b，所以其導電層之間的距離比第一區域380的長。
另外，在圖2C中，用作掃描線的導電層304e向大致垂直於信號線的方向(圖中左右方向)延伸地設置。用作信號線的導電層310e向大致垂直於掃描線的方向(圖中上下方向)延伸地設置。用作電容線的導電層310g向平行於信號線的方向延伸地設置。另外，用作掃描線的導電層304e與閘極驅動器104a(參照圖1A)電連接，用作信號線的導電層310e及用作電容線的導電層310g與源極驅動器104b(參照圖1A)電連接。
另外，在圖2C中，電晶體131_1設置於掃描線與信號線彼此交叉的區域中。電晶體131_1由如下要素構成：用作閘極電極的導電層304e；閘極絕緣層(圖2C中未圖示)；形成於閘極絕緣層上的形成有通道區的半導體層308c；以及用作源極電極及汲極電極的導電層310e、310f。此外，導電層304e也用作掃描線，其與半導體層308c重疊的區域用作電晶體131_1的閘極電極。另外，導電層310e也用作信號線，其與半導體層308c重疊的區域用作電晶體131_1的源極電極或汲極電極。
此外，在圖2C中，從上方看時掃描線的邊緣部位於半導體層308c的邊緣部的外側。因此，掃描線用 作遮擋來自背光等光源的光的遮光膜。其結果是，光不照射到包括在電晶體中的半導體層308c，由此可以抑制電晶體的電特性的變動。
另外，在圖2C中，導電層310f在開口部374e中與用作像素電極的具有透光性的導電層316c電連接。
另外，在圖2C中，在電容元件133_1中，用作電容線的導電層310g與半導體層308d接觸。另外，電容元件133_1由如下要素構成：形成在閘極絕緣層上的具有透光性的半導體層308d；用作像素電極的具有透光性的導電層316c；以及由設置在電晶體131_1上的包含氫的絕緣膜形成的介電膜。換言之，電容元件133_1具有透光性。
如此，由於電容元件133_1具有透光性，所以可以在像素部102內大面積地形成電容元件133_1。因此，可以得到如下顯示裝置：在使孔徑比典型地提高至55%以上，較佳為60%以上的同時增大了電荷容量。例如，在解析度高的顯示裝置，例如液晶顯示裝置中，像素的面積小，電容元件的面積也小。因此，在解析度高的顯示裝置中，儲存在電容元件中的電荷容量很小。然而，由於本實施方式所示的電容元件133_1具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中得到充分的電荷容量，與此同時提高孔徑比。典型的是，可以適當地將電容元件133_1用於像素密度為200ppi以上，較佳為 300ppi以上的高解析度的顯示裝置。
另外，在圖2C所示的像素部102中，與用作掃描線的導電層304e平行的邊比與用作信號線的導電層310e平行的邊長，且設置有用作電容線的導電層310g，該導電層310g向與用作信號線的導電層310e平行的方向延伸。其結果，可以減少在像素部102中導電層310g所占的面積，因此可以提高孔徑比。另外，由於用作電容線的導電層310g不使用連接電極而直接接觸於用作具有透光性的導電層的半導體層308d，所以可以進一步提高孔徑比。注意，在本實施方式中雖然說明了與導電層304e平行的邊比與導電層310e平行的邊長的形狀，但是並不侷限於此，例如，也可以是與導電層304e平行的邊比與導電層310e平行的邊短的形狀。當設置為這樣的形狀時，可以減少在像素中導電層304e所占的面積，因此可以提高孔徑比。
另外，本發明的一個方式在高解析度的顯示裝置中也可以提高孔徑比，因此可以有效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
接著，使用圖3A至圖3C說明圖2A至圖2C所示的顯示裝置的剖面結構。
在此，圖3A示出相當於圖2A所示的點劃線X1-Y1的剖面的剖面圖，圖3B示出相當於圖2B所示的點劃線X2-Y2、X3-Y3的剖面的剖面圖，圖3C示出相當於圖2C所示的點劃線X4-Y4剖面的剖面圖。
在圖3所示的顯示裝置中，在一對基板(基板302及基板342)之間夾有液晶元件322(參照圖3C)。
液晶元件322包括：基板302上方的導電層316c；控制配向性的層(以下，稱之為配向膜318、352)；液晶層320；以及導電層350。注意，導電層316c用作液晶元件322的一個電極，導電層350用作液晶元件322的另一個電極。另外，在圖3A至圖3C中對液晶元件322為垂直電場方式的液晶元件的情況進行說明。
圖3A所示的驅動電路部104包括：基板302；形成在基板302上的導電層304a、304b；形成在基板302及導電層304a、304b上的絕緣層305；形成在絕緣層305上的絕緣層306；形成在絕緣層306上且形成在與導電層304a重疊的位置的半導體層308a；形成在絕緣層306及半導體層308a上的導電層310a、310b；形成在絕緣層306上的導電層310c；以覆蓋半導體層308a及導電層310a、310b、310c的方式形成的絕緣層312；形成在絕緣層312上的絕緣層314；以及形成在絕緣層314上的導電層316a。
另外，在圖3A所示的驅動電路部104中，導電層316a具有作為連接導電層304b與導電層310c的佈線的功能。導電層304b藉由形成在絕緣層305、306、312、314的開口部與導電層316a連接，導電層310c藉由形成在絕緣層312、314的開口部與導電層316a連接。注意，在圖3A中，當導電層304b與導電層316a連接時， 在絕緣層306、312設置開口部之後，在絕緣層314及絕緣層305同時形成開口。由此，與在絕緣層305、306、312、314同時形成開口時相比，形成開口的次數多。其結果，各個開口的每一次形成的深度(絕緣層的蝕刻量)變小，因此容易蝕刻。但是，本發明的一個方式並不侷限於此，如圖3B的導電層304c與導電層316b的連接部分所示的那樣，也可以在絕緣層305、306、312、314同時形成開口。當同時形成開口時，可以使開口區域的面積變小。
圖3B所示的驅動電路部104包括：基板302；形成在基板302上的導電層304c、304d；形成在基板302及導電層304c、304d上的絕緣層305；形成在絕緣層305上的絕緣層306；形成在絕緣層306上且形成在與導電層304d重疊的位置的半導體層308b；形成在絕緣層306上的導電層310d；形成在半導體層308b上的導電層310e；以覆蓋絕緣層306及導電層310d、310e的方式形成的絕緣層312；以及形成在絕緣層312上的絕緣層314。另外，在絕緣層314上形成有導電層316b。
另外，在圖3B所示的驅動電路部104中，導電層316b具有作為連接導電層304c與導電層310d的佈線的功能。導電層316b藉由形成在絕緣層305、306、312、314的開口部以及形成在絕緣層312、314的開口部與導電層310d連接。注意，在圖3B中，當導電層304c與導電層316b連接時，在絕緣層305、306、312、314一同形成開口。由此，可以使開口區域的面積變小。但是， 本發明的一個方式並不侷限於此，如圖3A的導電層304b與導電層316a的連接部分同樣地，也可以在絕緣層306、312設置開口部之後，在絕緣層314及絕緣層305一同形成開口。由此，與在絕緣層305、306、312、314一同形成開口時相比，形成開口的次數多。其結果，各個開口的每一次形成的深度(絕緣層的蝕刻量)變小，因此容易蝕刻。
另外，在圖3B所示的驅動電路部104中形成有靜電破壞誘發區360，而靜電破壞誘發區360由如下要素構成：導電層304c；絕緣層305、306；導電層310d；絕緣層312、314；以及導電層316b。注意，在靜電破壞誘發區360中也可以不設置絕緣層305、306。
如圖2B的俯視圖所示的那樣，靜電破壞誘發區360的導電層304c的一部分被形成為梳齒狀。另外，如圖3B的剖面圖所示，導電層304c具有多個凸部，並以其與導電層310d之間容易發生短路的方式形成。
在靜電破壞誘發區360中，例如，當在導電層304c與導電層310d之間發生大的電位差時，形成在導電層304c與導電層310d之間的絕緣層305、306被破壞而發生短路。
注意，靜電破壞誘發區360尤其在形成為了使導電層316b與其他導電層連接的開口部時發揮其效果。例如，當利用乾蝕刻裝置形成該開口部時，在乾蝕刻裝置內產生的電漿等的電場導致導電層304c與導電層 310d的電位差變大。在沒有形成靜電破壞誘發區360的情況下，起因於ESD的靜電破壞在顯示裝置所包括的佈線圖案等不特定的圖案中發生。但是，藉由形成靜電破壞誘發區360，本實施方式的一個方式的顯示裝置可以將起因於ESD的過電流釋放到靜電破壞誘發區360。
另外，在絕緣層形成開口部之後，導電層304c及導電層310d藉由導電層316b連接，因此即使發生靜電破壞而導電層304c與導電層310d之間發生短路，也沒有對顯示裝置的影響，或者對顯示裝置的影響極小。
如此，藉由設置靜電破壞誘發區360，可以抑制與導電層304c在同一製程中形成的其他導電層(例如，導電層304a、304b)或者與導電層310d在同一製程中形成的其他導電層(例如，導電層310a、310b、310c)被破壞。
另外，圖3A及圖3B所示的驅動電路部104包括：基板342；形成在基板342上的具有遮光性的層(以下，稱之為遮光層344)；形成在遮光層344上的絕緣層348；以及形成在絕緣層348上的導電層350。
另外，在圖3A及圖3B所示的驅動電路部104中，在基板302與基板342之間夾有液晶層320，以與液晶層320接觸的方式將配向膜318及配向膜352分別設置於基板302及基板342。此外，使用密封材料(未圖示)可以將液晶層320密封在基板302與基板342之間。為了抑制水分從外部侵入，密封材料較佳為與無機材料接觸。另外，使用間隔物(未圖示)可以維持液晶層320的厚 度(也稱為單元間隙)。
圖3C所示的像素部102包括：基板302；形成在基板302上的導電層304e；形成在基板302及導電層304e上的絕緣層305；形成在絕緣層305上的絕緣層306；形成在絕緣層306上且形成在與導電層304e重疊的位置的半導體層308c；形成在絕緣層306上的半導體層308d；形成在絕緣層306及半導體層308c上的導電層310f、310g；以覆蓋半導體層308c及導電層310f、310g的方式形成且覆蓋半導體層308d的一部分的絕緣層312；形成在絕緣層312上且形成在半導體層308d上的絕緣層314；以及形成在絕緣層314上且連接於導電層310g的導電層316c。
另外，導電層316c藉由形成在絕緣層312、314的開口部連接到導電層310g。
另外，圖3C所示的像素部102包括：基板342；形成在基板342上的遮光層344；形成在基板342上的具有有色性的層(以下，稱之為有色層346)；形成在遮光層344及有色層346上的絕緣層348；以及形成在絕緣層348上的導電層350。
另外，在圖3C所示的像素部102中，在基板302與基板342之間夾有液晶層320，以與液晶層320接觸的方式將配向膜318及配向膜352分別設置於基板302及基板342。
另外，關於其他的構成要素，在後面說明的 顯示裝置的製造方法中記載其詳細內容。
如上所述，在本實施方式所示的顯示裝置中，在驅動電路部中具有靜電破壞誘發區。藉由將與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線之間的絕緣膜的厚度變薄，換言之，使佈線之間的距離變短，從而該靜電破壞誘發區可以抑制其他佈線圖案之間的絕緣膜的靜電破壞。另外，在靜電破壞誘發區中，由於與閘極電極在同一製程中形成的佈線的形狀為梳齒狀，所以容易使因ESD而有可能產生的過電流流過。
如此，在本發明的一個方式中，藉由採用在其驅動電路部中具有靜電破壞誘發區的顯示裝置，可以提供一種能夠提高可靠性的新的顯示裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式2
在本實施方式中，使用圖4A至圖17C對實施方式1中的圖3A至圖3C所說明的顯示裝置的製造方法進行說明。
在實施方式1中的圖3A至圖3C所說明的顯示裝置中，可以同時製造驅動電路部104及像素部102。因此，在本實施方式中，對驅動電路部104及像素部102的製造方法分別進行說明。注意，圖4A及圖4B、圖5A 及圖5B、圖6A及圖6B、圖7A及圖7B、圖8A及圖8B、圖9A及圖9B、圖10A及圖10B、圖11A及圖11B、圖12A及圖12B、圖13A及圖13B、圖14A及圖14B、圖15A及圖15B、圖16A及圖16B、圖17A及圖17B示出驅動電路部104的製造方法，圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C、圖12C、圖13C、圖14C、圖15C、圖16C、圖17C示出像素部102的製造方法。
首先，準備基板302。作為基板302，使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。從量產的觀點來看，作為基板302較佳為使用第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等的母玻璃。因為母玻璃在處理溫度高且處理時間長的情況下會發生大幅度收縮，所以當使用母玻璃進行量產時，較佳的是，在600℃以下，較佳為450℃以下，更佳為350℃以下的溫度下進行製程的加熱處理。
接著，在基板302上形成導電膜，將該導電膜加工在所希望的區域，由此形成導電層304a、304b、304c、304d、304e。另外，藉由第一構圖在所希望的區域形成遮罩，並對不被該遮罩覆蓋的區域進行蝕刻，由此形成導電層304a、304b、304c、304d、304e。
導電層304a、304b、304c、304d、304e可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以 上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。此外，導電層304a、304b、304c、304d、304e可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出在鋁膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的雙層結構以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。另外，導電層304a、304b、304c、304d、304e例如可以使用濺射法形成。
接著，在基板302及導電層304a、304b、304c、304d、304e上形成絕緣層305、306(參照圖4A至圖4C)。
例如可以使用氮氧化矽膜、氮化矽膜、氧化鋁膜等，並且使用PE-CVD設備以疊層或單層設置絕緣層305。此外，在作為絕緣層305採用疊層結構的情況下，較佳的是，使用缺陷少的氮化矽膜作為第一氮化矽膜，在第一氮化矽膜上設置氫釋放量及氨釋放量少的氮化矽膜作為第二氮化矽膜。其結果，可以抑制包含在絕緣層305中的氫及氮移動或擴散到後面形成的半導體層308a、308b、308c。
例如可以使用氧化矽膜、氧氮化矽膜等，並且使用PE-CVD設備以疊層或單層設置絕緣層306。
作為絕緣層305、306，例如可以作為絕緣層305形成厚度為300nm的氮化矽膜，然後，作為絕緣層306形成厚度為50nm的氧氮化矽膜。當在真空中連續地形成該氮化矽膜和該氧氮化矽膜時，可以抑制雜質的混入，所以是較佳的。此外，重疊於導電層304a、304e的區域的絕緣層305、306可以用作電晶體的閘極絕緣層。
注意，氮氧化矽是指氮含量比氧含量多的絕緣材料，而氧氮化矽是指氧含量比氮含量多的絕緣材料。
藉由作為閘極絕緣層採用上述結構，例如可以獲得如下效果。與氧化矽膜相比，氮化矽膜的相對介電常數高，為了得到相等的靜電容量所需要的厚度大，所以可以在物理上使閘極絕緣層變厚。因此，可以抑制電晶體的絕緣耐壓的下降。再者，藉由提高絕緣耐壓，可以抑制電晶體的靜電破壞。
接著，在絕緣層306上形成半導體層307(參照圖5A至圖5C)。
作為半導體層307，例如能夠使用氧化物半導體。能夠用於半導體層307的氧化物半導體較佳為包括以至少含有銦(In)、鋅(Zn)和M(M是諸如Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等元素)的以In-M-Zn氧化物表示的層。另外，半導體層307較佳為含有In和Zn兩者。為了減小使用氧化物半導體的電晶體的電特性的波動，氧化物半導體較佳為除了In和Zn之外還含有穩定劑。
作為穩定劑，能夠舉出鎵(Ga)、錫(Sn)、鉿 (Hf)、鋁(Al)、鋯(Zr)等。作為另一種穩定劑，能夠給出鑭系元素，例如，鑭(La)、銫(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鎦(Lu)。
作為氧化物半導體，例如能夠使用：氧化銦、氧化錫、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物或In-Hf-Al-Zn氧化物。
注意，例如，In-Ga-Zn氧化物是指作為主要成分含有In、Ga和Zn的氧化物，並且在In、Ga和Zn的比例上沒有特別的限制。In-Ga-Zn氧化物可以含有除In、Ga和Zn外的金屬元素。此外，在本說明書等中，使用In-Ga-Zn氧化物形成的膜有時也稱為IGZO膜。
另外，以InMO3(ZnO)m(m>0，並且m是整數)表示的材料可以用作氧化物半導體。注意，M表示選自 Ga、Fe、Mn和Co中的一種或多種金屬元素。另外，作為氧化物半導體，可以使用以In2SnO5(ZnO)n(n>0，並且n是整數)表示的材料。
另外，氧化物半導體膜例如可以具有非單晶。非單晶例如包括CAAC(C Axis Aligned Crystal、c軸配向結晶)、多晶、微晶、或非晶部。
氧化物半導體也可以具有CAAC。注意，將包括CAAC的氧化物半導體稱為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)。
有時可以在使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS時確認到結晶部。在大多情況下，包含在CAAC-OS中的結晶部的尺寸為能夠容納在一個邊長為100nm的立方體內的尺寸。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到晶界(grain boundary)。CAAC-OS不具有明確的晶界，所以不容易產生雜質的偏析。另外，CAAC-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，CAAC-OS不具有明確的晶界，所以電子移動率的低下較小。
CAAC-OS有時具有多個結晶部，有時在該多個結晶部中c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。另 外，使用X射線繞射(XRD：X-Ray Diffraction)裝置，並且利用out-of-plane法來分析CAAC-OS，有時在表示配向的2θ為31°附近觀察到峰值。另外，有時在CAAC-OS的電子繞射圖案中，觀察到斑點(亮點)。在此，尤其將使用電子束徑為10nmΦ以下或5nmΦ以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。另外，CAAC-OS在不同的結晶部之間，有時a軸及b軸的方向不同。在CAAC-OS中，有時c軸配向且a軸或/及b軸在宏觀上不一致。
圖30A是包括CAAC-OS的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於形成有CAAC-OS的表面的方向截斷，將其薄片化以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。根據圖30A可知，在CAAC-OS的奈米束電子繞射圖案中可以觀察到斑點。
在包括在CAAC-OS中的結晶部中，c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。並且，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間a軸和b軸的方向可以不同。在本說明書中，“垂直”的用語包括80°至100°的範圍，較佳為包括85°至95°的範圍。並且，“平行”的用語包括-10°至10°的範圍，較佳為包括-5°至5°的範 圍。
因為包括在CAAC-OS中的結晶部的c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(形成有CAAC-OS的表面的剖面形狀或CAAC-OS的表面的剖面形狀)c軸的方向彼此不同。另外，結晶部在成膜時或在成膜後藉由諸如加熱處理等晶化處理而形成。因此，結晶部的c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。
CAAC-OS有時可以藉由降低雜質濃度來形成。在此，雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體的主要成分以外的元素。特別是，矽等元素與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強。因此，當該元素從氧化物半導體奪取氧時，有時打亂氧化物半導體的原子排列，使結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以有時會打亂氧化物半導體的原子排列，導致氧化物半導體的結晶性下降。因此，CAAC-OS是雜質濃度低的氧化物半導體。此外，包含在氧化物半導體中的雜質有時成為載子發生源。
另外，在CAAC-OS中，結晶部的分佈也可以不均勻。例如，在CAAC-OS的形成過程中，在從氧化物半導體的表面一側進行結晶生長的情況下，有時氧化物半導體的表面附近的結晶部所占的比例高於形成有氧化物半 導體的表面附近的結晶部所占的比例。此外，當雜質混入到CAAC-OS時，有時會使該雜質混入區中的結晶部的結晶性降低。
另外，CAAC-OS可以藉由降低缺陷態密度形成。在氧化物半導體中，氧缺陷是缺陷能階。氧缺陷有時成為陷阱能階或因俘獲氫而成為載子發生源。為了形成CAAC-OS，重要的是不在氧化物半導體中產生氧缺陷。因此，CAAC-OS是缺陷態密度低的氧化物半導體。或者，CAAC-OS是氧缺陷少的氧化物半導體。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體中，載子發生源很少，因此有時可以降低載子密度。因此，有時將該氧化物半導體用於通道形成區的電晶體很少具有負臨界電壓(也稱為常導通特性)。此外，在高純度本質或實質上高純度本質的氧化物半導體中，缺陷態密度很低，因此有時其陷阱態密度也變低。因此，有時將該氧化物半導體用於通道形成區的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體的陷阱能階俘獲的電荷直到被釋放為止需要較長的時間，有時像固定電荷那樣動作。因此，有時將陷阱態密度高的氧化物半導體用於通道形成區的電晶體的電特性不穩定。
另外，在使用高純度本質或實質上高純度本質的CAAC-OS的電晶體中，起因於可見光或紫外光的照 射的電特性的變動小。
CAAC-OS例如可以藉由使用DC電源的濺射法來形成。
氧化物半導體可以具有多晶。注意，將包括多晶的氧化物半導體稱為多晶氧化物半導體。多晶氧化物半導體包括多個晶粒。
在使用TEM觀察的多晶氧化物半導體的影像中，有時可以觀察到晶粒。多晶氧化物半導體所包括的晶粒在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶粒與晶粒之間的邊界。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶界。
多晶氧化物半導體具有多個晶粒，該多個晶粒有時配向不同。此外，在使用XRD裝置並採用out-of-plane法對多晶氧化物半導體進行分析時，有時出現一個或多個峰值。例如，在多晶IGZO膜中，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。此外，在多晶氧化物半導體的電子繞射圖案中，有時觀察到斑點。
因為多晶氧化物半導體具有較高的結晶性，所以有時具有較高的電子移動率。因此，將多晶氧化物半導體用於通道形成區的電晶體具有較高的場效移動率。注 意，多晶氧化物半導體有時在晶界產生雜質的偏析。此外，多晶氧化物半導體的晶界成為缺陷能階。由於多晶氧化物半導體的晶界有時成為載子發生源、陷阱能階，因此有時與將CAAC-OS用於通道形成區的電晶體相比，將多晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。
多晶氧化物半導體可以使用高溫加熱處理或雷射處理來形成。
氧化物半導體膜例如可以具有微晶。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。
在使用TEM觀察的微晶氧化物半導體的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸在大多數情況下為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將1nm以上且10nm以下的微晶稱為奈米晶(nc：nanocrystal)。將具有奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor)。此外，在使用TEM觀察的nc-OS的影像中，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用TEM觀察的nc-OS的影像中，由於不具有明確的晶界，所以很少產生雜質的偏析。另外，nc-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，nc-OS不具有明確的晶界，所以電子移動率的低下較小。
nc-OS在微小區域(例如1nm以上且10nm以下 的區域)中有時其原子排列具有週期性。此外，nc-OS在結晶部與結晶部之間沒有規律性，所以有時在宏觀上觀察不到原子排列的週期性，或者有時觀察不到長程有序。因此，根據分析方法，有時無法辨別nc-OS與非晶氧化物半導體。例如使用XRD裝置，並且以電子束徑比結晶部大的X射線利用out-of-plane法來分析nc-OS，有時檢測不到表示配向的峰值。此外，nc-OS在使用電子束徑比結晶部大(例如20nmΦ以上或50nmΦ以上)的電子線而得到的電子繞射圖案中，有時可以觀察到光暈圖案。此外，nc-OS在使用其電子束徑與結晶部大小相同或比結晶部小(例如10nmΦ以下或5nmΦ以下)的電子線而得到的奈米束電子繞射圖案中，有時可以觀察到斑點。此外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的亮度高的區域。此外，在nc-OS的奈米束電子繞射圖案中，有時在該區域內觀察到多個斑點。
圖30B是包括nc-OS的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於形成有nc-OS的表面的方向截斷，將其薄片化以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。根據圖30B可知，在nc-OS的奈米束電子繞射圖案中可以觀察到如圓圈那樣的亮度高的區域，並且在該區域中觀察到多個斑點。
由於有時nc-OS在微小區域中原子排列具有週期性，因此其缺陷態密度比非晶氧化物半導體低。注 意，由於nc-OS的結晶部與結晶部之間沒有規律性，因此與CAAC-OS相比，nc-OS的缺陷態密度變高。
因此，CAAC-OS相比，有時nc-OS的載子密度較高。載子密度較高的氧化物半導體有時電子移動率較高。因此，將nc-OS用於通道形成區的電晶體有時具有較高的場效移動率。注意，因為與CAAC-OS相比，nc-OS的缺陷態密度較高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS用於通道形成區的電晶體相比，將nc-OS用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為nc-OS即使包含較多量的雜質也可以形成，所以nc-OS比CAAC-OS更容易形成，有時可以根據用途適當地使用。例如，也可以藉由使用AC電源的濺射法等成膜方法來形成nc-OS。由於使用AC電源的濺射法可以在大尺寸基板上均勻地成膜，因此，可以以高生產性製造具有將nc-OS用於通道形成區的電晶體的半導體裝置。
氧化物半導體可以包括非晶部。這裡，將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧化物半導體具有無秩序的原子排列且不具有結晶部。或者，非晶氧化物半導體具有像石英那樣的無定形狀態，其原子排列沒有規律性。
此外，在非晶氧化物半導體膜的電子繞射圖案中，有時觀察到光暈圖案。此外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，有時觀察不到斑點，而觀察 到光暈圖案。
非晶氧化物半導體可以藉由包含高濃度的氫等雜質來形成。因此，非晶氧化物半導體是包含高濃度的雜質的氧化物半導體。
當高濃度的雜質包含在氧化物半導體中時，有時在氧化物半導體中形成氧缺陷等缺陷能階。因此，雜質濃度高的非晶氧化物半導體的缺陷能階較高。此外，因為非晶氧化物半導體的結晶性較低，所以與CAAC-OS或nc-OS相比缺陷態密度較高。
因此，有時非晶氧化物半導體與nc-OS相比，載子密度更高。因此，將非晶氧化物半導體用於通道形成區的電晶體有時成為常開啟電特性。因此，有時可以適當地將其用於需要常開啟電特性的電晶體。因為非晶氧化物半導體的缺陷態密度高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS或nc-OS用於通道形成區的電晶體相比，將非晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為即使利用有可能包含多量的雜質的成膜方法也可以形成非晶氧化物半導體，所以非晶氧化物半導體較容易形成，有時可以根據用途適當地使用。例如，可以利用旋塗法、溶膠-凝膠法、浸漬法、噴射法、絲網印刷法、接觸印刷法、噴墨法、輥塗法、霧化CVD法(mist CVD method)等成膜方法來形成非晶氧化物半導體。因此，可以以高生產性製造具有將非晶氧化物半導體用於通道形成區的電晶體的半導 體裝置。
另外，氧化物半導體也可以是包括CAAC-OS、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體中的兩種以上的混合膜。混合膜例如有時包括非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域。此外，混合膜例如有時具有非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域的疊層結構。
氧化物半導體例如可以具有單晶。注意，將包括單晶的氧化物半導體稱為單晶氧化物半導體。
例如，因為單晶氧化物半導體的雜質濃度低且缺陷態密度低(氧缺陷少)，所以可以降低載子密度。因此，將單晶氧化物半導體用於通道形成區的電晶體很少成為常開啟電特性。此外，因為單晶氧化物半導體的缺陷態密度低，所以陷阱態密度有時也變低。因此，有時將該單晶氧化物半導體用於通道形成區的電晶體的電特性變動小，且其可靠性高。
氧化物半導體缺陷越少其密度越高。此外，氧化物半導體結晶性越高其密度越高。此外，氧化物半導體例如氫等雜質的濃度越低其密度越高。例如，單晶氧化物半導體的密度有時比CAAC-OS的密度高。此外，CAAC-OS的密度有時比微晶氧化物半導體的密度高。此外，多晶氧化物半導體的密度有時比微晶氧化物半導體的 密度高。此外，微晶氧化物半導體的密度有時比非晶氧化物半導體的密度高。
然後，半導體層307被處理成所希望的形狀以形成島狀半導體層308a、308b、308c和308d。半導體層308a、308b、308c和308d能夠按照這樣的方式來形成：遮罩藉由第二圖案化來形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻。對於該蝕刻，能夠採用乾法蝕刻、濕處理蝕刻或兩者的組合(參照圖6A至6C)。如此，藉由對半導體層307進行加工來將島狀半導體層308d形成於所希望的區域內，而無須另外添加製程，其結果，可以減少總製程數及成本，並提高處理量。
然後，較佳為執行第一熱處理。第一熱處理可以在250℃以上且650℃以下的、較佳為300℃以上且500℃以下的溫度下，在惰性氣體氛圍中、在含有10ppm以上的氧化氣體的氛圍中或者在減壓狀態下執行。另外，第一熱處理可以按照以下的方式執行：在惰性氣體氛圍中執行熱處理，然後在含有10ppm以上的氧化氣體的氛圍中執行第一熱處理以便補償所釋放的氧氣。藉由第一熱處理，能夠提高用於半導體層308a、308b、308c和308d的氧化物半導體的結晶性，並且，還能夠從絕緣層305和306以及半導體層308a、308b、308c和308d中去除諸如氫和水等的雜質。第一熱處理可以在氧化物半導體被處理成島狀之前執行。
注意，為了給將氧化物半導體用作通道的電晶 體賦予穩定的電特性，有效的是降低氧化物半導體內的雜質濃度以使氧化物半導體變為本質或實質上本質。在此，術語“實質上本質”指的是氧化物半導體具有低於1×1017/cm3、較佳為低於1×1015/cm3、更佳為低於1×1013/cm3的載子密度的狀態。
另外，在氧化物半導體中，氫、氮、碳、矽以及除了主要成分外的金屬元素是雜質。例如，氫和氮形成施體能階而增加載子密度。矽在氧化物半導體內形成雜質能階。該雜質能階變為陷阱，該陷阱會使電晶體的電特性劣化。
為了使氧化物半導體變為本質的或實質上本質的，藉由SIMS來測量的在氧化物半導體內的矽濃度被設定為低於1×1019原子/cm3，較佳為低於5×1018原子/cm3，更佳為低於1×1018原子/cm3。另外，在氧化物半導體內的氫濃度被設定為2×1020原子/cm3以下，較佳為5×1019原子/cm3以下，更佳為1×1019原子/cm3以下，進一步較佳為5×1018原子/cm3以下。另外，在氧化物半導體內的氮濃度被設定為低於5×1019原子/cm3，較佳為5×1018原子/cm3以下，更佳為1×1018原子/cm3以下，進一步較佳為5×1017原子/cm3以下。
另外，在氧化物半導體包含晶體的情況下，如果包含高濃度的矽或碳，則有時會降低氧化物半導體的結晶性。為了不降低氧化物半導體的結晶性，將氧化物半導體內的矽濃度設置為低於1×1019原子/cm3，較佳為低於 5×1018原子/cm3，更佳為低於1×1018原子/cm3即可。而且，將碳的濃度設置為低於1×1019原子/cm3，較佳為低於5×1018原子/cm3，更佳為低於1×1018原子/cm3即可。
另外，如上所述，將高度純化的氧化物半導體用於通道形成區的電晶體具有極低的關態電流(off-state current)，並且在電晶體的通道寬度上標準化的關態電流能夠降低至幾yA/μm至幾zA/μm。
然後，導電層309形成於絕緣層306以及半導體層308a、308b、308c和308d之上(參照圖7A至7C)。
導電層309被形成以具有包括諸如鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢之類的金屬或者含有這些金屬中的任一種作為其主要成分的合金中的任一種作為導電材料的單層結構或疊層結構。例如，可以舉出鈦膜堆疊於鋁膜之上的雙層結構、鈦膜堆疊於鎢膜之上的雙層結構、銅膜形成於銅-鎂-鋁合金膜之上的雙層結構、鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜按此順序堆疊的三層結構、鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜按此順序堆疊的三層結構等。注意，可以使用含有氧化銦、氧化錫或氧化鋅的透明的導電材料。另外，導電層309能夠藉由例如濺射法來形成。
然後，導電層309被加工於所希望的區域內，從而形成導電層310a、310b、310c、310d、310e、310f和310g。注意，導電層310a、310b、310c、310d、 310e、310f和310g能夠按照這樣的方式來形成：遮罩藉由第三圖案化形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻(參照圖8A至8C)。
在本實施方式中，雖然導電層310a、310b、310f和310g形成於半導體層308a、308c之上，但是也可以形成於絕緣層306與半導體層308a、308c之間。
然後，絕緣層311被形成以覆蓋絕緣層306、半導體層308a、308c以及導電層310a、310b、310c、310d、310e、310f和310g(參照圖9A至9C)。
對於絕緣層311，能夠使用含有氧的無機絕緣材料，以便提高與用於半導體層308a、308b、308c和308d的氧化物半導體之間的介面的特性。絕緣層311能夠藉由例如PE-CVD法來形成。
作為絕緣層311的一個例子，能夠使用具有150nm以上且400nm以下的厚度的氧化矽膜、氧氮化矽膜、氧化鋁膜等。在本實施方式中，300nm厚的氧氮化矽膜被用作絕緣層311。
然後，絕緣層311被加工於所希望的區域內，從而形成開口部372a和372b。另外，絕緣層311用作開口部372a和372b形成於其內的絕緣層312。絕緣層312和開口部372a和372b能夠按照以下方式來形成：遮罩藉由第四圖案化形成於所希望的區域內，並且沒有該遮罩覆蓋的區域被蝕刻(參照圖10A至10C)。
另外，形成開口部372a以使絕緣層305露 出。另外，形成開口部372b以使半導體層308d露出。作為開口部372a和372b的形成方法，例如可以使用乾蝕刻法。但並不侷限於此，也可以採用濕蝕刻法或者乾蝕刻法和濕蝕刻法的組合來形成開口部372a和372b。另外，在形成島狀的半導體層308d時，如果不是藉由加工半導體層307來將島狀的半導體層308d形成於所希望的區域內，而是藉由加工其他半導體層(例如ITO等)來形成島狀的半導體層308d，則可以不設置開口部372b。或者，如果不使島狀的半導體層308d與絕緣層313接觸，則可以不設置開口部372b。或者，如果無須形成島狀的半導體層308d，則可以不設置開口部372b。
然後，絕緣層313形成於絕緣層305、312以及半導體層308d之上(參照圖11A至11C)。
絕緣層313是使用能夠防止諸如水分、鹼金屬或鹼土金屬之類的外部雜質擴散到氧化物半導體層之內的材料來形成的膜，並且其中含有氫。因而，當在絕緣層313內所含有的氫擴散到半導體層308d之內時，在半導體層308d內的氫與氧鍵合，由此產生載子的電子。結果，半導體層308d的電導率增加，使得半導體層308d成為具有透光性的導電層。
在本實施方式中，描述由與半導體層308d接觸的絕緣層313引入氫的方法，但是本發明並不限制於該方法。例如，遮罩可以被形成於用作電晶體的通道形成區的部分，並且沒有遮罩覆蓋的區域可以被引入以氫。例 如，可以採用離子摻雜裝置等來將氫引入到半導體層308d之內。另外，具有透光性的導電膜(例如ITO等)能夠預先形成於半導體層308d之上。此時，也可以將具有透光性的導電膜形成在沒有設置開口部372b的絕緣層312上(即絕緣層312與絕緣層313之間)。
作為絕緣層313的一個例子，能夠使用具有150nm以上且400nm以下的厚度的含有氫的絕緣膜諸如氮化矽膜、氮氧化矽膜等。在本實施方式中，將具有150nm的厚度的氮化矽膜用作絕緣層313。
氮化矽膜較佳為在高溫下形成，以具有提高的阻擋性質；例如，氮化矽膜較佳為在基板溫度為100℃以上且基板的應變點的溫度以下，更佳為在300℃以上且400℃以下的溫度形成。當氮化矽膜在高溫下形成時，在某些情況下會造成其中氧從用於半導體層308a、308b、308c的氧化物半導體中釋放出並且載子密度增加的現象；因此，將溫度設定為不會造成該現象的溫度。
然後，絕緣層313被加工於所希望的區域，從而形成開口部374a、374b、374c、374d、374e。另外，絕緣層313還用作開口部374a、374b、374c、374d、374e形成於其內的絕緣層314。絕緣層314以及開口部374a、374b、374c、374d、374e能夠按照以下方式來形成：遮罩藉由第五圖案化被形成於所希望的區域內，並且沒有遮罩覆蓋的區域被蝕刻(參照圖12A至12C)。
開口部374a、374c被形成，使得導電層 304b、304c露出。開口部374b、374d、374e被形成，使得導電層310c、310d、310g露出。另外，在形成開口部374c的區域中，與開口部372a同樣，可以藉由去除絕緣層306、312的一部分而形成有開口部。
開口部374a、374b、374c、374d、374e的形成方法的例子包括(但不限於)乾蝕刻法。另外，能夠採用濕蝕刻法或者乾蝕刻法和濕蝕刻法的組合來形成開口部374a、374b、374c、374d、374e。
然後，導電層315被形成於絕緣層314之上，使得覆蓋絕緣層314及開口部374a、374b、374c、374d、374e(參照圖13A至13C)。
對於導電層315，能夠使用透光導電性材料，例如，含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(以下稱為ITO)、氧化銦鋅或者氧化矽添加於其內的氧化銦錫。另外，導電層315能夠藉由例如濺射法來形成。
然後，導電層315被加工於所希望的區域內，從而形成導電層316a、316b、316c。導電層316a、316b、316c能夠按照這樣的方式來形成：遮罩藉由第六圖案化形成於所希望的區域內，並且沒有該遮罩覆蓋的區域被蝕刻(參照圖14A至14C)。
藉由以上過程，形成在基板302上的包括電晶體的驅動電路部104以及像素部102能夠形成於同一基板之上。在本實施方式所描述的製造過程中，驅動電路 部、電晶體、電容元件等能夠藉由第一至第六圖案化(也就是六個遮罩)來同時形成。
然後，以下將描述形成於被設置為面對著基板302的基板342之上的結構。
首先，基板342被製備。對於基板342的材料，可以參照能夠用於基板302的材料。然後，遮光層344和有色層346被形成於基板342之上(參照圖15A至15C)。
遮光層344較佳為具有遮罩在特定波長區域內的光的功能，並且能夠是金屬膜或者包含黑色顏料等的有機絕緣膜等。
有色層346能夠透射在特定波長區域內的光即可。例如，能夠使用用於透射在紅色波長範圍內的光的紅色(R)濾色器、用於透射在綠色波長範圍內的光的綠色(G)濾色器、用於透射在藍色波長範圍內的光的藍色(B)濾色器等。每個濾色器藉由列印法、噴墨法、使用光微影技術的蝕刻法等以任何各種材料形成於所希望的位置。
然後，絕緣層348形成於遮光層344和有色層346之上(參照圖16A至16C)。
對於絕緣層348，例如能夠使用丙烯酸樹脂等有機絕緣膜。藉由形成絕緣層348，例如能夠防止包含於有色層346內的雜質等擴散到液晶層320一側。注意，絕緣層348並不一定要形成，也可以不形成絕緣層348。
然後，導電層350形成於絕緣層348之上(圖 17A至17C)。作為導電層350，能夠使用可以用於導電層315的材料。
藉由以上過程，能夠形成在基板342上的結構。
然後，配向膜318和配向膜352分別形成於基板302和基板342之上，明確而言，在形成於基板302之上的絕緣層314及導電層316a、316b、316c之上，以及在形成於基板342之上的導電層350之上。配向膜318和352能夠藉由摩擦法、光學配向法等來形成。其後，液晶層320形成於基板302和基板342之間。液晶層320能夠藉由分配器法(滴注法)或者在基板302和基板342彼此黏合之後利用毛細現象來注入液晶的注入法來形成。
藉由以上過程，能夠製造圖3A至3C所示的顯示裝置。
本實施方式能夠與本說明書中的另一種實施方式適當地結合。
實施方式3
在本實施方式中，實施方式1所描述的顯示裝置的變形例子將參照圖18A至圖20B來描述。
圖18A至18C是實施方式1中的圖3A至3C所示的結構的變形例子。注意，與以上實施方式中的那些部分類似的部分以及具有與以上實施方式中的那些功能類似的功能的部分被賦予相同的符號，並且省略關於它們的 詳細描述。
另外，圖18A示出對應於圖2A所示的點劃線X1-Y1的剖面的剖面圖，圖18B示出對應於圖2B所示的點劃線X2-Y2、X3-Y3的剖面的剖面圖，圖18C示出對應於圖2C所示的點劃線X4-Y4的剖面的剖面圖。
圖18A所示的驅動電路部104包括：基板302；形成於基板302之上的導電層304a和304b；形成於基板302及導電層304a和304b之上的絕緣層305；形成於絕緣層305之上的絕緣層306；形成於絕緣層306之上的且與導電層304a重疊的半導體層308a；形成於半導體層308a上的絕緣層370；形成於絕緣層370和半導體層308a之上的導電層310a和310b；形成於絕緣層370之上的導電層310c；形成為覆蓋於半導體層308a及導電層310a、310b和310c之上的絕緣層312；形成於絕緣層312之上的絕緣層314；以及形成於絕緣層314之上的導電層316a。
注意，在圖18A所示的驅動電路部104中，導電層316a用作將導電層304b連接於導電層310c的佈線。導電層304b藉由形成在絕緣層305、306、312、314、370的開口部與導電層316a連接，導電層310c藉由形成在絕緣層312、314的開口部與導電層316a連接。
另外，在圖18A所示的驅動電路部104中，導電層310a及導電層310b藉由絕緣層370內的開口部連接於半導體層308a。
圖18B所示的驅動電路部104包括：基板302；形成於基板302之上的導電層304c、304d；形成於基板302及導電層304c、304d之上的絕緣層305；形成於絕緣層305之上的與導電層304d重疊的位置的絕緣層306；形成於絕緣層306之上的與導電層304d重疊的位置的半導體層308b；形成於半導體層308b之上的與導電層304d重疊的位置的絕緣層370；形成於絕緣層306之上的導電層310d；形成於絕緣層370之上的導電層310e；形成為覆蓋絕緣層306、導電層310d和310e的絕緣層312；以及形成於絕緣層312之上的絕緣層314。另外，在絕緣層314上形成有導電層316b。
另外，在圖18B所示的驅動電路部104中，導電層316b具有作為連接導電層304c與導電層310d的佈線的功能。導電層316b藉由形成在絕緣層305、306、312、314、370的開口部以及形成在絕緣層312、314的開口部與導電層310d連接。
在圖18B所示的驅動電路部104中，與圖3A至圖3C所示的驅動電路部104同樣地形成有靜電破壞誘發區360。靜電破壞誘發區360具有與實施方式1所示的效果同樣的效果。
另外，在圖18B所示的驅動電路部104中，在導電層304d與導電層310e之間具有絕緣層305、絕緣層306、半導體層308b及絕緣層370。藉由除了絕緣層305及絕緣層306之外還形成半導體層308b及絕緣層 370，可以使導電層304d與導電層310e之間的距離變長。因此，可以減少在導電層304d與導電層310e之間有可能產生的寄生電容。另外，藉由使導電層304d與導電層310e之間的距離變長，可以降低在導電層304d及導電層310e之間發生短路的可能性。
圖18C所示的像素部102包括：基板302；形成在基板302上的導電層304e；形成在基板302及導電層304e上的絕緣層305；形成在絕緣層305上的絕緣層306；形成在絕緣層306上且形成在與導電層304e重疊的位置的半導體層308c；形成在絕緣層306上的半導體層308d；形成在半導體層308c上的絕緣層370；形成在絕緣層370及半導體層308c上的導電層310f、310g；以覆蓋絕緣層370及導電層310f、310g的方式形成的絕緣層312；形成在絕緣層312上且形成在半導體層308d上的絕緣層314；以及形成在絕緣層314上且連接於導電層310g的導電層316c。
另外，導電層316c藉由形成在絕緣層312、314的開口部連接到導電層310g。
如此，圖18A至圖18C所示的顯示裝置與圖3A至圖3C所示的顯示裝置的不同之處在於其中形成有絕緣層370。藉由在形成半導體層308a、308b、308c、308d之後形成絕緣層，並對該絕緣層進行加工，可以形成絕緣層370。絕緣層370可以使用能夠用於絕緣層312的材料及方法來形成。
藉由形成絕緣層370，可以覆蓋半導體層308a、308c。另外，半導體層308a、308c藉由設置在絕緣層370的開口部與用作源極電極及汲極電極的導電層310a、310b、310f、310g連接。在加工用作源極電極及汲極電極的導電層時，半導體層308a、308c由絕緣層370保護。因此，絕緣層370用作所謂的通道保護膜。
另外，在圖3A至圖3C所示的顯示裝置中，如實施方式2所示的那樣，可以使用六個遮罩製造。另一方面，在圖18A至圖18C所示的顯示裝置中，可以增加一個遮罩而使用七個遮罩製造。
另外，在圖18所示的電晶體131_3、131_1中，雖然說明了絕緣層370覆蓋半導體層308a、308c的形狀，但是並不侷限於此。例如，如圖19所示，也可以只在電晶體的通道形成區中形成絕緣層370。但是，如圖18所示，藉由使絕緣層370也覆蓋半導體層308a、308c的外周部，可以由絕緣層370保護半導體層308a、308c而避免雜質等侵入，因此圖18所示的結構是較佳的。
接著，下面對圖20A及圖20B所示的顯示裝置進行說明。
圖20A及圖20B是實施方式1的圖3A所示的結構的變形例。注意，與上述實施方式所示的部分相同的部分或具有同樣功能的部分由相同的元件符號表示，並省略其詳細說明。
圖20A所示的驅動電路部104與圖3A所示的 驅動電路部104的不同之處在於導電層304b與導電層310c的連接方法。明確而言，在圖20A所示的驅動電路部104中，導電層310c的一部分與導電層304b的一部分重疊地配置。另外，導電層304b與導電層310c藉由導電層316a連接。如此，藉由將導電層310c的一部分與導電層304b的一部分重疊地設置，可以縮小驅動電路部的面積。例如，當將圖20A所示的驅動電路部104用於圖1A所示的閘極驅動器104a時，可以縮小閘極驅動器104a的面積。
圖20B所示的驅動電路部104與圖3A所示的驅動電路部104的不同之處在於形成有絕緣層370以及導電層304b與導電層310c的連接方法。絕緣層370具有與圖18A至圖18C所示的絕緣層370同樣的功能及效果。導電層304b與導電層310c的連接方法則具有與圖20A所示的連接方法同樣的功能及效果。
如上所述，在本實施方式所示的顯示裝置中，在驅動電路部中具有靜電破壞誘發區。藉由將與閘極電極在同一製程中形成的佈線以及與源極電極及汲極電極在同一製程中形成的佈線之間的絕緣膜的厚度變薄，換言之，使佈線之間的距離變短，從而該靜電破壞誘發區可以抑制其他佈線圖案之間的絕緣膜的靜電破壞。另外，在靜電破壞誘發區中，由於與閘極電極在同一製程中形成的佈線的形狀為梳齒狀，所以容易使因ESD而有可能產生的過電流流過。
如此，在本發明的一個方式中，藉由採用在其驅動電路部中具有靜電破壞誘發區的顯示裝置，可以提供一種能夠提高可靠性的新的顯示裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，使用圖21A至圖21C對在實施方式1中說明的靜電破壞誘發區360的變形例進行說明。
注意，在實施方式1中說明了將靜電破壞誘發區360形成在驅動電路部104中的結構，但是在本實施方式中，說明在顯示裝置的外周部形成靜電破壞誘發區的結構。
圖21A示意性地示出顯示裝置及顯示裝置外周部的俯視圖，圖21B示意性地示出將圖21A所示的靜電破壞誘發區362a放大的俯視圖，圖21C是相當於圖21B所示的切斷線X5-Y5的剖面圖。
在圖21A中，在顯示裝置100中形成有像素部102、閘極驅動器104a及源極驅動器104b。另外，在顯示裝置100的外周部形成有包括多個佈線的保護環362。保護環362包括靜電破壞誘發區362a。
如圖21A所示，藉由在顯示裝置100的外周形成保護環362，可以保護顯示裝置100而避免起因於在顯示裝置100的製程中有可能發生的ESD等的過電流流 過。例如，保護環362用作天線，在顯示裝置100的製程中產生的過電流能夠被施加到保護環362。如此，藉由形成保護環362，可以保護顯示裝置100而避免起因於ESD等的過電流流過。
圖21B是將形成在保護環362中的靜電破壞誘發區362a放大的俯視圖。下面參照圖21A至圖21C對靜電破壞誘發區362a進行說明。
靜電破壞誘發區362a包括：基板402；形成在基板402上的導電層404；形成在基板402及導電層404上的絕緣層405；形成在絕緣層405上的絕緣層406；形成在絕緣層406上的導電層410；形成在絕緣層406及導電層410上的絕緣層412；形成在絕緣層412上的絕緣層414；以及形成在絕緣層414上的導電層416。
另外，作為基板402，可以援用能夠用於上述實施方式所示的基板302的材料。此外，作為導電層404，可以援用能夠用於上述實施方式所示的導電層304a的材料。此外，作為絕緣層405，可以援用能夠用於上述實施方式所示的絕緣層305的材料。此外，作為絕緣層406，可以援用能夠用於上述實施方式所示的絕緣層306的材料。此外，作為導電層410，可以援用能夠用於上述實施方式所示的導電層310a的材料。此外，作為絕緣層412，可以援用能夠用於上述實施方式所示的絕緣層312的材料。此外，作為絕緣層414，可以援用能夠用於上述實施方式所示的絕緣層314的材料。此外，作為導電層 416，可以援用能夠用於上述實施方式所示的導電層316a的材料。
另外，靜電破壞誘發區362a具有開口部474a及開口部474b。在開口部474a中，絕緣層405、406、412、414的一部分被去除，露出導電層404。另外，在開口部474b中，絕緣層412、414的一部分被去除，露出導電層410。另外，導電層404與導電層410由形成在開口部474a、474b及絕緣層414上的導電層416連接。
注意，在本實施方式中，雖然說明了導電層416覆蓋靜電破壞誘發區362a上部的整個面的形狀，但是並不侷限於此。例如，既可以只在形成開口部474a及開口部474b的一部分形成導電層416，也可以不形成導電層416。由於保護環362及保護環362所包括的靜電破壞誘發區362a形成在顯示裝置100的外周部，所以不會直接影響顯示裝置100。因此，關於導電層404與導電層410的連接方法或者導電層404及導電層410的頂面形狀等，實施者可以適當地選擇最合適的結構。
另外，靜電破壞誘發區362a具有與上述實施方式1所示的靜電破壞誘發區360同樣的效果。
如此，在本實施方式中，藉由在顯示裝置的外周部形成靜電破壞誘發區，可以提供一種能夠提高可靠性的新的顯示裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式5
在本實施方式中，使用圖22A及圖22B對可以用於圖1A所示的像素電路部108的電路結構進行說明。注意，具有與上述實施方式所示的功能同樣的功能的部分由相同的元件符號表示，並省略其詳細說明。
圖22A所示的像素電路部108包括液晶元件322、電晶體131_1和電容元件133_1。
液晶元件322的一對電極之一的電位根據像素電路部108的規範來適當地設定。液晶元件322的配向狀態取決於寫入的資料。共同電位可以被供應給包含於多個像素電路部108中的每個像素電路部內的液晶元件322的一對電極之一。此外，給一個行內的像素電路部108中的液晶元件322的一對電極之一供應的電位可以不同於給另一行內的像素電路部108中的液晶元件322的一對電極之一供應的電位。
作為包括液晶元件322的顯示裝置的驅動方法的例子，可以舉出下列模式：TN模式；STN模式；VA模式；ASM(軸對稱配向微單元)模式；OCB(光學補償雙折射)模式；FLC(鐵電液晶)模式；AFLC(反鐵電液晶)模式；MVA(多域垂直配向)模式；PVA(圖案化垂直配向)模式；IPS模式；FFS模式；以及TBA(橫向彎曲配向)模式等。顯示裝置的驅動模式的其它例子包括ECB(電控雙折射)模式、PDLC(聚合物分散液晶)模式、PNLC(聚合物網路液 晶)模式或客主模式。注意，本發明並不限制於這些例子，而是能夠將各種液晶元件和驅動方法應用於液晶元件及其驅動方法。
液晶元件可以使用包含呈現藍相(Blue Phase)的液晶和手性材料的液晶組成物來形成。呈現藍相的液晶具有1msec或更短的回應時間，並且其具有光學各向同性，因此配向處理並不是必需的，並且視角依賴性是小的。
在第m行和第n列的像素電路部108中，電晶體131_1的源極和汲極之一與資料線DL_n電連接，而另一個與液晶元件322的一對電極中的另一個電連接。電晶體131_1的閘極與掃描線GL_m電連接。電晶體131_1具有藉由變為導通或關閉狀態來控制是否寫入資料信號的功能。
電容元件133_1的一對電極之一與被供應以電位的佈線(以下稱為電位供應線VL)電連接，並且另一個與液晶元件322的那對電極中的另一個電極電連接。電位供應線VL的電位按照像素電路111的規範適當地設定。電容元件133_1用作儲存寫入資料的儲存電容器。
例如，在包括圖22A中的像素電路部108的顯示裝置內，像素電路部108由閘極驅動器104a依次逐行選擇，由此電晶體131_1被導通並且資料信號被寫入。
藉由關閉電晶體131_1，資料已經寫入其中的像素電路部108進入保持狀態。藉由依次逐行地執行該操 作，從而影像能夠被顯示。
圖22B所示的像素電路部108包括電晶體131_2、電容元件133_2、電晶體134和發光元件135。
電晶體131_2的源極和汲極之一與被供應以資料信號的佈線(以下稱為資料線DL_n)電連接。電晶體131_2的閘極與被供應以閘極信號的佈線(以下稱為掃描線GL_m)電連接。
電晶體131_2具有藉由變為導通或關閉狀態來控制是否寫入資料信號的資料的功能。
電容元件133_2的一對電極之一與被供應以功率的佈線(電源線VL_a)電連接，而另一個電極與電晶體131_2的源極和汲極中的另一個電連接。
電容元件133_2用作儲存寫入的資料的儲存電容器。
電晶體134的源極和汲極之一與電源線VL_a電連接。此外，電晶體134的閘極與電晶體131_2的源極和汲極中的另一個電連接。
發光元件135的陽極和陰極之一與電源線VL_b電連接，而另一個與電晶體134的源極和汲極中的另一個電連接。
作為發光元件135，能夠使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件135並不限制於有機EL元件，也能夠使用包含無機材料的無機EL元件。
高電源電位VDD被供應給電源線VL_a和電源線VL_b之一，而低電源電位VSS被供應給另一個。
在包括圖22B中的像素電路部108的顯示裝置內，像素電路部108由閘極驅動器104a依次逐行選擇，由此使電晶體131_2導通並且資料信號被寫入。
藉由關閉電晶體131_2，資料已經寫入其中的像素電路部108進入保持狀態。此外，在電晶體134的源極和汲極之間流過的電流的大小根據寫入資料信號的電位來控制。發光元件135發射出亮度與流過的電流大小對應的光。藉由依次逐行地執行該操作，從而影像能夠被顯示。
注意，在本說明書等中，顯示元件、作為包含顯示元件的設備的顯示裝置、發光元件以及作為包含發光元件的設備的發光裝置能夠採用各種模式或者能夠包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置的例子包括EL(電致發光)元件(例如，包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(例如，白光LED、紅光LED、綠光LED或藍光LED)、電晶體(根據電流而發射出光的電晶體)、電子發射體、液晶元件、電子墨水、電泳元件、電潤濕元件、柵光閥(GLV)、電漿顯示面板(PDP)、使用微電機系統的顯示裝置(MEMS)、數位微鏡設備(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、干涉測量調節器顯示器(IMOD)、壓電陶瓷顯示器或碳奈米管，這些是其對比度、亮度、反射 率、透射率等藉由電磁作用來改變的顯示介質。使用EL元件的顯示裝置的例子包括EL顯示器等。使用電子發射元件的顯示裝置的例子包括場發射顯示器(FED)、SED型平板顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射體顯示器)等。使用液晶元件的顯示裝置的例子包括液晶顯示器(例如，透射式液晶顯示器、透反式液晶顯示器、反射式液晶顯示器、直視型液晶顯示器)等。使用電子墨水或電泳元件的顯示裝置的例子包括電子紙等。
EL元件的例子是包括陽極、陰極以及夾在陽極和陰極之間的EL層的元件等。EL層的例子包括，但不限於，利用來自單重態激子的光發射(螢光)的層、利用來自三重態激子的光發射(磷光)的層、利用來自單重態激子的光發射(螢光)和來自三重態激子的光發射(磷光)的層、包含有機材料的層、包含無機材料的層、包含有機材料和無機材料的層、包含高分子材料的層、包含低分子材料的層、包含高分子材料和低分子材料的層等。此外，各種類型的EL元件同樣能夠用作這些例子。
液晶元件的例子是其中光的透射和非透射受液晶的光學調變作用所控制的元件。元件能夠被配置以包含一對電極和液晶層。液晶的光學調變作用受施加於液晶的電場(包括橫向電場、縱向電場和斜向電場)所控制。注意，明確而言，下列液晶能夠用於液晶元件：向列型液晶；膽甾型液晶；近晶型液晶；盤狀液晶；熱致液晶；溶 致液晶；低分子液晶；高分子液晶；聚合物分散液晶(PDLC)；鐵電液晶；反鐵電液晶；主鏈液晶；側鏈高分子液晶；以及香蕉型液晶等。
例如，電子紙的顯示方法能夠使用分子(利用光學各向異性、染料分子配向等的方法)、粒子(利用電泳、粒子移動、粒子旋轉、相變等的方法)、膜的一端的移動、分子的著色性質或相變、分子對光的吸收或者電子和電洞結合所致的自發光來執行。特別地，電子紙的顯示方法的例子有微囊型電泳、水平移動型電泳、垂直移動型電泳、球狀扭轉球、磁性扭轉球、圓柱扭轉球方式、帶電色粉、電子粉粒流體、磁泳型、磁熱敏式、電潤濕、光散射(透明/白濁變化)、膽固醇相液晶/光導電層、膽固醇相液晶、雙穩態向列液晶、強介電液晶、二色性色素．液晶分散型、可動薄膜、利用無色染料的著色和去色、光致變色、電致變色、電沉積、撓性有機EL等。注意，本發明並不限制於這些例子，並且各種電子紙和顯示方法都能夠用作電子紙及其顯示方法。在此，在使用微膠囊電泳的情況下，能夠防止電泳粒子的聚集和沉澱。電液態粉末具有諸如高速回應、高反射率、廣視角、低功耗和記憶性之類的優點。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
在本實施方式中，能夠用於實施方式1的圖1A所示的顯示裝置的像素部102和驅動電路部104中的電晶體的結構將在下文參照圖23A至圖23D來描述。
圖23A所示的電晶體包括：在基板302之上的導電層304a、在基板302和導電層304a之上的絕緣層305和306、在絕緣層306之上的氧化物疊層390、以及在絕緣層306和氧化物疊層390之上的導電層310a和310b。還能夠給圖23A所示的電晶體提供在電晶體之上的絕緣層312和314，詳細地，在氧化物疊層390及導電層310a和310b之上。
注意，取決於用於導電層310a和310b的導電膜的類型，氧有時被從氧化物疊層390的一部分中去除，或者混合層被形成，從而在氧化物疊層390內形成n型區域392。在圖23A中，n型區域392能夠形成於氧化物疊層390的區域內，這些區域處於與導電層310a和310b間的介面附近。n型區域392能夠用作源極和汲極區。
在圖23A所示的電晶體中，導電層304a用作閘極電極，導電層310a用作源極電極和汲極電極之一，而導電層310b用作源極電極和汲極電極中的另一個。
在圖23A所示的電晶體中，在氧化物疊層390的與導電層304a重疊的區域內且位於導電層310a和導電層310b之間的距離被稱為通道長度。通道形成區指的是在氧化物疊層390中與導電層304a重疊且夾在導電 層310a和導電層310b之間的區域。通道是指在通道形成區內的電流主要流過的區域。
在此，氧化物疊層390將參照圖23B更詳細地描述。
圖23B是圖23A所示的氧化物疊層390的放大圖。氧化物疊層390包括氧化物半導體層390a和氧化物層390b。
氧化物半導體層390a較佳為包括以含有至少銦(In)、鋅(Zn)和M(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等元素)的In-M-Zn氧化物表示的層。作為氧化物半導體層390a，能夠參照用於以上實施方式所描述的半導體層308a的氧化物半導體材料或形成方法等。
氧化物層390b含有在氧化物半導體層390a內所含有的一種或多種元素。在氧化物層390b是其導帶的底部的能量位於比氧化物半導體層390a的能量更接近真空能階達0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，並且2eV以下、1eV以下、0.5eV以下或者0.4eV以下的氧化物膜。此時，當電場被施加於用作閘極電極的導電層304a時，通道被形成於在氧化物疊層390內的導帶的底部處具有最低能量的氧化物半導體層390a內。換言之，氧化物層390b被佈置於氧化物半導體層390a和絕緣層312之間，由此電晶體的通道能夠形成於不與絕緣層312接觸的氧化物半導體層390a內。另外，由於氧化物層390b含有在氧化物半導體層390a內所 含有的一種或多種元素，介面散射不太可能發生於氧化物半導體層390a和氧化物層390b之間的介面處。因而，在氧化物半導體層390a和氧化物層390b之間的載子的傳輸並沒有受到抑制，從而電晶體的場效移動率增加。而且，在氧化物半導體層390a與氧化物層390b之間不太可能形成介面態。如果在氧化物層390b與氧化物半導體層390a之間的介面處形成介面態，則形成將該介面用作通道且具有不同臨界電壓的第二電晶體，並且電晶體的表觀臨界電壓可能會變化。因而，藉由設置氧化物層390b，能夠減小電晶體的電特性(例如，臨界電壓等)的波動。
作為氧化物層390b，使用以In-M-Zn氧化物(M是Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等元素)表示的且與氧化物半導體層390a相比含有原子比更大的M量的氧化物層。明確而言，在氧化物層390b中的上述元素中的任一種的原子比大小為在氧化物半導體層390a中的原子比大小的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素中的任一種與氧的鍵合比銦與氧的鍵合更強，因而能夠抑制在氧化物層內產生氧缺陷。換言之，氧化物層390b是其中與氧化物半導體層390a相比不太可能產生氧缺陷的氧化物層。
也就是說，當氧化物半導體層390a和氧化物層390b每個都是至少含有銦、鋅和M的In-M-Zn氧化物時，在氧化物層390b內的In：M：Zn的原子比為x1：y1：z1，並且在氧化物半導體層390a內的In：M：Zn的 原子比為x2：y2：z2，y1/x1較佳為大於y2/x2。y1/x1是y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，當在氧化物半導體層390a內y2為x2以上時，電晶體能夠具有穩定的電特性。但是，當y2為x2的3倍以上時，電晶體的場效移動率被降低；因此，y2較佳為小於x2的3倍。
當氧化物半導體層390a是In-M-Zn氧化物且In和M的和是100atomic%時，In對M的原子比較佳為如下：In的比例是25atomic%以上，並且M的比例低於75atomic%；更佳地，In的比例為34atomic%以上，並且M的比例低於66atomic%。當氧化物層390b是In-M-Zn氧化物且In和M的和是100atomic%時，In對M的原子比較佳為如下：In的比例低於50atomic%並且M的比例為50atomic%以上；更佳地，In的比例低於25atomic%並且M的比例為75atomic%以上。
對於氧化物半導體層390a和氧化物層390b，例如能夠使用含有銦、鋅和鎵的氧化物半導體。明確而言，氧化物半導體層390a能夠使用其In：Ga：Zn的原子比為1：1：1的In-Ga-Zn氧化物、其In：Ga：Zn的原子比為3：1：2的In-Ga-Zn氧化物或者具有在其附近的組成的氧化物。氧化物層390b能夠使用下列In-Ga-Zn氧化物來形成：其In：Ga：Zn的原子比為1：3：2的In-Ga-Zn氧化物；其In：Ga：Zn的原子比為1：6：4的In-Ga-Zn氧化物；其In：Ga：Zn的原子比為1：9：6的In-Ga-Zn 氧化物；或者具有在其附近的組成的氧化物。
氧化物半導體層390a的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。氧化物層390b的厚度為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
然後，氧化物疊層390的能帶結構將參照圖23C和圖23D來描述。
例如，氧化物半導體層390a使用具有3.15eV的能隙的In-Ga-Zn氧化物來形成，而氧化物層390b使用具有3.5eV的能隙的In-Ga-Zn氧化物來形成。注意，能隙使用光譜型橢圓偏光計(由HORIBA JOBIN YVON S.A.S.製造的UT-300)來測量。
氧化物半導體層390a及氧化物層390b的真空能階與價帶的頂部之間的能量差(也稱為游離電位)分別為8eV和8.2eV。注意，在真空能階與價帶的頂部之間的能量差能夠使用紫外光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)設備(由ULVAC-PHI公司製造的VersaProbe(在日本註冊的商標))來測量。
因而，氧化物半導體層390a和氧化物層390b的真空能階與導帶的底部之間的能量差(也稱為電子親合力)分別為4.85eV和4.7eV。
圖23C示意性地示出了氧化物疊層390的能帶結構的一部分。在此，將描述其中氧化矽膜被設置為與氧化物疊層390接觸的結構。在圖23C中，EcI1表示在 氧化矽膜中的導帶的底部的能量；EcS1表示在氧化物半導體層390a中的導帶的底部的能量；EcS2表示在氧化物層390b中的導帶的底部的能量；而EcI2表示在氧化矽膜中的導帶的底部的能量。此外，EcI1對應於圖23A中的絕緣層306，而EcI2對應於圖23A中的絕緣層312。
如圖23C所示，在氧化物半導體層390a與氧化物層390b之間的介面處沒有能障，並且導帶的底部的能量被平滑地或連續地改變。可以說，這是因為氧化物疊層390含有在氧化物半導體層390a內所含有的元素，並且氧在氧化物半導體層390a與氧化物層390b之間互相傳輸，從而形成混合層。
如圖23C所示，可知在氧化物疊層390中的氧化物半導體層390a用作阱，並且包括氧化物疊層390的電晶體的通道區形成於氧化物半導體層390a內。注意，由於氧化物疊層390的導帶的底部的能量被連續地改變，因而可以認為氧化物半導體層390a和氧化物層390b是連續的。
儘管因雜質或缺陷所致的陷阱能階可能如同圖23C所示的那樣形成於氧化物層390b和絕緣層312之間的介面附近，但是氧化物半導體層390a能夠由於氧化物層390b的存在而與陷阱能階間隔開。但是，當在EcS1與EcS2之間的能量差為小時，氧化物半導體層390a內的電子有時越過該能量差而達到陷阱能階。由於電子被陷阱能階所俘獲，在絕緣膜介面會產生負電荷，電晶體的臨界 電壓向正側漂移。因此，較佳的是在EcS1與EcS2之間的能量差為0.1eV以上，更佳為0.15eV以上，因為電晶體的臨界電壓的波動被防止，並且可獲得穩定的電特性。
圖23D示意性地示出了氧化物疊層390的能帶結構的一部分，該能帶結構是圖23C所示的能帶結構的變形例子。在此，將描述其中氧化矽膜被設置為與氧化物疊層390接觸的結構。在圖23D中，EcI1表示在氧化矽膜中的導帶的底部的能量；EcS1表示在氧化物半導體層390a中的導帶的底部的能量；而EcI2表示在氧化矽膜中的導帶的底部的能量。此外，EcI1對應於圖23A中的絕緣層306，而EcI2對應於圖23A中的絕緣層312。
在圖23A所示的電晶體中，氧化物疊層390的上部，即，氧化物層390b有時在導電層310a和310b的形成中被蝕刻。但是，氧化物半導體層390a和氧化物層390b的混合層有可能在氧化物層390b的形成中形成於氧化物半導體層390a的頂表面。
例如，當氧化物半導體層390a是使用其In：Ga：Zn原子比為1：1：1的In-Ga-Zn氧化物或者其In：Ga：Zn原子比為3：1：2的In-Ga-Zn氧化物，並且氧化物層390b是以其In：Ga：Zn原子比為1：3：2的In-Ga-Zn氧化物或者其In：Ga：Zn原子比為1：6：4的In-Ga-Zn氧化物時，在氧化物層390b中的Ga含量高於在氧化物半導體層390a中的Ga含量。因而，GaOx層或者其Ga含量高於氧化物半導體層390a中的Ga含量的混合層能夠形 成於氧化物半導體層390a的頂表面。
由於該原因，即使氧化物層390b被蝕刻，在EcI2側的EcS1的導帶的底部的能量也增加，從而有時能夠獲得圖23D所示的能帶結構。
本實施方式所描述的結構能夠適當地結合其它實施方式的任何結構來使用。
實施方式7
在本實施方式中，能夠與本發明的一個實施方式的顯示裝置組合的觸摸感測器和顯示模組將參照圖24A至圖26來描述。
圖24A是觸摸感測器4500的結構例子的分解透視圖。圖24B是觸摸感測器4500的電極的結構例子的平面圖。圖25是觸摸感測器4500的結構例子的剖面圖。
圖24A和圖24B所示的觸摸感測器4500包括在基板4910之上的沿X軸方向排布的多個導電層4510以及沿與X軸方向交叉的Y軸方向排布的多個導電層4520。在圖24A和圖24B中，觸摸感測器4500的多個導電層4510的平面圖以及觸摸感測器4500的多個導電層4520的平面圖被單獨地示出。
圖25是圖24A和圖24B所示的觸摸感測器4500的導電層4510和導電層4520的相交部分的等效電路圖。如圖25所示，電容器4540被形成於導電層4510和導電層4520的相交部分處。
導電層4510和導電層4520具有各自有多個四邊形導電膜相互連接於其內的結構。多個導電層4510和多個導電層4520被提供，使得其中的導電膜的四邊形的部分不互相重疊。在導電層4510和導電層4520的相交部分處，絕緣層被設置於導電層4510和導電層4520之間，用於防止導電層4510和4520相互接觸。
圖26是示出圖24A和圖24B中的觸摸感測器4500的導電層4510和導電層4520的連接結構的一個例子的剖面圖。作為一個例子，圖26示出了其中導電層4510(導電層4510a、4510b和4510c)與導電層4520相交的部分的剖面圖。
如圖26所示，導電層4510包括於第一層內的導電層4510a和導電層4510b以及在絕緣層4810之上的於第二層內的導電層4510c。導電層4510a和導電層4510b藉由導電層4510c來連接。導電層4520使用在第一層內的導電膜來形成。絕緣層4820被形成，使得覆蓋導電層4510和4520以及電極4710。作為絕緣層4810和4820，可以形成例如氧氮化矽膜。使用絕緣膜形成的基膜可以被設置於基板4910與導電層4510及電極4710之間。作為基膜，能夠形成例如氧氮化矽膜。
導電層4510和導電層4520使用能夠透射可見光的導電材料來形成。例如，作為具有透光性的導電材料，可以舉出含有氧化矽的氧化銦錫、氧化銦錫、氧化鋅、氧化銦鋅或者添加了鎵的氧化鋅等。
導電層4510a連接於電極4710。用於連接於FPC的端子使用電極4710來形成。像導電層4510一樣，導電層4520連接於其他的電極4710。電極4710能夠由例如鎢膜形成。
絕緣層4820被形成，使得覆蓋導電層4510、4520和電極4710。開口部被形成於電極4710之上的絕緣層4810和4820內，以使電極4710和FPC電連接。基板4920使用黏合劑、黏合膜等貼附於絕緣層4820上。藉由將基板4910側以黏合劑或黏合膜安裝在顯示面板的濾色器基板，從而形成觸控面板。
然後，能夠使用本發明的一個實施方式的顯示裝置來形成的顯示模組將參照圖27來描述。
在圖27的顯示模組8000中，與FPC8003連接的觸控面板8004、與FPC8005連接的顯示面板8006、背光單元8007、框架8009、印刷電路板8010和電池8011被設置於上蓋8001與下蓋8002之間。
上蓋8001和下蓋8002的形狀和尺寸能夠根據觸控面板8004和顯示面板8006的尺寸自由地改變。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。顯示面板8006的反基板(密封基板)能夠具有觸控面板功能。光感測器可以被設置於顯示面板8006的每個像素內，以製成光學式觸控面板。
背光單元8007包括光源8008。光源8008可 以被設置於背光單元8007的端部，並且可以使用光擴散板。
框架8009保護顯示面板8006，並且還用作阻擋由印刷電路板8010的操作所產生的電磁波的電磁屏蔽。框架8009可以用作散熱板。
印刷電路板8010被提供以電源電路以及用於輸出視訊訊號和時脈信號的信號處理電路。作為用於給電源電路供電的電源，可以使用外部商用電源或者使用單獨提供的電池8011的電源。電池8011在使用商用電源的情形中可以被省略。
顯示模組8000可以另外設置有諸如偏光板、相位差板、稜鏡片等的部件。
本實施方式的結構等能夠與其它實施方式中的任何結構適當地結合。
實施方式8
在本實施方式中，將描述電子裝置的例子。
圖28A至圖28H以及圖29A至圖29D每個都示出了電子裝置。這些電子裝置能夠包括外殼5000、顯示部分5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻 射、流率、濕度、水分、梯度、振盪、氣味或紅外線的功能的感測器)、麥克風5008等。
圖28A示出了除了上述構成要素之外還能夠包括開關5009、紅外線埠5010等的移動電腦。圖28B示出了設置有儲存介質的可攜式影像再現設備(例如，DVD播放機)，並且該影像再現設備除了上述構成要素之外還能夠包括第二顯示部分5002、儲存介質讀出部分5011等。圖28C示出了除了以上構成要素之外還能夠包括第二顯示部分5002、支架5012、耳機5013等的眼鏡式顯示器。圖28D示出了除了上述目標之外還能夠包括儲存介質讀出部分5011等的可攜式遊戲機。圖28E示出了除了上述目標外還能夠包括天線5014、快門按鈕5015、影像接受部分5016等的具有電視接收功能的數位相機。圖28F示出了除了上述目標外還能夠包括第二顯示部分5002、儲存介質讀出部分5011等的可攜式遊戲機。圖28G示出了除了上述目標外還能夠包括調諧器、影像處理部分等的電視接收器。圖28H示出了除了上述目標外還能夠包括能夠發送並接收信號的充電器5017等的可攜式電視接收器。圖29A示出了除了上述目標外還能夠包括支架底座5018等的顯示器。圖29B示出了除了上述構成要素外還能夠包括外部連接埠5019、快門按鈕5015、影像接收部分5016等的相機。圖29C示出了除了上述目標外還能夠包括指向裝置5020、外部連接埠5019、讀寫器5021等的電腦。圖29D示出了除了上述構成要素之外還能夠包括發 送器、接收器、用於行動電話和移動終端的一段局部接收服務的調諧器等的行動電話。
圖28A至圖28H和圖29A至圖29D所示的電子裝置能夠具有多種功能。例如，可以舉出在顯示部分上顯示多種資訊(靜止影像、運動影像、文字影像等)的功能，觸控面板功能，顯示日曆、日期、時間等的功能，用於以多種軟體(程式)來控制過程的功能，無線通訊功能，使用無線通訊功能連接於多種電腦網路的功能，以無線通訊功能來發送和接收多種資料的功能，讀取儲存於儲存介質內的程式或資料並將程式和資料顯示於顯示部分上的功能等。此外，包括多個顯示部分的電子裝置能夠具有：在一個顯示部分上顯示影像資訊而在另一個顯示部分上顯示文字資訊的功能，藉由在考慮視差的情況下於多個顯示部分上顯示影像來顯示三維影像的功能等。此外，包括影像接收器部分的電子裝置能夠具有：拍攝靜止影像的功能、拍攝運動影像的功能、自動地或手動地校正所拍攝的影像的功能、將所拍攝的影像儲存於儲存介質(外部儲存介質或者併入相機內的儲存介質)內的功能、在顯示部分上顯示所拍攝的影像的功能等。注意，能夠給在圖28A至圖28H和圖29A至圖29D中所示出的電子裝置提供的功能並不限制於上述功能，而是電子裝置能夠具有多種功能。
在本實施方式中所描述的電子裝置每個都包括用於顯示某類資訊的顯示部分。
然後，以下描述顯示裝置的應用例子。
圖29E示出了其中顯示裝置被設置使得與建築物結構協調一致的例子。圖29E示出了外殼5022、顯示部分5023、作為操作部分的遠端控制器5024、揚聲器5025等。顯示裝置被作為壁掛型設備併入建築物內，使得顯示裝置能夠在不要求寬的空間的情況下提供。
圖29F示出了其中顯示裝置被設置使得與建築物結構協調一致的另一個例子。顯示模組5026被併入預先製造的浴缸單元5027內，使得洗浴者能夠觀看顯示模組5026。
注意，儘管牆壁和預先製造的浴缸在本實施方式中被給出作為建築結構的例子，但是顯示裝置能夠被提供於多種建築結構中，並不限制於本實施方式的例子。
然後，以下描述其中顯示裝置被設置使得與運動目標協調一致的例子。
圖29G示出了其中顯示裝置被併入車輛內的例子。顯示模組5028被安裝於車輛的車身5029，並且能夠按照需求顯示關於車輛的操作的資訊或者由車輛的內部或外部輸入的資訊。此外，可以提供導航功能。
圖29H示出了其中顯示裝置被設置使得與客機協調一致的例子。圖29H示出了在顯示模組5031被提供於客機座位上方的天花板5030處的情況下的使用模式。顯示模組5031藉由鉸鏈部分5032與天花板5030協調一致，並且乘客能夠藉由拉伸鉸鏈部分5032來觀看顯示模組5031。顯示模組5031具有根據乘客的操作來顯示 資訊的功能。
注意，儘管本實施方式給出了車輛的車體以及飛機的機體作為運動體的非限制性示例，但是顯示裝置能夠被提供給各種運動體，例如，兩輪的摩托車、四輪的車輛(包括汽車、公共汽車等)、火車(包括單軌鐵路、鐵道等)，以及輪船等。
注意，在本說明書等中，在一個實施方式所描述的圖案或文字中，可以將圖案或文字的一部分取出並構成本發明的實施方式。因而，在與某些部分相關的圖案或文字被描述的情況下，從該圖案或文字的一部分中取出的內容同樣被公開作為本發明的一個實施方式，並且能夠構成本發明的一個實施方式。因而，例如，在包括一個或多個主動元件(例如，電晶體或二極體等)、佈線、被動元件(例如，電容元件或電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、構成要素、元件、操作方法、製造方法等的圖案或文字中，可以取出該圖案或文字的一部分並且構成本發明的一個實施方式。例如，從其中設置有N個電路元件(例如，電晶體或電容元件等；N是整數)的電路圖中，可以藉由取出M個電路元件(例如，電晶體或電容元件等；M是整數，其中M<N)來構成本發明的一個實施方式。作為另一個例子，可以藉由從其中設置有N個層(N為整數)的剖面圖中取出M個層(M為整數，其中M<N)來構成本發明的一個實施方式。作為另一個例子，可以藉由從其中設置有N個要件(N為整數)的流程圖 中取出M個要件(M為整數，其中M<N)來構成本發明的一個實施方式。
注意，在本說明書等中的一個實施方式所描述的圖案或文字中描述了至少一個具體例子的情形中，本領域技術人員應當容易地意識到，能夠獲得關於具體例子的更廣泛概念。因此，在一個實施方式所描述的圖案或文字中，在描述了至少一個具體例子的情形中，關於具體例子的更廣泛概念被公開為本發明的一個實施方式，並且能夠構成本發明的一個實施方式。
注意，在本說明書等中，在至少圖案(也可以是圖案的一部分)中所描述的內容被公開作為本發明的一個實施方式，並且能夠構造本發明的一個實施方式。因此，當在圖案中描述了特定的內容時，該內容作為本發明的一個實施方式來公開，即使該內容並沒有以文字來描述，並且能夠構成本發明的一個實施方式。以類似的方式，從圖案中取出的圖案的一部分作為本發明的一個實施方式來公開，並且能夠構成本發明的一個實施方式。
在本實施方式中的結構等能夠與其它實施方式中的任何結構適當地結合。
實施方式9
在本實施方式中，作為具有上述實施方式所示的電晶體的半導體裝置的一個例子，對能夠取得醫療用輻射影像的輻射影像檢測裝置進行說明。一般而言，能夠將輻射直 接轉換為數位資料的平面型輻射影像檢測裝置被稱為平板檢測器(Flat Panel Detector：FPD)。
如圖31A所示，輻射影像檢測裝置3601設置在拍攝輻射時使用的底座3603上，從輻射源3605照射出來的輻射3607透過拍攝目標3609而到達輻射影像檢測裝置3601。輻射影像檢測裝置3601利用輻射檢測元件檢測出透過拍攝目標3609的輻射3607，從而得到影像資料。輻射影像檢測裝置3601能夠檢測的輻射3607有X射線或伽馬射線等。
圖31B示出輻射影像檢測裝置3601的方塊圖。輻射影像檢測裝置3601包括：其中像素3611配置為矩陣狀的感測器陣列3613；閘極線驅動電路3615；信號檢測電路3617；以及A/D轉換電路3619。另外，輻射影像檢測裝置3601由未圖示的CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等控制。另外，輻射影像檢測裝置3601還可以包括：校正從A/D轉換電路3619輸出的資料的校正電路；以及保存從A/D轉換電路3619輸出的資料的記憶體裝置等。
像素3611由輻射檢測元件3621、電容元件3623及電晶體3625構成。在輻射檢測元件3621中，在直接或間接地將輻射能量轉換為電荷的同時，將該電荷儲存在電容元件3623中。另外，藉由利用電晶體3625的開關，將儲存在電容元件3623中的電荷作為電信號在每一 個像素3611中讀出，可以在輸出裝置3631中取得輻射影像。
輻射檢測元件3621包括一對電極以及設置在該對電極之間的轉換層。一對電極中的一個連接於電源裝置3633。一對電極中的另一個連接於電容元件3623的第一電極以及電晶體3625的源極電極及汲極電極中的一個。電容元件3623的第二電極連接於作為接地電位的共用電極。電晶體3625的源極電極及汲極電極中的另一個藉由信號線DL連接於信號檢測電路3617。電晶體3625的閘極藉由掃描線GL連接於閘極線驅動電路3615。
接著，說明輻射的檢測方法。在從電源裝置3633對輻射檢測元件3621的第一電極施加電壓的狀態下輻射入射到輻射檢測元件3621時，在輻射檢測元件3621中輻射能量被轉換為電荷，並且相當於輻射的入射量的電荷被儲存在電容元件3623中。接著，藉由由閘極線驅動電路3615向掃描線GL輸入信號以使電晶體3625依次成為導通狀態，而儲存在電容元件3623中的電荷作為類比信號藉由信號線DL被輸出到信號檢測電路3617。在信號檢測電路3617中將類比信號放大之後，在A/D轉換電路3619中將其A/D轉換，從而成為數位信號。數位信號被輸出到顯示裝置等的輸出裝置3631，而在輸出裝置3631中顯示輻射影像。
輻射影像檢測裝置3601與輸出裝置3631可以用電纜連線。另外，可以分別在輻射影像檢測裝置 3601及輸出裝置3631中設置收發電路，並用無線將在輻射影像檢測裝置3601中檢測出的影像輸出到輸出裝置3631。
輻射影像檢測裝置有直接轉換方式及間接轉換方式。直接轉換方式的輻射影像檢測裝置所包括的輻射檢測元件3621使用光導電物質將輻射能量直接轉換為電荷。間接轉換方式的輻射影像檢測裝置所包括的輻射檢測元件3621使用螢光構成要素等將輻射能量轉換為光，再使用光電二極體等的光電轉換元件將該光轉換為電荷。
接著，使用圖32A及圖32B對各個輻射檢測元件的結構進行說明。
圖32A是直接轉換方式的輻射影像檢測裝置的像素的剖面圖。在此，作為輻射使用X射線進行說明。
在基板3641上設置具有上述實施方式所示的結構的電晶體3625、電容元件3623及輻射檢測元件3621。輻射檢測元件3621由導電膜3643、轉換層3645及導電膜3647構成。與電晶體3625的源極電極及汲極電極中的一個連接的導電膜3643用作輻射檢測元件3621的電極以及電容元件3623的電極。
作為導電膜3643，可以適當使用與上述實施方式所示的用作像素電極的透光性導電膜同樣的材料。
轉換層3645可以使用吸收輻射而產生電荷的材料來形成。作為能夠吸收輻射而產生電荷的材料，有非晶硒、碘化鉛、碘化汞、砷化鎵、CdTe或CdZn等。
導電膜3647可以適當使用與電晶體3625的閘極電極、源極電極、汲極電極以及導電膜3643同樣的材料。
在對導電膜3647施加電壓的狀態下輻射入射到輻射檢測元件3621時，在轉換層3645中電荷(電子及電洞)被激發。該電荷根據施加到導電膜3647的電壓的極性而移動到導電膜3643，並儲存在電容元件3623中。
由於對導電膜3647施加高的電壓，用於直接轉換方式的輻射影像檢測裝置的輻射檢測元件3621能夠提高在轉換層3645中產生的電荷的線性，從而減少電荷向設置在鄰接的像素中的輻射檢測元件的移動。其結果，可以提高輻射影像檢測裝置的解析度。
圖32B是間接轉換方式的輻射影像檢測裝置的像素的剖面圖。
在基板3641上設置具有上述實施方式所示的結構的電晶體3625、電容元件3623及輻射檢測元件3621。另外，在輻射檢測元件3621上設置以閃爍體等為代表的螢光體層3657。
作為輻射檢測元件3621可以使用由導電膜3651、轉換層3653及導電膜3655構成的光電二極體。與電晶體3625的源極電極及汲極電極中的一個連接的導電膜3651用作輻射檢測元件3621的電極以及電容元件3623的電極。
作為導電膜3651，可以適當使用與上述實施 方式所示的用作像素電極的透光性導電膜同樣的材料。
轉換層3653可以使用吸收光而產生電荷的材料來形成。作為能夠吸收光以產生電荷的材料，有矽等無機半導體材料以及喹吖啶酮、酞青等有機化合物等。另外，在轉換層3653中，較佳為具有pn接面或pin接面。另外，當使用非晶矽形成轉換層3653時，可以以高靈敏度檢測從螢光體層3657發射的可見光，所以是較佳的。
導電膜3655可以使用與導電膜3643同樣的材料形成。
作為螢光體層3657，使用藉由輻射的入射而吸收輻射能量並發射可見光的材料來形成。作為能夠吸收輻射能量而發射可見光的材料，有碘化銫、添加有鉈的碘化銫、GOS(Gd2O2S：Tb)、添加有鉈的碘化鈉等。此外，藉由作為螢光體層3657使用向連接輻射的入射面與光的射出面的方向結晶成長的柱狀晶體，可以抑制在螢光體層3657中產生的光向橫方向擴散。其結果，可以提高輻射影像檢測裝置的解析度。
另外，為了防止導電膜3651與導電膜3655之間的導通，在導電膜3651及轉換層3653上設置絕緣膜3652。另外，藉由在導電膜3655及絕緣膜3652上設置絕緣膜3654，可以防止雜質從外部擴散到轉換層3653中。
螢光體層3657吸收入射的輻射，並發射可見光。在對導電膜3655施加電壓(反向偏壓)的狀態下該可見光入射到轉換層3653時，在轉換層3653中電荷(電子 及電洞)被激發。該電荷移動到導電膜3651，並儲存在電容元件3623中。
用於間接轉換方式的輻射影像檢測裝置的輻射檢測元件3621檢測在螢光體層3657中被轉換的可見光，因此可以降低對輻射檢測元件3621的導電膜3655施加的電壓。
注意，在此雖然使用設置在底座3603上的輻射影像檢測裝置3601進行了說明，但是也可以適當地使用被稱為暗盒的取出方式的輻射影像檢測裝置。
另外，本實施方式所述的結構等可以適當地與其他實施方式所述的結構等組合使用。
實施例
在本實施例中，藉由改變與閘極電極在同一製程中形成的導電層(以下，第一導電層)以及與源極電極及汲極電極在同一製程中形成的導電層(以下，第二導電層)之間的層間膜的結構，對第一導電層與第二導電層之間的層間膜的絕緣擊穿電壓進行評估。
首先，使用圖33A及圖33B對在本實施例中使用的評估用TEG(Test Element Group)圖案進行說明。
圖33A示出評估用TEG的俯視圖，圖33B示出相當於圖33A所示的點劃線X6-Y6、X7-Y7的剖面的剖面圖。
本實施例中的評估用TEG包括：形成在基板 502上的第一導電層504a；形成在第一導電層504a上的層間膜506；形成在層間膜506上的第二導電層510a；形成在第二導電層510a上的絕緣層512；以及形成在絕緣層512上的絕緣層514。
另外，評估用TEG還包括連接於第一導電層504a的第一測量焊盤504b以及連接於第二導電層510a的第二測量焊盤510b。第一測量焊盤504b具有去除了上方的層間膜506、絕緣層512及絕緣層514的一部分的開口部520。另外，第二測量焊盤510b具有去除了上方的絕緣層512及絕緣層514的一部分的開口部522。藉由對第一測量焊盤504b及第二測量焊盤510b施加電壓，可以測量形成在導電層504a與導電層510a之間的層間膜506的擊穿電壓。
另外，將第一導電層504a與第二導電層510a交叉的區域的尺寸設定為10μm×10μm。另外，作為測量器使用吉時利(KEITHLEY)公司製造的皮安表(6487型)。作為測量條件，將施加的電壓設定為0V至+500V，以每次增加10V的方式升壓來進行測量。
在此，在本實施例中，製造了將不同材料使用於層間膜506的樣本1及樣本2。
(樣本1)
作為樣本1的層間膜506，採用氮化矽膜及氧氮化矽膜的雙層疊層結構。
(樣本2)
作為樣本2的層間膜506，採用氮化矽膜、氧氮化矽膜、氧化物半導體膜及氧化物膜的四層疊層結構。
換言之，與樣本1相比，樣本2是氧化物半導體膜及氧化物膜層疊的結構。另外，以下示出用於樣本1及樣本2的各個膜的成膜條件。
(氮化矽膜)
作為氮化矽膜，層疊三層不同條件的氮化矽膜。第一氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa；SiH4/N2/NH3=200/2000/100sccm；以及膜厚度=50nm。第二氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa；SiH4/N2/NH3=200/2000/2000sccm；以及膜厚度=300nm。第三氮化矽膜的成膜條件為：電力(RF)=2000W；壓力=100Pa；SiH4/N2=200/5000sccm；以及膜厚度=50nm。此外，第一至第三氮化矽膜都使用PE-CVD設備且以350℃的基板溫度來形成。
(氧氮化矽膜)
氧氮化矽膜的成膜條件為：電力(RF)=100W；壓力=100Pa；SiH4/N2O=20/3000sccm；以及膜厚度=50nm。此外，氧氮化矽膜使用PE-CVD設備且以350℃的基板溫度來形成。
(氧化物半導體膜)
氧化物半導體膜使用組成為In：Ga：Zn=1：1：1的靶材，並利用濺射法來形成。其成膜條件為：電力(AC)=5kW；壓力=0.6Pa；Ar/O2=100/100sccm(O2=50%)；基板溫度=170℃；以及膜厚度=35nm。
(氧化物膜)
氧化物膜使用組成為In：Ga：Zn=1：3：2的靶材，並利用濺射法來形成。其成膜條件為：電力(AC)=5kW；壓力=0.6Pa；Ar/O2=270/30sccm(O2=10%)；基板溫度=170℃；以及膜厚度=20nm。
樣本1及樣本2都在形成絕緣層512之前，在氮氣氛圍下以450℃進行1個小時的加熱處理，接著在氮與氧的混合氛圍下以450℃進行1個小時的加熱處理。
圖34示出樣本1及樣本2的層間膜506的絕緣擊穿電壓。這裡，圖34的橫軸表示電壓，縱軸表示電流。另外，在圖34中，實線551表示樣本1的測量結果，虛線552表示樣本2的測量結果。
在樣本1及樣本2中，例如，假設當1.0×10-6A以上的電流流過時層間膜506被破壞，在樣本1中，層間膜506在330V附近被破壞。而在樣本2中，層間膜506則在420V附近被破壞。
如本實施例所示，可以確認：藉由改變第一 導電層504a與第二導電層510a之間的層間膜的結構或者第一導電層504a與第二導電層510a之間的距離，絕緣擊穿電壓變得不同。
104‧‧‧驅動電路部
302‧‧‧基板
304c‧‧‧導電層
304d‧‧‧導電層
304e‧‧‧導電層
305‧‧‧絕緣層
306‧‧‧絕緣層
308b‧‧‧半導體層
310d‧‧‧導電層
310e‧‧‧導電層
312‧‧‧絕緣層
314‧‧‧絕緣層
316b‧‧‧導電層
318‧‧‧配向膜
320‧‧‧液晶層
342‧‧‧基板
344‧‧‧遮光層
348‧‧‧絕緣層
350‧‧‧導電層
352‧‧‧配向膜
360‧‧‧靜電破壞誘發區
X2-Y2、X3-Y3‧‧‧點劃線

Claims (16)

  1. 一種顯示裝置，包括：像素部，該像素部包括像素電極及電晶體；以及驅動電路部，該驅動電路部包括第一區域及第二區域，其中，該第一區域包括第一佈線及與該第一佈線交叉的第二佈線；該第二區域包括第三佈線及與該第三佈線交叉的第四佈線；該第一佈線及該第三佈線與該電晶體的閘極電極設置在同一層中，該第二佈線及該第四佈線與該電晶體的源極電極及汲極電極設置在同一層中，並且，該第二區域中的該第三佈線與該第四佈線之間的距離比該第一區域中的該第一佈線與該第二佈線之間的距離長。
  2. 根據申請專利範圍第1項之顯示裝置，其中該電晶體包含氧化物半導體層。
  3. 根據申請專利範圍第2項之顯示裝置，其中該氧化物半導體層包含銦及鋅。
  4. 根據申請專利範圍第2項之顯示裝置，其中，該氧化物半導體層包含晶體，並且，該晶體的c軸在平行於該氧化物半導體層的表面的法線向量的方向上一致。
  5. 根據申請專利範圍第2項之顯示裝置，其中該第二區域還包括設置在與該氧化物半導體層同一層中的層。
  6. 根據申請專利範圍第1項之顯示裝置，其中，在該第一區域中，在該第一佈線與該第二佈線之間設置有第一層，在該第二區域中，在該第三佈線與該第四佈線之間設置有第二層，該第一層包括該電晶體的閘極絕緣層，並且，該第二區域包括該電晶體的該閘極絕緣層及設置在與該氧化物半導體層同一層中的層。
  7. 根據申請專利範圍第1項之顯示裝置，其中該第一佈線為梳齒狀。
  8. 根據申請專利範圍第1項之顯示裝置，其中，該驅動電路部還包括第三區域，該第三區域包括第五佈線及藉由第七佈線與該第五佈線電連接的第六佈線；該第五佈線與該電晶體的該閘極電極設置在同一層中，該第六佈線與該源極電極及該汲極電極設置在同一層中，並且，該第七佈線與該像素電極設置在同一層中。
  9. 一種包括根據申請專利範圍第1項之顯示裝置的電子裝置。
  10. 一種顯示裝置，包括： 像素部，該像素部包括像素電極及電晶體；以及驅動電路部，該驅動電路部包括第一區域及第二區域，其中，該電晶體包括第一氧化物半導體層及該第一氧化物半導體層上的第一絕緣層；該第一區域包括第一佈線及與該第一佈線交叉的第二佈線；該第二區域包括第三佈線及與該第三佈線交叉的第四佈線；該第二區域還包括第二氧化物半導體層及第二絕緣層；該第一佈線及該第三佈線與該電晶體的閘極電極設置在同一層中，該第二佈線及該第四佈線與該電晶體的源極電極及汲極電極設置在同一層中，該第二氧化物半導體層與該第一氧化物半導體層設置在同一層中，該第二絕緣層與該第一絕緣層設置在同一層中，並且，該第二區域中的該第三佈線與該第四佈線之間的距離比該第一區域中的該第一佈線與該第二佈線之間的距離長。
  11. 根據申請專利範圍第10項之顯示裝置，其中該第一氧化物半導體層包含銦及鋅。
  12. 根據申請專利範圍第10項之顯示裝置， 其中，該第一氧化物半導體層包含晶體，並且，該晶體的c軸在平行於該第一氧化物半導體層的表面的法線向量的方向上一致。
  13. 根據申請專利範圍第10項之顯示裝置，其中，在該第一區域中，在該第一佈線與該第二佈線之間設置有第一層，在該第二區域中，在該第三佈線與該第四佈線之間設置有第二層，該第一層包括該電晶體的閘極絕緣層，並且，該第二區域包括該第二氧化物半導體層及該電晶體的該閘極絕緣層。
  14. 根據申請專利範圍第10項之顯示裝置，其中該第一佈線為梳齒狀。
  15. 根據申請專利範圍第10項之顯示裝置，其中，該驅動電路部還包括第三區域，該第三區域包括第五佈線及藉由第七佈線與該第五佈線電連接的第六佈線；該第五佈線與該電晶體的該閘極電極設置在同一層中，該第六佈線與該源極電極及該汲極電極設置在同一層中，並且，該第七佈線與該像素電極設置在同一層中。
  16. 一種包括根據申請專利範圍第10項之顯示裝置的電子裝置。
TW103105411A 2013-02-25 2014-02-19 顯示裝置和電子裝置 TWI611566B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-034877 2013-02-25
JP2013034877 2013-02-25
JP2013-154400 2013-07-25
JP2013154400 2013-07-25

Publications (2)

Publication Number Publication Date
TW201436177A true TW201436177A (zh) 2014-09-16
TWI611566B TWI611566B (zh) 2018-01-11

Family

ID=51387794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105411A TWI611566B (zh) 2013-02-25 2014-02-19 顯示裝置和電子裝置

Country Status (5)

Country Link
US (1) US9482919B2 (zh)
JP (7) JP6334950B2 (zh)
KR (3) KR102208600B1 (zh)
TW (1) TWI611566B (zh)
WO (1) WO2014129669A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11754873B2 (en) 2015-04-13 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processor, and method for manufacturing display panel
US12027528B2 (en) 2016-08-03 2024-07-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US12150755B1 (en) * 2012-09-25 2024-11-26 Micro Mobio Corporation Integrated display with antenna system and method
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103149764A (zh) * 2013-03-13 2013-06-12 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、显示装置及方法
KR101520433B1 (ko) * 2013-07-08 2015-05-14 주식회사 레이언스 이미지센서 및 이의 제조방법
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
JP6360718B2 (ja) 2014-05-16 2018-07-18 株式会社ジャパンディスプレイ 表示装置
TWI567950B (zh) * 2015-01-08 2017-01-21 群創光電股份有限公司 顯示面板
CN105226071B (zh) * 2015-10-30 2018-06-05 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105390118A (zh) * 2015-12-28 2016-03-09 武汉华星光电技术有限公司 显示面板与阵列栅极驱动电路以及显示面板的布局方法
RU2705754C1 (ru) * 2016-07-08 2019-11-11 Боэ Текнолоджи Груп Ко., Лтд. Тонкопленочный транзистор, запуск затвора на матрице и содержащее его устройство отображения, и способ его изготовления
KR102662057B1 (ko) 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
CN110073207A (zh) * 2016-11-14 2019-07-30 博洛尼亚大学阿尔玛母校研究室 敏感场效应器件及其制造方法
JP6949557B2 (ja) * 2017-05-25 2021-10-13 キヤノン株式会社 撮像装置、撮像システム、移動体
KR102385105B1 (ko) * 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
DE102018105927B4 (de) * 2018-03-14 2024-05-08 Bcs Automotive Interface Solutions Gmbh Berührungsempfindliches Bedienelement mit einer Lichtquelle, einem Dekorteil und dazwischen einer Lage aus mehreren Leitern, die zwei Bereiche unterschiedlicher Lichtdurchlässigkeit besitzt
US12463322B1 (en) 2019-04-03 2025-11-04 Micro Mobio Corporation Antenna in display
US11626052B2 (en) * 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7263120B2 (ja) * 2019-05-23 2023-04-24 株式会社ジャパンディスプレイ 表示装置及び表示パネル
KR102887191B1 (ko) * 2020-04-16 2025-11-17 삼성디스플레이 주식회사 표시 장치
CN112505961B (zh) * 2020-12-18 2023-07-25 深圳市华星光电半导体显示技术有限公司 显示装置及偏光片
CN120500715A (zh) * 2023-01-05 2025-08-15 夏普显示科技株式会社 显示装置

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2682997B2 (ja) * 1987-11-14 1997-11-26 株式会社日立製作所 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPH083592B2 (ja) * 1990-08-24 1996-01-17 松下電器産業株式会社 液晶表示装置
JPH04237025A (ja) * 1991-01-22 1992-08-25 Fujitsu Ltd 液晶表示装置の製造工程における静電気破壊防止方法
JP3357699B2 (ja) * 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06258665A (ja) * 1993-03-04 1994-09-16 Hitachi Ltd 液晶パネルの製造方法
JP3224064B2 (ja) * 1994-03-03 2001-10-29 三菱電機株式会社 薄膜トランジスタ基板とその製造方法及び液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09197376A (ja) * 1996-01-11 1997-07-31 Casio Comput Co Ltd 半導体素子静電対策構造
KR0180829B1 (ko) * 1996-10-17 1999-04-01 이채우 포토에칭용 에칭저항제 조성물
JP3656076B2 (ja) * 1997-04-18 2005-06-02 シャープ株式会社 表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4372943B2 (ja) * 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3800868B2 (ja) * 1999-06-22 2006-07-26 カシオ計算機株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3616603B2 (ja) * 2002-02-22 2005-02-02 Ｎｅｃライティング株式会社 放電灯及びその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4039446B2 (ja) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR100822524B1 (ko) * 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5156542B2 (ja) 2008-08-25 2013-03-06 三菱電機株式会社 Ｔｆｔ基板及びその製造方法
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101408715B1 (ko) 2008-09-19 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101761108B1 (ko) 2008-10-03 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010177223A (ja) 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
CN101847648B (zh) * 2009-03-23 2012-11-21 北京京东方光电科技有限公司 有源矩阵有机发光二极管像素结构及其制造方法
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
JP5192080B2 (ja) 2009-09-11 2013-05-08 シャープ株式会社 アクティブマトリクス基板及び表示装置
WO2011033936A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101693544B1 (ko) * 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102019239B1 (ko) 2009-10-30 2019-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101844972B1 (ko) * 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5504866B2 (ja) 2009-12-10 2014-05-28 セイコーエプソン株式会社 電気泳動表示装置、電子機器および電気光学装置の製造方法
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011186216A (ja) * 2010-03-09 2011-09-22 Hitachi Displays Ltd 液晶表示装置及びその製造方法
TWI431384B (zh) * 2010-03-10 2014-03-21 Prime View Int Co Ltd 一種畫素的結構及其製程方法
KR102436902B1 (ko) 2010-04-02 2022-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2571058A1 (en) * 2010-05-13 2013-03-20 Sharp Kabushiki Kaisha Circuit board and display device
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101783352B1 (ko) * 2010-06-17 2017-10-10 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5766481B2 (ja) * 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11754873B2 (en) 2015-04-13 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processor, and method for manufacturing display panel
TWI816217B (zh) * 2015-04-13 2023-09-21 日商半導體能源研究所股份有限公司 顯示面板、資料處理裝置及顯示面板的製造方法
TWI863550B (zh) * 2015-04-13 2024-11-21 日商半導體能源研究所股份有限公司 顯示面板、資料處理裝置及顯示面板的製造方法
US12027528B2 (en) 2016-08-03 2024-07-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI871801B (zh) * 2016-08-03 2025-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置

Also Published As

Publication number Publication date
KR102208600B1 (ko) 2021-01-28
JP7232880B2 (ja) 2023-03-03
JP2022020648A (ja) 2022-02-01
JP2025029175A (ja) 2025-03-05
JP2019207417A (ja) 2019-12-05
KR20150122166A (ko) 2015-10-30
KR102295133B1 (ko) 2021-08-31
JP6707699B2 (ja) 2020-06-10
WO2014129669A1 (en) 2014-08-28
JP2018151649A (ja) 2018-09-27
JP2020170168A (ja) 2020-10-15
KR102162539B1 (ko) 2020-10-08
KR20210011074A (ko) 2021-01-29
JP2023065489A (ja) 2023-05-12
JP6334950B2 (ja) 2018-05-30
US20140240631A1 (en) 2014-08-28
JP6556289B2 (ja) 2019-08-07
JP2015043064A (ja) 2015-03-05
JP6960014B2 (ja) 2021-11-05
US9482919B2 (en) 2016-11-01
KR20200080335A (ko) 2020-07-06
TWI611566B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6960014B2 (ja) 表示装置
JP7709574B2 (ja) 表示装置
JP7618764B2 (ja) 表示装置
JP6532577B2 (ja) 半導体装置
KR102223581B1 (ko) 아날로그 회로 및 반도체 장치
JP2022028702A (ja) 表示装置
TWI602249B (zh) 半導體裝置的製造方法
TWI673540B (zh) 顯示裝置及顯示裝置的製造方法
TWI570939B (zh) 電晶體及使用電晶體之顯示裝置
JP6781315B2 (ja) 半導体装置
JP6951534B2 (ja) 表示装置
TWI550862B (zh) 半導體裝置
WO2019043510A1 (ja) 半導体装置、及び表示装置
JP2018005105A (ja) 表示装置およびその作製方法、表示モジュールならびに電子機器