TW201401507A - 半導體元件與其製作方法 - Google Patents

Abstract

本發明提供一種半導體元件,包含有一基底具有一正面以及一背面,一層間介電層,覆蓋於該基底的正面上,一遮罩層,覆蓋於該基底背面,一矽穿孔,貫穿該遮罩層、該基底以及該層間介電層,其中該矽穿孔內,遮罩層側壁於水平方向突出該基底的側壁,以及一襯墊層,位於該矽穿孔內的基底側壁,且該襯墊層與該遮罩層有部分重疊。

Description

半導體元件與其製作方法

本發明提供一種半導體元件，特別是一種具有矽穿孔的半導體元件。

在現代的資訊社會中，由積體電路所構成的微處理機系統早已被普遍運用於生活的各個層面，例如自動控制之家電用品、行動通訊設備、個人電腦等，都有積體電路之蹤跡。而隨著科技的日益精進，以及人類社會對於電子產品的各種想像，使得積體電路也往更多元、更精密、更小型的方向發展。

一般所謂積體電路，是透過習知半導體製程中所生產的晶粒(die)而形成。製造晶粒的過程，係由生產一晶圓(wafer)開始：首先，在一片晶圓上區分出多個區域，並在每個區域上，透過各種半導體製程如沈積、微影、蝕刻或平坦化步驟，以形成各種所需之電路路線，接著，再對晶圓上的各個區域進行切割而成各個晶粒，並加以封裝成晶片(chip)，最後再將晶片電連至一電路板，如一印刷電路板(printed circuit board,PCB)，使晶片與印刷電路板的接腳(pin)電性連結後，便可執行各種程式化之處理。

為了提高晶片功能與效能，增加積集度以便在有限空間下能容納更多半導體元件，相關廠商開發出許多半導體晶片的堆疊技術，包括了覆晶封裝(Flip-Chip)技術、多晶片封裝(Multi-chip Package,MCP)技術、封裝堆疊(Package on Package,PoP)技術、封裝內藏封裝體(Package in Package,PiP)技術等，都可以藉由晶粒或封裝體之間彼此的堆疊來增加單位體積內半導體元件的積集度。而在上述各種封裝架構下，近年來又發展一種稱為矽穿孔(Through silicon via,TSV)之技術，可促進在封裝體中各晶粒彼此之間的內部連結(interconnect)，以將堆疊效率進一步往上提升。

矽穿孔原理是在晶圓中以蝕刻或雷射的方式形成貫穿晶圓的通孔(Via)，再將導電材料如銅、多晶矽、鎢等填入通孔，最後則將晶圓或晶粒薄化並加以堆疊、結合(Bonding)，而成為3D立體之晶粒堆疊結構。由於應用矽穿孔技術之各晶片內部線路之連結路徑最短，相較於其他堆疊技術，可使晶片間的傳輸速度更快、雜訊更小、效能更佳，是目前遠景看好的技術之一。

本發明提供一種半導體元件，包含有一基底具有一正面以及一背面，一層間介電層，覆蓋於該基底的正面上，一遮罩層，覆蓋於該基底背面，一矽穿孔電極，貫穿該遮罩層、該基底以及該層間介電 層，其中該矽穿孔電極內具有一遮罩層側壁與一基底側壁，且該遮罩層側壁突出該基底側壁一預定長度，以及一襯墊層，位於該矽穿孔內的該基底側壁，且該襯墊層與該遮罩層有部分重疊。

根據本發明的另一較佳實施例，本發明提供一種製作半導體元件的方法，包含以下步驟：首先，提供一基底，該基底具有一正面以及一背面；形成一層間介電層於該基底的正面上，接著形成一遮罩層於該基底的背面上，再蝕刻該基底背面，形成一開口貫穿該遮罩層以及該基底，其中於該開口內具有一遮罩層側壁與一基底側壁，該遮罩層側壁突出該基底側壁一預定長度，然後選擇性沉積一襯墊層於該開口內基底的側壁，且該襯墊層與該遮罩層至少有部分重疊，之後蝕刻該開口，形成一矽穿孔貫穿該層間介電層，以及形成一導電層於該矽穿孔內。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係，在本領域之人皆應能理解其係指物 件之相對位置而言，因此皆可以翻轉而呈現相同之構件，此皆應同屬本說明書所揭露之範圍，在此容先敘明。

請先參考第1~7圖，第1~7圖繪示了本發明之第一較佳實施例之半導體元件的製程示意圖。如第1圖所示，半導體元件首先，提供一基底10，例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或絕緣層上覆矽基底(silicon-on-insulator,SOI)等，本發明之一較佳實施例係以塊狀矽基底(bulk silicon substrate)為例，但不以此為限，基底10具有一正面12與一背面14，接著，形成所需的各種離子井(N-well or P-well)(圖未示)以及複數個淺溝渠隔離(shallow trench isolation)16於基底10中。

接著如第2圖所示，形成至少一閘極結構18於基底10上，並以離子佈植等方法形成源/汲極區域20於閘極結構18的兩側基底10中。閘極結構18可為多晶矽閘極(polysilicon gate)、金屬閘極(metal gate)或是虛置閘極(dummy gate)等，而形成上述閘極結構18與源/汲極區域20、甚或再於源/汲極區域20表面上形成自對準金屬矽化物(salicide)(圖未示)的方法，皆為本領域常見技術，在此不再贅述。然後覆蓋一層間介電層22於閘極結構18與正面12上，並接續再進行一金屬內連線製程，以於層間介電層22上製備複數層金屬層間介電層(IMD)(圖未示)以及設置於各金屬層間介電層中所需的金屬 線路(圖未示)。

為了方便說明起見，第2圖僅繪示形成一對應於後續製作之矽穿孔(TSV)的金屬線路24於層間介電層22表面，而省略其他的金屬線路與各金屬層間介電層，且該金屬線路24底面可直接接觸後續形成之矽穿孔(TSV)並藉由其上方金屬層間介電層(IMD)中的金屬線路(圖未示)與其他元件分別電性連接。此外，層間介電層22與基底10之間還可選擇性形成有一接觸蝕刻停止層(CESL)(圖未示)覆蓋閘極結構18與源/汲極區域20，以及複數個接觸插塞28分別位於閘極結構18與源/汲極區域20上，用來電性連接層間介電層22上方之金屬層間介電層(IMD)中的金屬線路(圖未示)，本實施例中，金屬線路24與接觸插塞28之材料可選自導電性良好的金屬，如銅、鋁、鎢、鈦、氮化鈦、鉭以及氮化鉭所組成的群組，但不限於此。

在完成基底10正面12上之金屬內連線製程以及設置於金屬層間介電層上的銲墊(bonding pad)製程之後。接著由基底10背面14來薄化基底10，並全面性形成一遮罩層26於基底10的背面14上，遮罩層26材料例如為二氧化矽(SiO₂)、氮化矽(SiN)、碳化矽(SiC)或氮氧化矽(SiON)等絕緣物，但不限於此，本發明中係以氮化矽為例。

如第3圖所示，利用微影暨蝕刻方式，於基底10背面14形成至少一開口30以定義出矽穿孔(TSV)的位置。開口30貫穿遮罩層26與基底10，且開口30的底部停留在層間介電層22的底面上。此時，開口30內部的側壁可概分為一基底側壁32與一遮罩層側壁34。

其中值得注意的是，在基底10背面14蝕刻出開口30後，如第4圖所示，本發明會再進行一退縮製程(pull back process)，用以均勻地擴展基底側壁32，也就是說，在開口30內部，由基底側壁32所形成的一開口直徑a，比起遮罩層側壁34所形成的一開口直徑b更大，導致從圖上看來，遮罩層側壁34凸出基底側壁32一預定長度d(a predetermined distance)，其中d=(a-b)/2，該退縮蝕刻可包含一般之濕式蝕刻，例如氫氟酸(hydrofluoric acid,HF)混合乙二醇(ethylene glycol,EG)，或是等向性電漿蝕刻，俾以選擇性地蝕刻遮罩層26與基底10，但不限於此。

此外，本實施例係先形成開口30，然後再以退縮製程擴展基底側壁32，然而本發明卻不限於此，也可以調整蝕刻選擇比的方式，僅以一次蝕刻形成開口30，並同時形成擴展的基底側壁32。

接著如第5圖所示，選擇性地沉積一襯墊層36於該開口30內的基底側壁32上，襯墊層36材料例如為氮化矽(SiN)或氧化矽 (SiO₂)等單一材料層或複合結構層，但不限於此。值得注意的是，襯墊層36可藉由電化學或氧化等方式，選擇性形成在基底側壁32上，而不形成於遮罩層側壁34上。例如，襯墊層36可以電化學等方式，僅形成於具導體性質之基底側壁32上，也就是說，襯墊層36並不形成於不具導體性質之遮罩層側壁34上。由於上述以退縮製程蝕刻的方式，使得基底側壁32與遮罩層側壁34在水平方向相差一預定長度d，此預定長度d所形成的一預定空間位於基底側壁32上，襯墊層36沉積於該預定空間內，使襯墊層36與遮罩層26至少重疊一寬度，且兩者交界處不容易產生凸角而造成漏電流。本實施例中，襯墊層36與遮罩層26的重疊的部份寬度較佳大於10奈米(10nm)，使襯墊層36與遮罩層26的交界處具有較好的密合性，而更能有效地防止漏電流發生。此外，形成襯墊層36於該預定空間後，襯墊層36的側壁可與遮罩層側壁34切齊，或是並不與之切齊，也就是說，襯墊層36的側壁可以突出遮罩層側壁34，或是反之，遮罩層側壁34突出襯墊層36的側壁。然而，無論襯墊層36的側壁與遮罩層側壁34切齊與否，較佳應滿足襯墊層36與遮罩層26的重疊的部分寬度大於10奈米的條件。

再如第6~7圖所示，對開口30再次進行一蝕刻步驟，以形成一矽穿孔38，且矽穿孔38的底部停留在金屬線路24的底面上。之後，可選擇性地在矽穿孔38內部先形成一阻障層40，再覆蓋一導電層42於矽穿孔38內以及背面14以形成矽穿孔電極44，阻障層40可選自鈦、氮化鈦、鉭以及氮化鉭所組成的群組，導電層42材料可選自導電性良好的金屬，而其形成方法，以銅為例，可 在沉積阻障層40之後，即先形成一銅之晶種層(圖未示)，然後進行一晶背凸塊的黃光製程以形成一圖案化的光阻層(圖未示)，接著在電鍍銅之後，去除圖案化的光阻層，即完成本發明之具有矽穿孔電極的半導體元件1。因此，本發明的半導體元件1包含有一基底10，基底有一正面12以及一背面14，一層間介電層22，覆蓋於該基底10的正面12上；一遮罩層26，覆蓋於該基底10的背面14，一矽穿孔電極44，貫穿遮罩層26、基底10以及該層間介電層22，其中矽穿孔電極44內具有一遮罩層側壁34與一基底側壁32，且遮罩層側壁34於水平方向突出基底側壁32；以及一襯墊層36，位於該矽穿孔電極44內的基底側壁32上，且襯墊層36與遮罩層26有部分重疊。此外，另有至少一閘極結構18設置於層間介電層22中，其閘極結構18包括金屬閘極、多晶矽閘極或是虛置閘極(dummy gate)等。

習知的矽穿孔電極製程有一缺點，那就是當矽穿孔電極內部由基底側壁所形成的直徑與由遮罩層側壁所形成的直徑相等時，以電化學等方式，選擇性沉積一襯墊層於基底側壁上，會造成襯墊層突出遮罩層側壁一水平距離，而導致遮罩層側壁與襯墊層的交界處產生一凸角(corner)，該凸角可能會進一步增加漏電流的產生。一般而言，矽穿孔電極連接各種半導體元件如電晶體、記憶體、電感、電阻等，而可執行各種程式化之處理。由於矽穿孔電極作為電力接腳，當外部電源通過時，會產生強大的電磁干擾(electromagnetic interference,EMI)，而對位於矽穿孔電極附近的半導體元件如閘極結構產生干擾雜訊。

本發明的特徵在於，形成矽穿孔38前，先形成一開口30，且形成開口的過程中，對基底側壁32進行過度的均勻蝕刻，使得由基底側壁32所形成的直徑a大於由遮罩層側壁34所形成的直徑b，使襯墊層36形成於基底側壁32上時，襯墊層36與遮罩層側壁34表面大致上切齊，所以不會在遮罩層側壁34與襯墊層36的交界處產生凸角，而降低漏電流產生的可能性。本發明所提供的方式，可以有效提高製程良率。

可理解的是，本發明適用於各種矽穿孔電極製程，當然，並不限於後矽穿孔製程(via last process)，也可適用於中矽穿孔製程(via middle process)，或各種可能產生凸角的半導體元件，只要符合：以均勻過度蝕刻的方式，讓基底側壁與遮罩層側壁之間留有一預定長度，再以選擇性沉積方式，沉積一襯墊層於基底側壁上，皆屬於本發明所涵蓋的範圍內。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧半導體元件

10‧‧‧基底

12‧‧‧正面

14‧‧‧背面

16‧‧‧淺溝渠隔離

18‧‧‧閘極結構

20‧‧‧源/汲極區域

22‧‧‧層間介電層

24‧‧‧金屬線路

26‧‧‧遮罩層

28‧‧‧接觸插塞

30‧‧‧開口

32‧‧‧基底側壁

34‧‧‧遮罩層側壁

36‧‧‧襯墊層

38‧‧‧矽穿孔

40‧‧‧阻障層

42‧‧‧主導電層

44‧‧‧矽穿孔電極

第1~7圖繪製本發明第一較佳實施例的半導體元件的製程示意圖。

1‧‧‧半導體元件

10‧‧‧基底

12‧‧‧正面

14‧‧‧背面

16‧‧‧淺溝渠隔離

18‧‧‧閘極結構

20‧‧‧源/汲極區域

22‧‧‧層間介電層

24‧‧‧金屬線路

26‧‧‧遮罩層

28‧‧‧接觸插塞

32‧‧‧基底側壁

34‧‧‧遮罩層側壁

36‧‧‧襯墊層

40‧‧‧阻障層

42‧‧‧主導電層

44‧‧‧矽穿孔電極

Claims (20)

1. 一種半導體元件，包含：一基底，具有一正面以及一背面；一層間介電層，覆蓋於該基底的正面上；一遮罩層，覆蓋於該基底背面；一矽穿孔電極，貫穿該遮罩層、該基底以及該層間介電層，其中該矽穿孔電極內具有一遮罩層側壁與一基底側壁，且該遮罩層側壁突出該基底側壁一預定長度；以及一襯墊層，位於該矽穿孔電極內的該基底側壁，且該襯墊層與該遮罩層有部分重疊。
2. 如申請專利範圍第1項之半導體元件，另包含一金屬線路位於該層間介電層上。
3. 如申請專利範圍第1項之半導體元件，另包含一導電層位於該矽穿孔電極中。
4. 如申請專利範圍第1項之半導體元件，其中該襯墊層的一側壁與該遮罩層側壁切齊。
5. 如申請專利範圍第1項之半導體元件，其中該襯墊層的一側壁突出該遮罩層側壁。
6. 如申請專利範圍第1項之半導體元件，其中該遮罩層側壁突出該襯墊層的一側壁。
7. 如申請專利範圍第1項之半導體元件，其中該襯墊層僅位於該基底中。
8. 如申請專利範圍第1項之半導體元件，其中該襯墊層與該遮罩層重疊部分寬度大於10奈米。
9. 如申請專利範圍第1項之半導體元件，另包含一阻障層位於該矽穿孔電極中。
10. 如申請專利範圍第1項之半導體元件，另包含至少一閘極結構，設置於該層間介電層中，其中該閘極結構包括金屬閘極、多晶矽閘極或是虛置閘極(dummy gate)。
11. 一種半導體元件製造方法，包含以下步驟：提供一基底，該基底具有一正面以及一背面；形成一層間介電層於該基底的正面上；形成一遮罩層於該基底的背面上；蝕刻該基底背面，形成一開口貫穿該遮罩層以及該基底，其中於該開口內具有一遮罩層側壁與一基底側壁，該遮罩層側壁突出該基底側壁一預定長度； 選擇性沉積一襯墊層於該基底側壁，且該襯墊層與該遮罩層至少有部分重疊；經由該開口蝕刻該層間介電層，以形成一矽穿孔，形成一矽穿孔貫穿該層間介電層；以及形成一導電層於該矽穿孔內。
12. 如申請專利範圍第11項之半導體元件製造方法，其中該該襯墊層與該遮罩層重疊部分寬度大於10奈米。
13. 如申請專利範圍第11項之半導體元件製造方法，更包含形成一金屬線路於該層間介電層上。
14. 如申請專利範圍第13項之半導體元件製造方法，其中該矽穿孔曝露出該金屬線路。
15. 如申請專利範圍第13項之半導體元件製造方法，更包含形成一阻障層於該矽穿孔中。
16. 如申請專利範圍第11項之半導體元件製造方法，更包含形成至少一閘極結構於該層間介電層中。
17. 如申請專利範圍第16項之半導體元件製造方法，其中該閘極結構包括金屬閘極、多晶矽閘極或是虛置閘極(dummy gate)。
18. 如申請專利範圍第11項之半導體元件製造方法，其中該開口曝露出該層間介電層。
19. 如申請專利範圍第11項之半導體元件製造方法，其中該襯墊層係以電化學方式或原子層沉積方式形成於該開口內的基底側壁上。
20. 如申請專利範圍第11項之半導體元件製造方法，更包含形成至少一淺溝渠隔離於該基底中。