TW201401396A - 半導體裝置 - Google Patents

Abstract

本發明構成一種減少接合時之接合墊之衝擊吸收效果之不均而抑制接合時的元件損壞之可靠性較高之半導體裝置。本發明之半導體裝置101包括由矽半導體基板1、形成於該半導體基板1上之氧化絕緣膜2、及半導體層3形成之SOI基板。於該SOI基板上形成配線導體4等而構成MEMS元件。於SOI基板之上部，介隔接合層5而接合有玻璃基板8。於玻璃基板8之表面，形成有接合墊9。於玻璃基板8之接合墊9之下部之接合層5的位置，形成有空腔6。

Description

半導體裝置

本發明係關於一種半導體裝置，特別是關於一種於接合墊部具有特徵之半導體裝置。

於專利文獻1中，揭示有如下之構造：減少線接合時之相對於處於接合墊之下部之元件構造之衝擊。

圖4係專利文獻1所示之半導體裝置之線接合部分之剖面圖。該半導體裝置係設為如下：形成包括形成有半導體元件之半導體基板10、相對於半導體元件電性導通之導電層12、16、設置於導電層間之絕緣層14、及保護膜18之積層體22，自該積層體22之上方滴下液狀之導電性樹脂材而於積層體上形成導電性樹脂層，藉由加熱而使導電性樹脂層硬化，藉此形成接合墊之衝擊緩衝層28，從而於衝擊緩衝層之上側，接合(bonding)接合線。

[先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2003-92306號公報

於專利文獻1所示之半導體裝置中，因其製程上之問題，而於衝擊緩衝層28即導電性樹脂層之厚度中產生不均。其結果，存在如下之虞：於多個接合墊中，產生無法實現接合時之衝擊吸收之部分。

本發明之目的在於提供一種減少接合時之衝擊吸收效果之不均而抑制接合時的元件損壞之可靠性較高之半導體裝置。

本發明之半導體裝置之特徵在於，其具有形成有元件之半導體基板、及於表面形成有接合墊之接合墊形成層，且

於上述接合墊之下部，在上述接合墊形成層或者上述半導體基板上、或跨及上述接合墊形成層與上述半導體基板形成有空腔。

較佳為，上述空腔廣於形成於上述接合墊之凸塊之形成區域。藉由該情形，接合時之接合墊之衝擊吸收效果提高。又，亦可減少因接合位置之不均引起之接合時之接合墊的衝擊吸收效果之不均。

形成於上述半導體基板之元件係例如為MEMS(Micro Electro Mechanical System，微機電系統)元件。

根據本發明，於接合墊之下部形成有空腔，因此不會對形成有元件之半導體基板直接施加超音波衝擊，從而可防止微細加工於半導體基板之元件、或者半導體裝置本身之損壞。

1‧‧‧半導體基板

2‧‧‧氧化絕緣膜

3‧‧‧半導體層

4‧‧‧配線導體

5‧‧‧接合層

6‧‧‧空腔

7a、7b‧‧‧通孔導體

8‧‧‧玻璃基板

9‧‧‧接合墊

10‧‧‧接合墊形成層

12‧‧‧導電層

14‧‧‧絕緣層

16‧‧‧導電層

18‧‧‧保護膜

22‧‧‧積層體

28‧‧‧衝擊緩衝層

50‧‧‧接合線

50B‧‧‧凸塊

101、102、103‧‧‧半導體裝置

圖1係作為本發明之第1實施形態之半導體裝置之主要部分的剖面圖。

圖2係作為本發明之第2實施形態之半導體裝置之主要部分的剖面圖。

圖3係作為本發明之第3實施形態之半導體裝置之主要部分的剖面圖。

圖4(A)、圖4(B)係專利文獻1之半導體裝置之線接合部分之剖面圖。

《第1實施形態》

圖1係作為本發明之第1實施形態之半導體裝置101之主要部分的剖面圖。該半導體裝置101包括由矽半導體基板1、形成於該半導體基板1上之氧化絕緣膜2、及半導體層3形成之SOI基板。於該SOI基板上形成配線導體4等而構成MEMS元件。於SOI基板之上部，介隔接合層5而接合有玻璃基板8。於玻璃基板8之表面，形成有接合墊9。

於玻璃基板8之接合墊9之下部之接合層5的位置，形成有空腔6。又，於接合層5及玻璃基板8，形成有使接合墊9與配線導體4之間導通之通孔導體7a、7b。而且，如圖1所示，接合線50線接合於接合墊9。即，凸塊50B係於空腔6之上部，形成於接合墊9。

上述接合層5為聚醯亞胺膜，且藉由光微影法而形成空腔6。具體而言，藉由以下之步驟而形成。

(A)於在SOI基板上，塗佈聚醯亞胺前驅物後，進行預烘烤，從而形成聚醯亞胺前驅物被膜。

(B)藉由光微影法，於聚醯亞胺前驅物被膜，形成變為空腔6之開口。

(C)對經圖案化之聚醯亞胺前驅物被膜進行熱處理。

以此方式，形成於特定位置具有空腔之聚醯亞胺之接合層5。再者，通孔導體7a、7b係例如藉由鍍敷方法、濺鍍方法、蒸鍍方法等成膜方法而形成。

根據本發明，於接合墊(可接合之電極膜)之下部，形成有空腔，因此凸塊50B之超音波衝擊不會直接傳達至微細加工於下部之半導體基板之元件。因此，MEMS元件之振動部不會因接合時之超音波振動而過度地振動、或施加過度之加速度，從而可防止MEMS元件之損壞。

又，空腔6係較凸塊50B之形成區域更廣地形成。因此，接合時 之接合墊之衝擊吸收效果較高。又，因接合位置之不均引起之接合時之接合墊的衝擊吸收效果之不均亦較小。

《第2實施形態》

第1實施形態係表示於SOI基板之上部，介隔接合層5而接合玻璃基板8，且於接合層5形成有空腔之例，但本發明並不限定於該構造。又，第1實施形態係表示使用有SOI基板之例，但本發明並不限定於此。又，形成於半導體基板之元件並不限定於MEMS元件，亦可適用包括其他半導體元件之半導體裝置，且可抑制因接合時之衝擊引起之半導體裝置本身之劣化或破損。第2實施形態係表示如下之半導體裝置：於半導體基板表面，設置接合墊形成層，且不具有接合層。

圖2係作為第2實施形態之半導體裝置102之主要部分之剖面圖。該半導體裝置102具有形成有元件之矽半導體基板1、及於表面形成有接合墊9之接合墊形成層10。於接合墊形成層10之內部，形成有空腔6。

接合墊形成層10為矽層或玻璃層等。該接合墊形成層10係藉由濺鍍等而成膜於矽半導體基板1上者。

上述接合墊形成層10亦可藉由如下方式設置：將於另一步驟中所形成之矽層或玻璃層等接合至矽半導體基板1。於將接合墊形成層10接合至矽半導體基板1之情形時，可介隔接合層，亦可不介隔接合層。於設置接合層之情形時，可介隔聚醯亞胺膜或玻璃料之層而將接合墊形成層10接合至矽半導體基板1。於不設置接合層之情形時，可藉由陽極接合法或熔融接合法而接合。

上述空腔可藉由如下方法形成：接合預先藉由蝕刻而形成有空腔之層；或形成犧牲層，對犧牲層進行蝕刻。

再者，於圖2所示之例中，將於接合墊形成層10與半導體基板1之接合部，向接合墊形成層10側凹陷之部位形成為空腔6，但該空腔6 亦可於接合墊形成層10與半導體基板1之接合部，向半導體基板1側凹陷。又，亦可跨及接合墊形成層10與半導體基板1之兩者而形成有空腔。

《第3實施形態》

第3實施形態係表示於接合墊形成層之內部，形成有空腔之半導體裝置。

圖3係作為第3實施形態之半導體裝置103之主要部分之剖面圖。該半導體裝置103具有形成有元件之矽半導體基板1、及於表面形成有接合墊9之接合墊形成層10。於接合墊形成層10之內部，形成有空腔6。

接合墊形成層10為矽層或玻璃層等。該接合墊形成層10係藉由濺鍍等而成膜於矽半導體基板1上者。

於該例中，設置有如下步驟：將接合墊形成層10形成為3層，且於第2層形成空腔6。於此種構造之情形時，與第2實施形態之情形相同地，亦可藉由如下方法形成空腔：接合預先藉由蝕刻而形成有空腔之層；或形成犧牲層，對犧牲層進行蝕刻。

1‧‧‧半導體基板

2‧‧‧氧化絕緣膜

3‧‧‧半導體層

4‧‧‧配線導體

5‧‧‧接合層

6‧‧‧空腔

7a、7b‧‧‧通孔導體

8‧‧‧玻璃基板

9‧‧‧接合墊

50‧‧‧接合線

50B‧‧‧凸塊

101‧‧‧半導體裝置

Claims (3)

1. 一種半導體裝置，其特徵在於：其具有形成有元件之半導體基板、及於表面形成有接合墊之接合墊形成層，且於上述接合墊之下部，在上述接合墊形成層或者上述半導體基板、或跨及上述接合墊形成層與上述半導體基板形成有空腔。
2. 如請求項1之半導體裝置，其中上述空腔係廣於形成於上述接合墊之凸塊之形成區域。
3. 如請求項1或2之半導體裝置，其中形成於上述半導體基板之元件為MEMS元件。