[go: up one dir, main page]

TW201400402A - 具微機電元件之封裝結構及其製法 - Google Patents

具微機電元件之封裝結構及其製法 Download PDF

Info

Publication number
TW201400402A
TW201400402A TW101122366A TW101122366A TW201400402A TW 201400402 A TW201400402 A TW 201400402A TW 101122366 A TW101122366 A TW 101122366A TW 101122366 A TW101122366 A TW 101122366A TW 201400402 A TW201400402 A TW 201400402A
Authority
TW
Taiwan
Prior art keywords
layer
cover
package structure
microelectromechanical
bonding wire
Prior art date
Application number
TW101122366A
Other languages
English (en)
Other versions
TWI522308B (zh
Inventor
張宏達
劉正祥
黃光偉
林俊宏
廖信一
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101122366A priority Critical patent/TWI522308B/zh
Priority to CN201210227681.6A priority patent/CN103508407A/zh
Priority to US13/660,200 priority patent/US8878356B2/en
Publication of TW201400402A publication Critical patent/TW201400402A/zh
Application granted granted Critical
Publication of TWI522308B publication Critical patent/TWI522308B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • H10W76/138—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H10W72/07551—
    • H10W72/50—
    • H10W74/00—
    • H10W76/13—
    • H10W76/15—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)

Abstract

一種具微機電元件之封裝結構，係包括一具有接地墊與微機電元件之基板、設於該基板上且覆蓋該微機電元件之蓋體、連接接地墊之銲線段、包覆該蓋體與銲線之封裝層、以及形成於該封裝層上之線路層，該線路層用以電性連接該蓋體與該銲線段之一端，藉以將該蓋體及該基板共同接地，能夠適時釋放累積於該蓋體表面之電荷，避免影響微機電系統之信賴度，且達到節省輸入/輸出(I/O)數之功效。本發明復提供該具微機電元件之封裝結構之製法。

Description

具微機電元件之封裝結構及其製法
本發明係關於一種封裝結構及其製法，特別是關於一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System,MEMS)是一種兼具電子與機械功能的微小裝置，在製造上則藉由各種微細加工技術來達成，可將微機電元件設置於晶片的表面上，且以一蓋體(cap)覆蓋該等微機電元件以作為機械支持(mechanical support)並避免散熱、熱震、操作性及腐蝕等造成微機電系統失效之原因，再以膠體進行封裝保護，而得到一微機電封裝結構。
第7,316,965號美國專利或第1圖所示者，係為習知具微機電元件102之封裝結構1之剖面示意圖。如第1圖所示，該封裝結構1係於一具有連接墊101與微機電元件102之晶片10上設置蓋體11，使該蓋體11封蓋該微機電元件102，且該蓋體11結合於該連接墊101上。
惟，習知封裝結構1中，因該蓋體11需接觸該晶片10，故當該微機電元件102運作時，隨著時間經過，於該蓋體11表面將形成電荷累積之現象，而過度之電荷累積現象將影響元件之訊號，因而造成微機電系統之信賴度問題。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種具微機電元件之封裝結構，係包括：一基板，係具有至少一接地墊與至少一微機電元件；蓋體，係設於該基板上以覆蓋該微機電元件；至少一第一銲線段，係電性連接該接地墊；至少一第二銲線段，係電性連接該蓋體；封裝層，係設於該基板上，且包覆該蓋體、第一及第二銲線段，又該第一銲線段之一端與第二銲線段之一端係外露於該封裝層表面；線路層，係形成於該封裝層上，以電性連接該第一與第二銲線段；以及至少一接地導電元件，係電性連接該線路層，使該基板與該蓋體共用該接地導電元件。
前述之具微機電元件之封裝結構中，復包括：至少一介電層，係形成於該封裝層與該線路層之間；以及導電盲孔，係形成於該介電層中，以令該第一與第二銲線段透過該導電盲孔電性連接該線路層。
本發明復提供一種具微機電元件之封裝結構，係包括：一基板，係具有至少一接地墊與至少一微機電元件；蓋體，係具有相對之第一側與第二側，並以其第一側結合該基板，以覆蓋該微機電元件；至少一銲線段，係電性連接該接地墊；封裝層，係設於該基板上，且包覆該蓋體與銲線段，而該蓋體之第二側表面外露於該封裝層表面，又該銲線段之一端係外露於該封裝層之表面；線路層，係形成於該封裝層上，以電性連接該蓋體與該銲線段之一端；以及至少一接地導電元件，係電性連接該線路層，使該基板與該蓋體共用該接地導電元件。
前述之具微機電元件之封裝結構中，復包括：至少一介電層，係形成於該封裝層與該線路層之間；以及導電盲孔，係形成於該介電層中，以令該蓋體與該銲線段之一端透過該導電盲孔電性連接該線路層。
前述之具微機電元件之封裝結構中，該封裝層之表面係與該蓋體之第二側齊平。
本發明又提供一種具微機電元件之封裝結構之製法，係包括：提供一具有至少一接地墊與至少一微機電元件之基板；設置至少一蓋體於該基板上，以覆蓋該微機電元件；以至少一銲線電性連接該接地墊與蓋體；形成封裝層於該基板上以包覆該蓋體、銲線與接地墊；移除部分該封裝層與部分該銲線，令該銲線分成互不連接的第一銲線段與第二銲線段，且該第一銲線段之一端與第二銲線段之一端均外露於該封裝層之表面，而該第一銲線段之另一端與第二銲線段之另一端係分別連接該接地墊與蓋體；以及形成線路層於該封裝層上方，以電性連接該第一與第二銲線段。
前述之製法中，於形成該封裝層後，形成至少一介電層於該封裝層上；以及形成該線路層於該介電層上，且形成複數導電盲孔於該介電層中，以令該第一與第二銲線段透過該導電盲孔電性連接該線路層。又，於形成該線路層之前，形成複數穿孔於該介電層上，以外露該第一銲線段之一端與該第二銲線段之一端，且令該導電盲孔形成於該穿孔中。
本發明再提供一種具微機電元件之封裝結構之製法，係包括：提供一具有至少一接地墊與至少一微機電元件之基板；設置至少一蓋體於該基板上，以覆蓋該微機電元件，該蓋體係具有相對之第一側與第二側，並以其第一側結合該基板；以至少一銲線電性連接該接地墊與蓋體；形成封裝層於該基板上以包覆該蓋體、銲線與接地墊；移除部分該封裝層與部分該銲線，令該蓋體之第二側外露於該封裝層表面，並使該銲線形成銲線段，該銲線段之一端係連接該接地墊，而另一端則外露於該封裝層之表面；以及形成線路層於該封裝層上方以電性連接該銲線與蓋體。
前述之製法中，該封裝層之表面係與該蓋體之第二側齊平。
前述之製法中，於形成該封裝層後，形成至少一介電層於該封裝層上；以及形成該線路層於該介電層上，且形成複數導電盲孔於該介電層中，以令該蓋體與該銲線段之一端透過該導電盲孔電性連接該線路層。又，於形成該線路層之前，於形成該線路層之前，形成複數穿孔於該介電層上，以外露該蓋體之部分表面與該銲線段之一端，且令該導電盲孔形成於該穿孔中。
前述之製法中，於形成該線路層與導電盲孔之後，進行切單製程。
前述之封裝結構及其製法中，該微機電元件可為陀螺儀、加速度計或射頻元件。
前述之封裝結構及其製法中，該接地墊係可位於該蓋 體外圍。
前述之封裝結構及其製法中，該蓋體之表面可具有金屬層，以電性連接該第二銲線段或導電盲孔。
前述之封裝結構及其製法中，該些導電盲孔係可為等間距排列且延伸至該蓋體上方。
另外，前述之封裝結構及其製法中，復可包括形成絕緣保護層於該介電層與該線路層上，且可形成複數開孔於該絕緣保護層上，以令該線路層之表面外露於該些開孔，俾供結合接地導電元件。
由上可知，本發明之具微機電元件之封裝結構及其製法，係藉由該銲線段或導電盲孔電性連接該蓋體，以令該線路層可將該基板與該蓋體共用相同之導電元件進行接地，能夠適時釋放累積於該蓋體表面之電荷，因而有效避免影響微機電系統之信賴度，並達到節省輸入/輸出(I/O)數之功效。
以下藉由特定的具體實施例說明本發明之實施方式，本領域中具有通常知識者可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供本領域中具有通常知識者之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生 之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“頂”、“底”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2G圖，係為本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視圖。
如第2A圖所示，製備具有複數訊號/電源墊(圖略)、複數接地墊201與至少一微機電元件202之一基板20。
於本實施例中，該基板20係為晶圓，但並不限於此，且該微機電元件202可為陀螺儀(gyroscope)、加速度計(accelerometer)或射頻微機電(RF MEMS)元件。
如第2B圖所示，設置至少一蓋體21於該基板20上，且該蓋體21係對應罩住該微機電元件202。
於本實施例中，該蓋體21具有相對之第一側21a與第二側21b，該第一側21a係結合於該基板20上。
再者，該蓋體21之材質可為金屬、矽、玻璃或陶瓷。此外，若該蓋體21為非導體，復可於該蓋體21之第二側21b上以例如濺鍍之方式形成一金屬層211，如第2B’圖所示，可供連接銲線或導電盲孔。且該金屬層211之材質可為鋁、銅、金、鈀、鎳/金、鎳/鉛、鈦鎢/金、鈦/鋁、鈦鎢/鋁或鈦/銅/鎳/金或其組合之其中一者。
如第2C圖所示，進行打線製程，以複數銲線22連接 該接地墊201與蓋體21。
接著，形成一封裝層23於該基板20上，以包覆該蓋體21、銲線22與接地墊201。
於本實施例中，該封裝層23之材料可為環氧樹脂(Epoxy)、環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)或聚醯亞胺等熱固性樹脂或矽膠(silicone)等，但並不限於上述。
如第2D圖所示，移除部分該封裝層23與部分該銲線22，令該銲線22分成互不連接的第一銲線段221與第二銲線段222，且該第一銲線段221與第二銲線段222之頂端均外露於該封裝層23頂面。
於本實施例中，該第一銲線段221之底端連接該些接地墊201，而該第二銲線段222之底端連接該蓋體21。
再者，所述之移除製程可為研磨(grinding)方式、雷射、電漿、化學蝕刻或化學機械研磨(CMP)。
如第2E圖所示，進行重佈線路層(Redistribution layer,RDL)製程，於該封裝層23上形成一線路層25，以電性連接該第一銲線段221與第二銲線段222。
於本實施例之另一態樣中，如第2E’圖所示，可形成一介電層24於該封裝層23上，該介電層24具有複數穿孔240，俾使該第一銲線段221之頂端與第二銲線段222之頂端對應外露於該些穿孔240中，再令導電材料形成於該些穿孔240中，以形成導電盲孔250，以令該第一銲線段221與第二銲線段222透過該導電盲孔250電性連接該線路層 25，俾使於後續製程中，該基板20與該蓋體21能共用接地導電元件27。
於本實施例中，該些導電盲孔250係為等間距排列並延伸至該蓋體21上方。
本發明係藉由該第二銲線段222之底端連接該蓋體21，以令該線路層25可導通該蓋體21與該接地墊201，故可將該蓋體21接地，以避免該蓋體21之表面產生過度之電荷累積現象，而影響微機電系統之信賴度。
於本實施例之另一態樣中，如第2F圖所示，形成一絕緣保護層26於於該介電層24與該線路層25上，且形成複數開孔260於該絕緣保護層26上，以令該線路層25之部分表面外露於該些開孔260，俾供結合如銲球之接地導電元件27。
接著，進行切單製程，以得到複數具微機電元件202之封裝結構2。
於本實施例中，該接地導電元件27之材質為金屬或合金，且具有銲接熔接特性者，如錫/鉛、錫/銀/銅或金為佳。
再者，如第2F’圖所示之封裝結構2’中，可利用重佈線路層(Redistribution layer,RDL)製程，於該封裝層23上形成多層之介電層24,24’與線路層25,25’。
又，請參閱第3及3’圖，係為本發明之具微機電元件202之封裝結構3,3’之第二實施例，其與第一實施例之差異係在於移除部分該封裝層23與該銲線22時，令該封裝 層23’之頂面與該蓋體21之頂面齊平，且該銲線22形成電性連接該些接地墊201之銲線段220，而該銲線段220之底端並未連接該蓋體21，故該線路層25係直接電性連接該蓋體21或藉由該導電盲孔250電性連接該蓋體21。
具體地，當移除部分該封裝層23’與部分該銲線22，令該蓋體21之第二側21b(即頂面)外露於該封裝層23’表面，如第3圖所示，該封裝層23’之表面係與該蓋體21之第二側21b齊平。
另外，其它製程大致相同，故不再贅述。
本發明提供一種具微機電元件202之封裝結構2,2’，係包括：一基板20、設於該基板20上之至少一蓋體21、第一銲線段221、第二銲線段222、設於該基板20上之封裝層23、形成於該封裝層23上之至少一線路層25,25’。
所述之基板20係具有至少一接地墊201與至少一微機電元件202，該接地墊201係位於該蓋體21外圍，且該微機電元件202為陀螺儀、加速度計或射頻元件。
所述之蓋體21係覆蓋該微機電元件202。
所述之第一銲線段221之一端係電性連接該接地墊201。
所述之第二銲線段222之一端係電性連接該蓋體21。若該蓋體21之頂面具有金屬層211，則該第二銲線段222將電性連接該金屬層211。
所述之封裝層23係包覆該蓋體21、第一及第二銲線段221,222，其中，該第一銲線段221之一端與第二銲線 段222之一端係外露於該封裝層23表面。
於另一態樣中，所述之線路層25,25’係具有位於介電層24,24’中之導電盲孔250,250’，以電性連接該第一與第二銲線段221,222，且該些導電盲孔250,250’係為等間距排列並延伸至該蓋體21上方。
所述之封裝結構2,2’復包括形成於該介電層24,24’與該線路層25,25’上之一絕緣保護層26，其具有複數開孔260，以令該線路層25,25’之表面外露於該些開孔260，俾供結合導電元件27。
於另一封裝結構3,3’之實施例中，該蓋體21係具有相對之第一側21a與第二側21b，並以其第一側21a結合該基板20，而該封裝層23’之表面係與該蓋體21之第二側21b齊平，且藉由該銲線段220電性連接該些接地墊201，並藉由該線路層25或該些導電盲孔250電性連接該蓋體21。
綜上所述，本發明之具微機電元件之封裝結構，係藉由導電盲孔或銲線段與線路層以導通該蓋體與該基板，而可令該蓋體與該基板二者共用相同之接地導電元件，除能避免該蓋體之表面產生過度之電荷累積現象，而影響微機電系統之信賴度之外，亦能達到節省輸入/輸出(I/O)數之功效。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何本領域中具有通常知識者均可在不違背本發明之精神及範疇下，對上述實施例進行 修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1,2,2’,3,3’‧‧‧封裝結構
10‧‧‧晶片
101‧‧‧連接墊
102,202‧‧‧微機電元件
11,21‧‧‧蓋體
20‧‧‧基板
201‧‧‧接地墊
21a‧‧‧第一側
21b‧‧‧第二側
211‧‧‧金屬層
22‧‧‧銲線
220‧‧‧銲線段
221‧‧‧第一銲線段
222‧‧‧第二銲線段
23,23’‧‧‧封裝層
24,24’‧‧‧介電層
240‧‧‧穿孔
25,25’‧‧‧線路層
250,250’‧‧‧導電盲孔
26‧‧‧絕緣保護層
260‧‧‧開孔
27‧‧‧接地導電元件
第1圖係為習知具微機電元件之封裝結構之剖面示意圖；第2A至2F圖係為本發明之具微機電元件之封裝結構及其製法之第一實施例之剖面示意圖，其中，第2B’、2E’與2F’圖係為第2B、2E與2F圖之另一實施態樣；以及第3及3’圖係為本發明之具微機電元件之封裝結構之第二實施例之剖面示意圖。
3‧‧‧封裝結構
20‧‧‧基板
201‧‧‧接地墊
202‧‧‧微機電元件
21‧‧‧蓋體
21a‧‧‧第一側
21b‧‧‧第二側
220‧‧‧銲線段
23’‧‧‧封裝層
24‧‧‧介電層
25‧‧‧線路層
250‧‧‧導電盲孔

Claims (26)

  1. 一種具微機電元件之封裝結構，係包括：一基板，係具有至少一接地墊與至少一微機電元件；蓋體，係設於該基板上以覆蓋該微機電元件；至少一第一銲線段，係電性連接該接地墊；至少一第二銲線段，係電性連接該蓋體；封裝層，係設於該基板上，且包覆該蓋體、第一及第二銲線段，又該第一銲線段之一端與第二銲線段之一端係外露於該封裝層表面；線路層，係形成於該封裝層上，以電性連接該第一與第二銲線段；以及至少一接地導電元件，係電性連接該線路層，使該基板與該蓋體共用該接地導電元件。
  2. 一種具微機電元件之封裝結構，係包括：一基板，係具有至少一接地墊與至少一微機電元件；蓋體，係具有相對之第一側與第二側，並以其第一側結合該基板，以覆蓋該微機電元件；至少一銲線段，係電性連接該接地墊；封裝層，係設於該基板上，且包覆該蓋體與銲線段，而該蓋體之第二側表面外露於該封裝層表面，又該銲線段之一端係外露於該封裝層之表面；線路層，係形成於該封裝層上，以電性連接該蓋 體與該銲線段之一端；以及至少一接地導電元件，係電性連接該線路層，使該基板與該蓋體共用該接地導電元件。
  3. 如申請專利範圍第1或2項所述之具微機電元件之封裝結構，其中，該微機電元件為陀螺儀、加速度計或射頻元件。
  4. 如申請專利範圍第1或2項所述之具微機電元件之封裝結構，其中，該接地墊係位於該蓋體外圍。
  5. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括：至少一介電層，係形成於該封裝層與該線路層之間；以及導電盲孔，係形成於該介電層中，以令該第一與第二銲線段透過該導電盲孔電性連接該線路層。
  6. 如申請專利範圍第2項所述之具微機電元件之封裝結構，復包括：至少一介電層，係形成於該封裝層與該線路層之間；以及導電盲孔，係形成於該介電層中，以令該蓋體與該銲線段之一端透過該導電盲孔電性連接該線路層。
  7. 如申請專利範圍第6項所述之具微機電元件之封裝結構，其中，該蓋體之表面具有金屬層，以電性連接該導電盲孔。
  8. 如申請專利範圍第1項所述之具微機電元件之封裝結 構，其中，該蓋體之表面具有金屬層，以電性連接該第二銲線段。
  9. 如申請專利範圍第5或6項所述之具微機電元件之封裝結構，其中，該些導電盲孔係為等間距排列且延伸至該蓋體上方。
  10. 如申請專利範圍第5或6項所述之具微機電元件之封裝結構，復包括絕緣保護層，係形成於該介電層與該線路層上。
  11. 如申請專利範圍第10項所述之具微機電元件之封裝結構，其中，該絕緣保護層具有複數開孔，以令該線路層之表面外露於該些開孔，俾供結合該接地導電元件。
  12. 如申請專利範圍第2項所述之具微機電元件之封裝結構，其中，該封裝層之表面係與該蓋體之第二側的表面齊平。
  13. 一種具微機電元件之封裝結構之製法，係包括：提供一具有至少一接地墊與至少一微機電元件之基板；設置至少一蓋體於該基板上，以覆蓋該微機電元件；以至少一銲線電性連接該接地墊與蓋體；形成封裝層於該基板上以包覆該蓋體、銲線與接地墊；移除部分該封裝層與部分該銲線，令該銲線分成互不連接的第一銲線段與第二銲線段，且該第一銲線 段之一端與第二銲線段之一端均外露於該封裝層之表面，而該第一銲線段之另一端與第二銲線段之另一端係分別連接該接地墊與蓋體；以及形成線路層於該封裝層上方，以電性連接該第一與第二銲線段。
  14. 一種具微機電元件之封裝結構之製法，係包括：提供一具有至少一接地墊與至少一微機電元件之基板；設置至少一蓋體於該基板上，以覆蓋該微機電元件，該蓋體係具有相對之第一側與第二側，並以其第一側結合該基板；以至少一銲線電性連接該接地墊與蓋體；形成封裝層於該基板上以包覆該蓋體、銲線與接地墊；移除部分該封裝層與部分該銲線，令該蓋體之第二側外露於該封裝層表面，並使該銲線形成銲線段，該銲線段之一端係連接該接地墊，而另一端則外露於該封裝層之表面；以及形成線路層於該封裝層上方以電性連接該銲線與蓋體。
  15. 如申請專利範圍第13或14項所述之具微機電元件之封裝結構之製法，其中，該微機電元件為陀螺儀、加速度計或射頻元件。
  16. 如申請專利範圍第13或14項所述之具微機電元件之 封裝結構之製法，其中，該接地墊係位於該蓋體外圍。
  17. 如申請專利範圍第13或14項所述之具微機電元件之封裝結構之製法，其中，該蓋體之表面具有金屬層。
  18. 如申請專利範圍第13項所述之具微機電元件之封裝結構之製法，於形成該封裝層後，復包括：形成至少一介電層於該封裝層上；以及形成該線路層於該介電層上，且形成複數導電盲孔於該介電層中，以令該第一與第二銲線段透過該導電盲孔電性連接該線路層。
  19. 如申請專利範圍第14項所述之具微機電元件之封裝結構之製法，於形成該封裝層後，復包括：形成至少一介電層於該封裝層上；以及形成該線路層於該介電層上，且形成複數導電盲孔於該介電層中，以令該蓋體與該銲線段之一端透過該導電盲孔電性連接該線路層。
  20. 如申請專利範圍第18或19項所述之具微機電元件之封裝結構之製法，其中，該些導電盲孔係為等間距排列且延伸至該蓋體上方。
  21. 如申請專利範圍第18項所述之具微機電元件之封裝結構之製法，其中，於形成該線路層之前，形成複數穿孔於該介電層上，以外露該第一銲線段之一端與該第二銲線段之一端，且令該導電盲孔形成於該穿孔中。
  22. 如申請專利範圍第19項所述之具微機電元件之封裝結構之製法，其中，於形成該線路層之前，形成複數穿 孔於該介電層上，以外露該蓋體之部分表面與該銲線段之一端，且令該導電盲孔形成於該穿孔中。
  23. 如申請專利範圍第18或19項所述之具微機電元件之封裝結構，復包括形成絕緣保護層於該介電層與該線路層上。
  24. 如申請專利範圍第23項所述之具微機電元件之封裝結構之製法，復包括形成複數開孔於該絕緣保護層上，以令該線路層之表面外露於該些開孔，俾供結合接地導電元件。
  25. 如申請專利範圍第18或19項所述之具微機電元件之封裝結構之製法，其中，於形成該線路層與導電盲孔之後，進行切單製程。
  26. 如申請專利範圍第14項所述之具微機電元件之封裝結構之製法，其中，該封裝層之表面係與該蓋體之第二側齊平。
TW101122366A 2012-06-22 2012-06-22 具微機電元件之封裝結構及其製法 TWI522308B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101122366A TWI522308B (zh) 2012-06-22 2012-06-22 具微機電元件之封裝結構及其製法
CN201210227681.6A CN103508407A (zh) 2012-06-22 2012-07-02 具微机电组件的封装结构及其制法
US13/660,200 US8878356B2 (en) 2012-06-22 2012-10-25 Package structure having micro-electro-mechanical system element and method of fabrication the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101122366A TWI522308B (zh) 2012-06-22 2012-06-22 具微機電元件之封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201400402A true TW201400402A (zh) 2014-01-01
TWI522308B TWI522308B (zh) 2016-02-21

Family

ID=49773708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122366A TWI522308B (zh) 2012-06-22 2012-06-22 具微機電元件之封裝結構及其製法

Country Status (3)

Country Link
US (1) US8878356B2 (zh)
CN (1) CN103508407A (zh)
TW (1) TWI522308B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685934B2 (en) * 2017-07-10 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11524890B2 (en) * 2019-10-31 2022-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316965B2 (en) 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
JP2009088254A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
CN102153045B (zh) * 2010-02-12 2015-03-11 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法
US8577063B2 (en) * 2010-02-18 2013-11-05 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
US20110254111A1 (en) * 2010-04-19 2011-10-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd Packaged acoustic transducer device with shielding from electromagnetic interference
CN102456636B (zh) * 2010-10-19 2015-10-14 矽品精密工业股份有限公司 嵌入式芯片的封装件的制造方法
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Also Published As

Publication number Publication date
TWI522308B (zh) 2016-02-21
CN103508407A (zh) 2014-01-15
US20130341739A1 (en) 2013-12-26
US8878356B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
TWI395312B (zh) 具微機電元件之封裝結構及其製法
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
CN102077341B (zh) 封装半导体产品及其制造方法
TWI455266B (zh) 具微機電元件之封裝結構及其製法
JP4528100B2 (ja) 半導体装置及びその製造方法
JP5352534B2 (ja) 半導体装置及びその製造方法
TWI455265B (zh) 具微機電元件之封裝結構及其製法
TWI643302B (zh) 電子封裝件及其製法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
CN102153045B (zh) 具微机电元件的封装结构及其制法
CN105374778A (zh) 晶片封装体及其制造方法
CN105470144B (zh) 无核心层封装基板与其制造方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
US8653661B2 (en) Package having MEMS element and fabrication method thereof
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
JP4840385B2 (ja) 半導体パッケージ
US20140353810A1 (en) Semiconductor device and method of manufacturing the same
TWI582905B (zh) 晶片封裝結構及其製作方法
TWI541952B (zh) 半導體封裝件及其製法
TWI591788B (zh) 電子封裝件之製法
CN102464294B (zh) 具有微机电元件的封装结构的制造方法
JP5170134B2 (ja) 半導体装置及びその製造方法
TWI607676B (zh) 封裝基板及其電子封裝件與製法