[go: up one dir, main page]

TW201349414A - 具微機電元件之封裝結構及其製法 - Google Patents

具微機電元件之封裝結構及其製法 Download PDF

Info

Publication number
TW201349414A
TW201349414A TW101119074A TW101119074A TW201349414A TW 201349414 A TW201349414 A TW 201349414A TW 101119074 A TW101119074 A TW 101119074A TW 101119074 A TW101119074 A TW 101119074A TW 201349414 A TW201349414 A TW 201349414A
Authority
TW
Taiwan
Prior art keywords
microelectromechanical component
package structure
microelectromechanical
substrate
encapsulation layer
Prior art date
Application number
TW101119074A
Other languages
English (en)
Inventor
張宏達
劉正祥
黃光偉
林俊宏
廖信一
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101119074A priority Critical patent/TW201349414A/zh
Priority to US13/588,113 priority patent/US20130320463A1/en
Publication of TW201349414A publication Critical patent/TW201349414A/zh

Links

Classifications

    • H10W70/09—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H10W46/301—
    • H10W72/0198—
    • H10W72/073—
    • H10W72/075—
    • H10W72/07554—
    • H10W72/241—
    • H10W72/536—
    • H10W72/547—
    • H10W72/884—
    • H10W74/00—
    • H10W74/014—
    • H10W90/24—
    • H10W90/732—
    • H10W90/752—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

一種具微機電元件之封裝結構及其製法，該封裝結構係包括：基板、微機電元件、蓋體、第一線段與封裝層，該基板之頂面上係具有電性連接墊，該微機電元件係設於該基板之頂面上，該蓋體係設於該微機電元件上，且該蓋體之頂面上形成有金屬層，該第一線段之一端電性連接該電性連接墊，該封裝層係設於該基板上，並包覆該微機電元件、蓋體與第一線段，且該第一線段之另一端係外露於該封裝層之頂面。本發明係有效增進整體良率，並提升封裝結構的功能性。

Description

具微機電元件之封裝結構及其製法
本發明係有關於一種封裝結構及其製法，尤指一種具微機電元件之封裝結構及其製法。
微機電系統(Micro Electro Mechanical System,MEMS)是一種兼具電子與機械功能的微小裝置，在製造上則藉由各種微細加工技術來達成。
請參閱第1A至1C圖，係習知具微機電元件之封裝結構及其製法之剖視圖。
如第1A圖所示，提供一具有陣列排列之複數微機電元件101的微機電元件基板10，於各該微機電元件101上設置蓋體11，並於該蓋體11上接置特定應用積體電路(application specific integrated circuit，ASIC)晶片12，且藉由銲線將該特定應用積體電路晶片12電性連接至該微機電元件101與蓋體11。
如第1B圖所示，於該微機電元件基板10上形成包覆該蓋體11與特定應用積體電路晶片12的封裝層13。
如第1C圖所示，進行切單步驟。
惟，上述習知之封裝結構及其製法係於微機電元件基板10的所有微機電元件101上電性連接特定應用積體電路晶片12並進行封裝，而無法事先剔除不良的微機電元件101，所以會降低最終封裝結構的良率。再者，習知之封裝結構及其製法也僅適用於特定應用積體電路晶片12尺寸 小於微機電元件101的情況中，而無法處理特定應用積體電路晶片12尺寸大於微機電元件101的情況。
因此，如何避免上述習知技術中之種種問題，實已成目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種具微機電元件之封裝結構，係包括：基板，係具有相對之第一表面與第二表面，該第一表面側係具有複數第一電性連接墊與複數第二電性連接墊；第一微機電元件，係設於該基板之第一表面上；第一蓋體，係設於該第一微機電元件上，且該第一蓋體之頂面上形成有金屬層；複數銲線，係電性連接該第二電性連接墊與第一微機電元件；複數第一線段，其一端電性連接該第一電性連接墊；以及封裝層，係形成於該基板上以包覆該第一微機電元件、第一蓋體、第一線段及銲線，且該第一線段之另一端係外露於該封裝層之頂面。
本發明復提供一種具微機電元件之封裝結構之製法，係包括：於一基板之第一表面側設置第一微機電元件，其中，該第一表面上係具有複數第一電性連接墊與複數第二電性連接墊，該第一微機電元件上設有第一蓋體，且該第一蓋體之頂面上形成有金屬層；藉由第一銲線電性連接該金屬層與第一電性連接墊，並藉由第二銲線電性連接該第一微機電元件與第二電性連接墊；於該基板上形成封裝層以包覆該第一微機電元件、第一蓋體、第一銲線與第二 銲線；以及從該封裝層頂面移除部分該封裝層，俾使該第一銲線分成互不連接的第一線段，該第一線段之頂端外露於該封裝層頂面，且該第一線段係電性連接該第一電性連接墊。
由上可知，由於本發明之具微機電元件之封裝結構及其製法係使用已切割完成之微機電元件，因此可先篩選出已知良好晶粒(KGD)，進而能提升最終封裝結構的良率；此外，本發明復可在基板的底面形成對位鍵，以利在製程中用雙面對準器進行對位；再者，本發明可有效處理微機電元件小於基板的情況，且能同時將多個微機電元件整合在同一個封裝結構中，進而增進整體功能性。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「頂」、「底」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對 關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
請參閱第2A至2G圖，係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視圖。
首先，如第2A圖所示，提供一第一微機電(MEMS)元件21a，其上係設有第一蓋體22a，且該第一微機電元件21a之底面係形成有黏著層23，該第一蓋體22a之頂面上係形成有金屬層24；其中，該第一微機電元件21a可為陀螺儀(gyroscope)、加速度計(accelerometer)、角速度計、磁力計、壓力計或射頻微機電(RF MEMS)元件，該第一蓋體22a之材質可為玻璃或矽。
如第2B圖所示，提供具有複數基板20之承載板20’，該承載板20’可為晶圓，使該第一微機電元件21a藉其黏著層23以設置於一基板20之第一表面20a上，該第一表面20a上係具有複數第一電性連接墊201與複數第二電性連接墊202，其中，該基板20係具有相對該第一表面20a之第二表面20b，該第二表面20b係具有對位鍵200，該對位鍵200可為凹穴，且係於後續製程時供雙面對準器(double side aligner)對位之用，該基板20可為具有特定應用積體電路(application specific integrated circuit，ASIC)的半導體晶片。
如第2C圖所示，藉由複數第二銲線252電性連接該第一微機電元件21a與第二電性連接墊202。
如第2D圖所示，藉由複數第一銲線251電性連接該金屬層24與第一電性連接墊201。
如第2E圖所示，於該基板20上形成封裝層26以包覆該第一微機電元件21a、第一蓋體22a、第一銲線251與第二銲線252；其中，該封裝層26之材料可為環氧樹脂(epoxy)、環氧樹脂成形塑料(Epoxy Molding Compound，簡稱EMC)或聚醯亞胺等之熱固性樹脂或矽膠(silicone)。
如第2F圖所示，從該封裝層26頂面移除部分該封裝層26，亦即移除該封裝層26之上層部分與其內部的第一銲線251之弧頂部分，俾使該第一銲線251分成互不連接的複數第一線段251a與複數第二線段251b，該第一線段251a與第二線段251b之頂端均外露於該封裝層26頂面，且該第一線段251a與第二線段251b分別係電性連接該第一電性連接墊201與金屬層24；其中，移除部分該封裝層26之方式係為研磨(grinding)、雷射、電漿或化學蝕刻。
如第2G圖所示，於該封裝層26上形成複數線路重佈層27，俾使各該線路重佈層27電性連接該第一線段251a，該線路重佈層27可為介電層與線路之層疊組合，且其佈設方式可依電性需求而彈性調整，並於該線路重佈層27上形成絕緣保護層28，且該絕緣保護層28具有至少一外露部分該線路重佈層27之絕緣保護層開孔280，再於該絕緣保護層開孔280中形成銲球29，以電性連接該線路重佈層27；其中，該銲球29之材質為金屬或合金，且具有銲接或熔接特性，其材質以錫/鉛、錫/銀/銅或金為佳。最後，進 行切單(singulation)製程。
第二實施例
請參閱第3A與3B圖，係本發明之具微機電元件之封裝結構之第二實施例之剖視圖。
本實施例大致上與前一實施例相同，其主要不同之處係為在一個封裝結構中設置複數微機電元件，以達到整合電性的目的，該等微機電元件可彼此相鄰地設置，即於該基板20之第一表面20a上另設置第二微機電元件21b，如第3A圖所示；或者，該等微機電元件可相互堆疊地設置，也就是，於設置該第一微機電元件21a之前，復包括於該基板20上設置第二微機電元件21b，該第二微機電元件21b上設有第二蓋體22b，且該第一微機電元件21a藉其底面連接該第二微機電元件21b的第二蓋體22b，如第3B圖所示，但該等微機電元件於封裝結構中之配置方式並不以此為限。
本發明復揭露一種具微機電元件之封裝結構，係包括：基板20，係具有相對之第一表面20a與第二表面20b，該第一表面20a上係具有複數第一電性連接墊201與複數第二電性連接墊202；至少一第一微機電元件21a，係設於該基板20之第一表面20a上；第一蓋體22a，係設於該第一微機電元件21a上，且該第一蓋體22a之頂面上形成有金屬層24；複數第二銲線252，係電性連接該第二電性連接墊202與第一微機電元件21a；複數第一線段251a，其一端電性連接該第一電性連接墊201；複數第二線段 251b，其一端電性連接該金屬層24；以及封裝層26，係形成於該基板20上以包覆該第一微機電元件21a、第一蓋體22a、第一線段251a、第二線段251b及第二銲線252，且該第一線段251a之另一端與第二線段251b之另一端係外露於該封裝層26之頂面。
所述之具微機電元件之封裝結構復包括線路重佈層27，係形成於該封裝層26上並電性連接該第一線段251a，並復包括絕緣保護層28，係形成於該線路重佈層27上，且具有至少一外露部分該線路重佈層27之絕緣保護層開孔280，又復包括銲球29，係形成於該絕緣保護層開孔280中。
於本實施例之具微機電元件之封裝結構中，該第二表面20b係具有對位鍵200，該對位鍵200係為凹穴。
於本發明之封裝結構中，復包括第二微機電元件21b，係設於該第一微機電元件21a與基板20之間，該第二微機電元件21b藉其上的第二蓋體22b連接該第一微機電元件21a之底面。
於上述之具微機電元件之封裝結構中，該第一微機電元件21a之底面係形成有黏著層23，以藉該黏著層23設於該基板20之第一表面20a上，該第一微機電元件21a為陀螺儀、加速度計、角速度計、磁力計、壓力計或射頻微機電元件。
綜上所述，相較於習知技術，由於本發明之具微機電元件之封裝結構及其製法係使用已切割完成之微機電元 件，因此可先篩選出已知良好晶粒(known good die，KGD)，進而能提升最終封裝結構的良率；此外，本發明復可在基板的底面形成對位鍵，以利在製程中用雙面對準器進行對位；再者，本發明可有效處理微機電元件小於基板的情況，且能同時將多個微機電元件整合在同一個封裝結構中，進而增進整體功能性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10‧‧‧微機電元件基板
101‧‧‧微機電元件
11‧‧‧蓋體
12‧‧‧特定應用積體電路晶片
13,26‧‧‧封裝層
20’‧‧‧承載板
20‧‧‧基板
20a‧‧‧第一表面
20b‧‧‧第二表面
201‧‧‧第一電性連接墊
202‧‧‧第二電性連接墊
200‧‧‧對位鍵
21a‧‧‧第一微機電元件
21b‧‧‧第二微機電元件
22a‧‧‧第一蓋體
22b‧‧‧第二蓋體
23‧‧‧黏著層
24‧‧‧金屬層
251‧‧‧第一銲線
251a‧‧‧第一線段
251b‧‧‧第二線段
252‧‧‧第二銲線
27‧‧‧線路重佈層
28‧‧‧絕緣保護層
280‧‧‧絕緣保護層開孔
29‧‧‧銲球
第1A至IC圖係習知具微機電元件之封裝結構及其製法之剖視圖；第2A至2G圖係本發明之具微機電元件之封裝結構及其製法之第一實施例之剖視圖；以及第3A與3B圖係本發明之具微機電元件之封裝結構之第二實施例之剖視圖。
20‧‧‧基板
20a‧‧‧第一表面
20b‧‧‧第二表面
201‧‧‧第一電性連接墊
202‧‧‧第二電性連接墊
200‧‧‧對位鍵
21a‧‧‧第一微機電元件
22a‧‧‧第一蓋體
23‧‧‧黏著層
24‧‧‧金屬層
251a‧‧‧第一線段
251b‧‧‧第二線段
252‧‧‧第二銲線
26‧‧‧封裝層
27‧‧‧線路重佈層
28‧‧‧絕緣保護層
280‧‧‧絕緣保護層開孔
29‧‧‧銲球

Claims (24)

  1. 一種具微機電元件之封裝結構，係包括：基板，係具有相對之第一表面與第二表面，該第一表面上係具有複數第一電性連接墊與複數第二電性連接墊；第一微機電元件，係設於該基板之第一表面側；第一蓋體，係設於該第一微機電元件上，且該第一蓋體之頂面上形成有金屬層；複數銲線，係電性連接該第二電性連接墊與第一微機電元件；複數第一線段，其一端電性連接該第一電性連接墊；以及封裝層，係形成於該基板上以包覆該第一微機電元件、第一蓋體、第一線段及銲線，且該第一線段之另一端係外露於該封裝層之頂面。
  2. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括複數第二線段，其一端電性連接該金屬層。
  3. 如申請專利範圍第2項所述之具微機電元件之封裝結構，其中，該第二線段之另一端係外露於該封裝層之頂面。
  4. 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該基板係為半導體晶片。
  5. 如申請專利範圍第4項所述之具微機電元件之封裝結構，其中，該半導體晶片係具有特定應用積體電路。
  6. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括線路重佈層，係形成於該封裝層上並電性連接該第一線段。
  7. 如申請專利範圍第3項所述之具微機電元件之封裝結構，復包括線路重佈層，係形成於該封裝層上並電性連接該第二線段。
  8. 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該第二表面係具有對位鍵。
  9. 如申請專利範圍第8項所述之具微機電元件之封裝結構，其中，該對位鍵係為凹穴。
  10. 如申請專利範圍第1項所述之具微機電元件之封裝結構，復包括第二微機電元件，係設於該第一微機電元件與基板之間，該第二微機電元件上設有第二蓋體，以藉之連接該第一微機電元件之底面。
  11. 如申請專利範圍第1項所述之具微機電元件之封裝結構，其中，該第一微機電元件為陀螺儀、加速度計、角速度計、磁力計、壓力計或射頻微機電元件。
  12. 一種具微機電元件之封裝結構之製法，係包括：於一基板之第一表面側設置第一微機電元件，其中，該第一表面上係具有複數第一電性連接墊與複數第二電性連接墊，該第一微機電元件上設有第一蓋體，且該第一蓋體之頂面上形成有金屬層；藉由複數第一銲線電性連接該金屬層與第一電性連接墊，並藉由複數第二銲線電性連接該第一微機電 元件與第二電性連接墊；於該基板上形成封裝層以包覆該第一微機電元件、第一蓋體、第一銲線與第二銲線；以及從該封裝層頂面移除部分該封裝層，俾使該第一銲線分成互不連接的複數第一線段，該第一線段之頂端外露於該封裝層頂面，且該第一線段係電性連接該第一電性連接墊。
  13. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，其中，該第一銲線復分成互不連接的複數第二線段，其一端電性連接該金屬層。
  14. 如申請專利範圍第13項所述之具微機電元件之封裝結構之製法，其中，該第二線段之另一端係外露於該封裝層之頂面。
  15. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，其中，該基板係為半導體晶片。
  16. 如申請專利範圍第15項所述之具微機電元件之封裝結構之製法，其中，該半導體晶片係具有特定應用積體電路。
  17. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，復包括進行切單製程。
  18. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，復包括於該封裝層上形成電性連接該第一線段的線路重佈層。
  19. 如申請專利範圍第14項所述之具微機電元件之封裝結 構之製法，復包括於該封裝層上形成電性連接該第二線段的線路重佈層。
  20. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，其中，該基板係具有相對該第一表面之第二表面，且該第二表面係具有對位鍵。
  21. 如申請專利範圍第20項所述之具微機電元件之封裝結構之製法，其中，該對位鍵係為凹穴。
  22. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，於設置該第一微機電元件之前，復包括於該基板上設置第二微機電元件，該第二微機電元件上設有第二蓋體，且該第一微機電元件藉其底面連接該第二微機電元件的第二蓋體。
  23. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，移除部分該封裝層之方式係為研磨、雷射、電漿或化學蝕刻。
  24. 如申請專利範圍第12項所述之具微機電元件之封裝結構之製法，其中，該第一微機電元件為陀螺儀、加速度計、角速度計、磁力計、壓力計或射頻微機電元件。
TW101119074A 2012-05-29 2012-05-29 具微機電元件之封裝結構及其製法 TW201349414A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101119074A TW201349414A (zh) 2012-05-29 2012-05-29 具微機電元件之封裝結構及其製法
US13/588,113 US20130320463A1 (en) 2012-05-29 2012-08-17 Package structure having mems element and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101119074A TW201349414A (zh) 2012-05-29 2012-05-29 具微機電元件之封裝結構及其製法

Publications (1)

Publication Number Publication Date
TW201349414A true TW201349414A (zh) 2013-12-01

Family

ID=49669195

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119074A TW201349414A (zh) 2012-05-29 2012-05-29 具微機電元件之封裝結構及其製法

Country Status (2)

Country Link
US (1) US20130320463A1 (zh)
TW (1) TW201349414A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9173024B2 (en) * 2013-01-31 2015-10-27 Invensense, Inc. Noise mitigating microphone system
TWI518844B (zh) * 2013-12-11 2016-01-21 矽品精密工業股份有限公司 封裝結構及其製法
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
US9837385B1 (en) 2017-03-16 2017-12-05 Powertech Technology Inc. Substrate-less package structure
US10566279B2 (en) * 2018-01-25 2020-02-18 Advanced Semiconductor Engineering, Inc. Package device, semiconductor device, and method for manufacturing the package device
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
EP3780092B1 (en) * 2019-06-14 2023-03-01 Shenzhen Goodix Technology Co., Ltd. Chip packaging structure and electronic device
US12172887B2 (en) * 2020-07-12 2024-12-24 xMEMS Labs, Inc. Sound producing package structure including sound producing membranes actuated toward cavity center
US11756924B2 (en) * 2021-03-25 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor chip having strength adjustment pattern in bonding layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US8253431B2 (en) * 2010-05-20 2012-08-28 Advanced Semiconductor Engineering, Inc. Apparatus and method for testing non-contact pads of a semiconductor device to be tested

Also Published As

Publication number Publication date
US20130320463A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
US8420430B2 (en) Fabrication method of package structure having MEMS element
TW201349414A (zh) 具微機電元件之封裝結構及其製法
US8836132B2 (en) Vertical mount package and wafer level packaging therefor
US10435290B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
KR101538573B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI455266B (zh) 具微機電元件之封裝結構及其製法
TW201933573A (zh) 電子封裝件及其製法
TWI455265B (zh) 具微機電元件之封裝結構及其製法
CN102153045B (zh) 具微机电元件的封装结构及其制法
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
CN106067457A (zh) 集成电路封装体及其制造方法与所使用的封装基板
CN102398886B (zh) 具微机电元件的封装结构及其制法
TWI397157B (zh) 具微機電元件之封裝結構及其製法
TW201904011A (zh) 電子封裝件及其製法
CN109037179B (zh) 电子封装件及其制法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
CN104760920A (zh) 具有mems ic的紧凑电子封装体和相关方法
TW201432865A (zh) 晶片封裝結構及其製作方法
CN103260125A (zh) 芯片封装结构及其制造方法
TWI548048B (zh) 晶片封裝體及其製造方法
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
TWI533769B (zh) 封裝結構及其製法
TWI606562B (zh) 電子封裝結構
CN102464294B (zh) 具有微机电元件的封装结构的制造方法
CN207896074U (zh) 半导体装置