[go: up one dir, main page]

TW201409709A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201409709A
TW201409709A TW102126602A TW102126602A TW201409709A TW 201409709 A TW201409709 A TW 201409709A TW 102126602 A TW102126602 A TW 102126602A TW 102126602 A TW102126602 A TW 102126602A TW 201409709 A TW201409709 A TW 201409709A
Authority
TW
Taiwan
Prior art keywords
spacer
substrate
layer
gate
semiconductor device
Prior art date
Application number
TW102126602A
Other languages
English (en)
Other versions
TWI512989B (zh
Inventor
黃玉蓮
鄭存甫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201409709A publication Critical patent/TW201409709A/zh
Application granted granted Critical
Publication of TWI512989B publication Critical patent/TWI512989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P14/683—

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明揭露一種半導體裝置及其製造方法。在基板上形成堆疊閘極。形成相鄰於堆疊閘極的側壁的間隙壁。在間隙壁與基板之間形成凹腔。接著，在凹腔內形成應變特徵部件。本發明揭露的半導體裝置製造方法提供間隙壁與基板之間的空間，以形成應變特徵部件，因此，增加載子遷移率及提升裝置效能。

Description

半導體裝置及其製造方法
本發明係有關於一種積體電路的製造，特別是有關於一種具有應變特徵部件的半導體裝置。
半導體裝置(例如，金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET))透過各種技術縮小尺寸，將具有高介電常數(k)的閘極介電層及金屬閘極電極層組成金屬氧化物半導體場效電晶體的堆疊閘極，以透過降低特徵部件的尺寸而提升裝置效能。此外，金屬氧化物半導體場效電晶體的源極及汲極(source and drain，S/D)凹腔內採用選擇性成長矽鍺(SiGe)的應變結構可用以增加載子遷移率。
然而，將上述特徵部件及製程應用於互補型金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)的製造是一大挑戰。當閘極長度及裝置之間的空間縮小時，難度更為增加。例如，因為應變材料無法將特定的應變量傳入半導體裝置的通道區，所以半導體裝置的載子遷移率難以提升，進而增加裝置不穩定度及/或失敗的可能性。
本發明係提供一種半導體裝置，包括位於一基板 上的堆疊閘極，其具有一閘極電極層及一閘極介電層；相鄰於堆疊閘極的側壁的一間隙壁；以及垂直位於基板及間隙壁之間的一第一應變特徵部件。
本發明係提供另一種半導體裝置，包括位於一基板上的堆疊閘極，其具有一閘極電極層及一閘極介電層；相鄰於堆疊閘極的側壁的一間隙壁；以及相鄰於堆疊閘極的側壁的一應變特徵部件，其中應變特徵部件包括一第一部分垂直位於側壁間隙壁及基板之間，及一第二部份位於基板內。
本發明係提供一種半導體裝置的製造方法，包括在一基板的一表面上形成一堆疊閘極。在堆疊閘極及基板上形成一第一間隔層。去除一部分的第一間隔層，以形成相鄰於堆疊閘極的相對側壁的複數間隙壁。在間隙壁、堆疊閘極及基板上形成一第二間隔層。去除一部分的第二間隔層，以暴露出下方的間隙壁的一下部，且保留第二間隔層的另一部分。去除至少一部分所暴露出的間隙壁，以在間隙壁下方形成一第一凹腔。在基板內形成一第二凹腔。在第一凹腔及第二凹腔內形成一磊晶材料。
100‧‧‧製造方法
102、104、106、108、110、112、114、116、118‧‧‧步驟
200‧‧‧半導體裝置
201‧‧‧基板
202s‧‧‧上表面
204‧‧‧主動區
205‧‧‧間隔層
206’‧‧‧側壁間隙壁
206m‧‧‧剩餘部分
206v、210‧‧‧凹腔
208‧‧‧虛設層
208’‧‧‧虛設間隙壁
212‧‧‧源極/汲極特徵部件
216‧‧‧上蓋層
220‧‧‧堆疊閘極
221‧‧‧閘極介電層
224‧‧‧閘極電極層
225‧‧‧硬式罩幕層
H1、H2‧‧‧高度
T1、t1、T2、t2、t3‧‧‧厚度
w1、w2、w3‧‧‧寬度
第1圖係繪示出本發明實施例之一種具有應變結構的半導體裝置之製造方法的流程圖。
第2至10圖係繪示出本發明實施例之半導體裝置的應變結構之製造階段的剖面示意圖。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
第1圖係繪示出本發明實施例之半導體裝置200的製造方法100的流程圖。第2至10圖係繪示出第1圖中半導體裝置200的製造方法100之各製造階段的剖面示意圖。半導體裝置200可包括微處理器、儲存單元及/或其他積體電路。需注意的是第1圖的製造方法並未製造出完成的半導體裝置200。透過互補型金屬氧化物半導體製程則可製造出完成的半導體裝置200。因此，可以理解的是在第1圖的製造方法100之前、期間或之後，可進行額外的製程，而此處僅對於其他製程作簡略說明。再者，為充分瞭解本發明，將第1至10圖簡化，例如，雖然圖式中繪示出半導體裝置200，可以理解的是積體電路可包括其他含電阻、電容、電感或保險絲等等的裝置。
請參照第1及2圖，從製造方法100的步驟102開 始，在一基板202上形成一堆疊閘極220。基板202包括一上表面202s，在一實施例中，基板202包括結晶矽基板(例如，矽晶圓)。在本實施例中，基板202又稱為(100)基板，其具有由(100)晶面所構成的上表面202s。在其他實施例中，基板202可包括絕緣層上覆矽(silicon-on-insulator，SOI)的結構。
在某些實施例中，基板202更包括主動區204。取決於設計需求，主動區204可包括各種摻雜配置。在某些實施例中，可透過p型或n型摻雜物可摻雜主動區204。例如，透過p型摻雜物(例如，硼或氟化硼)、n型摻雜物(例如，磷或砷)及/或其組合進行摻雜製程，進行主動區204的摻雜。主動區204可作為設置n型金屬氧化物半導體電晶體(n-type metal-oxide-semiconductor transistor，NMOS)裝置及p型金屬氧化物半導體電晶體(p-type metal-oxide-semiconductor transistor，PMOS)裝置的區域。
一隔離結構(未繪示)可形成於基板202內，以分隔各個主動區204。在某些實施例中，隔離結構的邊緣與基板202的上表面202s相交。例如，透過隔離技術(例如，局部矽氧化法(local oxidation of silicon，LOCOS)或淺溝槽隔離結構(shallow trench isolation，STI))形成隔離結構，以定義及電性隔離各個主動區204。在本實施例中，隔離結構可包括一淺溝槽隔離結構。隔離結構可包括氧化矽、氮化矽、氮氧化矽、摻氟矽玻璃(fluoride-doped silicate glass，FSG)、低介電常數材料、其他適合的材料及/或其組合。在本實施例中，透過任何適合的製程可形成隔離結構的淺溝槽隔離結構。舉例而言，淺 溝槽隔離結構的形成可包括透過一微影製程圖案化半導體基板202、在基板202內蝕刻出一溝槽(例如，透過乾蝕刻、濕蝕刻及/或電漿蝕刻製程)及透過一介電材料填充溝槽(例如，透過化學氣相沉積(chemical vapor deposition，CVD)製程)。在某些實施例中，填充的溝槽可具有多層結構(例如，填充氮化矽或氧化矽的熱氧化襯層)。
請再參照第2圖，在某些實施例中，透過在基板202上依序沉積及圖案化閘極介電層222、閘極電極層224及硬式罩幕層226，而形成堆疊閘極220。在某些實施例中，閘極介電層222及閘極電極層224具有一組合的高度H1。例如，閘極介電層222為包括氧化矽、氮化矽、氮氧化矽、高介電常數或其他適合的介電材料或其組合的薄膜。高介電常數的介電材料包括金屬氧化物(例如，鋰、鈹、鎂、鈣、鍶、鈧、釔、鋯、鉿、鋁、鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿、鎦及其混合的氧化物)。在本實施例中，閘極介電層222為高介電常數的介電層，且厚度大約為10埃米至30埃米的範圍。透過適合的製程(例如，原子層沉積(atomic layer deposition，ALD)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、熱氧化製程、紫外光-臭氧氧化(UV-ozone oxidation)製程或其組合)可形成閘極介電層222。閘極介電層222可更包括一界面層(未繪示)，以降低閘極介電層222與基板202之間的損壞。界面層可包括氧化矽。
接著，在閘極介電層222上形成閘極電極層224。 在某些實施例中，閘極電極層224包括單層或多層結構。在本實施例中，閘極電極層224包括多晶矽。再者，閘極電極層224可為透過相同或不同的摻雜物進行摻雜的多晶矽。在一實施例中，閘極電極層224的厚度大約為30奈米至60奈米的範圍。可透過一製程(例如，低壓化學氣相沉積(low-pressure chemical vapor deposition，LCVD)製程、電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)製程、其他適合的製程或其組合)形成閘極電極層224。
接著，在閘極電極層224上形成硬式罩幕層226，且在硬式罩幕層226上形成一圖案化感光層(未繪示)。圖案化感光層的圖案轉移至硬式罩幕層226，且更轉移至閘極電極層224及閘極介電層222，以在基板202的上表面202s上形成堆疊閘極220。在某些實施例中，硬式罩幕層226包括氧化矽。在另一實施例中，硬式罩幕層226包括氮化矽、氮氧化矽及/或其他適合的介電材料，且透過一方法(例如，化學氣相沉積製程、物理氣相沉積製程)而形成。硬式罩幕層226的厚度大約為100埃米至1200埃米的範圍。之後，透過乾式及/或濕式剝除製程去除感光層。
請參照第1及3圖，進行製造方法100的步驟104，其中在基板202及堆疊閘極220上形成間隔層206。間隔層206的上部位於堆疊閘極220的上表面上，側壁部分鄰近於堆疊閘極220的側壁，且下部位於基板202上。間隔層206的上部具有一厚度T1且側壁部分具有一厚度t1。在某些實施例中，間隔層206為一披覆層，其側壁部分與上部的厚度比例(t1/T1)大約為70% 至100%的範圍。在某些實施例中，間隔層206的上部厚度T1大約為70埃米至250埃米的範圍。在某些實施例中，間隔層206為單層結構。在另一實施例中，間隔層206包括多層結構。在某些實施例中，間隔層206由包括氮化矽、碳氮化矽或其組合的材料所構成。在另一實施例中，間隔層206包括氧化矽、氮氧化矽、其他適合的材料或其組合。在本實施例中，透過包括化學氣相沉積製程、電漿增強化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程或其他適合的技術的沉積製程形成間隔層206。
請參照第1及4圖，進行製造方法100的步驟106，去除至少一部分的間隔層206，以形成側壁間隙壁206，(又稱為閘極間隙壁)。在某些實施例中，去除間隔層206的上部及下部，而保留間隔層206的側壁部分，以形成鄰近於堆疊閘極220的相對側壁的側壁間隙壁206’。側壁間隙壁206’的上部具有一第一寬度w1及一第二寬度w2，如第4圖所示。在某些實施例中，第一寬度w1大約大於3奈米，以防止在後續的磊晶成長製程中，磊晶特徵部件形成於閘極電極層224上。在某些實施例中，第一寬度w1小於第二寬度w2，以形成虛設層208，將於後續詳細說明。在某些實施例中，去除的步驟包括非等向性蝕刻製程。在某些實施例中，去除的步驟包括透過含氟及/或含氯的氣體所進行的乾式蝕刻製程。在另一實施例中，去除步驟包括透過濕式蝕刻液(例如，磷酸)所進行的濕式蝕刻製程。
請參照第1及5圖，進行製造方法100的步驟108，在堆疊閘極220、側壁間隙壁206’及基板202上形成虛設層 208。虛設層208的上部位於堆疊閘極220的上表面上，側壁部分鄰近於側壁間隙壁206’，且下部位於基板202上。虛設層208的側壁部分具有一上部及一下部。虛設層208的頂部具有一厚度T2，上部具有一厚度t2，及下部具有一厚度t3。在某些實施例中，虛設層208為非順應性層，且下部的厚度t3小於上部的厚度t2。在某些實施例中，虛設層208為非順應性層，且下部與頂部的厚度比例(t3/T2)大約小於50%。在另一實施例中，虛設層208為非順應性層，且下部與頂部的厚度比例(t3/T2)大約小於30%。在某些實施例中，虛設層208的頂部、上部與下部之間的厚度符合下列關係式：T2>t2>t3。
在某些實施例中，虛設層208為單層結構。在另一實施例中，虛設層208包括多層結構。在某些實施例中，虛設層208包括含碳材料(例如，碳氫化合物CxHy，其中x=0~10且y=2~22)。在本實施例中，透過前驅物(例如，丙烷(C3H8)及/或甲烷(CH4))，進行沉積製程(例如，化學氣相沉積製程、電漿增強化學氣相沉積製程或電漿摻雜技術)，以形成虛設層208。在本實施例中，形成虛設層208的製程溫度大約為室溫(例如，23℃)至400℃的範圍。
請參照第1及6圖，繼續進行製造方法100的步驟110，去除至少一部分的虛設層208，以暴露出下方的側壁間隙壁206’。在某些實施例中，保留另一部分的虛設層208，以形成虛設間隙壁208’。在某些實施例中，去除虛設層208中位於基板202上的下部及鄰近於側壁間隙壁206’的下部側壁部分，而保留虛設層208中位於堆疊閘極220上的上部及鄰近於側壁 間隙壁206’的上部側壁部分。在某些實施例中，在去除的步驟後，暴露出側壁間隙壁206’的下部，而側壁間隙壁206’的上部被虛設間隙壁208’覆蓋與保護。在某些實施例中，去除的步驟包括非等向性蝕刻製程。在某些實施例中，去除的步驟包括乾式蝕刻製程、濕式蝕刻製程及/或電漿處理。在某些實施例中，去除的步驟包括透過含氧的氣體(例如，氧氣)所進行的乾式蝕刻製程。
請參照第1及7圖，進行製造方法100的步驟112，去除至少一部分暴露出的下部側壁間隙壁206’，以形成凹腔206v。在某些實施例中，為了保護虛設間隙壁208’，所以在去除的步驟中，未去除上部側壁間隙壁206’。在某些實施例中，凹腔206v垂直位於上部側壁間隙壁206’與基板202之間，且在上部側壁間隙壁206’下方留下高度H2的空間，其中高度H2是從基板202的上表面202s測量至上部側壁間隙壁206’的下表面。在某些實施例中，高度H2大約大於5奈米。在某些實施例中，高度H2大約大於5奈米。在某些實施例中，高度H2符合下列關係式：0.9≧H2/H1≧0.1。
在某些實施例中，局部去除下部側壁間隙壁206’，而在堆疊閘極220及基板202之間的角落保留一剩餘部分206m，且未暴露出堆疊閘極220的下部側壁。剩餘部分206m具有一寬度w3。在某些實施例中，寬度w3大約小於4奈米，以在後續的磊晶成長製程中，在凹腔206v內形成一磊晶特徵部件。在另一實施例中，完全去除暴露出的下部側壁間隙壁206’，以暴露出堆疊閘極220的下部側壁。
在某些實施例中，形成凹腔206v的去除步驟包括非等向性蝕刻製程。在某些實施例中，去除步驟包括乾式蝕刻製程、濕式蝕刻製程及/或電漿處理。在某些實施例中，去除步驟包括透過含氟(例如，四氟化碳、二氟甲烷、三氟甲烷、一氟甲烷、三氟化氮、六氟化硫)及/或含氯(例如，氯氣)所進行的乾式電漿蝕刻製程，其中使用的電漿氣體取決於側壁間隙壁206’內的材料。在另一實施例中，去除的步驟包括透過化學溶液(例如，磷酸)所進行的濕式蝕刻製程。
請參照第1及8圖，繼續進行製造方法100的步驟114，完全去除位於堆疊閘極220上及鄰近於側壁間隙壁206’的虛設層208的剩餘部分。在某些實施例中，去除的步驟包括透過含氧的氣體(例如，氧氣，其取決於虛設層208內的材料)所進行的乾式蝕刻製程。
請參照第1及9圖，繼續進行製造方法100的步驟116，在基板202內形成凹腔210。在某些實施例中，凹腔210鄰近於堆疊閘極220的相對邊緣，且一部分位於側壁間隙壁206’下方。在某些實施例中，凹腔210為堆疊閘極220之源極及汲極。在本實施例中，形成凹腔210的製程為先透過非等向性乾式蝕刻製程，以蝕穿在基板202的上表面202s上形成的原生氧化層(未繪示)，再進行等向或非等向(乾式或濕式)蝕刻製程。在某些實施例中，以側壁間隙壁206’作為硬式罩幕層進行非等向性乾式蝕刻製程，以蝕凹基板202。蝕凹未被側壁間隙壁206’覆蓋的基板202的上表面202s，以在基板202內形成初期的凹腔(未繪示)。在一實施例中，非等向性乾式蝕刻製程的製程壓力 可大約為1毫托耳(mTorr)至1000毫托耳(mTorr)，製程功率可大約為50瓦(W)至1000瓦(W)，製程偏壓可大約為20伏特(V)至500伏特(V)，製程溫度可大約為20℃至80℃，且以溴化氫及/或氯氣及/或四氟化碳、二氟甲烷、三氟甲烷、一氟甲烷、三氟化氮、六氟化硫作為蝕刻氣體。再者，在提供的實施例中，可調整非等向性乾式蝕刻製程中使用的偏壓，以更佳地控制蝕刻方向而使源極及汲極凹陷區得到預期的輪廓。
在某些實施例中，提供一濕式蝕刻製程，以擴大初期的凹腔而形成凹腔210。在某些實施例中，透過包括氫氧化四甲銨(hydration tetramethyl ammonium，TMAH)或類似的化學蝕刻液，進行濕式蝕刻製程。在某些實施例中，凹腔210為頂端延伸進入基板202的楔形。在某些實施例中，凹腔210為楔形，其頂端位於側壁間隙壁206’正下方的區域內及朝向堆疊閘極220下方的通道區。
請參照第1及10圖，繼續進行製造方法100的步驟118，在基板202的凹腔210內形成源極/汲極特徵部件212。在某些實施例中，源極/汲極特徵部件212包括一應變材料且又稱為應變特徵部件。在某些實施例中，源極/汲極特徵部件212包括一部分位於側壁間隙壁206’下方及鄰近於堆疊閘極220的一側壁。在某些實施例中，以連續的方式形成源極/汲極特徵部件212，其第一部分垂直位於基板202及側壁間隙壁206’之間及第二部分位於基板202內。在某些實施例中，形成源極/汲極特徵部件212，以填充凹腔210及206v。
在某些實施例中，透過包括選擇性磊晶成長 (selective epitaxy growth，SEG)製程、循環沉積及蝕刻(cyclic deposition and etching，CDE)製程、化學氣相沉積製程(例如，氣相磊晶法(vapor-phase epitaxy，VPE)及/或超高真空氣相沉積法(ultra-high vacuum CVD，UHV-CVD))、分子束磊晶(molecular beam epitaxy，MBE)製程、其他適合的磊晶製程或其組合的製程，在凹腔210及206v內形成源極/汲極特徵部件212。在某些實施例中，應變材料具有不同於基板202的晶格常數，以降低半導體裝置200的通道區上的應變或應力，因此可增加裝置的載子遷移率而提升效能。
在某些實施例中，透過包括氫氟酸(hydrofluoric acid，HF)或其他適合的化學溶液，進行一預清洗製程，以清洗凹腔210及/或凹腔206v。接著，可提供氣體及/或液體前驅物，以與基板202的組成物反應而形成應變材料(例如，矽鍺)且填充凹腔210及206v。在一實施例中，形成包括矽鍺的應變材料的製程溫度大約為600℃至750℃的範圍；製程壓力大約為10Torr至80Torr的範圍及使用的反應氣體包括二氯甲矽烷(SiH2Cl2)、氯化氫、甲鍺烷(GeH4)、乙硼烷(B2H6)、氫氣或其組合。在某些實施例中，二氯甲矽烷與氯化氫的質量流率的比值大約為0.45至0.55的範圍。
請再參照第10圖，在源極/汲極特徵部件212上形成上蓋層216。上蓋層216可作為保護層，以防止在後續的蝕刻製程中，過度蝕刻下方的應變材料。在本實施例中，透過磊晶成長製程形成上蓋層216。在某些實施例中，上蓋層216包括不同於應變材料的材料。在某些實施例中，透過包括選擇性磊晶成 長製程、循環沉積及蝕刻製程、化學氣相沉積製程(例如，氣相磊晶法及/或超高真空氣相沉積法、分子束磊晶製程、其他適合的磊晶製程或其組合的製程，形成為一含矽層的上蓋層216。在本實施例中，透過相同於形成源極/汲極特徵部件212的製程，形成上蓋層216。如圖所示，可圖案化上蓋層216，例如，透過微影製程或在源極/汲極特徵部件212上進行成長製程。
可以理解的是半導體裝置200可再進一步進行互補型金屬氧化物半導體製程，以形成各種特徵部件(例如，接觸窗/介層窗、內連接金屬層、介電層、鈍化護層等)。在某些實施例中，堆疊閘極可為虛設堆疊閘極。因此，互補型金屬氧化物半導體製程更包括「後閘極」(gate last)製程，以金屬閘極電極取代多晶矽閘極電極，以提升裝置效能。在一實施例中，金屬閘極電極可包括金屬(例如，鋁、銅、鎢、鈦、鉭、氮化鈦、鋁化鈦、氮化鋁鈦、氮化鉭、矽鎳、矽鈷、其他適合的導電材料或其組合)。需注意的是改良的應變結構對半導體裝置的通道區提供特定的應變量，進而提升裝置效能。
相較於習知方法，上述本發明的各種實施例提供許多優點，可以理解的是並非所有實施例都具有特定優點，且不同的實施例可提供不同的優點。其中一項優點為透過在側壁間隙壁及基板之間提供額外的空間，以形成應變材料，使得應變材料的應變量可提升。因此，可增加載子遷移率而提升裝置效能。
在一實施例中，半導體裝置包括位於一基板上的 堆疊閘極，其具有一閘極電極層及一閘極介電層；相鄰於堆疊閘極的側壁的一間隙壁；以及垂直位於基板及間隙壁之間的一第一應變特徵部件。
在另一實施例中，半導體裝置包括位於一基板上的堆疊閘極，其具有一閘極電極層及一閘極介電層；相鄰於堆疊閘極的側壁的一間隙壁；以及相鄰於堆疊閘極的側壁的一應變特徵部件，其中應變特徵部件包括一第一部分垂直位於側壁間隙壁及基板之間，及一第二部份位於基板內。
在另一實施例中，半導體裝置的製造方法包括在一基板的一表面上形成一堆疊閘極。在堆疊閘極及基板上形成一第一間隔層。去除一部分的第一間隔層，以形成相鄰於堆疊閘極的相對側壁的複數間隙壁。在間隙壁、堆疊閘極及基板上形成一第二間隔層。去除一部分的第二間隔層，以暴露出下方的間隙壁的一下部，且保留第二間隔層的另一部分。去除至少一部分所暴露出的間隙壁，以在間隙壁下方形成一第一凹腔。在基板內形成一第二凹腔。在第一凹腔及第二凹腔內形成一磊晶材料。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體裝置
202‧‧‧基板
202s‧‧‧上表面
206‧‧‧間隔層
212‧‧‧源極/汲極特徵部件
216‧‧‧上蓋層
220‧‧‧堆疊閘極
222‧‧‧閘極介電層
224‧‧‧閘極電極層
226‧‧‧硬式罩幕層

Claims (10)

  1. 一種半導體裝置，包括：一堆疊閘極，位於一基板上，且具有一閘極電極層及一閘極介電層；一間隙壁，相鄰於該堆疊閘極的一側壁；以及一第一應變特徵部件，垂直位於該基板及該間隙壁之間。
  2. 如申請專利範圍第1項所述之半導體裝置，更包括：一第二應變特徵部件，位於該基板內，其中該第一應變特徵部件及該第二應變特徵部件為相同材料形成的一體成型部。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一應變特徵部件直接接觸該間隙壁及該基板。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該閘極電極層及該閘極介電層的組合高度為H1且該第一應變特徵部件的高度為H2，組合高度H1及高度H2符合下列關係式：0.9≧H2/H1≧0.1。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該間隙壁包括一下部分，水平位於該第一應變特徵部件及該堆疊閘極之間。
  6. 一種半導體裝置，包括：一堆疊閘極，位於一基板上，且具有一閘極電極層及一閘極介電層；一側壁間隙壁，相鄰於該堆疊閘極的一側壁；以及一應變特徵部件，相鄰於該堆疊閘極的該側壁，其中該應 變特徵部件包括一第一部分垂直位於該側壁間隙壁及該基板之間，及一第二部份位於該基板內。
  7. 如申請專利範圍第6項所述之半導體裝置，更包括：一上蓋層，位於該應變特徵部件上，其中該上蓋層包括不同於該應變特徵部件的一材料。
  8. 如申請專利範圍第6項所述之半導體裝置，其中該應變特徵部件的該第二部分為一楔形的源極/汲極特徵部件，且該應變特徵部件的該第一部分直接接觸該側壁間隙壁的一下表面。
  9. 一種半導體裝置的製造方法，包括：在一基板的一表面上形成一堆疊閘極；在該堆疊閘極及該基板上形成一第一間隔層；去除一部分的該第一間隔層，以形成相鄰於該堆疊閘極的相對側壁的複數間隙壁；在該等間隙壁、該堆疊閘極及該基板上形成一第二間隔層；去除一部分的該第二間隔層，以暴露出下方的該等間隙壁的一下部，且保留該第二間隔層的另一部分；去除至少一部分所暴露出的該等間隙壁，以在該等間隙壁下方形成一第一凹腔；在該基板內形成一第二凹腔；以及在該第一凹腔及該第二凹腔內形成一磊晶材料。
  10. 如申請專利範圍第9項所述之半導體裝置的製造方法，其中該第二間隔層為一非順應性層，且包括碳氫化合物。
TW102126602A 2012-08-17 2013-07-25 半導體裝置及其製造方法 TWI512989B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/588,060 US8912608B2 (en) 2012-08-17 2012-08-17 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201409709A true TW201409709A (zh) 2014-03-01
TWI512989B TWI512989B (zh) 2015-12-11

Family

ID=50099453

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126602A TWI512989B (zh) 2012-08-17 2013-07-25 半導體裝置及其製造方法

Country Status (2)

Country Link
US (2) US8912608B2 (zh)
TW (1) TWI512989B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912608B2 (en) 2012-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US8741759B2 (en) 2012-11-08 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
US9831341B2 (en) 2014-06-16 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for integrated circuit
CN107403835B (zh) * 2016-05-19 2021-12-14 联芯集成电路制造(厦门)有限公司 半导体装置及其制作工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
JP4369359B2 (ja) * 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4361880B2 (ja) * 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8338260B2 (en) * 2010-04-14 2012-12-25 International Business Machines Corporation Raised source/drain structure for enhanced strain coupling from stress liner
US8304840B2 (en) * 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
JP2012089784A (ja) * 2010-10-22 2012-05-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8912608B2 (en) 2012-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
US20150214334A1 (en) 2015-07-30
US8912608B2 (en) 2014-12-16
TWI512989B (zh) 2015-12-11
US9306033B2 (en) 2016-04-05
US20140048855A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
US11626508B2 (en) Structure of a fin field effect transistor (FinFET)
US11257951B2 (en) Method of making semiconductor device having first and second epitaxial materials
US9728641B2 (en) Semiconductor device and fabrication method thereof
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
US8609497B2 (en) Method of dual EPI process for semiconductor device
CN102237408B (zh) 场效应晶体管与半导体元件的制造方法
US8946060B2 (en) Methods of manufacturing strained semiconductor devices with facets
US9799750B2 (en) Semiconductor device and fabrication method thereof
TWI524527B (zh) 半導體裝置及其製造方法
US9496395B2 (en) Semiconductor device having a strain feature in a gate spacer and methods of manufacture thereof
US10026641B2 (en) Isolation structure of semiconductor device
TWI512989B (zh) 半導體裝置及其製造方法
CN121240524A (zh) 半导体装置及其形成方法