TW201407688A - 半導體裝置的形成方法 - Google Patents

Abstract

本發明一實施例提供一種半導體裝置的形成方法，包括：提供一基板，在該基板上依序形成一閘極介電層、一閘極材料層、一阻障氧化層、以及一硬罩幕層；依序蝕刻硬罩幕層、阻障氧化層、閘極材料層、閘極介電層及基板，以在基板中形成一溝槽；在溝槽中填入一氧化物層；凹蝕溝槽中的該氧化物層，以降低氧化物層的高度；移除硬罩幕層，且在移除步驟中以阻障氧化層保護其下之閘極材料層；以及移除阻障氧化層，而暴露出閘極材料層。

Description

半導體裝置的形成方法

本發明係有關於半導體結構的形成方法，且特別是有關於一種利用阻障氧化物層作為保護層的半導體結構的形成方法。

快閃記憶體裝置(Flash Memory)是一種不需要消耗電力就能保存資料的非揮發性記憶體裝置，其可在操作過程中多次刪除或寫入。此外，相較於其他記憶體裝置，快閃記憶體具有較低的讀取延遲、較佳的動態抗震性、且寫入大量資料時具有顯著的速度優勢，故常應用於一般性資料儲存，以及在電腦與其他數位產品間交換傳輸資料，如記憶卡與隨身碟。

此外，快閃記憶體的另一優點則為製造的成本較低，故快閃式記憶體目前已經成為非揮發性固態儲存最重要也最廣為採納的技術，例如可應用於筆記型電腦、數位隨身聽、數位相機、手機、遊戲主機等相關產品中。

對於反及閘快閃式記憶體(NAND flash memory)而言，主要重點在於浮動閘極的電荷儲存能力。此外，在半導體的製程中，隨著記憶體尺寸的縮減，浮動閘極的效能也更加受到重視。在一般浮動閘極的製程中，硬罩幕的移除會造成閘極多晶矽的損害，而造成閘極效能的降低。另一方面，閘極矩形的尖端形狀則可能有尖端放電的問題。

因此，目前亟需一種新穎的半導體製程，可提升浮動 閘極的效能。

本發明一實施例提供一種半導體裝置的形成方法，包括：提供一基板，在該基板上依序形成一閘極介電層、一閘極材料層、一阻障氧化層、以及一硬罩幕層；依序蝕刻該硬罩幕層、該阻障氧化層、該閘極材料層、該閘極介電層及該基板，以在該基板中形成一溝槽；在該溝槽中填入一氧化物層；凹蝕該溝槽中的該氧化物層，以降低該氧化物層的高度；移除該硬罩幕層，且在該移除步驟中以該阻障氧化層保護其下之該閘極材料層；以及移除該阻障氧化層，而暴露出該閘極材料層。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

以下依本發明之不同特徵舉出數個不同的實施例。本發明中特定的元件及安排係為了簡化，但本發明並不以這些實施例為限。舉例而言，於第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件並未直接接觸的實施例。此外，為簡明起見，本發明在不同例子中以重複的元件符號及/或字母表示，但不代表所述各實施例及/或結構間具有特定的關 係。

第1圖顯示在本發明一實施例中，形成半導體裝置的方法流程圖。在步驟102中，提供基板，並在基板上依序形成閘極介電層、閘極材料層、阻障氧化層、以及硬罩幕層。在步驟104中，依序蝕刻硬罩幕層、阻障氧化層、閘極材料層、閘極介電層及基板，以在基板中形成一溝槽。在步驟106中，在溝槽中填入氧化物層。在步驟108中，凹蝕溝槽中的氧化物層，以降低該氧化物層的高度。在步驟110中，移除硬罩幕層，且在移除步驟中以阻障氧化層保護其下之閘極材料層。在步驟112中，移除阻障氧化層，而暴露出閘極材料層。

第2至11圖則顯示在一實施例中根據第1圖的方法所形成的半導體裝置在各個製造階段的剖面圖。為了更清楚、容易的了解本發明的概念，第2至11圖已經過簡化。在一些實施例中，可在半導體裝置中可增加額外的元件，在其他實施例中，下述半導體裝置中的一些元件則可被取代或移除。

參照第2圖，提供基板200，並在基板200上形成閘極介電層202。在一實施例中，基板200包括矽基板、矽鍺基板、或絕緣層上半導體(semiconductor-on-insulator)基板。閘極介電層202可包括介電材料如氧化矽、高介電常數介電材料、其他適合的介電材料、或前述之組合。在一實施例中，閘極介電層202可為利用熱氧化製程形成的通道氧化物層(tunnel oxide layer)。在另一實施例中，也可利用化學氣相沉積(CVD)、原子層沉積(ALD)等其他方法形成 閘極介電層202。

參照第3圖，在閘極介電層202上形成閘極材料層204。在一實施例中，閘極材料層204包括多晶矽層。閘極材料層204的形成可利用沉積製程，例如化學氣相沉積(CVD)。

參照第4圖，在閘極材料層204上形成阻障氧化層206。阻障氧化層206可包括氧化矽、氮氧化矽、氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿、或前述之組合。阻障氧化層206可利用任何適合的製程形成，例如熱氧化法、化學氣相沉積、旋塗等。在一實施例中，阻障氧化層206的形成可為在閘級材料層204上成長氧化矽介電層(silicon oxide dielectric)。

參照第5圖，在阻障氧化層206上形成硬罩幕層208。硬罩幕層208可包括氮化矽層或其他適合的硬罩幕材料。硬罩幕層208的形成可利用沉積製程，例如化學氣相沉積(CVD)。

參照第6圖，在硬罩幕層208上形成圖案化光阻層210。圖案化光阻層210的形成可利用任何已知或未來發展的光阻材料及方法。參照第7圖，利用圖案化光阻層210為罩幕，依序蝕刻硬罩幕層208、阻障氧化層206、閘極材料層204、閘極介電層202、及基板200，以在基板200中形成溝槽212。上述蝕刻製程可包括乾蝕刻，如電漿蝕刻或反應性離子蝕刻。

參照第8圖，在形成溝槽212後，對第7圖的結構進行灰化後清洗，並移除圖案化光阻層210。參照第9圖， 在溝槽212中填入氧化物層214，使得氧化物層214大抵填滿溝槽212。氧化物層214例如為二氧化矽。氧化物層214的形成可利用熱氧化法，例如在900℃至1050℃下反應14秒至22秒。應注意的是，在形成氧化物層214的過程中，閘極材料層204的邊角可一併被氧化，而形成圓弧形的邊角。

參照第10圖，凹蝕溝槽212中的氧化物層214，以降低氧化物層214的高度。在一實施例中，氧化物層214的上表面可大抵介於閘極材料層204的上下表面之間。參照第11圖，移除硬罩幕層208，並利用阻障氧化層206保護其下方的閘極材料層204。在一實施例中，可利用濕蝕刻製程移除硬罩幕層208，例如利用熱磷酸蝕刻。而後，再移除阻障氧化層206，而暴露出閘極材料層204，如第12圖所示。在傳統的製程中，當以熱磷酸蝕刻移除硬罩幕層時，會直接暴露出閘極材料層，此時熱磷酸會延著閘極材料層(如多晶矽層)的晶格滲入閘極材料層中，使得所形成的元件效能受到損害。然而，在此實施例中，係利用額外的阻障氧化層206保護閘極材料層204不受到熱磷酸的損害，而後再以不會損害到閘極材料層204的製程移除阻障氧化層206。移除移除阻障氧化層206的方法例如包括緩衝氧化物蝕刻(buffered oxide etch；BHF)。

應注意的是，對第9圖所形成之氧化物層214進行凹蝕步驟時，氧化物層214的一部分216仍會殘留在溝槽212的側壁上，如第10圖所示。因此，在移除硬罩幕層208後，一般需利用另一蝕刻製程移除氧化物層的殘留部分216。 在此實施例中，可利用單一蝕刻製程，同時移除阻障氧化層206及氧化物層的殘留部分216。亦即，阻障氧化層206不僅可在移除硬罩幕層208的蝕刻製程中保護閘極材料層204，且可在移除氧化物層的殘留部分216的蝕刻步驟中一併移除，而不需要額外的製程步驟。在一較佳實施例中，氧化物層214殘留在側壁的部分216的厚度大抵等於阻障氧化層206的厚度。例如，阻障氧化層206的厚度可介於5 nm至10 nm。

參照第12圖，移除阻障氧化層206後暴露出的閘極材料層204具有圓弧形的邊角。此圓弧形的邊角可避免在後續製程中所形成的元件尖端放電(point discharge)之不良效應。在一實施例中，閘極材料層204可作為快閃記憶體裝置中的浮動閘極。

在一實施例中，可將上述半導體結構上應用於反及閘快閃記憶體(NAND flash memory)的製程中。例如，在移除阻障氧化層206後，更進一步地在閘極材料層204上依序形成氧-氮-氧(ONO)層218及控制閘極層220，如第12圖所示，氧-氮-氧層218順應地形成在閘極材料層204及氧化物層214上。控制閘極層220例如為多晶矽，其係覆蓋在氧-氮-氧層218上並具有一平坦的平面。在本發明各種實施例中，可利用任何已知或未來發展的方法及材料形成氧-氮-氧層218及控制閘極層220。在此實施例中，閘極材料層204圓弧的邊角有利於氧-氮-氧層218的形成，可避免空隙(voids)的產生。

在本發明各種實施例中，可提供一種無損傷的浮動閘 極結構，可利用阻障氧化層作為閘極材料層的保護層，以避免閘極材料層在移除硬罩幕層的蝕刻製程中受到損害而影響元件效能。此外，在溝槽中形成氧化物層的步驟中，可使閘極材料層形成圓弧邊角，以避免元件尖端放電的問題。另外，可利用移除溝槽側壁殘留的氧化物層的蝕刻步驟，一併移除上述阻障氧化層，因此不需再進行額外的製程步驟將其移除。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102、104、106、108、110、112‧‧‧步驟

200‧‧‧基板

202‧‧‧閘極介電層

204‧‧‧閘極材料層

206‧‧‧阻障氧化層

208‧‧‧硬罩幕層

210‧‧‧圖案化光阻層

212‧‧‧溝槽

214‧‧‧氧化物層

216‧‧‧氧化物層的殘留部分

220‧‧‧控制閘極層

第1圖顯示在本發明一實施例之半導體裝置的形成方法的流程圖。

第2至13圖顯示在一實施例中根據第1圖的方法所形成的半導體裝置在各個製造階段的剖面圖。

200‧‧‧基板

202‧‧‧閘極介電層

204‧‧‧閘極材料層

206‧‧‧阻障氧化層

208‧‧‧硬罩幕層

214‧‧‧氧化物層

216‧‧‧氧化物層的殘留部分

Claims (10)

1. 一種半導體裝置的形成方法，包括：提供一基板，在該基板上依序形成一閘極介電層、一閘極材料層、一阻障氧化層、以及一硬罩幕層；依序蝕刻該硬罩幕層、該阻障氧化層、該閘極材料層、該閘極介電層及該基板，以在該基板中形成一溝槽；在該溝槽中填入一氧化物層；凹蝕該溝槽中的該氧化物層，以降低該氧化物層的高度；移除該硬罩幕層，且在該移除步驟中以該阻障氧化層保護其下之該閘極材料層；以及移除該阻障氧化層，而暴露出該閘極材料層。
2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在移除該阻障氧化層後暴露出的該閘極材料層具有圓弧形的邊角。
3. 如申請專利範圍第2項所述之半導體裝置的形成方法，其中該氧化物層係以熱氧化法形成，且該閘極材料層於該熱氧化步驟中形成圓弧形的邊角。
4. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該閘極介電層包括通道氧化物層。
5. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該硬罩幕層的移除係利用濕蝕刻製程，且該阻障氧化層的移除係利用乾蝕刻製程。
6. 如申請專利範圍第5項所述之半導體裝置的形成方法，其中該硬罩幕層的移除係利用熱磷酸蝕刻，且該阻障 氧化層的移除係利用緩衝氧化物蝕刻(buffered oxide etch；BHF)。
7. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在凹蝕該溝槽中的該氧化物層後，該氧化物層的一部分仍殘留在該溝槽的側壁上，且在移除該阻障氧化層時一併移除殘留的部分。
8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中該氧化物層殘留在側壁的該部分的厚度大抵等於該阻障氧化層的厚度。
9. 如申請專利範圍第1項所述之半導體裝置的形成方法，在移除該阻障氧化層後，更包括在該閘極材料層上形成一氧-氮-氧(ONO)層。
10. 如申請專利範圍第9項所述之半導體裝置的形成方法，更包括在該氧-氮-氧層上形成一控制閘極。