CN101800190A

CN101800190A - 隔离层的形成方法及非易失性存储装置的制造方法

Info

Publication number: CN101800190A
Application number: CN201010114551A
Authority: CN
Inventors: 崔英光
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2009-02-09
Filing date: 2010-02-09
Publication date: 2010-08-11
Also published as: US20100203702A1; KR20100091007A; TW201030893A; KR101060619B1; US7968423B2

Abstract

公开了一种隔离层的形成方法及一种非易失性存储装置的制造方法，该隔离层的形成方法包括：在衬底上方形成硬掩膜图案；通过转变硬掩膜图案的部分侧壁来形成保护层；通过使用硬掩膜图案和保护层作为刻蚀屏障来刻蚀衬底，以形成沟槽；通过用绝缘材料填充沟槽来形成隔离层；去除硬掩膜图案；以及实施清洁工艺。通过形成保护层，可以防止在去除硬掩膜图案的工艺和清洁工艺期间的隔离层的损失，从而防止壕的产生。

Description

隔离层的形成方法及非易失性存储装置的制造方法

相关申请的交叉引用

本申请要求于2009年2月9日提交的韩国专利申请第10-2009-0010274号的优先权，通过引用将其公开内容整体结合于此。

技术领域

本发明涉及一种半导体装置的制造方法，更具体地，涉及一种能够防止产生壕(moat)的隔离层的形成方法，以及使用该方法来制造非易失性存储装置的方法。

背景技术

近来，关于诸如电荷陷阱型非易失性存储装置的所谓的电荷陷阱装置(charge trap device，CTD)的研究正在积极开展，以实现次40纳米尺寸的大型非易失性存储装置。电荷陷阱型非易失性存储装置具有在衬底之上顺序堆叠隧道绝缘层、电荷陷阱层、介电层和栅电极的叠层结构，并且通过把电荷诱捕或捕获在电荷陷阱层内的陷阱位置(trap site)中来存储数据，其中，陷阱位置具有相当大的深度。

同时，由于电荷陷阱型非易失性存储装置是由多个单位存储装置的组合所构成，所以它需要隔离层来将各个单位存储装置相互电隔离。通常，通过采用沟槽结构的浅沟槽隔离(STI，shallow trench isolation)方法来形成隔离层。

图1A至1C示出现有技术中电荷陷阱型非易失性存储装置的制造方法。

参照图1A，在衬底11上方顺序地形成隧道绝缘层12、电荷陷阱层13、缓冲氧化物层14和硬掩膜氮化物图案15。

然后，在通过使用硬掩膜氮化物图案15作为刻蚀屏障(etch barrier)刻蚀缓冲氧化物层14、电荷陷阱层13、隧道绝缘层12和衬底11来形成用于装置隔离的沟槽16之后，通过用绝缘材料填充沟槽16来形成隔离层17。在此，使用具有相对优良填充特性的氧化物层、例如旋涂式介电(SOD)层来形成隔离层17，以防止层内出现诸如裂缝的缺陷。

参照1B，实施湿法刻蚀工艺来去除硬掩膜氮化物图案15。使用磷酸溶液来去除硬掩膜氮化物图案15。

随后，实施清洁工艺来去除残留物和缓冲氧化物层14，从而暴露电荷陷阱层13的顶部表面。使用氢氟酸溶液实施清洁工艺。

参照图1C，在沿着包括隔离层17的所得结构的整个表面形成介电层18之后，在介电层18上形成栅电极19。

然而，在现有技术中，由于在去除硬掩膜氮化物图案15的工艺期间隔离层17的边缘可能会受损，所以会产生壕(M)。这是因为用作隔离层17的SOD层可能含有诸如碳的杂质，且含有诸如形成在其中的孔等很多微缺陷，从而可能较容易地被磷酸溶液刻蚀。此外，由于隔离层17和缓冲氧化物层14由相同的氧化物层形成，于是清洁工艺中使用的氢氟酸溶液也会刻蚀隔离层17，所以清洁工艺中壕(M)变得更加严重。

此外，优选地，在所得结构上方形成具有均匀厚度的介电层18，以便非易失性存储装置的单位存储装置具有一致的工作特性。然而，如图1C中的附图标记B表示的部分所示，由于壕(M)具有喇叭形状，且介电层18在壕(M)周围的厚度相对较薄，所以难以在所得结构上方形成具有均匀厚度的介电层18。

另外，优选地，电荷陷阱层13与栅电极19通过介电层18相互电分离，以实现非易失性存储装置的正常操作。然而，如图1C中的附图标记A表示的部分所示，存在一种担心：通过壕(M)的区域中介电层18的开口造成的电短路改变了电荷陷阱层13和栅电极19的耦合比。

发明内容

本发明的一个实施例的目的在于提供形成半导体装置的隔离层的方法，其能够防止形成隔离层时在去除硬掩膜图案的工艺和清洁工艺期间壕的产生。

本发明的另一个实施例的目的在于提供制造非易失性存储装置的方法，该方法能够防止非易失性存储装置的工作特性因为壕而恶化。

根据本发明的一个方面，提供了一种半导体装置的制造方法，该方法包括：在衬底上方形成硬掩膜图案，通过转变硬掩膜图案的部分侧壁来形成保护层，通过用硬掩膜图案和保护层作为刻蚀屏障来刻蚀衬底，以形成沟槽，通过使用绝缘材料填充沟槽来形成隔离层，以及去除硬掩膜图案。该方法可以进一步包括在去除硬掩膜图案之后实施清洁工艺。

形成保护层可以包括氧化硬掩膜图案的部分侧壁。可以使用O₂等离子体来实施保护层的形成。可以在大约10℃和大约400℃之间的温度下实施保护层的形成。

去除硬掩膜图案可以包括实施干法刻蚀工艺。

保护层和隔离层可以包括氧化物层，且硬掩膜图案可以包括硅层。

根据本发明的另一个方面，提供了一种非易失性存储装置的制造方法。该方法包括：顺序地在衬底上方形成隧道绝缘层、电荷陷阱层、第一保护层以及硬掩膜图案，通过转变硬掩膜图案的部分侧壁来形成第二保护层，通过使用硬掩膜图案和第二保护层作为刻蚀屏障刻蚀第一保护层、电荷陷阱层、隧道绝缘层和衬底来形成沟槽，通过用绝缘材料填充沟槽来形成隔离层，去除硬掩膜图案，以及实施清洁工艺来暴露电荷陷阱层的顶部表面。

该方法可以进一步包括沿着包括隔离层的所得结构的整个表面形成介电层以及在介电层之上形成栅电极。

形成第二保护层可以包括氧化硬掩膜图案的部分侧壁。可以使用O₂等离子体来实施第二保护层的形成。可以在大约10℃和大约400℃之间的温度下实施第二保护层的形成。

去除硬掩膜图案可以包括实施干法刻蚀工艺。

第一和第二保护层以及隔离层可以包括氧化物层，且硬掩膜图案可以包括硅层。

根据本发明的另一个方面，提供了一种非易失性存储装置的制造方法。该方法包括：在衬底上方形成第一保护层，在衬底上方形成第一硬掩膜层，在第一硬掩膜层上方形成第二硬掩膜层，其中，第一和第二硬掩膜层形成硬掩膜图案，通过氧化第一硬掩膜层的部分侧壁来形成第二保护层，其中，第二保护层的厚度比第一保护层的厚度厚，以及通过用硬掩膜图案和第二保护层作为刻蚀屏障刻蚀衬底来形成沟槽。

附图说明

图1A至1C示出现有技术中制造电荷陷阱型非易失性存储装置的方法。

图2A至2F示出根据本发明实施例的制造电荷陷阱型非易失性存储装置的方法。

具体实施方式

可以通过如下描述理解本发明的其它目的和优势，参照本发明实施例，这些目的和优势更加明显。

参照附图，示出的层和区域的厚度是示例性的，可能不精确。当提及第一层在第二层“上”或者在衬底“上”，可以表示该第一层直接形成在该第二层或衬底上，或也可以表示在该第一层和衬底之间可以存在第三层。此外，相同或相似附图标记代表相同或相似元件，尽管他们出现在本发明的不同实施例或附图中。

下文中描述的本发明提供了一种形成半导体装置的隔离层的方法，其能够防止形成隔离层时在去除硬掩膜图案的工艺和清洁工艺期间壕的产生，本发明还提供了一种制造非易失性存储装置的方法，其能够防止因壕而导致的工作特性恶化。为示意，本发明采用通过转变硬掩膜图案的部分侧壁来形成保护层的技术原理。

参照图2A，在衬底31上方形成隧道绝缘层32。隧道绝缘层32可以包括如氧化硅(SiO₂)层的氧化物层，并且可以通过热氧化形成用于隧道绝缘层32的氧化硅层。

然后，在隧道绝缘层32上形成电荷陷阱层33，电荷陷阱层33是存储电荷的空间，即，存储数据的空间。这样，优选利用以相当大的深度在其中形成有陷阱位置的材料来形成电荷陷阱层33。例如，电荷陷阱层33可以由氮化物层形成，且该氮化物层可以包括氮化硅(Si₃N₄)层。

在电荷陷阱层33上形成第一保护层34。在此，第一保护层34起到防止后续工艺中电荷陷阱层33被损毁的作用，且作为电荷陷阱层33和待形成的硬掩膜层之间的缓冲层。第一保护层34可以由诸如氧化硅(SiO₂)层的氧化物层形成。

在第一保护层34上形成第一硬掩膜层35。在本发明的此实施例中，第一硬掩膜层35由硅层形成。该硅层可以包括多晶硅(poly-Si)层或锗硅(SiGe)层。

在第一硬掩膜层35上形成第二硬掩膜层36。第二硬掩膜层36起到为形成用于装置隔离的沟槽的后续工艺提供刻蚀余量的作用，且可以由氧化物层形成。在此，优选利用硅氧化物层来形成第二硬掩膜层36。为了示意，由于硅层是一种硬度比氮化物层(例如，氮化硅层)的硬度小的材料，所以当硬掩膜层只由硅层形成时用于后续工艺的刻蚀余量可能不够。

在于第二硬掩膜层36上形成光刻胶图案(未示出)之后，使用光刻胶图案作为刻蚀屏障，刻蚀第二和第一硬掩膜层36和35。因此，形成包括刻蚀的第一和第二硬掩膜层35和36的硬掩膜图案37。为了示意，尽管现有技术中参照图1A至1C所述的硬掩膜图案由单个层形成，但是根据本发明的硬掩膜图案37由硅层(即第一硬掩膜层35)和硅氧化物层(即，第二硬掩膜层36)的叠层形成。

参照图2B，通过转变第一硬掩膜层35的部分侧壁来形成第二保护层35A。第二保护层35A起到防止由于在去除第一硬掩膜层35的后续工艺和清洁工艺或去除第一保护层34的工艺期间损毁隔离层的边缘而产生壕的作用。因此，优选地，通过考虑在去除第一硬掩膜层35的后续工艺和清洁工艺期间损失的隔离层的量来调整第二保护层35A的厚度。此外，优选地，将第二保护层35A的厚度形成为等于或大于第一保护层34的厚度，从而防止后续清洁工艺中彻底去除第一保护层34期间的隔离层的损失。例如，第二保护层35A可以形成为具有大约

至大约范围内的厚度(T)。

第二保护层35A和第一保护层34可以由相同的材料形成。因此，第二保护层35A可以由氧化物层形成。这是为了通过在后续清洁工艺中一次性去除第一保护层34和第二保护层35A来简化工艺序列。为了示意，优选地，在沉积介电层之前去除第二保护层35A，以确保介电层和电荷陷阱层33之间的接触面积。

此外，优选地，通过转变第一硬掩膜层35的部分侧壁来形成第二保护层35A，以防止硬掩膜图案37的线宽发生改变。

一个示例是，可以通过氧化由硅层构成的第一硬掩膜层35的部分侧壁来形成第二保护层35A。因此，第二保护层35A可以由氧化硅(SiO₂)层形成。

具体地，第二保护层35A可以通过使用O₂等离子体在大约10℃至大约400℃的低温下形成。这时，在大约10℃至大约400℃的低温下实施形成第二保护层35A的工艺的原因是为了在工艺期间减小施加至电荷陷阱层33的热应力的同时，相对容易地调整第二保护层35A的厚度(T)。即，在低于10℃的温度形成第二保护层35A的情况下，第二保护层35A可能无法正常地形成，或者形成第二保护层35A的速度会降低，从而其生产率会受到影响。另一方面，在高于400℃的温度形成第二保护层35A的情况下，形成第二保护层35A的速度相对较快。因此，难以形成具有大约至大约范围内的厚度(T)的第二保护层35A，且电荷陷阱层33可能会由于施加至其的热应力增加而变形或损毁。同时，由于可以通过使用O₂等离子体形成第二保护层35A，所以即使在大约10℃至大约400℃的低温下也可以通过轻易地氧化硅层而形成第二保护层35A。

参照图2C，通过使用硬掩膜图案37和第二保护层35A作为刻蚀屏障，顺序刻蚀第一保护层34、电荷陷阱层33、隧道绝缘层32和衬底31来形成用于装置隔离的沟槽38。在此，分别用附图标记34A，33A和32A表示刻蚀的第一保护层、刻蚀的电荷陷阱层和刻蚀的隧道绝缘层。

然后，在沉积绝缘材料来填充沟槽38以及覆盖硬掩膜图案37之后，通过在沉积的绝缘材料上实施平坦化工艺(planarization process)来形成隔离层39，直到第一硬掩膜层35的上部表面暴露为止。在该工艺中，去除了第二硬掩膜层36。可以使用化学机械抛光(chemical-mechanicalpolishing，CMP)方法来实施平坦化工艺。

隔离层39可以由与形成第一和第二保护层34和35A的材料相同的材料来形成。即，隔离层39可以由氧化物层形成。在此，可以使用具有相对优良填充特性的氧化物层来形成隔离层39，例如用SOD层，以防止层中出现诸如裂缝的缺陷。

参照图2D，去除了第一硬掩膜层35。这时，可以通过干法刻蚀工艺去除第一硬掩膜层35，其刻蚀气体可以使用对隔离层39、刻蚀的第一保护层34A和第二保护层35A有选择性的气体。即，用于选择性刻蚀第一硬掩膜层35而不刻蚀隔离层39、刻蚀的第一保护层34A和第二保护层35A的气体可以用作刻蚀气体。例如，在第一硬掩膜层35包括硅层以及隔离层39和刻蚀的第一和第二保护层34A和35A包括氧化物层的情况下，刻蚀气体可以使用溴化氢(HBr)气体、氯(Cl₂)气体和SF₆气体的混合气体(HBr/Cl₂/SF₆)。

为了示意，在隔离层39包括氧化物层(例如SOD层)且硬掩膜层包括氮化物层的情况下，不可避免地实施使用磷酸溶剂的湿法刻蚀工艺，以只去除硬掩膜层。即，实践中不可能通过干法刻蚀工艺只选择性地去除由氮化物层形成的硬掩膜层。这是因为一般来说氧化物层也会被用于刻蚀氮化物层的诸如CF₄气体、CHF₃气体等氟气体刻蚀。

然而，根据本发明实施例，由于第一硬掩膜层35由硅层形成，所以可以通过干法刻蚀工艺选择性地只去除第一硬掩膜层35，而不损失隔离层39、刻蚀的第一保护层34A和第二保护层35A。因此，本发明可以防止在去除第一硬掩膜层35工艺期间的隔离层39的边缘的损失。此外，由于第二保护层35A在去除第一硬掩膜层35的工艺期间用作屏障，所以可以更有效地防止隔离层39的损失。最终，本发明防止在去除第一硬掩膜层35的工艺期间的隔离层39的边缘的损失，从而可以防止壕的产生。

参照图2E，实施清洁工艺以去除衬底31上剩下的残留物，并暴露刻蚀的电荷陷阱层33A的顶部表面。即，通过清洁工艺去除刻蚀的第一保护层34A。这时，尽管也刻蚀了由与形成第一保护层34A相同的材料形成的第二保护层35A，但是因为第二保护层35A具有的厚度与第一保护层34A的厚度相等或大于第一保护层的厚度，所以可以在清洁工艺中通过部分刻蚀的第二保护层35A来防止隔离层39受损。因此，可防止清洁工艺期间壕的产生。

清洁工艺可以包括湿法刻蚀工艺，且使用包含氢氟酸(HF)的溶液。文中，包含氢氟酸的溶液可以包括缓冲氧化物刻蚀剂或去离子水和氢氟酸溶液混合的稀释的HF溶液。

参照图2F，沿着包括隔离层39的所得结构的整个表面形成介电层40。介电层40可以由具有高介电常数(高K)的材料形成。文中，具有高k的材料是指具有的介电常数比氧化硅层的介电常数大的材料。因此，高K材料的介电常数大于3.9。

尤其是，介电层40可以由具有高介电常数的金属氧化物层形成。金属氧化物层可以包括从由氧化铝(Al₂O₃)层、氧化铪(HfO₂)层、氧化锆(ZrO₂)层、氧化钇(Y₂O₃)层和氧化镧(La₂O₃)层构成的组中选择的单个层或叠层。

文中，根据本发明的实施例，可以通过在形成隔离层39时防止产生壕而在所得结构之上形成具有均匀厚度的介电层40。通过这样，可以形成具有一致工作特性的电荷陷阱型非易失性存储装置的单位存储装置。即，可以提高非易失性存储装置的工作特性。

然后，在介电层40上形成栅电极41。栅电极41可以包括硅层和金属层之一，或者可以包括硅层和金属层的叠层。硅层可以包括多晶硅层或锗硅(SiGe)层。金属层可以包括从由钨(W)层、钛(Ti)层、钽(Ta)层、氮化钨(WN)层、氮化钽(TaN)层、氮化钛(TiN)层和硅化钨(WSi)层构成的组中选择的一个。

本发明可以防止在形成隔离层39的工艺期间壕的产生，从而防止由壕区域中的介电层40中的开口造成的电短路而导致电荷陷阱层33A和栅电极41的耦合比发生变化。

可以通过上述工艺制造根据本发明的电荷陷阱型非易失性存储装置。

简要地说，根据本发明实施例，由于第一硬掩膜层35包括硅层，且通过实施干法刻蚀工艺去除第一硬掩膜层35，所以可以防止当去除第一硬掩膜层35时隔离层39受损，从而防止产生壕。

此外，根据本发明实施例，由于通过转变第一硬掩膜层35的部分侧壁来形成第二保护层35A，所以可以防止在去除第一硬掩膜层35的工艺期间的隔离层39受损，从而可以更加有效地防止壕的产生。

此外，由于本发明形成第二保护层35A，所以可以防止清洁工艺期间的隔离层39受损，从而可以更加有效地防止壕的产生。

通过防止形成隔离层39工艺期间的壕的产生，本发明可以防止因壕而导致的非易失性存储装置的工作特性的恶化。

虽然根据具体实施例描述了本发明，但是本领域技术人员应当理解，可以做出各种变化和修改，而不脱离所附权利要求中所限定的本发明的精神和范围。

Claims

1.一种半导体装置的制造方法，该方法包括：

在衬底上方形成硬掩膜图案；

通过转变所述硬掩膜图案的部分侧壁来形成保护层；

通过使用所述硬掩膜图案和所述保护层作为刻蚀屏障来刻蚀所述衬底，以形成沟槽；

通过用绝缘材料填充所述沟槽来形成隔离层；以及

去除所述硬掩膜图案。

2.根据权利要求1所述的方法，在去除所述硬掩膜图案之后，进一步包括实施清洁工艺。

3.根据权利要求1所述的方法，所述保护层的形成包括氧化所述硬掩膜图案的所述部分侧壁。

4.根据权利要求3所述的方法，其中使用O₂等离子体实施所述保护层的形成。

5.根据权利要求3所述的方法，在大约10℃和大约400℃之间的温度下实施所述保护层的形成。

6.根据权利要求1所述的方法，其中所述硬掩膜图案的去除包括实施干法刻蚀工艺。

7.根据权利要求1所述的方法，其中所述隔离层包括旋涂式介电SOD层。

8.根据权利要求1所述的方法，其中所述硬掩膜图案包括硅层和氧化物层的叠层，且通过氧化所述硅层来形成所述保护层。

9.根据权利要求1所述的方法，其中所述保护层和所述隔离层包括氧化物层，且所述硬掩膜图案包括硅层。

10.根据权利要求1所述的方法，其中所述硬掩膜图案的去除包括使用溴化氢HBr气体、氯Cl₂气体和SF₆气体的混合气体来实施干法刻蚀工艺。

11.根据权利要求2所述的方法，其中使用包含氢氟酸HF的溶液来实施所述清洁工艺。

12.一种非易失性存储装置的制造方法，该方法包括：

顺序地在衬底上方形成隧道绝缘层、电荷陷阱层、第一保护层和硬掩膜图案；

通过转变所述硬掩膜图案的部分侧壁来形成第二保护层；

通过使用所述硬掩膜图案和所述第二保护层作为刻蚀屏障刻蚀所述第一保护层、所述电荷陷阱层、所述隧道绝缘层和所述衬底，来形成沟槽；

通过用绝缘材料填充所述沟槽来形成隔离层；

去除所述硬掩膜图案；以及

实施清洁工艺来暴露所述电荷陷阱层的顶部表面。

13.根据权利要求12所述的方法，进一步包括：

沿着包括所述隔离层的所得结构的整个表面形成介电层；以及

在所述介电层上方形成栅电极。

14.根据权利要求12所述的方法，其中所述第二保护层的形成包括氧化所述硬掩膜图案的所述部分侧壁。

15.根据权利要求14所述的方法，其中使用O₂等离子体实施所述第二保护层的形成。

16.根据权利要求14所述的方法，在大约10℃和大约400℃之间的温度下实施所述第二保护层的形成。

17.根据权利要求12所述的方法，其中所述硬掩膜图案的去除包括实施干法刻蚀工艺。

18.根据权利要求12所述的方法，其中所述隔离层包括SOD层。

19.根据权利要求12所述的方法，其中所述硬掩膜图案包括硅层和氧化物层的叠层，且通过氧化所述硅层来形成所述第二保护层。

20.根据权利要求12所述的方法，其中第一和第二保护层和所述隔离层包括氧化物层，且所述硬掩膜图案包括硅层。

21.根据权利要求12所述的方法，其中所述硬掩膜图案的去除包括使用HBr气体、Cl₂气体和SF₆气体的混合气体来实施干法刻蚀工艺。

22.根据权利要求12所述的方法，其中使用包含氢氟酸HF的溶液来实施所述清洁工艺。

23.一种半导体装置的制造方法，该方法包括：

在衬底上方形成第一保护层；

在所述衬底上方形成第一硬掩膜层；

在所述第一硬掩膜层上方形成第二硬掩膜层，其中第一和第二硬掩膜层形成硬掩膜图案；

通过氧化所述第一硬掩膜层的侧壁来形成第二保护层，其中所述第二保护层的厚度与所述第一保护层的厚度相等或大于第一保护层的厚度；以及

使用所述硬掩膜图案和所述第二保护层作为刻蚀屏障来刻蚀所述衬底以形成沟槽。

24.根据权利要求23所述的方法，进一步包括：

通过用绝缘材料填充所述沟槽来形成隔离层；以及

去除所述硬掩膜图案。