TW201407338A - 控制微伺服器中的電源管理 - Google Patents
控制微伺服器中的電源管理 Download PDFInfo
- Publication number
- TW201407338A TW201407338A TW102108647A TW102108647A TW201407338A TW 201407338 A TW201407338 A TW 201407338A TW 102108647 A TW102108647 A TW 102108647A TW 102108647 A TW102108647 A TW 102108647A TW 201407338 A TW201407338 A TW 201407338A
- Authority
- TW
- Taiwan
- Prior art keywords
- power consumption
- core
- consumption state
- peripheral devices
- socket
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Small-Scale Networks (AREA)
Abstract
能夠管理微伺服器之電源的系統和方法,其包含提供多個核心、耦合到核心的電源管理模組、耦合到電源管理模組的一或更多個周邊裝置。電源管理模組可以組態成基於判定核心是於第一電源消耗狀態而使一或更多個周邊裝置延遲操作,並且將核心置於第二電源消耗狀態達預先判定的一段時間。第二電源消耗狀態可以比第一電源消耗狀態消耗更少電源。電源管理模組可以基於預先判定的該段時間結束而使一或更多個周邊裝置重新恢復它們的操作,並且可以基於該段時間結束而將核心置於第三電源消耗狀態。
Description
本發明係有關於一種控制微伺服器中的電源管理。
關聯於微伺服器的許多構件之間的未協調活動可以導致資源被低度利用。目前的解決方式不是對於工作負載不太敏感,不然就是把沉重的負擔放在構件的販售商上。
實施例可以涉及設備,其包含邏輯而使用邊帶訊息來傳送第一通知到一或更多個周邊裝置以使一或更多個周邊裝置延遲操作。第一通知可以基於微伺服器的核心被置入第一電源消耗狀態而傳送。
設備可以包含邏輯,其將核心置入比第一電源消耗狀態消耗更少電源的第二電源消耗狀態。設備也可以包含邏輯,其開始計時器達一段時間。核心可以組態成
待在第二電源消耗狀態達該段時間。一或更多個周邊裝置中至少一者乃組態成於該段時間中緩衝資料。設備可以進一步包含邏輯,其使用邊帶訊息來傳送第二通知到一或更多個周邊裝置。在該段時間結束時,第二通知可以通知微伺服器的核心正被置入第三電源消耗狀態。第三電源消耗狀態可以比第一和第二電源消耗狀態消耗更多電源。
實施例可以涉及系統,其可以包含具有多個核心、耦合到核心的電源管理模組、耦合到電源管理模組的一或更多個周邊裝置。電源管理模組可以組態成基於判定核心是於第一電源消耗狀態而使一或更多個周邊裝置延遲操作。電源管理模組可以將核心置於第二電源消耗狀態達預先判定的一段時間。第二電源消耗狀態可以比第一電源消耗狀態消耗更少電源。電源管理模組可以基於預先判定的該段時間結束而使一或更多個周邊裝置重新恢復它們的操作,並且可以基於該段時間結束而將核心置於第三電源消耗狀態。第三電源消耗狀態可以比第一電源消耗狀態和第二電源消耗狀態消耗更多電源。
實施例可以涉及電腦實施的方法,其可以包含基於判定核心正被置入第一電源消耗狀態而使用邊帶通訊以使具有多個核心之伺服器的一或更多個周邊裝置延遲操作。該方法可以包含將核心置入第二電源消耗狀態達一段時間。第二電源消耗狀態可以比第一電源消耗狀態消耗更少電源。
使用邊帶通訊,則該方法可以基於該段時間
結束而使一或更多個周邊裝置重新恢復操作。該方法可以進一步包含基於該段時間結束而將核心置入第三電源消耗狀態。第三電源消耗狀態可以比第一電源消耗狀態和第二電源消耗狀態消耗更多電源。
100‧‧‧電腦系統
105‧‧‧中央處理單元(CPU)
107‧‧‧匯流排
110‧‧‧圖形和記憶體控制器集線器(GMCH)
115‧‧‧記憶體裝置
120‧‧‧顯示裝置
122‧‧‧匯流排
125‧‧‧輸入/輸出控制器集線器(ICH)
130‧‧‧輸入/輸出(I/O)裝置
150‧‧‧電源供應器
200‧‧‧插座
201‧‧‧核心
210、212‧‧‧核心
215‧‧‧快取
220、222‧‧‧核心
225‧‧‧快取
230、232‧‧‧核心
235‧‧‧快取
240、242‧‧‧核心
245‧‧‧快取
246‧‧‧通訊線路
247‧‧‧電源管理單元(PUNIT)
248‧‧‧通訊線路
250‧‧‧同調構造
252‧‧‧記憶體控制器(MC)
254‧‧‧通訊線路
255‧‧‧輸入/輸出可縮放構造(IOSF)
256‧‧‧通訊線路
257、258‧‧‧邊帶
260‧‧‧周邊構件快速互連(PCIE)控制器
265‧‧‧十億位元乙太網路(GbE)控制器
270‧‧‧序列先進科技附接(SATA)控制器
275‧‧‧電源管理控制器(PMC)
280‧‧‧系統記憶體匯流排(SMB)
300‧‧‧微模組
301‧‧‧插座
305‧‧‧核心
315‧‧‧電源管理單元(PUNIT)
316‧‧‧計時器
320‧‧‧周邊裝置
351‧‧‧插座
355‧‧‧核心
365‧‧‧電源管理單元(PUNIT)
366‧‧‧計時器
370‧‧‧周邊裝置
390‧‧‧微模組管理控制器(MMC)
405‧‧‧低電源消耗狀態
410‧‧‧將核心置入低電源消耗狀態
415‧‧‧單播訊息
416、417‧‧‧訊息
420‧‧‧計時器
425‧‧‧任何可能的中斷
430‧‧‧部分連結狀態
435‧‧‧任何可能的DMA活動
450‧‧‧更低電源消耗狀態
455‧‧‧插座的其他構件置於低電源消耗狀態
460‧‧‧核心可以維持於更低電源消耗狀態的時間量
465‧‧‧單播訊息
466、467‧‧‧邊帶訊息
470‧‧‧正常電源消耗狀態
505~525‧‧‧可以由PUNIT進行的過程步驟
熟於此技藝者藉由閱讀以下說明書和所附申請專利範圍以及藉由參考以下圖式,則本發明實施例的多樣優點將變得明顯,而圖式當中:圖1是依據某些實施例來描繪範例性電腦系統的方塊圖;圖2是依據某些實施例來描繪插座或微伺服器之範例的方塊圖;圖3是依據某些實施例來描繪微模組之範例的方塊圖;圖4是依據某些實施例來描繪範例性操作順序的圖解,其可以由插座的多樣構件來進行以減少電源消耗;圖5是依據某些實施例之範例性方法的流程圖,其可以由插座的電源管理單元來進行。
轉到圖1,顯示的是依據某些實施例來描繪範例性電腦系統100的方塊圖。電腦系統100可以包含中央
處理單元(central processing unit,CPU)105、圖形和記憶體控制器集線器(graphics and memory controller hub,GMCH)110、輸入/輸出控制器集線器(I/O controller hub,ICH)125。GMCH 110可以經由匯流排107而耦合到CPU 105。ICH 125可以經由匯流排122而耦合到GMCH 110。GMCH 110也可以耦合到記憶體裝置115和顯示裝置120。ICH 125可以耦合到輸入/輸出(I/O)裝置130。GMCH 110可以包含圖形系統(未顯示)。雖然CPU 105、GMCH 110、ICH 125乃描繪成分開的構件,但是這些構件中之二或更多者的功能可加以組合。可以使用電源供應器150以提供電源給電腦系統100。電源供應器150可以是電池或外部電源。
對於某些實施例而言,CPU 105可以是多核心處理器。電腦系統100也可以包含許多其他構件;然而為了簡化,它們並未顯示。對於某些實施例而言,電腦系統100可以是伺服器電腦系統。
轉到圖2,顯示的是依據某些實施例來示範具有多個核心之範例性插座的方塊圖。插座200可以包含四個模組。每個模組可以包含二個核心而分享相同的快取。於目前範例,插座200中有八個核心,其中核心210、212分享快取215,核心220、222分享快取225,核心230、232分享快取235,核心240、242分享快取245。八個核心可以合稱為核心201。
插座200可以實施為單晶片系統(a system on
a chip,SoC),其可以將電腦系統的許多硬體構件整合到單一晶片裡。這些構件可以包含處理邏輯(譬如核心)、記憶體控制器和關聯的記憶體、周邊裝置、介面等。插座200可以包含軟體(譬如驅動程式、作業系統等),其可以用來讓插座200能夠與整合的硬體一起操作。
插座200可以包含同調構造250和輸入/輸出可縮放構造(input/output scalable fabric,IOSF)255。同調構造250可以經由通訊線路248而與核心和快取耦合。同調構造250也可以經由通訊線路254而與記憶體控制器(memory controller,MC)252耦合。插座200也可以包含一組周邊裝置,舉例而言包含周邊構件快速互連(peripheral component interconnect express,PCIE)控制器260、十億位元乙太網路(gigabit ethernet,GbE)控制器265、序列先進科技附接(serial advanced technology attachment,SATA)控制器270、電源管理控制器(power management controller,PMC)275、系統記憶體匯流排(system memory bus,SMB)280。
同調構造250和IOSF 255可以組態成經由通訊線路248和256而在插座200裡的核心201和該組周邊裝置之間導引流量。GbE控制器265可以組態成處理在網路和核心201之間的傳送和接收網路流量。對於該範例而言,當封包從網路抵達時,GbE控制器265可以傳送封包到同調構造250。同調構造250然後可以將封包轉送到核心201的適當核心來處理。SATA控制器270可以組態成
處理SATA所連接之裝置(譬如硬碟儲存器)的請求。PCIE控制器260可以組態成處理PCIE所連接之裝置的請求。PMC 275可以組態成處理插座的電源管理。SMB 280可以組態成處理插座200和另一插座(顯示於圖3)之間的流量。
一般而言,當核心201未完全利用時,它們可以置入低電源消耗狀態。為了有效率,核心201應待在低電源消耗狀態達至少某些最少的時間。這是因為核心201可能會花時間從正常電源消耗狀態轉變成低電源消耗狀態。核心201也可能會花時間從低電源消耗狀態返回到正常電源消耗狀態。如果在核心201被置入低電源消耗狀態之後並且核心201太早被喚醒,則核心201的整體電源消耗可能最後變成多於核心201整個時間都保持於正常電源消耗狀態。舉例而言,當核心201是於低電源消耗狀態的同時,封包可以抵達並且由GbE控制器265所接收。GbE控制器265可以使核心201醒來以處理封包,而不管核心201可能已在低電源消耗狀態有多久。類似而言,當SATA控制器270從硬碟裝置接收資料(為先前讀取請求的結果)時,SATA控制器270可以使核心201醒來,即使核心201可能剛完成進入低電源消耗狀態。由於例如GbE控制器265或SATA控制器270的周邊裝置可以在任何時間喚醒核心201,故可能難以預測核心201可以待在低電源消耗狀態多久。因此,甚至當核心201的利用可以為低時(譬如低於30%),將核心201置入低電源消耗狀態可能
沒有能量效率,因為一或更多個周邊裝置可能太早喚醒核心。
可以有多個不同的電源消耗狀態而可以讓核心201置入。舉例而言,核心201可以置於「MC0」狀態,其可以對應於正常電源消耗狀態。核心201可以置於「MC4」狀態,其可以對應於低電源消耗狀態。核心201也可以置於「MC6」狀態,其可以對應於甚至更低的電源消耗狀態。相對於MC0和MC4狀態,MC6狀態可以視為休眠狀態。對於某些實施例而言,電源管理單元(PUNIT)247可以組態成監視核心201的利用。PUNIT 247可以耦合於核心201和同調構造250。PUNIT 247可以組態成提供用於核心201的電源管理。舉例而言,PUNIT 247可以監視核心201的利用,並且可以判定何時將核心201置入低電源消耗狀態(譬如從MC0狀態到MC4狀態)。PUNIT 247可以經由通訊線路246而與核心201和同調構造250通訊。對於某些實施例而言,PUNIT 247可以組態成當核心201可以置入甚至更低的電源消耗狀態時(譬如從MC4狀態到MC6狀態)以及當核心201可以置入正常電源消耗狀態時(譬如從MC6狀態到MC0狀態)通知周邊裝置。對於某些實施例而言,PUNIT 247可以使用邊帶257以通知SATA控制器270,以及使用邊帶258以通知GbE控制器265。
轉到圖3,顯示的是依據某些實施例來描繪微模組之範例的方塊圖。微模組300可以包含二個插座301
和351,其藉由微模組管理控制器(micro-module management controller,MMC)390而彼此連接。MMC 390可以經由插座301的SMB而耦合於插座(或伺服器)301。MMC 390也可以經由插座351的SMB匯流排而耦合於插座(或伺服器)351。MMC 390可以組態成管理插座301和351。就內部而言,插座301和351可以組態成類似於插座200(顯示於圖2)。舉例而言,插座301可以包含核心305、PUNIT 315、周邊裝置320。插座351可以包含核心355、PUNIT 365、周邊裝置370。
可以注意到當核心305或355的利用是高時(譬如高於50%),對應的PUNIT 315或365可以將核心保持於正常電源消耗狀態(譬如MC0狀態),並且不將核心置於低電源消耗狀態(譬如MC4狀態)。然而,當核心的利用為低時(譬如低於30%),PUNIT 315或365可以將核心305或355置入低電源消耗狀態(譬如從MC0狀態到MC4狀態,然後從MC4狀態轉變到MC6狀態而到更低的狀態)。PUNIT 315和365可以彼此獨立的操作。PUNIT 315和365各者可以分別包含計時器316和366。可以使用計時器316和366來判定核心305和355可以待在低電源消耗狀態(譬如MC6狀態)多久。在核心355可以保持於正常電源消耗狀態(譬如MC0狀態)的同時,核心305可能可以置於更低電源消耗狀態(譬如MC6狀態),或者反之亦可。
轉到圖4,該圖解依據某些實施例而顯示範例性的操作順序,其可以由插座的多樣構件來進行以減少電
源消耗。於這範例,構件可以對應於插座200的構件(顯示於圖2),並且每個構件於一欄列成核心201、GbE控制器265、SATA控制器270、PUNIT 247。每一欄可以包含在特定時刻要由構件所進行的操作或構件狀態。圖解400可以根據時間流向而從頂部進展到底部。
雖然未顯示,但是核心201可以起初操作於正常電源消耗狀態(譬如MC0狀態)。當核心201的利用變低時(譬如低於30%),核心201可以在差不多時刻「t1」置於低電源消耗狀態(譬如MC4)405。將核心201置入低電源消耗狀態則可以由PUNIT 247來進行,如方塊410所示。PUNIT 247可以經由訊息416和417而通知SATA控制器270和GbE控制器265:對於SATA控制器270和GbE控制器265而言,可能必須讓核心201待在低電源消耗狀態。通知可以是經由單播訊息415來為之。PUNIT 247可以開始計時器420。可以基於最大的直接記憶體存取(direct memory access,DMA)對齊時間段來設定時間段。計時器因此可以稱為MDAP計時器。MDAP計時器可以包含在PUNIT 247中。該時間段可以能夠讓核心201盡可能待在空閒模式達最長的時間。MDAP計時器可以基於MC6狀態潛伏時間(譬如500微秒或十倍MC6離開潛伏)而預先程式化成內定值。選擇正確時間段則可以取決於潛伏因素和電源消耗因素之間的平衡。舉例而言,如果時間段乃設定達延長的時間段,則核心可以維持於MC6狀態達長時間,而交易的處理可以經歷不必要的延遲。
在收到通知時,GbE控制器265和SATA控制器270可以停止進行可能需要核心201關注的操作。這可以包含對齊GbE控制器265和SATA控制器270的操作以容許核心201轉變到較低電源消耗狀態。舉例而言,可以對齊GbE控制器265的任何可能中斷425(譬如由於收到封包的緣故)和SATA控制器270的任何可能DMA活動435(譬如由於從硬碟裝置讀取資料的緣故)。在這期間,SATA控制器270可以視為在部分連結狀態430,因為它可能沒有與DMA控制器完全通訊。在核心201是於低電源消耗狀態的同時,可以使用緩衝以避免資料漏失。
PUNIT 247然後可以將核心201置入更低電源消耗狀態(譬如MC6狀態)。這可以在差不多時刻「t2」發生。在MDAP計時器正在跑的同時,核心201可以待在更低電源消耗狀態。對於某些實施例而言,在核心201維持於更低電源消耗狀態的同時,插座200的其他構件也可以置於低電源消耗狀態,如方塊455所示。核心201可以維持於更低電源消耗狀態(譬如MC6狀態)的時間量可能等於MDAP計時器所設定的時間以及核心201從更低電源消耗狀態(譬如MC6狀態)轉變成正常電源消耗狀態(譬如MC0)的潛伏時間,如方塊460所示。
當關聯於MDAP計時器的該段時間結束時,PUNIT 247可以經由邊帶訊息466和467而通知SATA控制器270和GbE控制器265。SATA控制器270和GbE控制器265然後可以重新恢復處理它們的資訊,因為核心
201可以返回正常電源消耗狀態。該通知可以是經由單播訊息465來為之,其可以在差不多時刻「t3」發生。
對於某些實施例而言,MDAP計時器所設定的時間段可以是可程式化的。舉例而言,使用者可以使用可以關聯於核心201的軟體介面來設定時間。時間段也可以由插座200的原始設備製造商(original equipment manufacturer,OEM)所設定。對於某些實施例而言,當不再可能等候核心201離開更低電源消耗狀態時,可以置換該時間段。舉例而言,當GbE控制器265接近於耗盡其緩衝空間並且漏掉從網路接收之封包的風險為高時,可以產生中斷以喚醒核心201。
轉到圖5,範例性流程圖解乃依據某些實施例來描繪可以由PUNIT進行的過程。該流程可以對應於管理核心201之電源消耗的PUNIT 247。核心201可以已經是於低電源消耗狀態(譬如MC4狀態)。在方塊505,PUNIT可以通知周邊裝置開始對齊,這可以包含延遲它們的操作。舉例而言,延遲可以是呈緩衝的形式,而非處理GbE控制器從網路或SATA控制器從硬碟機所接收的資料。延遲可以包含對齊中斷,而非處理當下發生的每個中斷。
PUNIT可以開始對齊計時器,並且可以發送IOSF邊帶訊息到GbE和SATA控制器以開始對齊,如方塊510所示。GbE和SATA控制器可以在收到IOSF開始對齊訊息時收集DMA和對齊中斷。
在方塊515,可以進行測試以判定計時器是否已結束。當計時器尚未結束時,流程可以繼續在方塊515等候。然而,當計時器結束時,流程可以前進到方塊520,在此PUNIT可以發送IOSF邊帶訊息到GbE和SATA控制器以停止對齊中斷和/或緩衝資料。在方塊525,在收到停止訊息時,GbE和SATA控制器可以進入正常操作模式。在低利用下,每當所有的核心進入MC4狀態,甚至只維持短時間(譬如1微秒),在此所述的技術就可以迫使插座進入更低電源狀態(譬如MC6狀態),並且待在那裡達長時間。這可以改善在低利用下的平均平臺電源節省。
多樣的實施例可以使用硬體元件、軟體元件、或二者的組合來實施。硬體元件的範例可以包含處理器、微處理器、電路、電路元件(譬如電晶體、電阻器、電容器、電感器等等)、積體電路、特用積體電路(application specific integrated circuit,ASIC)、可程式化的邏輯裝置(programmable logic device,PLD)、數位訊號處理器(digital signal processor,DSP)、現場可程式化閘陣列(field programmable gate array,FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等等。軟體的範例可以包含軟體構件、程式、應用軟體、電腦程式、應用程式、系統程式、機器程式、作業系統軟體、中間體、韌體、軟體模組、常式、次常式、函數、方法、程序、軟體介面、應用程式介面(application program interface,API)、指令組、計算碼、電腦碼、碼區段、電腦碼區段、
字組、值、符號或其任何組合。判定實施例是否使用硬體元件和/或軟體元件來實施則可以依據任何數目的因素而變化,例如想要的計算速率、電源位準、熱容忍度、處理週期預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度和其他設計或效能限制。
至少一實施例的一或更多個方面可以由儲存在機器可讀取之媒體上的代表性指令來實施,該指令代表處理器裡的多樣邏輯,而當由機器讀取時,則使機器製造邏輯以進行在此所述的技術。此種代表已知為「智財核心」(IP core),其可以儲存在有形的、機器可讀取的媒體上,並且供應給各種客戶或製造設施以載入真正製作邏輯或處理器的製造機器中。
可能已經提供了範例性尺寸/模型/數值/範圍,雖然本發明的實施例並不限於此。由於製造技術(譬如光微影術)隨著時間而成熟,故預期可能製造出更小尺寸的裝置。此外,對積體電路(integrated circuit,IC)晶片和其他構件之熟知的電源/接地連接可能顯示或未顯示於圖中,以為了簡化示範說明和討論,如此以便不會模糊了本發明實施例的特定方面。此外,安排可能採方塊圖的形式來顯示以便避免模糊了本發明的實施例,並且也鑒於事實為關於實施此種方塊圖安排的特定細節乃高度取決於當中要實施該實施例的平臺,亦即此種特定細節應極屬於熟於此技藝者的所知範疇。在列出特定細節(譬如電路)以便描述本發明範例性實施例的情況,熟於此技藝者應明顯知道
本發明的實施例可以沒有這些特定細節或者有這些特定細節的變化來實行。本敘述因此是要視為示範性的而非限制性的。
可能在此使用「耦合」(coupled)一詞來指稱所考慮構件之間的任何類型的關係(直接或間接的),並且可以適用於電、機械、流體、光學、電磁、電機或其他的連接。此外,可能在此使用「第一」、「第二」......等詞而僅為了便於討論,並且不帶有特殊的時間性或先後意義,除非另有指示。
熟於此技藝者將從前面的敘述體會到本發明實施例的廣泛技術可以以多樣的形式實施。因此,雖然本發明的實施例已關聯於其特殊範例來加以描述,不過本發明實施例的真實範圍不應如此受限,因為熟練的從業人員在研讀圖式、說明書和底下申請專利範圍時將明顯知道其他的修改。
201‧‧‧核心
247‧‧‧電源管理單元(PUNIT)
265‧‧‧十億位元乙太網路(GbE)控制器
270‧‧‧序列先進科技附接(SATA)控制器
405‧‧‧低電源消耗狀態
410‧‧‧將核心置入低電源消耗狀態
415‧‧‧單播訊息
416、417‧‧‧訊息
420‧‧‧計時器
425‧‧‧任何可能的中斷
430‧‧‧部分連結狀態
435‧‧‧任何可能的DMA活動
450‧‧‧更低電源消耗狀態
455‧‧‧插座的其他構件置於低電源消耗狀態
460‧‧‧核心可以維持於更低電源消耗狀態的時間量
465‧‧‧單播訊息
466、467‧‧‧邊帶訊息
470‧‧‧正常電源消耗狀態
Claims (25)
- 一種設備,其包括:邏輯,其使用邊帶訊息來傳送第一通知到一或更多個周邊裝置以使該一或更多個周邊裝置延遲操作,其中該第一通知乃基於微伺服器的核心被置入第一電源消耗狀態而傳送;邏輯,其將該核心置入比該第一電源消耗狀態消耗更少電源的第二電源消耗狀態;邏輯,其開始計時器達一段時間,其中該核心乃組態成待在該第二電源消耗狀態達該段時間;以及邏輯,其在該段時間結束時使用該邊帶訊息而將該微伺服器的該核心正被置入第三電源消耗狀態的第二通知傳送到該一或更多個周邊裝置,其中該第三電源消耗狀態係比該第一和第二電源消耗狀態消耗更多電源。
- 如申請專利範圍第1項的設備,其中該一或更多個周邊裝置中至少一者係組態成於該段時間中對齊中斷或緩衝資料。
- 如申請專利範圍第2項的設備,其中該一或更多個周邊裝置係組態成在收到該第二通知時,停止緩衝該資料或停止對齊該中斷。
- 如申請專利範圍第1項的設備,其進一步包括:邏輯,其在收到該一或更多個周邊裝置無法繼續緩衝該資料或對齊該中斷而無資料漏失的指示時,能夠將該核心從該第二電源消耗狀態取出。
- 如申請專利範圍第1項的設備,其中該第一和第二通知係傳送到十億位元乙太網路(GbE)控制器。
- 如申請專利範圍第1項的設備,其中該第一和第二通知係傳送到序列先進科技附接(SATA)控制器。
- 如申請專利範圍第1項的設備,其中該段時間是可程式化的,其中該第二電源消耗狀態係為休眠狀態,以及其中該核心係關聯於插座。
- 如申請專利範圍第7項的設備,其中該插座包括該核心和其他插座構件,以及其中該插座之該其他插座構件中一或更多者的電源消耗係基於該核心被置於該第二電源消耗狀態而減少。
- 一種電腦實施的方法,其包括:基於判定伺服器的多個核心正被置入第一電源消耗狀態,而使用邊帶通訊來使該伺服器的一或更多個周邊裝置延遲操作;將該核心置入第二電源消耗狀態達一段時間,該第二電源消耗狀態比該第一電源消耗狀態消耗更少電源;基於該段時間結束,而使用該邊帶通訊以使該一或更多個周邊裝置重新恢復操作;以及基於該段時間結束而將該核心置入第三電源消耗狀態,該第三電源消耗狀態比該第一電源消耗狀態和該第二電源消耗狀態消耗更多電源。
- 如申請專利範圍第9項的方法,其進一步包括:基於收到該一或更多個周邊裝置在該段時間結束之前 無法繼續延遲它們的操作的指示,而將該核心置入該第三電源消耗狀態。
- 如申請專利範圍第9或10項任一項的方法,其中該核心乃關聯於具有第一插座和第二插座之微伺服器模組的該第一插座。
- 如申請專利範圍第11項的方法,其中關聯於該第二插座之核心的電源消耗係組態為獨立在關聯於該第一插座之該核心的電源消耗之外。
- 如申請專利範圍第10項的方法,其中該邊帶通訊是由十億位元乙太網路控制器所執行。
- 如申請專利範圍第13項的方法,其中該十億位元乙太網路控制器藉由對齊中斷而延遲操作。
- 如申請專利範圍第10項的方法,其中該邊帶通訊是由序列先進科技附接(SATA)控制器所執行。
- 如申請專利範圍第15項的方法,其中該SATA控制器藉由緩衝資料而延遲操作。
- 一種系統,其包括:多個核心;電源管理模組,其耦合到該核心;以及一或更多個周邊裝置,其耦合到該電源管理模組,其中該電源管理模組乃組態成:基於判定該核心是於第一電源消耗狀態,而使該一或更多個周邊裝置延遲操作;將該核心置於第二電源消耗狀態達一段時間,該第二 電源消耗狀態比該第一電源消耗狀態消耗更少電源;基於該段時間結束,而使該一或更多個周邊裝置重新恢復它們的操作;以及基於該段時間結束,將該核心置於第三電源消耗狀態,該第三電源消耗狀態比該第一電源消耗狀態和該第二電源消耗狀態消耗更多電源。
- 如申請專利範圍第17項的系統,其中該電源管理模組乃組態成使用邊帶通訊而與該一或更多個周邊裝置通訊。
- 如申請專利範圍第18項的系統,其中該電源管理模組乃組態成基於收到該一或更多個周邊裝置無法繼續延遲它們的操作的指示,而將該核心置於該第三電源消耗狀態。
- 如申請專利範圍第17到19項中任一項的系統,其中該一或更多個周邊裝置包括十億位元乙太網路控制器,以及其中該十億位元乙太網路控制器係藉由對齊中斷而延遲操作。
- 如申請專利範圍第17到19項中任一項的系統,其中該一或更多個周邊裝置包括序列先進科技附接(SATA)控制器,以及其中該SATA控制器係藉由緩衝資料而延遲操作。
- 如申請專利範圍第17到19項中任一項的系統,其中該核心乃關聯於具有第一插座和第二插座之微伺服器模組的該第一插座。
- 如申請專利範圍第22項的系統,其中關聯於該第二插座之核心的電源消耗係待組態為獨立在關聯於該第一插座之該核心的電源消耗之外。
- 如申請專利範圍第22項的系統,其中該第一插座包含該核心和其他插座構件,以及其中該第一插座之其他插座構件中一或更多者的電源消耗係基於該核心被置於該第二電源消耗狀態而減少。
- 如申請專利範圍第17到19項中任一項的系統,其中該段時間是可程式化的。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2012/031760 WO2013147914A1 (en) | 2012-03-31 | 2012-03-31 | Controlling power management in micro-servers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201407338A true TW201407338A (zh) | 2014-02-16 |
| TWI608339B TWI608339B (zh) | 2017-12-11 |
Family
ID=49260967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102108647A TWI608339B (zh) | 2012-03-31 | 2013-03-12 | 控制微伺服器中的電源管理之設備、方法及系統 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9454210B2 (zh) |
| CN (1) | CN104185826B (zh) |
| BR (1) | BR112014024206B1 (zh) |
| DE (1) | DE112012006164B4 (zh) |
| TW (1) | TWI608339B (zh) |
| WO (1) | WO2013147914A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10082858B2 (en) * | 2014-06-23 | 2018-09-25 | Mellanox Technologies, Ltd. | Peripheral device assistance in reducing CPU power consumption |
| US10324513B2 (en) * | 2014-08-31 | 2019-06-18 | Mellanox Technologies, Ltd. | Control of peripheral device data exchange based on CPU power state |
| CN104950775A (zh) * | 2015-06-29 | 2015-09-30 | 小米科技有限责任公司 | 唤醒主mcu微控制单元的电路、方法及装置 |
| US10904161B2 (en) * | 2018-12-12 | 2021-01-26 | Intel Corporation | Using attribute vector for dynamic content-based attribute QoS for networking and interconnect fabrics |
| US12164364B2 (en) * | 2022-12-22 | 2024-12-10 | Ncr Atleos Corporation | Device power controller |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
| US20030070013A1 (en) * | 2000-10-27 | 2003-04-10 | Daniel Hansson | Method and apparatus for reducing power consumption in a digital processor |
| TW594466B (en) * | 2002-06-10 | 2004-06-21 | Micro Star Int Co Ltd | Power management method for microprocessor |
| TWI241801B (en) * | 2003-08-22 | 2005-10-11 | Acer Labs Inc | A low-power function mode switch device and method thereof |
| US7534169B2 (en) * | 2005-07-08 | 2009-05-19 | Cfph, Llc | System and method for wireless gaming system with user profiles |
| US8286018B2 (en) * | 2004-06-29 | 2012-10-09 | Seagate Technology Llc | Power management in data storage device determining utilization of a control circuit by its rate of command processing |
| US7451333B2 (en) * | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
| US20070055852A1 (en) * | 2005-09-06 | 2007-03-08 | Alcatel | Processing operation management systems and methods |
| CN101356511B (zh) * | 2005-11-15 | 2012-01-11 | 太阳微系统有限公司 | 通过dram存取的功率转换 |
| US7640453B2 (en) * | 2006-12-29 | 2009-12-29 | Intel Corporation | Methods and apparatus to change a configuration of a processor system |
| US7991992B2 (en) | 2007-03-13 | 2011-08-02 | Intel Corporation | Power reduction for system on chip |
| US7831849B2 (en) * | 2007-03-28 | 2010-11-09 | Intel Corporation | Platform communication protocol |
| US20090150696A1 (en) * | 2007-12-10 | 2009-06-11 | Justin Song | Transitioning a processor package to a low power state |
| US8892916B2 (en) * | 2008-08-06 | 2014-11-18 | International Business Machines Corporation | Dynamic core pool management |
| US8112647B2 (en) * | 2008-08-27 | 2012-02-07 | Globalfoundries Inc. | Protocol for power state determination and demotion |
| US7861024B2 (en) * | 2008-09-30 | 2010-12-28 | Intel Corporation | Providing a set aside mechanism for posted interrupt transactions |
| US8566628B2 (en) | 2009-05-06 | 2013-10-22 | Advanced Micro Devices, Inc. | North-bridge to south-bridge protocol for placing processor in low power state |
| US8156275B2 (en) * | 2009-05-13 | 2012-04-10 | Apple Inc. | Power managed lock optimization |
| JP5091912B2 (ja) * | 2009-05-21 | 2012-12-05 | 株式会社東芝 | マルチコアプロセッサシステム |
| US8458499B2 (en) * | 2009-08-07 | 2013-06-04 | International Business Machines Corporation | Method for reducing power state in a computer system out-of-band when a request for reducing the power state is not immediately serviceable in band according to a priority of the request |
| US8615671B2 (en) * | 2009-10-09 | 2013-12-24 | Intel Corporation | Techniques for managing lower power states for data links |
| US8909962B2 (en) * | 2009-12-16 | 2014-12-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
| US8468383B2 (en) * | 2010-12-08 | 2013-06-18 | International Business Machines Corporation | Reduced power failover system |
| US9372526B2 (en) * | 2012-12-21 | 2016-06-21 | Intel Corporation | Managing a power state of a processor |
-
2012
- 2012-03-31 BR BR112014024206-2A patent/BR112014024206B1/pt active IP Right Grant
- 2012-03-31 US US13/997,874 patent/US9454210B2/en not_active Expired - Fee Related
- 2012-03-31 WO PCT/US2012/031760 patent/WO2013147914A1/en not_active Ceased
- 2012-03-31 CN CN201280072110.8A patent/CN104185826B/zh active Active
- 2012-03-31 DE DE112012006164.0T patent/DE112012006164B4/de active Active
-
2013
- 2013-03-12 TW TW102108647A patent/TWI608339B/zh not_active IP Right Cessation
-
2016
- 2016-06-27 US US15/194,076 patent/US10198060B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE112012006164B4 (de) | 2020-03-19 |
| TWI608339B (zh) | 2017-12-11 |
| WO2013147914A1 (en) | 2013-10-03 |
| CN104185826A (zh) | 2014-12-03 |
| DE112012006164T5 (de) | 2015-01-15 |
| US20160306411A1 (en) | 2016-10-20 |
| CN104185826B (zh) | 2018-05-15 |
| BR112014024206A2 (pt) | 2017-06-20 |
| BR112014024206B1 (pt) | 2021-08-24 |
| US10198060B2 (en) | 2019-02-05 |
| US9454210B2 (en) | 2016-09-27 |
| US20140237278A1 (en) | 2014-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104620234B (zh) | 减小外围部件快速互连链路中的延迟 | |
| TWI502505B (zh) | 協同處理器及系統效能及電源管理 | |
| US7447824B2 (en) | Dynamic lane management system and method | |
| US9569279B2 (en) | Heterogeneous multiprocessor design for power-efficient and area-efficient computing | |
| TWI443504B (zh) | 多核心處理器系統及其動態電源管理方法與控制裝置 | |
| CN103988147B (zh) | 在活动工作负荷期间动态进入低功率状态 | |
| TW201137753A (en) | Methods and apparatus to improve turbo performance for events handling | |
| US9146599B2 (en) | Dynamic system management communication path selection | |
| JP7098326B2 (ja) | リンクの電力状態をコントロールするための方法および装置 | |
| TWI608339B (zh) | 控制微伺服器中的電源管理之設備、方法及系統 | |
| EP2656173A2 (en) | Dynamic and idle power reduction sequence using recombinant clock and power gating | |
| WO2019070399A1 (en) | DYNAMIC CONTROL OF MULTI-REGION MATRIX | |
| CN104321716A (zh) | 使用装置空闲持续时间信息来优化能量效率 | |
| US12153485B2 (en) | In-band communication interface power management fencing | |
| TWI582577B (zh) | 至少部分接收及/或至少部分發布至少一封包以請求功率消耗狀態之改變的技術 | |
| TW201428506A (zh) | 使用平台閒置持續時間資訊以通知平台裝置即將到來的有效期間之技術 | |
| TW201435570A (zh) | 週期活動調整 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |