CN104185826A - 控制微服务器中的功率管理 - Google Patents
控制微服务器中的功率管理 Download PDFInfo
- Publication number
- CN104185826A CN104185826A CN201280072110.8A CN201280072110A CN104185826A CN 104185826 A CN104185826 A CN 104185826A CN 201280072110 A CN201280072110 A CN 201280072110A CN 104185826 A CN104185826 A CN 104185826A
- Authority
- CN
- China
- Prior art keywords
- power consumption
- consumption state
- core
- socket
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Small-Scale Networks (AREA)
Abstract
使得能够在微服务器中进行功率管理的系统和方法包括提供多个核、耦合到核的功率管理模块、以及耦合到功率管理模块的一个或多个外围设备。功率管理模块可以被配置成基于确定了核在第一功率消耗状态中而使所述一个或多个外围设备延迟操作并且在预定时间段内将核置于第二功率消耗状态中。第二功率消耗状态可以比第一功率消耗状态消耗更少功率。功率管理模块可以基于预定时间段的期满而使所述一个或多个外围设备恢复它们的操作并且可以基于时间段的期满而将核置于第三功率消耗状态中。
Description
背景技术
在与微服务器相关联的许多组件之中的不协调活动可能导致资源的低利用。当前解决方案要么对工作负荷不是非常敏感要么给组件的供应商施加沉重负担。
附图说明
通过阅读以下说明书和所附权利要求以及通过参照以下附图,本发明的实施例的各种优点对本领域技术人员将变得清楚,其中:
图1是依照一些实施例图示了示例计算机系统的框图;
图2是依照一些实施例图示了套接口或微服务器的示例的框图;
图3是依照一些实施例图示了微模块的示例的框图;
图4是依照一些实施例图示了可以由套接口的各种组件执行以降低功率消耗的示例操作序列的图解;
图5是依照一些实施例可以由套接口的功率管理单元执行的示例方法的流程图。
具体实施方式
实施例可以涉及包括通过使用边带消息而将第一通知传输到一个或多个外围设备以使所述一个或多个外围设备延迟操作的逻辑的装置。可以基于被置于第一功率消耗状态中的微服务器的核来传输第一通知。
所述装置可以包括将所述核置于比第一功率消耗状态消耗更少功率的第二功率消耗状态中的逻辑。所述装置还可以包括为时间段启动定时器的逻辑。所述核可以被配置成在所述时间段内停留在第二功率消耗状态中。所述一个或多个外围设备中至少一个被配置成在所述时间段期间缓冲数据。所述装置此外可以包括通过使用边带消息而将第二通知传输到所述一个或多个外围设备的逻辑。第二通知可以通知:在所述时间段期满时微服务器的核正被置于第三功率消耗状态中。第三功率消耗状态可以比第一和第二功率消耗状态消耗更多的功率。
实施例可以涉及一种系统,其可以包括具有多个核、耦合到所述核的功率管理模块以及耦合到所述功率管理模块的一个或多个外围设备。功率管理模块可以被配置成基于确定了所述核处于第一功率消耗状态中而使得一个或多个外围设备延迟操作。功率管理模块可以在预定时间段内将所述核置于第二功率消耗状态中。第二功率消耗状态可以比第一功率消耗状态消耗更少的功率。功率管理模块可以基于所述预定时间段的期满而使所述一个或多个外围设备恢复它们的操作并且可以基于所述时间段的期满而将所述核置于第三功率消耗状态中。第三功率消耗状态可以比第一功率消耗状态和第二功率消耗状态消耗更多功率。
实施例可以涉及一种计算机实现的方法,其可以包括使用边带通信以使具有多个核的服务器的一个或多个外围设备延迟操作,这基于确定了所述核被置于第一功率消耗状态中。所述方法可以包括在一时间段内将所述核置于第二功率消耗状态中。所述第二功率消耗状态可以比第一功率消耗状态消耗更少功率。
通过使用边带通信,所述方法可以基于所述时间段的期满而使所述一个或多个外围设备恢复操作。所述方法可以此外包括基于所述时间段的期满而将所述核置于第三功率消耗状态中。第三功率消耗状态可以比第一功率消耗状态和第二功率消耗状态消耗更多功率。
转到图1,依照一些实施例示出了图示示例计算机系统100的框图。计算机系统100可以包括中央处理单元(CPU)105、图形和存储器控制器中心(GMCH)110和输入/输出控制器中心(ICH)125。GMCH 110可以经由总线107而耦合到CPU 105。ICH 125可以经由总线122而耦合到GMCH 110。GMCH 110还可以耦合到存储器设备115和显示设备120。ICH 125可以耦合到I/O设备130。GMCH 110可以包括图形系统(未示出)。尽管CPU 105、GMCH 110和ICH 125被图示为分离的组件,但是两个或更多这些组件的功能可以被组合。电源150可以被用于向计算机系统100提供功率。电源150可以是电池或外部功率源。
对于一些实施例,CPU 105可以是多核处理器。计算机系统100还可以包括许多其它组件;然而,为了简单,它们未被示出。对于一些实施例,计算机系统100可以是服务器计算机系统。
转到图2,依照一些实施例示出了图示具有多个核的示例套接口的框图。套接口200可以包括四个模块。每个模块可以包括共享相同缓存的两个核。在当前示例中,在套接口200中存在八个核,其中核210、212共享缓存215,核220、222共享缓存225,核230、232共享缓存235,并且核240、242共享缓存245。八个核可以被共同称作核201。
套接口200可以被实现为芯片上系统(SoC),其可以将计算机系统的许多硬件组件集成到单个芯片中。这些组件可以包括处理逻辑(例如,核)、存储器控制器和相关联的存储器、外围设备、接口等等。套接口200可以包括软件(例如,驱动程序、操作系统等等),所述软件可以用于使得套接口200能够与集成硬件一起操作。
套接口200可以包括相干构造(coherent fabric)250和输入/输出可伸缩构造(IOSF)255。相干构造250可以经由通信线248而与所述核以及缓存耦合。相干构造250还可以经由通信线254而与存储器控制器(MC)252耦合。套接口200还可以包括一组外围设备,包括例如快速外围组件互连(PCIE)控制器260、千兆比特以太网(GbE)控制器265、串行高级技术附件(SATA)控制器270、功率管理控制器(PMC)275和系统存储器总线(SMB)280。
相干构造250和IOSF 255可以被配置成在套接口200内在核201和该组外围设备之间经由通信线248和256来指引流量。GbE控制器265可以被配置成应对在网络以及核201之间发射和接收网络流量。例如,当分组从网络到达时,GbE控制器265可以将分组传输到相干构造250。相干构造250可以然后将分组转发到核201的适当的核以用于处理。SATA控制器270可以被配置成应对针对SATA连接的设备(例如硬盘存储装置)的请求。PCIE控制器260可以被配置成应对针对PCIE连接的设备的请求。PMC 275可以被配置成应对针对套接口的功率管理。SMB 280可以被配置成应对在套接口200和另一套接口(图3中示出)之间的流量。
一般而言,当核201没有完全利用时,它们可以被置于低功率消耗状态中。为了是高效的,核201应当在至少某一最小时间段内停留在低功率消耗状态中。这是因为,对于核201从正常功率消耗状态转变到低功率消耗状态可能花费时间。对于核201从低功率消耗状态返回到正常功率消耗状态可能也花费时间。如果在核201被置于低功率消耗状态中之后,并且核201被唤醒得太早,则核201的总功率消耗可能最终比如果核201整个时间都被保持在正常功率消耗状态中还要多。例如,当核201在低功率消耗状态中时,分组以到达并且由GbE控制器265接收。GbE控制器265可以使核201唤醒以处理分组,无论核201可能已在低功率消耗状态中多长时间。类似地,当SATA控制器270从硬盘设备接收数据时(作为先前的读请求的结果),SATA控制器270可以使核201唤醒,尽管核201可能刚完成了进入低功率消耗状态。由于诸如GbE控制器265或SATA控制器270之类的外围设备可以在任何时间唤醒核201,所以可能难以预测核201可以在低功率消耗状态中停留多长时间。因而,即便当核201的利用可能很低(例如,少于30%)时,将核201置于低功率消耗状态中可能不是能量有效的,因为一个或多个外围设备可能过快唤醒核。
可以存在核201可以被置于其中的多个不同的功率消耗状态。例如,核201可以被置于“MC0”状态中,其可以对应于正常功率消耗状态。核201可以被置于“MC4”状态中,其可以对应于低功率消耗状态。核201还可以被置于“MC6”状态中,其可以对应于甚至更低功率消耗状态。MC6状态相对于MC0和MC4状态可以被视为睡眠状态。对于一些实施例,功率管理单元(PUNIT)247可以被配置成监控核201的利用。PUNIT 247可以与核201和相干构造250耦合。PUNIT 247可以被配置成为核201提供功率管理。例如,PUNIT 247可以监控核201的利用并且可以确定何时要将核201置于低功率消耗状态中(例如,从MC0状态至MC4状态)。PUNIT 247可以经由通信线246而与核201以及相干构造250通信。对于一些实施例,PUNIT 247可以被配置成当核201可以被置于甚至更低功率消耗状态中(例如,从MC4状态至MC6状态)时,以及当核201可以被置于正常功率消耗状态中(例如,从MC6状态至MC0状态)时,通知外围设备。对于一些实施例,PUNIT 247可以使用边带254来通知SATA控制器270以及边带258来通知GbE控制器265。
转到图3,依照一些实施例示出了图示微模块示例的框图。微模块300可以包括两个套接口301和351,其通过微模块管理控制器(MMC)390而与彼此连接。MMC 390可以经由套接口301的SMB而与套接口(或服务器)301耦合。MMC 390还可以经由套接口351的SMB总线而与套接口(或服务器)351耦合。MMC 390可以被配置成管理套接口301和351。在内部,可以与套接口200(图2中示出)类似地配置套接口301和351。例如,套接口301可以包括核305、PUNIT 315和外围设备320。套接口351可以包括核355、PUNIT 365和外围设备370。
可以注意到,当核305或355的利用高(例如,超过50%)时,对应的PUNIT 315或365可以将核保持在正常功率消耗状态(例如,MC0状态)中并且不将核放在低功率消耗状态(例如,MC4状态)中。然而,当核的利用低(例如,少于30%)时,PUNIT 315或365可以将核305或355放到低功率消耗状态中(例如,MC0状态至MC4状态,并且然后通过从MC4状态转变到MC6状态而更低)。PUNIT 315和365可以独立于彼此而操作。PUNIT 315和365中的每一个可以分别包括定时器316和366。定时器316和366可以被用于确定核305和365可以在低功率消耗状态(例如MC6状态)中停留多长时间。可以可能的是,核305被置于低功率消耗状态(例如MC6状态)中,而核355可以保持在正常功率消耗状态(例如MC0状态)中或反之亦然。
转到图4,图解依照一些实施例示出了可以由套接口的各种组件执行以降低功率消耗的示例操作序列。在该示例中,组件可以对应于套接口200(图2中示出)的组件,并且每个组件被列出在一列中,如核201、GbE控制器265、SATA控制器270以及PUNIT 247。每列可以包括将由组件执行的操作或者在某个时间处组件的状态。图解400可以根据时间线从顶部至底部行进。
尽管未示出,但是核201可以最初在正常功率消耗状态(例如MC0状态)中操作。当核201的利用变得低(例如,少于30%)时,核201可以近似在时间“t1”处被置于低功率消耗状态(例如MC4)405中。将核201置于低功率消耗状态可以由PUNIT 247执行,如框410中示出的。PUNIT 247可以经由消息416和417通知SATA控制器270和GbE控制器265:对于SATA控制器270和GbE控制器265而言可能有必要让核201停留在低功率消耗状态中。通知可以经由单播消息415。PUNIT 247可以启动定时器420。可以基于最大直接存储器存取(DMA)对准时段来设置时间段。定时器因此可以被称作MDAP定时器。MDAP定时器可以被包括在PUNIT 247中。所述时间段可以使得核201能够停留在空闲模式中尽可能最长的时间。基于MC6状态时延时间(例如,500微秒或十倍的MC6退出时延),MDAP定时器可以被预编程为默认值。选择正确的时间段可以取决于时延因素和功率消耗因素之间的平衡。例如,如果时间段被设置为延长时段,则核可以在MC6状态中保持长时间而事务的处理可能经历不必要的延迟。
在接收到通知时,GbE控制器265和SATA控制器270可以停止执行可能需要核201的注意的操作。这可以包括使GbE控制器265和SATA控制器270的操作对准以适应核201转变到低功率消耗状态中。例如,可以存在由GbE控制器265(例如,由于分组的接收)265进行的任何可能中断425以及由SATA控制器270(例如,由于从硬盘设备的数据读取)进行的任何可能的DMA活动435的对准。在该时间期间,SATA控制器270可以被视为在部分链路状态430中,因为其可能不与DMA控制器进行完全通信。当核201在低功率消耗状态中时,缓冲可以被用于防止数据丢失。
PUNIT 247可以然后将核201置于更低功率消耗状态(例如MC6状态)中。这可以近似在时间“t2”处发生。当MDAP定时器运转时,核“201”可以停留在更低功率消耗状态中。对于一些实施例,当核201保持在更低功率消耗状态中时,套接口200的其它组件也可以被置于低功率消耗状态中,如框455中示出的。核201可以保持在更低功率消耗状态(例如MC6状态)中的时间量可以等于由MDAP定时器设置的时间与核201从更低功率消耗状态(例如MC6状态)转变到正常功率消耗状态(例如MC0)的时延,如框460中示出的。
当与MDAP定时器相关联的时间段期满时,PUNIT 247可以经由边带消息466和477来通知SATA控制器270和GbE控制器265。SATA控制器270和GbE控制器265然后可以恢复处理它们的信息,因为核201可以返回到正常功率消耗状态。通知可以经由单播消息465,其可以近似在时间“t3”处发生。
对于一些实施例,利用MDAP定时器设置的时间段可以是可编程的。例如,用户可以通过使用可以相关联于核201的软件接口来设置时间。还可以由套接口200的原始设备制造商(OEM)来设置时间段。对于一些实施例,当不再有可能等待核201退出更低功率消耗状态时,可以不顾所述时间段。例如,当GbE控制器265接近于耗尽其缓冲空间并且丢失从网络接收的分组的风险高时,可以生成中断以唤醒核201。
转到图5,示例流程图依照一些实施例图示了可以由PUNIT执行的过程。所述过程可以对应于PUNIT 247对核241的功率消耗进行管理。核241可以已经在低功率消耗状态(例如MC4状态)中。在框505处,PUNIT可以通知外围设备开始对准,其可以包括延迟它们的操作。例如,延迟可以以缓冲的形式,而不是处理由GbE控制器从网络接收的或由SATA控制器从硬盘驱动装置接收的数据。延迟可以包括使中断对准,而不是在每个中断发生时处理它。
PUNIT可以启动对准定时器,并且可以将IOSF边带消息发送到GbE和SATA控制器以开始对准,如框510中示出的。GbE和SATA控制器可以在接收到IOSF开始对准消息时收集DMA和使中断对准。
在框515处,可以执行测试以确定定时器是否期满。当定时器尚未期满时,过程可以在框515处继续等待。然而,当定时器期满时,过程可以进行到框520,其中PUNIT可以将IOSF边带消息发送到GbE和SATA控制器以停止对中断的对准和/或对数据的缓冲。在框525处,在接收到停止消息时,GBE和SATA控制器可以进入正常操作模式。在低利用下,每当所有核进入MC4状态时,即便在短持续时间(例如1微秒)内,本文描述的技术也可以迫使套接口进入更低功率状态(例如MC6状态)并且在长时间段内停留在那里。这可以改善在低利用下的平均平台功率节省。
各种实施例可以通过使用硬件元件、软件元件或二者的组合来实现。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如,晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体设备、芯片、微芯片、芯片组等等。软件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、功能、方法、过程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。确定是否通过使用硬件元件和/或软件元件来实现实施例可以根据任何数目的因素而变化,所述因素诸如所期望的计算速率、功率水平、耐热性、处理循环预算、输入数据率、输出数据率、存储器资源、数据总线速度以及其它设计或性能约束。
至少一个实施例的一个或多个方面可以通过存储在机器可读介质上的代表性指令来实现,所述指令代表处理器内的各种逻辑,其当由机器读取时使机器构建用以执行本文描述的技术的逻辑。这样的表示称为“IP 核”,可以被存储在有形、机器可读介质上并且被供应给各种消费者或制造机构以加载到实际制成逻辑或处理器的构建机器中。
可能已经给出示例尺寸/模型/值/范围,但是本发明的实施例不限于它们。由于制造技术(例如光刻)随时间而成熟,因此预期的是可以制造更小尺寸的设备。另外,众所周知的到集成电路(IC)芯片和其它组件的电力/接地连接可以或可以不在图中示出,这是为了图示和讨论的简单,并且以免模糊本发明的实施例的某些方面。此外,布置可以以框图形式示出,以免模糊本发明的实施例,并且这也鉴于以下事实:关于实现这样的框图布置的详情高度取决于实施例将被实现在其中的平台,即,这样的详情应当很好地在本领域技术人员的认知范围内。在具体细节(例如电路)被阐明以便描述本发明的示例实施例的情况下,对于本领域技术人员应当清楚的是,本发明的实施例可以在没有这些具体细节或具有这些具体细节的变型的情况下被实行。描述因而应被认为是说明性的而非限制性的。
术语“耦合”可以在本文中被用于指代在所讨论的组件之间的任何类型的关系(直接或间接),并且可以应用于电、机械、流体、光学、电磁、机电或其它连接。另外,术语“第一”、“第二”等可以在本文中仅仅用于便利于讨论,并且不带有任何特定时间或时间先后的意义,除非另外指明。
本领域技术人员将从前述描述中领会到,本发明的实施例的广泛的技术可以以各种形式来实现。因此,虽然本发明的实施例已经结合其特定示例而被描述,但是本发明的实施例的真实范围不应当受此限制,因为在研究附图、说明书和所附权利要求后,其它修改对于技术实践者而言将变得清楚。
Claims (25)
1. 一种装置,包括:
用于通过使用边带消息将第一通知传输到一个或多个外围设备以使所述一个或多个外围设备延迟操作的逻辑,其中基于微服务器的核被置于第一功率消耗状态中来传输第一通知;
用于将核置于将比第一功率消耗状态消耗更少功率的第二功率消耗状态中的逻辑;
用于为一时间段启动定时器的逻辑,其中核被配置成在所述时间段内停留在第二功率消耗状态中;以及
用于通过使用边带消息将在所述时间段期满时微服务器的核正被置于第三功率消耗状态中的第二通知传输到所述一个或多个外围设备的逻辑,其中第三功率消耗状态将比第一和第二功率消耗状态消耗更多功率。
2. 根据权利要求1所述的装置,其中所述一个或多个外围设备中的至少一个将被配置成在所述时间段期间使中断对准或缓冲数据。
3. 根据权利要求2所述的装置,其中所述一个或多个外围设备将被配置成在接收到第二通知时停止缓冲数据或者使中断对准。
4. 根据权利要求1所述的装置,此外包括:
用于在接收到所述一个或多个外围设备不能继续缓冲数据或使中断对准而没有数据丢失的指示时使得能够将核领出第二功率消耗状态的逻辑。
5. 根据权利要求1所述的装置,其中第一和第二通知将被传输到千兆比特以太网(GbE)控制器。
6. 根据权利要求1所述的装置,其中第一和第二通知将被传输到串行高级技术附件(SATA)控制器。
7. 根据权利要求1所述的装置,其中所述时间段将是可编程的,其中第二功率消耗状态将是睡眠状态,并且其中核将与套接口相关联。
8. 根据权利要求1至7中任一项所述的装置,其中套接口包括核以及其它套接口组件,并且其中套接口的一个或多个其它套接口组件的功率消耗将基于核被置于第二功率消耗状态中而被降低。
9. 一种计算机实现的方法,包括:
通过使用边带通信,基于确定了核被置于第一功率消耗状态中而使具有多个核的服务器的一个或多个外围设备延迟操作;
在一时间段内将核置于第二功率消耗状态中,第二功率消耗状态比第一功率消耗状态消耗更少功率;
通过使用边带通信,基于所述时间段的期满而使所述一个或多个外围设备恢复操作;以及
基于所述时间段的期满而将核置于第三功率消耗状态中,第三功率消耗状态比第一功率消耗状态和第二功率消耗状态消耗更多功率。
10. 根据权利要求9所述的方法,此外包括:
基于接收到所述一个或多个外围设备在所述时间段期满之前不能继续延迟它们的操作的指示而将核置于第三功率消耗状态中。
11. 根据权利要求9或10中任一项所述的方法,其中核与具有第一套接口和第二套接口的微服务器模块的第一套接口相关联。
12. 根据权利要求11所述的方法,其中独立于与第一套接口相关联的核的功率消耗来配置与第二套接口相关联的核的功率消耗。
13. 根据权利要求10所述的方法,其中边带通信与千兆比特以太网控制器一起进行。
14. 根据权利要求13所述的方法,其中千兆比特以太网控制器通过使中断对准而延迟操作。
15. 根据权利要求10所述的方法,其中边带通信与串行高级技术附件(SATA)控制器一起进行。
16. 根据权利要求15所述的方法,其中SATA控制器通过缓冲数据来延迟操作。
17. 一种系统,包括:
多个核;
耦合到核的功率管理模块;以及
耦合到功率管理模块的一个或多个外围设备,其中功率管理模块被配置成:
基于确定了核在第一功率消耗状态中而使所述一个或多个外围设备延迟操作;
在一时间段内将核置于第二功率消耗状态中,第二功率消耗状态比第一功率消耗状态消耗更少功率;
基于所述时间段的期满而使所述一个或多个外围设备恢复它们的操作;以及
基于所述时间段的期满而将核置于第三功率消耗状态中,第三功率消耗状态比第一功率消耗状态和第二功率消耗状态消耗更多功率。
18. 根据权利要求17所述的系统,其中功率管理模块被配置成通过使用边带通信而与所述一个或多个外围设备进行通信。
19. 根据权利要求18所述的系统,其中功率管理模块被配置成基于接收到所述一个或多个外围设备不能继续延迟它们的操作的指示而将核置于第三功率消耗状态中。
20. 根据权利要求17至19中任一项所述的系统,其中所述一个或多个外围设备包括千兆比特以太网控制器,并且其中千兆比特以太网控制器将通过使中断对准而延迟操作。
21. 根据权利要求17至19中任一项所述的系统,其中所述一个或多个外围设备包括串行高级技术附件(SATA)控制器,并且其中SATA控制器将通过缓冲数据而延迟操作。
22. 根据权利要求17至19中任一项所述的系统,其中核与具有第一套接口和第二套接口的微服务器模块的第一套接口相关联。
23. 根据权利要求22所述的系统,其中独立于与第一套接口相关联的核的功率消耗来配置与第二套接口相关联的核的功率消耗。
24. 根据权利要求22所述的系统,其中第一套接口包括核以及其它套接口组件,并且其中第一套接口的一个或多个其它套接口组件的功率消耗将基于核被置于第二功率消耗状态中而被降低。
25. 根据权利要求17至19中任一项所述的系统,其中所述时间段将是可编程的。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2012/031760 WO2013147914A1 (en) | 2012-03-31 | 2012-03-31 | Controlling power management in micro-servers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104185826A true CN104185826A (zh) | 2014-12-03 |
| CN104185826B CN104185826B (zh) | 2018-05-15 |
Family
ID=49260967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280072110.8A Active CN104185826B (zh) | 2012-03-31 | 2012-03-31 | 控制微服务器中的功率管理 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9454210B2 (zh) |
| CN (1) | CN104185826B (zh) |
| BR (1) | BR112014024206B1 (zh) |
| DE (1) | DE112012006164B4 (zh) |
| TW (1) | TWI608339B (zh) |
| WO (1) | WO2013147914A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10082858B2 (en) * | 2014-06-23 | 2018-09-25 | Mellanox Technologies, Ltd. | Peripheral device assistance in reducing CPU power consumption |
| US10324513B2 (en) * | 2014-08-31 | 2019-06-18 | Mellanox Technologies, Ltd. | Control of peripheral device data exchange based on CPU power state |
| CN104950775A (zh) * | 2015-06-29 | 2015-09-30 | 小米科技有限责任公司 | 唤醒主mcu微控制单元的电路、方法及装置 |
| US10904161B2 (en) * | 2018-12-12 | 2021-01-26 | Intel Corporation | Using attribute vector for dynamic content-based attribute QoS for networking and interconnect fabrics |
| US12164364B2 (en) * | 2022-12-22 | 2024-12-10 | Ncr Atleos Corporation | Device power controller |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW594466B (en) * | 2002-06-10 | 2004-06-21 | Micro Star Int Co Ltd | Power management method for microprocessor |
| TW200509594A (en) * | 2003-08-22 | 2005-03-01 | Acer Labs Inc | Low-power-consumption function-mode switching device and method thereof |
| US20080162982A1 (en) * | 2006-12-29 | 2008-07-03 | Yufu Li | Methods and apparatus to change a configuration of a processor system |
| CN101356510A (zh) * | 2005-11-15 | 2009-01-28 | 太阳微系统有限公司 | 当处理器处于低功率状态时可为后台dma装置提供数据的小型高功效高速缓冲存储器 |
| CN101458558A (zh) * | 2007-12-10 | 2009-06-17 | 英特尔公司 | 将处理器封装转换到低功率状态 |
| US20100058078A1 (en) * | 2008-08-27 | 2010-03-04 | Alexander Branover | Protocol for Power State Determination and Demotion |
| US20100287394A1 (en) * | 2009-05-06 | 2010-11-11 | Alexander Branover | North-bridge to south-bridge protocol for placing processor in low power state |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
| US20030070013A1 (en) * | 2000-10-27 | 2003-04-10 | Daniel Hansson | Method and apparatus for reducing power consumption in a digital processor |
| US7534169B2 (en) * | 2005-07-08 | 2009-05-19 | Cfph, Llc | System and method for wireless gaming system with user profiles |
| US8286018B2 (en) * | 2004-06-29 | 2012-10-09 | Seagate Technology Llc | Power management in data storage device determining utilization of a control circuit by its rate of command processing |
| US7451333B2 (en) * | 2004-09-03 | 2008-11-11 | Intel Corporation | Coordinating idle state transitions in multi-core processors |
| US20070055852A1 (en) * | 2005-09-06 | 2007-03-08 | Alcatel | Processing operation management systems and methods |
| US7991992B2 (en) * | 2007-03-13 | 2011-08-02 | Intel Corporation | Power reduction for system on chip |
| US7831849B2 (en) * | 2007-03-28 | 2010-11-09 | Intel Corporation | Platform communication protocol |
| US8892916B2 (en) * | 2008-08-06 | 2014-11-18 | International Business Machines Corporation | Dynamic core pool management |
| US7861024B2 (en) | 2008-09-30 | 2010-12-28 | Intel Corporation | Providing a set aside mechanism for posted interrupt transactions |
| US8156275B2 (en) | 2009-05-13 | 2012-04-10 | Apple Inc. | Power managed lock optimization |
| JP5091912B2 (ja) * | 2009-05-21 | 2012-12-05 | 株式会社東芝 | マルチコアプロセッサシステム |
| US8458499B2 (en) * | 2009-08-07 | 2013-06-04 | International Business Machines Corporation | Method for reducing power state in a computer system out-of-band when a request for reducing the power state is not immediately serviceable in band according to a priority of the request |
| US8615671B2 (en) * | 2009-10-09 | 2013-12-24 | Intel Corporation | Techniques for managing lower power states for data links |
| US8909962B2 (en) * | 2009-12-16 | 2014-12-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
| US8468383B2 (en) * | 2010-12-08 | 2013-06-18 | International Business Machines Corporation | Reduced power failover system |
| US9372526B2 (en) * | 2012-12-21 | 2016-06-21 | Intel Corporation | Managing a power state of a processor |
-
2012
- 2012-03-31 BR BR112014024206-2A patent/BR112014024206B1/pt active IP Right Grant
- 2012-03-31 CN CN201280072110.8A patent/CN104185826B/zh active Active
- 2012-03-31 US US13/997,874 patent/US9454210B2/en not_active Expired - Fee Related
- 2012-03-31 DE DE112012006164.0T patent/DE112012006164B4/de active Active
- 2012-03-31 WO PCT/US2012/031760 patent/WO2013147914A1/en not_active Ceased
-
2013
- 2013-03-12 TW TW102108647A patent/TWI608339B/zh not_active IP Right Cessation
-
2016
- 2016-06-27 US US15/194,076 patent/US10198060B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW594466B (en) * | 2002-06-10 | 2004-06-21 | Micro Star Int Co Ltd | Power management method for microprocessor |
| TW200509594A (en) * | 2003-08-22 | 2005-03-01 | Acer Labs Inc | Low-power-consumption function-mode switching device and method thereof |
| CN101356510A (zh) * | 2005-11-15 | 2009-01-28 | 太阳微系统有限公司 | 当处理器处于低功率状态时可为后台dma装置提供数据的小型高功效高速缓冲存储器 |
| US20080162982A1 (en) * | 2006-12-29 | 2008-07-03 | Yufu Li | Methods and apparatus to change a configuration of a processor system |
| CN101458558A (zh) * | 2007-12-10 | 2009-06-17 | 英特尔公司 | 将处理器封装转换到低功率状态 |
| US20100058078A1 (en) * | 2008-08-27 | 2010-03-04 | Alexander Branover | Protocol for Power State Determination and Demotion |
| US20100287394A1 (en) * | 2009-05-06 | 2010-11-11 | Alexander Branover | North-bridge to south-bridge protocol for placing processor in low power state |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201407338A (zh) | 2014-02-16 |
| US20160306411A1 (en) | 2016-10-20 |
| TWI608339B (zh) | 2017-12-11 |
| US10198060B2 (en) | 2019-02-05 |
| BR112014024206B1 (pt) | 2021-08-24 |
| US9454210B2 (en) | 2016-09-27 |
| WO2013147914A1 (en) | 2013-10-03 |
| US20140237278A1 (en) | 2014-08-21 |
| DE112012006164B4 (de) | 2020-03-19 |
| DE112012006164T5 (de) | 2015-01-15 |
| BR112014024206A2 (pt) | 2017-06-20 |
| CN104185826B (zh) | 2018-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104620234B (zh) | 减小外围部件快速互连链路中的延迟 | |
| TWI621068B (zh) | 伺服器機架電力管理 | |
| TWI410789B (zh) | 單晶片系統及用於其之方法 | |
| JP5661874B2 (ja) | 電力管理のためのアイドル期間報告 | |
| CN103988147B (zh) | 在活动工作负荷期间动态进入低功率状态 | |
| TWI480728B (zh) | 用以限制假喚醒之靜噪過濾技術 | |
| CN102150393B (zh) | 用于网络中的功率管理的方法和装置 | |
| US10198060B2 (en) | Controlling power management in micro-server cores and peripherals | |
| US10739836B2 (en) | System, apparatus and method for handshaking protocol for low power state transitions | |
| CN104321716B (zh) | 使用装置空闲持续时间信息来优化能量效率 | |
| TW201339967A (zh) | 協同處理器及系統效能及電源管理 | |
| TW201137753A (en) | Methods and apparatus to improve turbo performance for events handling | |
| CN106681472B (zh) | 异构多核处理器功耗控制装置及其功耗控制方法 | |
| CN114879829B (zh) | 功耗管理方法、装置、电子设备、图形处理器及存储介质 | |
| WO2019070399A1 (en) | DYNAMIC CONTROL OF MULTI-REGION MATRIX | |
| CN107003975A (zh) | 用于控制链路电力状态的方法和装置 | |
| CN106063304B (zh) | 用于基于消息的细粒度片上系统功率门控的系统和方法 | |
| TWI413891B (zh) | 積體電路、記憶體系統、資源系統及用於資源變遷之方法 | |
| TWI582577B (zh) | 至少部分接收及/或至少部分發布至少一封包以請求功率消耗狀態之改變的技術 | |
| TWI603187B (zh) | 週期活動調整 | |
| US9501128B2 (en) | Cooperative reduced power mode suspension for high input/output (‘I/O’) workloads | |
| US20230153121A1 (en) | Accelerator usage prediction for improved accelerator readiness |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |