TW201341811A - 主機板測試裝置及其轉接模組 - Google Patents

Abstract

一種主機板測試裝置及其轉接模組，所述轉接模組包括測試連接器、第一介面及第二介面，所述測試連接器連接一主機板之主機板連接器，所述第一介面連接至主機板上之唯讀記憶體，所述第二介面連接至該複雜可編程邏輯器件，藉由將一讀記憶體模擬器插設於該第一介面上，進而對存儲於該唯讀記憶體內之輸入輸出系統程式進行更新或測試；藉由將一個人電腦之並口連接至所述第二介面，進而使得該個人電腦藉由該第二介面實現對主機板上之複雜可編程邏輯器件之動態下載及更新、升級工作。

Description

主機板測試裝置及其轉接模組

本發明涉及電腦或伺服器主機板，尤其涉及一種用於對主機板上之各元件進行測試之主機板測試裝置及其轉接模組。

目前，電腦或伺服器主機板於開發過程中經常會對設置於其上之元件進行硬體調試或軟體更新。測試時，一般係於該主機板上設置相應之測試介面，並將相應之外部測試設備藉由相應之測試介面連接至該主機板，使得所述外部測試設備藉由對應之測試介面發送硬體調試訊號或軟體更新程式至對應之元件，以對各元件進行硬體調試或軟體更新。顯然，若該測試介面數量較多，則將佔用所述主機板較多之空間，且該等測試介面於主機板開發完成後一般不再使用，利用率不高，且通用性較低。

鑒於以上情況，有必要提供一種通用性較強之轉接模組。

另外，還有必要提供一種具有該轉接模組之主機板測試裝置。

一種轉接模組，連接於一設置有基本輸入輸出系統晶片、複雜可編程邏輯器件及主機板連接器之主機板，所述基本輸入輸出系統晶片設置有唯讀記憶體，用於存儲基本輸入輸出系統程式，所述基本輸入輸出系統晶片及複雜可編程邏輯器件均連接至所述主機板連接器；所述轉接模組包括測試連接器、第一介面及第二介面，使用時，所述測試連接器連接所述主機板連接器，使得所述轉接模組與所述主機板建立電性連接，所述第一介面藉由該測試連接器及主機板連接器連接至該唯讀記憶體，所述第二介面藉由該測試連接器及主機板連接器連接至該複雜可編程邏輯器件，藉由將一讀記憶體模擬器插設於該第一介面上，進而對存儲於該唯讀記憶體內之輸入輸出系統程式進行更新或測試；藉由將一個人電腦之並口連接至所述第二介面，進而使得該個人電腦藉由該第二介面實現對所述複雜可編程邏輯器件之動態下載及更新、升級工作。

一種主機板測試裝置，包括一設置有基本輸入輸出系統晶片、複雜可編程邏輯器件及主機板連接器之主機板，所述基本輸入輸出系統晶片設置有唯讀記憶體，用於存儲基本輸入輸出系統程式，所述基本輸入輸出系統晶片及複雜可編程邏輯器件均連接至所述主機板連接器；所述主機板測試裝置還包括轉接模組，所述轉接模組包括測試連接器、第一介面及第二介面，使用時，所述測試連接器連接所述主機板連接器，使得所述轉接模組與所述主機板建立電性連接，所述第一介面藉由該測試連接器及主機板連接器連接至該唯讀記憶體，所述第二介面藉由該測試連接器及主機板連接器連接至該複雜可編程邏輯器件，藉由將一讀記憶體模擬器插設於該第一介面上，進而對存儲於該唯讀記憶體內之輸入輸出系統程式進行更新或測試；藉由將一個人電腦之並口連接至所述第二介面，進而使得該個人電腦藉由該第二介面實現對所述複雜可編程邏輯器件之動態下載及更新、升級工作。

本發明藉由將複數個用於對主機板上之元件進行測試之介面集成於該轉接模組上。如此，當需要對該主機板上之一個或複數個元件進行測試，例如進行硬體調試或軟體更新時，僅需將所述轉接模組插接於該主機板上，並將相應之測試介面連接至對應之測試設備即可。上述主機板測試裝裝置及其轉接模組可多次重複利用，使用方便且通用性較強。

請參閱圖1，本發明之較佳實施方式提供一種主機板測試裝置（圖未標），包括轉接模組100及電腦或伺服器主機板200。該主機板200上設置有南橋晶片210、基本輸入輸出系統（Basic Input/Output System，BIOS）晶片220、複雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）230、基板管理控制器（Baseboard Management Controller，BMC）240及主機板連接器250。其中，該BIOS晶片220用於對所述主機板200上之各硬體元件進行初始設定與測試，以確保各硬體元件可正常工作。該BIOS晶片220內設置有唯讀記憶體（Read-Only Memory，RAM）221，該RAM221藉由工業標準結構（Industrial Standard Architecture，ISA）介面與該南橋晶片210進行資料傳輸，並用於存儲BIOS程式。該CPLD230與該南橋晶片210電性連接。該BMC240藉由內部整合電路（Inter-Integrated Circuit，I2C）匯流排與該南橋晶片210進行通訊，用以實現對所述主機板200之上下電控制、重定控制、電壓監控以及與外部之系統管理模組（System Management Module，SMM）資訊之互通。該主機板連接器250為一高密度模組連接器，其分別與該南橋晶片210、BIOS晶片220、CPLD230及BMC240電性連接。

該轉接模組100連接至所述主機板200上，包括本體110、設置於該本體110上之測試連接器120、第一介面130及第二介面140。其中，該測試連接器120亦為高密度模組連接器，用以插接於所述主機板連接器250上，進而使得所述轉接模組100與主機板200建立電性連接。該第一及第二介面130、140均連接至該測試連接器120，進而藉由該測試連接器120及主機板連接器250與該主機板200上之各硬體元件，例如RAM221及CPLD230建立電連接。

具體地，於本實施例中，該第一介面130為一串接式周邊介面（Serial Peripheral Interface，SPI）。該第一介面130可藉由該測試連接器120及主機板連接器250連接至該RAM221。如此，當使用者將所述測試連接器120插接於所述主機板連接器250上，使得所述轉接模組100與主機板200建立電性連接時，可將一讀記憶體模擬器300連接至該第一介面130，進而對存儲於該RAM221內之BIOS程式進行更新或測試。

該第二介面140為一並行編程匯流排（Parallel Program Bus）介面。該第二介面140可藉由該測試連接器120及主機板連接器250連接至該CPLD230。如此，當使用者將所述測試連接器120插接於所述主機板連接器250上，使得所述轉接模組100與主機板200建立電性連接時，可藉由一PPB匯流排將所述第二介面140與一個人電腦（Personal Computer，PC）400之並口電性連接，進而使得該PC機400可藉由該第二介面140實現對所述CPLD230之動態下載及更新、升級等工作。

可理解，該轉接模組100還包括第三介面150及第四介面160。該第三及第四介面150、160均連接至該測試連接器120，進而藉由該測試連接器120及主機板連接器250與該主機板200上之其他各硬體元件，例如南橋晶片210及BMC240建立電連接。具體地，該第三介面150可為周邊元件互連(Peripheral Component Interconnect，PCI)插槽或ISA插槽。該第三介面150可藉由該測試連接器120及主機板連接器250連接至該南橋晶片210。如此，當使用者將所述測試連接器120插接於所述主機板連接器250上，使得所述轉接模組100與主機板200建立電性連接時，可將一除錯(Debug)卡500插設於該第三介面150上，進而藉由該南橋晶片210獲取由BIOS晶片220輸出之除錯碼，以對主機板200進行故障偵測。

該第四介面160可為一智慧平臺管理匯流排（Intelligent Platform Management Bus，IPMB）介面。該第四介面160可藉由該測試連接器120及主機板連接器250連接至該BMC240。如此，當使用者將所述測試連接器120插接於所述主機板連接器250上，使得所述轉接模組100與主機板200建立電性連接時，可藉由一IPMB匯流排將所述第四介面160與一SMM600相連，進而使得該SMM600藉由該第四介面160實現對所述主機板200之電壓、環境溫度等參數進行全面、有效、及時之監視與管理。

使用該主機板測試裝置時，先將所述測試連接器120插接於所述主機板連接器250上，使得所述轉接模組100與主機板200建立電性連接。接著，使用者可選擇性地將對應之測試設備插設於相應之介面上，進而對所述主機板200上之各個元件進行測試，例如進行硬體調試或對軟體進行更新。具體地，使用者可將一讀記憶體模擬器300插設於該第一介面130上，以對存儲於該RAM221內之BIOS程式進行更新或測試。藉由一PPB匯流排將所述第二介面140與一PC機400之並口電性連接，進而使得該PC機400藉由該第三介面150實現對所述CPLD230之動態下載及更新、升級等工作。將一Debug卡500插設於該第三介面150上，進而使得該藉由該Debug卡500藉由該南橋晶片210獲取由BIOS晶片220輸出之除錯碼，以對主機板200進行故障偵測。藉由一IPMB匯流排將所述第四介面160與一SMM600相連，進而使得該SMM600藉由該第四介面160實現對所述主機板200之電壓、環境溫度等參數進行全面、有效、及時之監視與管理。

顯然，本發明藉由將複數個用於對主機板200上之元件進行測試之介面集成於該轉接模組100上。如此，當需要對該主機板200上之一個或複數個元件進行測試，例如進行硬體調試或軟體更新時，僅需將所述轉接模組100插接於該主機板200上，並將相應之測試介面連接至對應之測試設備即可。上述主機板測試裝裝置及其轉接模組100可多次重複利用，使用方便且通用性較強。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

100．．．轉接模組

200．．．主機板

210．．．南橋晶片

220．．．BIOS晶片

221．．．RAM

230．．．CPLD

240．．．BMC

250．．．主機板連接器

110．．．本體

120．．．測試連接器

130．．．第一介面

140．．．第二介面

150．．．第三介面

160．．．第四介面

300．．．讀記憶體模擬器

400．．．PC機

500．．．Debug卡

600．．．SMM

圖1為本發明較佳實施方式之主機板測試裝置之功能框圖。

100．．．轉接模組

200．．．主機板

210．．．南橋晶片

220．．．BIOS晶片

221．．．RAM

230．．．CPLD

240．．．BMC

250．．．主機板連接器

110．．．本體

120．．．測試連接器

130．．．第一介面

140．．．第二介面

150．．．第三介面

160．．．第四介面

300．．．讀記憶體模擬器

400．．．PC機

500．．．Debug卡

600．．．SMM

Claims (10)

1. 一種轉接模組，用於連接至一設置有基本輸入輸出系統晶片、複雜可編程邏輯器件及主機板連接器之主機板，所述基本輸入輸出系統晶片設置有唯讀記憶體，用於存儲基本輸入輸出系統程式，所述基本輸入輸出系統晶片及複雜可編程邏輯器件均連接至所述主機板連接器；其改良在於：所述轉接模組包括測試連接器、第一介面及第二介面，使用時，所述測試連接器連接所述主機板連接器，使得所述轉接模組與所述主機板建立電性連接，所述第一介面藉由該測試連接器及主機板連接器連接至該唯讀記憶體，所述第二介面藉由該測試連接器及主機板連接器連接至該複雜可編程邏輯器件，藉由將一讀記憶體模擬器插設於該第一介面上，進而對存儲於該唯讀記憶體內之輸入輸出系統程式進行更新或測試；藉由將一個人電腦之並口連接至所述第二介面，進而使得該個人電腦藉由該第二介面實現對所述複雜可編程邏輯器件之動態下載及更新、升級工作。
2. 如申請專利範圍第1項所述之轉接模組，其中所述主機板連接器及測試連接器均為高密度模組連接器。
3. 如申請專利範圍第1項所述之轉接模組，其中所述第一介面為串接式周邊介面。
4. 如申請專利範圍第1項所述之轉接模組，其中所述第二介面為一並行編程匯流排介面。
5. 如申請專利範圍第1項所述之轉接模組，其中所述轉接模組還包括第三介面，所述主機板上設置有南橋晶片，所述第三介面藉由該測試連接器及主機板連接器連接至該南橋晶片，藉由將一除錯卡插設於該第三介面上，使得所述除錯卡藉由該南橋晶片獲取由基本輸入輸出系統晶片輸出之除錯碼，以對主機板進行故障偵測。
6. 如申請專利範圍第5項所述之轉接模組，其中所述第三介面為周邊元件互連插槽或工業標準結構插槽。
7. 如申請專利範圍第5項所述之轉接模組，其中所述轉接模組還包括第四介面，所述主機板上設置有基板管理控制器，所述第四介面藉由該測試連接器及主機板連接器連接至該基板管理控制器，藉由將一系統管理模組連接至所述第四介面，使得所述系統管理模組藉由該第四介面實現對所述主機板之監視與管理。
8. 如申請專利範圍第7項所述之轉接模組，其中所述第四介面為一智慧平臺管理匯流排介面。
9. 如申請專利範圍第7項所述之轉接模組，其中所述轉接模組還包括本體，所述測試連接器、第一介面、第二介面、第三介面及第四介面均設置於所述本體上。
10. 一種主機板測試裝置，包括一設置有基本輸入輸出系統晶片、複雜可編程邏輯器件及主機板連接器之主機板，所述基本輸入輸出系統晶片設置有唯讀記憶體，用於存儲基本輸入輸出系統程式，所述基本輸入輸出系統晶片及複雜可編程邏輯器件均連接至所述主機板連接器；其改良在於：所述主機板測試裝置還包括轉接模組，所述轉接模組包括測試連接器、第一介面及第二介面，使用時，所述測試連接器連接所述主機板連接器，使得所述轉接模組與所述主機板建立電性連接，所述第一介面藉由該測試連接器及主機板連接器連接至該唯讀記憶體，所述第二介面藉由該測試連接器及主機板連接器連接至該複雜可編程邏輯器件，藉由將一讀記憶體模擬器插設於該第一介面上，進而對存儲於該唯讀記憶體內之輸入輸出系統程式進行更新或測試；藉由將一個人電腦之並口連接至所述第二介面，進而使得該個人電腦藉由該第二介面實現對所述複雜可編程邏輯器件之動態下載及更新、升級工作。