[go: up one dir, main page]

TW201337952A - 導電材料及使用導電材料之電子裝置 - Google Patents

導電材料及使用導電材料之電子裝置 Download PDF

Info

Publication number
TW201337952A
TW201337952A TW101141341A TW101141341A TW201337952A TW 201337952 A TW201337952 A TW 201337952A TW 101141341 A TW101141341 A TW 101141341A TW 101141341 A TW101141341 A TW 101141341A TW 201337952 A TW201337952 A TW 201337952A
Authority
TW
Taiwan
Prior art keywords
heat
conductive
metal
semiconductor wafer
heat release
Prior art date
Application number
TW101141341A
Other languages
English (en)
Inventor
多田和夫
近藤宏司
藤原康平
白石芳彥
Original Assignee
電裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 電裝股份有限公司 filed Critical 電裝股份有限公司
Publication of TW201337952A publication Critical patent/TW201337952A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20409—Outer radiating structures on heat dissipating housings, e.g. fins integrated with the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H10W70/60—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

導電材料，係使用於具有熱輻射構件之電子組件結合的多層電路板中之熱釋放填充通孔的形成中，其中導電材料包含金屬粒子做為導電金屬，其係藉由銀(Ag)或銅(Cu)所構成之第一導電金屬及藉由錫(Sn)所構成之第二導電金屬的混合物，且錫之原子數對銀或銅及錫之原子數的比例係27至40%，及使用該導電材料之電子裝置。

Description

導電材料及使用導電材料之電子裝置 相關申請案之對照
此申請案係根據2011年11月7日所申請之日本專利申請案第2011-243231號，及2012年7月27日所申請之日本專利申請案第2012-167062號，該等申請案的揭示係全部結合於本文中，以供參考。
本發明有關使用於具有熱輻射構件之電子組件結合的多層電路板中之熱釋放填充通孔的形成中之導電材料，以及典型地係半導體裝置之包含具有藉由該導電材料所形成之熱釋放填充通孔及熱輻射構件之電子組件結合的多層電路板之電子裝置。
迄今，寬廣多樣的半導體裝置包含半導體晶片被結合於其中之多層電路板，其中半導體晶片係透過例如，藉由導電材料所形成之填充穿孔而電性連接至導電圖案，亦即，諸如銅之導電材料的圖案。例如，日本未審查專利公告(公開)第2010-73581號敘述包含多層電路板之半導體裝置，該多層電路板包含複數個疊層的樹脂層，且具有半導體晶片被設置於其中。在此日本專利公告中所敘述之多層電路板係“PALAP”(圖案化預浸層處理)板，該“PALAP”板係藉由疊層例如，由液晶聚合物所製成之複數 個樹脂層以獲得多層電路板的光質，而隨後在熱及壓力的施加下，藉由立即壓合該先質，亦即，產生該等樹脂層的疊層體，而予以製造出。
在此先前技術的半導體裝置中，諸如散熱片之熱輻射構件係疊層至多層電路板，且係熱連接至半導體晶片，以確保在半導體晶片中所產生之熱量透過該熱輻射構件的釋放。在此裝置中，半導體晶片與熱輻射構件的熱連接係透過形成於建構電路板之樹脂層中的厚度方向中之熱釋放通孔而予以實行。熱釋放通孔係藉由以具有良好的熱傳導性之材料填充通孔所形成，且具有與半導體晶片之組態相似之平坦組態。通常，熱釋放通孔係藉由使所填充的導電材料，典型地，導電糊，硬化所形成。
大致地，半導體晶片係平坦或平板狀，且因此，具有具備電極接墊的一表面(其亦係稱作上方表面或電路表面)，及與電極接墊相反的另一表面(其亦係稱作下方表面或背面表面)。
通常，熱輻射構件係施加至多層電路板的背面表面，以便被定位於半導體晶片的背面表面之側。熱釋放通孔係形成於半導體晶片的背面表面與熱輻射構件之間的樹脂層中。
在包含具有半導體晶片被結合於其中之多層電路板及使用以自該電路板向外輻射半導體晶片的熱量之熱釋放填 充通孔的先前技術之半導體裝置中，當填充通孔係由當做導電材料之金屬粉狀物所形成，而該金屬係藉由X-Sn的化學式所表示，其中X係銀(Ag)或銅(Cu)時，則若錫(Sn)對X，亦即，對Ag或Cu，的比例係在所欲範圍之外時，則發生有以下的問題。
首先，當在施加壓力之下，加熱至150到200℃的溫度時，則在導電材料中之金屬粉狀物X-Sn可形成由X3Sn之化學式所表示的金屬合金。然而，該金屬粉狀物並未在此合金生產步驟之期間被完全地消耗，且因而，若干未被使用之Sn成分會殘留在導電材料中。因此，當增加溫度至220℃或更高時，則殘留之Sn成分可與半導體晶片及熱輻射構件擴散接合。
其次，若過量的Sn成分係由於擴散接合中之殘留Sn成分的未完全消耗而包含於導電材料之中時，則過量的Sn成分可改變為液態。在此階段，因為半導體晶片係定位於樹脂層的開口或空腔，亦即，穿孔中，所以液態之Sn成分會透過半導體晶片之側表面與樹脂層之穿孔間所形成的小間隙而遷移成為該間隙之毛細管現象的函數。因此，殘留在導電材料中的Sn成分可透過半導體晶片之側表面而被引入至該半導體晶片的電路表面之內。因為液態之Sn成分可與電路表面上的導體圖案接觸，所以短路會在半導體晶片的電路表面與背面表面之間發生。
鑑於上述問題，本發明之目的在於防止當半導體裝置係藉由疊層複數個樹脂層，而隨後在壓力的施加下，藉由 立即加熱多層電路板之生成的先質而被製造出時之半導體晶片的電路表面與背面表面之間的短路。
本發明之另一目的在於提供可有效地使用於半導體裝置的生產中之導電材料，該半導體裝置具有熱釋放填充通孔於具有熱輻射構件之半導體晶片結合的多層電路板中，且係藉由疊層複數個樹脂層，而隨後在壓力的施加下，藉由立即加熱多層電路板之生成的先質所製造出。
本發明之又一目的在於提供包含半導體晶片結合的多層電路板且不具有先前技術的問題之半導體裝置，而該多層電路板具有由導電材料所形成之熱釋放填充通孔及熱輻射構件。
本發明之該等及其他目的將易於自本發明之較佳實施例的下文說明予以瞭解。
本發明之發明者已執行密集研究以供達成上述目的之用，且已發現到若建構導電材料，使得其包含金屬粒子，亦即，做為導電金屬的金屬之粒子，而該導電金屬係藉由銀(Ag)或銅(Cu)所構成之第一導電金屬及藉由錫(Sn)所構成之第二導電金屬的混合物，其中錫之原子數對銀或銅及錫之原子數的比例係控制成為在27至40%之內時，則可達成上述之目的。
進一步地，本發明者已發現到若熱釋放填充通孔的尺寸係就有關使用於該等熱釋放填充通孔的結合中之半導體晶片的尺寸而予以控制時，則可有效防止上述之短路問題。
依據本發明之一觀點，提供有一種導電材料，其係使用於具有熱輻射構件之電子組件結合的多層電路板中之熱釋放填充通孔的形成中，其中該導電材料包含金屬粒子做為導電金屬，其係藉由銀(Ag)或銅(Cu)所構成之第一導電金屬及藉由錫(Sn)所構成之第二導電金屬的混合物，且錫之原子數對銀或銅及錫之原子數的比例係27至40%。
在本發明中，電子組件包含諸如電容器及晶片，典型地諸如IC晶片及電晶體晶片的半導體晶片之習知使用於電子裝置的生產中之寬廣多樣的電子組件。
在依據本發明之導電材料中，較佳地，導電材料係導電糊，亦即，包含導體金屬之粒子於有機結合劑中的金屬糊。基本上，除了導體金屬必須係Ag或Cu及Sn的混合物，且Sn之原子數對Ag或Cu及Sn之原子數的比例係在27至40%的範圍中之外，導電糊可係任何習知的導電糊。
例如，除了上述導體金屬之粒子外，導電糊可包含諸如纖維素樹脂之例如，乙基纖維素及硝化纖維素的有機結合劑、諸如二羥二乙丁醚乙酸的溶劑、及諸如玻璃原料(粉狀玻璃)的無機結合劑。
在本發明中，多層電路板並未受限於特定之電路板，只要電路板可滿足本發明的需求。較佳地，多層電路板包含二或多個疊層的導電樹脂層及至少具有一空穴或開口(穿孔)之至少一導電樹脂的間層，其中一或多個電子組 件被內建，該間層係插入於鄰接的樹脂層之間，諸如散熱片之熱輻射構件係疊層至多層電路板的一或二表面，以及一或多個熱釋放填充通孔係形成於疊層的導電樹脂層之其中一者中，且電子組件及熱輻射構件係經由填充通孔而彼此互相熱連接，以自熱輻射構件輻射出產生於電子組件中的熱量。
較佳地，在本發明的多層電路板中，熱釋放填充通孔具有熱接收表面，其係與電子組件的熱釋放表面接觸，且填充通孔的熱接收表面具有小於電子組件的熱釋放表面之表面面積的表面面積。若熱釋放填充通孔具有此構造時，則變成可在壓力的施加下之各自藉由諸如熱塑性樹脂的導電樹脂所製成之疊層樹脂層的加熱期間，防止上述之短路問題。
進一步地，可將一或多個熱釋放填充通孔形成於導電樹脂層中。例如，當一通孔係包含於樹脂層之中時，則較佳地，通孔係以矩形橫剖面的形式，如在電路板領域中所習知執行地。然而，若所欲時，則可以以各自以例如，筒形桿之形式的二或多個穿孔之組合置換矩形穿孔，亦如在電路板領域中所習知執行地。
依據本發明之另一觀點，提供有一種電子裝置，包含具有熱釋放填充通孔及熱輻射構件之電子組件結合的多層電路板。
在電子裝置中，多層電路板包含二或多個疊層的導電 樹脂層及至少具有一空穴之至少一導電樹脂間層，其中一或多個電子組件被內建，該間層係插入於鄰接的樹脂層之間，熱輻射構件係疊層至多層電路板的一或二表面，一或多個熱釋放填充通孔係形成於疊層的導電樹脂層中，且電子組件及熱輻射構件係彼此互相熱連接，以自熱輻射構件輻射出產生於電子組件之中的熱量，以及熱釋放填充通孔包含導電材料之燒結產物，而被填充於其中，導電材料包含金屬粒子做為導電金屬，其係藉由Ag或Cu所構成之第一導電金屬及藉由Sn所構成之第二導電金屬的混合物，且Sn之原子數對Ag或Cu及Sn之原子數的比例係27至40%。
依據本發明之電子裝置可予以廣泛有利地使用於諸如包含汽車、電子產品、家用產品、及其類似物之中。典型較佳地，該電子裝置係使用於汽車部件之中。
在本發明的實施中，依據本發明之多層電路板及具有該電路板結合於其中的電子裝置可較佳地使用例如，日本未審查專利公告(公開)第2011-249745號中所敘述之“PALAP”(圖案化預浸層處理)板製造方法，而以降低數目之製作步驟的縮短處理及以高的可靠度予以製造。
本發明將參照附圖而進一步敘述關於本發明之較佳實施例。
如第1及2圖中所描繪地，半導體裝置100包含多層板(電路板)10，該多層板10包含藉由諸如熱塑性樹脂之樹脂所製成的複數個疊層的樹脂層1至5，板狀之半導體晶片20，係設置於樹脂層44的空穴44a中，以及熱輻射構件30，係疊層至電路板10，以便釋放半導體晶片20的熱量。
在所描繪的半導體裝置100中，半導體裝置20具有沈積電極接墊21於其上的上方表面20a及與熱輻射構件30相反的下方表面20b。
進一步地，電路板10具有藉由導電材料所製成之熱釋放通孔14於板10的內部中。熱釋放通孔14亦稱作通孔或穿孔，且係使用以熱連接半導體晶片20的另一表面20b與熱輻射構件30。通孔的導電材料包含Ag金屬或Cu金屬之粉狀物及Sn之粉狀物的混合物。在金屬Ag或Cu及金屬Sn的混合之粉狀物中，Sn之原子數對Ag或Cu及Sn之原子數的比例係在27至40%的範圍中。
依據本發明，因為Sn之原子數對Ag或Cu及Sn之原子數的比例係不超過40%，所以如自以下說明及實例所理解地，可在半導體裝置100中防止建構通孔14之導電材料的Sn成分遷移至半導體晶片20的側表面之內，而藉以防止半導體晶片20之二表面間的短路問題。
進一步地，因為Sn之原子數對Ag或Cu及Sn之原子數的比例係不小於27%，所以變成可在半導體裝置100 中充分執行導電材料對半導體晶片20及熱輻射構件30的擴散接合，而不會產生可建構未使用之Sn成分於導電材料中的殘留物。
請再參閱第1圖，所描繪之半導體裝置100係車內半導體裝置，且因此，係安裝於例如，諸如引擎之ECU的車內電子產品上。
半導體裝置100包含多層電路板10，設置於電路板10內之諸如矽晶片的半導體晶片20，及熱連接至半導體晶片20的熱輻射構件30。
多層電路板10係藉由“PALAP”處理所生產之五個樹脂層1至5的疊層電路板。樹脂層1至5係藉由諸如液晶聚合物之熱塑性樹脂的膜所製成，且在其疊層之後，樹脂層1至5係接受包含以加熱壓合該等層的熱壓合處理，而生產出集積接合的疊層。
在下文中，於第1圖中之五個樹脂層1至5係以以下順序而予以說明，亦即，定位於板10的上方表面中之最上方樹脂層係稱為第一樹脂層1。定位於第一樹脂層1下方之下一樹脂層係稱為第二樹脂層2。定位於第二樹脂層2下方之下一樹脂層係稱為第三樹脂層3。同樣地，定位於第三樹脂層3下方之兩層係分別稱為第四樹脂層4及第五樹脂層5。
半導體晶片20包含諸如IC晶片之寬廣多樣的晶片，例如，IC晶片係藉由矽半導體及電晶體元件所製成。在所描繪的實施例中，半導體晶片20係具有矩形橫剖面的板 晶片，且具有電極接墊21於晶片20的表面20a上，如第1圖中所描繪地。所描繪之電極接墊21係藉由鋁(Al)金屬所形成。
在下文中，具有電極接墊21之晶片20的表面20a係稱為電路表面或上方表面，且與承載電極接墊21之上方電路表面20a相反之晶片20的另一表面20b係稱為背面表面。
半導體晶片20係嵌入於多層電路板10之內。在所描繪的實施例中，半導體晶片20係設置於當做間層之第四樹脂層4中。進一步地，晶片20係以使得晶片20的電路表面20a相對於第三樹脂層3之側，且晶片20的背面表面20b相對於第五樹脂層5之側的方式而予以設置。
半導體晶片20的厚度係與第四樹脂層4的該者實質地相同。因而，半導體晶片20可在其厚度方向中通過第四樹脂層4。換言之，半導體晶片20可包含於第2圖中所描繪之第四樹脂層4中的空穴或穿孔44a中。
進一步如所描繪地，多層電路板10具有層間佈線12及通孔13被形成於其中。層間佈線12及通孔13建構電子佈線，且係使用以轉移接收於晶片20之電極接墊21處的信號資訊。
在多層電路板10中，層間佈線12係形成於第一樹脂層1與第二樹脂層2之間的介面中，以及第二樹脂層2與第三樹脂層3之間的介面中。在所描繪的實施例中，層間佈線12各自地係二上方與下方樹脂層之間的間層，且係 藉由例如，透過蝕刻使箔圖案化所獲得之諸如銅箔的金屬箔所形成。
通孔13係各自藉由導電材料而以使得通孔係以其厚度方向通過樹脂層之方式所形成，且因此，通孔13係使用以彼此互相電性連接層間佈線12，或電性連接層間佈線12至電極接墊21。
通孔13可藉由使填充於通孔形成的穿孔中之諸如金屬糊的導電糊硬化而予以製造出。在所描繪的實施例中，通孔13係形成於第二樹脂層2及第三樹脂層3的各者中。
在此實施例中，使用於通孔13之形成中的金屬糊包含二類型之金屬，亦即，銀(Ag)或銅(Cu)及錫(Sn)的混合粒子、使用以控制糊之黏度的溶劑、及任何習知的添加物。當金屬糊係以金屬Ag及Sn為主時，則可在透過加熱之壓合期間以該等金屬的燒結而將糊之金屬轉換成對應的金屬合金Ag3Sn。
除了金屬合金的形成之外，金屬糊的金屬Sn可在透過加熱之壓合期間與層間佈線12的銅(Cu)形成擴散接合。進一步地，因為半導體晶片20的電極接墊21具有電鍍而被施加於其表面上的鎳(Ni)，所以金屬糊的金屬Sn可在透過加熱之壓合期間與電極接墊21的鎳形成擴散接合。在金屬糊中之溶劑將在透過加熱的壓合期間被蒸發。
在所描繪的實施例中，諸如散熱片之熱輻射構件30 係疊層至多層電路板10的下方表面。換言之，熱輻射構件30係在半導體晶片20的背面表面20b之側疊層於電路板10中。如所描繪地，熱輻射構件30係疊層至第五樹脂層5。在所描繪的實施例中，熱輻射構件30係以平板形式之散熱片，且係藉由銅(Cu)所形成(因為其良好的熱傳導性)。熱輻射構件30的平面尺寸係與電路板10的該者實質地相同。
請參閱定位於熱輻射構件30與半導體晶片20之背面表面20b之間的第五樹脂層5，為了要熱連接熱輻射構件30至半導體晶片20，第五樹脂層5具有穿孔於該層5之中的熱釋放通孔14。熱釋放通孔14係熱傳導通孔，其係以第五樹脂層5之厚度方向穿過該層5而形成。因為熱釋放通孔14的存在，所以產生於晶片20之中的熱量可透過通孔14而自熱輻射構件30輻射出。
熱釋放通孔14具有平坦及矩形的組態，如在半導體晶片20之該者一樣地。進一步如所描繪地，與半導體晶片20的底部表面20b相對的熱釋放通孔14之上方表面具有小於晶片20的底部表面20b之表面面積的表面面積，且熱釋放通孔14係與晶片20的底部表面20b完全地接觸。
熱釋放通孔14具有平坦及矩形的組態。然而，若所欲時，通孔14可以以任何其他的組態而形成。例如，通孔14可係筒形桿，如上述之穿孔為電子佈線之構件的通孔13中一樣地，且如第3圖中所描繪地，其中，以筒形 桿之形式的三個熱釋放通孔14a、14b、及14c係穿孔於第五樹脂層5中，以取代第1圖中所描繪之矩形的熱釋放通孔14。在此實施例中，二或多個桿形通孔14可以以諸如不同數目以及規則或隨機分佈之任何所欲圖案予以形成。
如上述地，熱釋放通孔14係較佳地成為金屬糊的硬化產物。在此實施例中，金屬糊係建構以致使其包含諸如Ag-Sn金屬粒子或Cu-Sn金屬粒子之混合的金屬粒子、使用以控制糊的黏度之溶劑、及任何添加物。在下文中，將參照其中X係Ag或Cu之X-Sn化學式的金屬而敘述使用以形成熱釋放通孔14之金屬糊。
當使用於金屬糊之中時，由於在透過熱的壓合期間之燒結的結果，金屬X-Sn形成金屬合金X3Sn。進一步地，金屬糊的Sn成分與熱輻射構件30的Cu成分形成擴散接合。
此外，金屬糊形成額外的擴散接合，因為半導體晶片20具有諸如鎳(Ni)或鈦(Ti)的電鍍層於其背面表面20b中。在此實施例中，在透過熱的壓合期間，金屬糊的Sn成分與背面表面20b的Ni或Ti成分形成擴散接合。包含於金屬糊中之溶劑將在透過熱的壓合期間被蒸發。
在本發明中，所使用之金屬糊係Sn的原子數對X(Ag或Cu)及Sn的原子數之比例，亦即Sn/(X+Sn)，且係27至40%。在該金屬糊中，Sn及X(Ag或Cu)的原子數可使用諸如能量頻數X射線分析儀(EDX)、光子探針微分析儀(EPMA)、及X射線光電子光譜儀 (ESCA)之習知設備，而予以分析。
接著，將參照第2圖而敘述半導體裝置100的生產，第2圖係第1圖之半導體裝置100的橫剖面視圖，顯示使用於所描繪之裝置的生產中之工作。
在半導體裝置100的生產中，首先製備五個樹脂膜41至45，其各自地藉由熱塑性樹脂所製成。該等樹脂膜係使用以在透過熱而壓合的隨後步驟中形成對應的樹脂層1至5(第1圖)。在下文中，對應至第一樹脂層1之樹脂膜41係稱為第一樹脂膜，且對應至第二樹脂層2之樹脂膜42係稱為第二樹脂膜。同樣地，對應至第三到第五樹脂層3至5的樹脂膜43至45係分別稱為第三至第五樹脂膜。
其次，當所使用的樹脂膜需要具有填充通孔時，則穿過樹脂膜之所需數目的通孔係藉由使用諸如雷射製造之任何所欲的製造裝置，而以其厚度方向穿孔於預定的樹脂膜中。然後，所生成之通孔係使用網板印刷法或其他方法，而以金屬糊46填充。在所描繪的實施例中，通孔係形成於第二樹脂膜42及第三樹脂膜43的各者中，而隨後藉由以金屬糊46填充所穿孔之通孔。金屬糊46係使用以在透過熱而壓合的後繼步驟中形成通孔13(第1圖)。如上述地，金屬糊46包含諸如Ag-Sn金屬粒子之金屬粒子、使用以控制黏度之溶劑、及其類似物。
接著，形成層間佈線12於預定的樹脂膜中。在所描繪的實施例中，層間佈線12係在第一樹脂膜41及第二樹脂膜42的各者中，以其下方表面疊層至第二樹脂膜42的 上方表面，且以其下方表面疊層至第三樹脂膜43的上方表面，而予以形成。實際上，層間佈線12可藉由施加銅(Cu)箔至樹脂膜41及42之各者的下方表面，且隨後藉由使銅箔接受圖案蝕刻處理以形成所欲導體圖案，而予以形成。
進一步地，在本文中亦稱為“穿孔”或“空穴”之孔係藉由使用諸如雷射製造之任何所欲的製造裝置而形成於預定的樹脂層之中。在所描繪的實施例中，穿過膜之孔44a係以第四樹脂膜44的厚度方向形成於第四樹脂膜44中。鑑於生產中之誤差，較佳地，孔44a應以具有稍微大於半導體晶片20之外部組態的尺寸之矩形組態而形成。
再者，穿過膜之通孔(未顯示)係藉由使用諸如雷射製造之任何所欲的製造裝置而以第五樹脂膜45的厚度方向形成於第五樹脂膜45中，且隨後藉由使用例如，網板印刷而以金屬糊48填充所生成之通孔，如第2圖中所描繪地。
如上述地，金屬糊48包含諸如X(Ag或Cu)-Sn金屬粒子的金屬粒子、用以控制黏度的溶劑、及其類似物。在金屬糊48中，Sn之原子數對X(Ag或Cu)及Sn之原子數的比例，亦即，Sn/(X+Sn)，係在27至40%的範圍中。
在第五樹脂膜45中，通孔具有與第四樹脂膜44中之半導體晶片20的背面表面20b接觸的上方表面，且通孔之上方表面的表面面積係小於半導體晶片20的背面表面 20b之表面面積。進一步地，通孔之上方表面係完全地疊層至半導體晶片20的背面表面20b，且與該者接觸。
之後，執行疊層步驟。首先，熱輻射構件30、第五樹脂膜45、及第四樹脂膜44係在該等膜的對齊之後，以此順序被疊層。接著，半導體晶片20係包含於所生成的疊層中之第四樹脂膜44的孔44a之中，且隨後，在第三樹脂膜43、第二樹脂膜42、及第一樹脂膜41的對齊之後，進一步疊層該等膜43至41至晶片承載疊層。因而，獲得藉由第一至第五樹脂膜41至45及熱輻射構件30所構成之疊層。
其次，使該疊層在壓合機器(未顯示)中接受透過熱的壓合步驟，以立即獲得樹脂膜41至45及熱輻射構件30之集積壓合的疊層。例如，壓合步驟可執行於5MPa之壓力及320℃之溫度，3小時。
一旦透過熱而壓合時，則藉由熱塑性樹脂所構成的樹脂膜41至45就彼此互相接合，且同時，第五樹脂膜45係接合至熱輻射構件30。
在透過熱而壓合之期間，第三至第五樹脂膜43至45之各者的熱塑性樹脂被流體化，且所流體化之樹脂被引入及填充至由於第四樹脂膜44的孔44a與半導體晶片20間之容限所產生的間隙(餘隙)之內；因而，半導體晶片20係以熱塑性樹脂密封。
進一步地，在透過熱而壓合之期間，金屬糊46係燒結以形成通孔13，而進一步與層間佈線12形成擴散接 合。
同時，在透過熱而壓合之期間，金屬糊48係燒結以形成熱釋放通孔14，而進一步與半導體晶片20及熱輻射構件30形成擴散接合。
在完成上述步驟之後，可藉以獲得第1圖中所示之半導體裝置100。在所生成的半導體裝置100中，並不具有其中熱釋放通孔14係非所欲地定路線至半導體晶片20的側表面內之現象。熱釋放通孔14與半導體晶片20及熱輻射構件30之各者的擴散接合可在半導體裝置100中充分地取得。
何以在半導體裝置100中獲得該等所欲結果之理由係如下。
在透過熱而壓合之期間，金屬糊之金屬X-Sn係接受150至200℃之溫度，而形成金屬合金X3Sn。在此壓合步驟中，所使用之金屬糊包含並未在合金X3Sn的形成中被消耗之Sn成分的殘留物。依據本發明，當金屬糊係加熱至不小於220℃的溫度時，則Sn成分之該殘留物可與半導體晶片20及熱輻射構件30擴散接合。
與此相反地，若在所使用的金屬糊中之Sn成分的殘留物無法與晶片20及構件30形成擴散接合，且因此，過量的Sn成分仍包含於金屬糊之中時，則該過量之固體Sn成分會被轉換成對應的液態。然後，液態Sn成分將由於間隙的毛細管作用而被移動至且被引入至半導體晶片20與第四樹脂膜44的孔44a之間所形成的間隙內。進一步 地，該Sn成分會被移動至半導體晶片20的電路表面20a。結果，因為通孔14的Sn成分係引入至半導體晶片20的側表面內，所以熱釋放通孔14產生短路問題。
本發明者已透過研究而發現到，如附錄之工作實例中所敘述地，為了要防止非所欲地引入過量的Sn成分至半導體晶片20的側表面之內，在金屬糊48中之金屬成分X及Sn的比例係重要的。也就是說，當原子Sn的原子數對原子(X+Sn)，其中X=Ag或Cu，的原子數之比例，亦即，Sn(X+Sn)，係大於40%時，則過量的Sn成分會被引入至半導體晶片20的側表面之內。
進一步地，當原子數的比例Sn/(X+Sn)係小於27%時，則無法得到通孔14與半導體晶片20及熱輻射構件30之充分的擴散接合，因為在金屬糊中之Sn成分的數量並不足以達到該擴散接合。
與此相反地，依據本發明，可避免上述缺點，因為使用於熱釋放通孔14之形成的金屬糊48具有不大於40%之原子數的比例Sn/(X+Sn)，所以並無Sn成分被引入至半導體晶片20的側表面內，且亦無短路問題係由於熱釋放通孔14的存在而被造成。
進一步地，因為金屬糊48具有不小於27%之原子數的比例Sn/(X+Sn)，所以可達到熱釋放通孔14與半導體晶片20及熱輻射構件30之充分的擴散接合。
再者，依據本發明，與半導體晶片20相對之熱釋放通孔14的上方表面具有比半導體晶片20的底部表面20b 之表面面積更小的表面面積，且因此，熱釋放通孔14的上方表面係與半導體晶片20的底部表面20b完全地接觸。因而，本發明可有效避免先前技術之半導體裝置所造成的缺點，其中熱釋放通孔14的上方表面具有大於半導體晶片20的底部表面20b之表面面積的表面面積，亦即，一旦透過熱而壓合時，建構金屬糊48的組成物可被流體化，且被完全地引入至半導體晶片20的側表面之內，而藉以導致由於熱釋放通孔14之短路的缺點。
如上述地，依據本發明，因為在熱釋放通孔中之特定的導電材料及在多層電路板中之熱釋放通孔的特定組態，所以可有效去除先前技術之半導體裝置的缺點。為進一步瞭解依據本發明之該等功效，將參照第4至6圖而敘述先前技術之半導體裝置的缺點。
第4圖中所描繪之半導體裝置100對應至第1圖中所描繪之半導體裝置100，除了熱釋放通孔14係藉由習知之無鉛銲料，亦即，諸如Sn-Pb或Sn-Ag-Cu之易熔焊料所形成之外。一旦在半導體裝置100的生產中透過熱的施加而壓合疊層結構時，則建構金屬糊48的組成物會改變為對應之液態，且在液態中之過量的Sn成分被流體化且引入至半導體晶片20的側表面及電路表面20a之內。因而，如第4圖中所描繪地，除了通孔14之外，所生成的半導體裝置100亦包含可導致短路之圍繞著半導體晶片20的非所欲之流體化及硬化的金屬部分14x及14y。
第5及6圖中所描繪之半導體裝置100分別對應至第 2及1圖中所描繪之半導體裝置100，除了如所描繪地，熱釋放通孔14的上方表面具有大於半導體晶片20的底部表面20b之表面面積的表面面積之外。在該等半導體裝置100二者中，熱釋放通孔14係藉由包含Ag或Cu及Sn之混合金屬粒子的金屬糊所形成。
一旦在半導體裝置100的生產中透過熱的施加而壓合疊層結構時，則建構金屬糊48的組成物會改變為對應之液態，且液體金屬糊被引入至半導體晶片20的側表面及電路表面20a之內。因而，如第6圖中所描繪地，除了通孔14之外，所生成的半導體裝置100亦包含可導致短路之圍繞著半導體晶片20的非所欲之流體化及硬化的部分14x及14y。
本發明之較佳實施例係敘述於上文。然而，本發明不應受限於該等實施例。本發明可在本發明之範疇及精神內予以廣泛地修正及改良。例如，建構多層電路板10之樹脂層的數目可根據所欲之功效及其他因素而予以自由地增加或減少。
進一步地，建構多層電路板10之樹脂層可予以自由地改變。例如，晶片結合的樹脂層可在多層電路板10中予以改變。請參閱所描繪之實施例，半導體晶片20係包含於第四樹脂層44的孔44a之中。然而，半導體晶片20可包含於其他的樹脂層之中，或二或多個半導體晶片20可包含於第四樹脂層44及/或其他的樹脂層中之二或多個孔中。在該等情況中，較佳地，熱釋放通孔14係形成於 半導體晶片20與熱輻射構件30之間所設置的所有樹脂層之中，以便確保藉由半導體晶片20與熱輻射構件30之間的導體金屬所構成之定熱釋放的路線。
在所描繪的實施例中，與半導體晶片20之底部表面20b相對的熱釋放通孔14之上方表面具有小於半導體晶片20之底部表面20b的表面面積之表面面積。然而，若所欲時，通孔14的上方表面可具有與半導體晶片20之底部表面20b的表面面積實質相同的表面面積。本發明人已發現到，此實施例係足以防止流體化之Sn成分進入至半導體晶片20的側表面內之所不欲的引入，以及短路問題的產生。
<實例>
將參照本發明之實例而進一步敘述本發明。
實例1至5及比較實例1至4
在該等實例中，係製備下文第1表中所敘述之要形成熱釋放通孔14之九(9)類型的金屬糊。如第1表中所敘述地，該等金屬糊各自具有關於金屬粒子中的Ag及Sn之原子數的不同比例(%)。金屬糊係藉由以萜品醇(terpineol)做為有機溶劑而捏合Ag及Sn金屬粒子所製備。
接著，使用所製備之金屬糊，參照第1圖之上述的半導體裝置100係依據參照第2圖之上述的生產處理，而予 以製造出。
在半導體裝置100中，熱輻射構件30係藉由銅(Cu)所製成之散熱片。半導體晶片20係矽晶片，且具有電極接墊21及鎳(Ni)電鍍，電極接墊21係藉由鋁(Al)所製成而被製造於半導體晶片20的上方表面20a之上，以及鎳(Ni)電鍍係沈積於半導體晶片20的背面表面20b之上。樹脂膜41至45係各自藉由聚醚醚酮樹脂及聚醚醯亞胺樹脂所製成的膜。
在樹脂膜41至45的疊層係與熱輻射構件30如第2圖中所描繪地結合之後，所結合之粒子係在熱的施加下接受壓合步驟。該壓合步驟係在320℃之溫度，透過5MPa的壓力而予以執行3小時。第1圖中所描繪之半導體裝置100係藉由以獲得。
測試1
所獲得的半導體裝置100係相對於被製造於其中之半導體晶片20的操作特徵，而加以測試。在操作特徵的測試中，檢查產生於半導體晶片20中之缺陷。不具有缺陷之半導體裝置100係評估為“良好”。當觀察到熱釋放通孔14的不良接合及半導體晶片20之表面20a上的電極接墊21與背面表面20b之間的短路時，則評估半導體裝置100為“不良”。檢查的結果係總結於下文之第1表中。
A：原子數之比例(%)
B：檢查的結果
例如，將由第1表中之實例1至5所理解地，當Sn/(Ag+Sn)之原子數的比例係在27至40%之中時，則半導體晶片20的操作特徵係正常且可接受的。也就是說，熱釋放通孔14與熱輻射構件30之間的連接以及熱釋放通孔14與半導體晶片20的背面表面20b之間的連接係良好的，且並無由於熱釋放通孔之短路產生。
在該等實例中，當將使用於實例3中之金屬糊燒結時，則XRD(X射線繞射)分析顯示出金屬糊的金屬被轉換為金屬合金Ag3Sn。進一步地，在實例3中所生產的半導體裝置100中，電子顯微鏡檢查及XRD分析顯示出Sn擴散層(Cu3Sn)被形成於與熱釋放通孔14相對之熱輻射構件30的表面上。
從而，將由上述結果所理解到的是，在透過熱的壓合之期間，Ag金屬之粒子及Sn金屬之粒子係燒結以形成金屬合金Ag3Sn，且在Ag3Sn合金的形成中並未被使用之過量的Sn係使用以形成熱釋放通孔14與熱輻射構件30之間的連接，及熱釋放通孔14與半導體晶片20的背面表面 20b之間的連接。
進一步地，如將由第1表中之比較實例1及2所理解地，當Sn的原子數比例係20%或25%時，則可觀察到成為該半導體晶片20中的缺陷之操作特徵的不規則性。進一步地，可觀察到熱釋放通孔14與熱輻射構件30之間的連接，及熱釋放通孔14與半導體晶片20的背面表面20b之間的連接並非良好的。
為了要確定上述缺點為何被造成，比較實例2中所生產之半導體裝置100的橫剖面係在電子顯微鏡上予以觀察。結果顯示出並無Sn擴散層被形成於與熱釋放通孔14相對之熱輻射構件30的表面上。同樣地，並無Sn擴散層被形成於半導體晶片20的背面表面20b中。此係因為，例如，由Ag-Sn二元合金之狀態圖(未顯示)所理解地，Ag3Sn係穩定地形成於其中可生產出Ag3Sn之Ag-Sn二元合金的組成區域中，且因此，當Sn的原子數比例係不大於25%時，則可消耗所有的Sn而形成Ag3Sn，且因此，並未造成過多的Sn於金屬糊中。
就此而論，可理解的是，當Sn的原子數比例係26%時，亦即，當過多的Sn之數量係比當Sn的原子數比例係27%時更小時，則將造成不足的連接於熱釋放通孔14與熱輻射構件30之間，以及不足的連接於熱釋放通孔14與半導體晶片20的背面表面20b之間。
進一步地，例如，將由第1表中之比較實例3及4所理解地，當Sn的原子數比例係43%或45%時，則可觀察 到成為該半導體晶片20中的缺陷之操作特徵的不規則性，且伴隨著由於熱釋放通孔14的短路。
為了要確定上述缺點為何被造成，比較實例3中所生產之半導體裝置100的橫剖面係在光學顯微鏡及電子顯微鏡上予以觀察。結果顯示出金屬層被沈積在半導體晶片20的側表面上。EDX分析顯示出該金屬層係由錫(Sn)所製成。
進一步地，在電子顯微鏡上的觀察及半導體裝置100的XRD分析顯示出Sn擴散層(Cu3Sn)被形成於與熱釋放通孔14相對之熱輻射構件30的表面上。再者，XRD分析顯示出熱釋放通孔14係實質地藉由Ag3Sn合金所形成。
因而，由上述結果所理解地，在透過熱的壓合之期間，Ag金屬之粒子及Sn金屬之粒子係燒結以形成金屬合金Ag3Sn，以及在Ag3Sn合金的形成中並未被使用之過量的Sn係使用以形成熱釋放通孔14與熱輻射構件30之間的連接，且在此連接的形成中並未被使用之過量的Sn被沖提或流體化，並因此，被引入至半導體晶片20的側表面之內。
此外，將由實例1至5所理解地，打算防止過量中所沖提之Sn被引入至半導體晶片20的側表面內之不超過45%的Sn原子數對所有Ag及Sn原子數之比例的調整，係有效於將被接合至熱輻射構件30之熱釋放通孔14的形成中所使用的金屬糊48，且並不會有效於將被接合至層間 佈線12之通孔13的形成中所使用的金屬糊46。此係因為，熱輻射構件30通常具有不小於500微米的厚度，其係比層間佈線12的厚度更厚，且因此，不同數量的Sn成分被使用於具有熱輻射構件30及熱釋放通孔14之擴散接合的形成中，以及具有層間佈線12及通孔13之擴散接合的形成中。
測試2
所獲得的半導體裝置100係相對於半導體晶片20中之缺陷的形成，而予以測試。在此測試中，不具有缺陷之半導體裝置100係評估為“良好”。當觀察到缺陷的形成時，則評估該半導體裝置100為“不良”。測試的結果係伴隨著第7圖中所示之Ag-Sn二元合金的狀態圖而總結於下文之第2表中。
A：原子數之比例(%)
B：缺陷的形成
將由第2表之結果及第7圖之Ag-Sn二元合金的狀態圖所理解到的是，較佳地使用實例1至5中所敘述之Ag- Sn二元合金，以便在不低於300℃的溫度時執行透過熱之疊層體的壓合，因為可使用並未在Ag3Sn的接合中被消耗之過量的Sn以形成透過Cu電極接墊及在Si晶片表面上之Ni電鍍的連接。Ag3Sn被形成於當Sn對所有Ag及Sn的原子數比例係25%時。
與此相反地，在其中Sn的原子數比例係小於27%之比較實例1及2中，所包含之所有的Sn係消耗以形成與Ag之接合，而藉以形成Ag3Sn。從而，不會形成Cu-Sn(Cu3Sn)的擴散接合，且因此，並無透過Cu電極及透過Si晶片表面上之Ni電鍍的連接被形成於該等比較實例中。
進一步地，在比較實例3及4中，因為金屬糊包含過量的Sn，所以Sn並未完全地消耗於Ag3Sn及Cu-Sn的形成中，以及透過Ni電鍍的接合。因此，Sn的殘留物係在透過熱的壓合期間被沖提且流體化，而藉以導致短路問題。進一步地，具有過量之Sn造成裝置的強度降低之傾向。
實例6至10及比較實例5至8
在上述之實例1至5中所敘述的程序係重複於該等實例中。然而，在該等實例中，包含Cu及Sn之粒子的金屬糊係依據實例1至5中所敘述之方式而予以製備，以便生產出藉由Cu-Sn二元合金所製成的熱釋放通孔，而取代Ag-Sn二元合金。因而，例如，由下文之第3表所理解 地，實例6至10及比較實例5至8分別對應至實例1至5及比較實例1至4。
在半導體裝置100係依據實例1至5中所敘述之方式而予以生產之後，裝置100係相對於半導體晶片20中之缺陷的形成而加以測試。在此測試中，不具有缺陷之半導體裝置100係評估為“良好”。當觀察到缺陷的形成時，則評估該半導體裝置100為“不良”。測試的結果係伴隨著第8圖中所示之Cu-Sn二元合金的狀態圖而總結於下文之第3表中。
A：原子數之比例(%)
B：缺陷的形成
將由第3表之結果及第8圖之Cu-Sn二元合金的狀態圖所理解到的是，較佳地使用實例6至10中所敘述之Cu-Sn二元合金，以便在不低於300℃的溫度時執行透過熱之疊層體的壓合，因為可使用並未在Cu3Sn的接合中被消耗之過量的Sn以形成透過Cu電極接墊及在Si晶片表面上之Ni電鍍的連接。Cu3Sn被形成於當Sn對所有Sn及Cu的原子數比例係25%時。
與此相反地，在其中Sn的原子數比例係小於27%之 比較實例5及6中，所包含之所有的Sn係消耗以形成與Cu之接合，而藉以形成Cu3Sn。從而，不會形成Cu-Sn(Cu3Sn)的擴散接合，且因此，並無透過Cu電極及透過Si晶片表面上之Ni電鍍的連接被形成於該等比較實例中。
進一步地，在比較實例7及8中，因為金屬糊包含過量的Sn，所以Sn並未完全地消耗於Cu3Sn及Cu-Sn的形成中，以及透過Ni電鍍之接合。因此，Sn的殘留物係在透過熱的壓合期間被沖提且流體化，而藉以導致短路問題。進一步地，具有過量之Sn造成裝置的強度降低之傾向。
實例11
在上述之實例1至5中所敘述的程序係重複於此實例中。然而，在此實例中，係製備具有30%之Sn對Cu及Sn的原子數比例(%)之金屬糊，以生產出第1圖中所示的半導體裝置100。測試顯示半導體晶片20的操作特徵係正常且可接受的。
在此實例中，當將所使用之金屬糊燒結時，則XRD分析顯示出燒結的產物係實質地藉由Cu3Sn合金所形成。進一步地，電子顯微鏡檢查及XRD分析顯示出Sn擴散層(Cu3Sn)被形成於與熱釋放通孔14相對的熱輻射構件30之表面上。
進一步地，例如，由Cu-Sn二元合金之狀態圖(未顯 示)所理解地，當Cu及Sn係在Cu-Sn二元合金之中反應時，若Sn對Cu及Sn的原子數比例(%)係在20至45%的範圍之中時，則可實質穩定地形成Cu3Sn。關於此點，應注意的是，Sn對Ag或Cu及Sn的原子數比例(%)係在Ag3Sn的原子數比例及Cu3Sn的原子數比例二者中，實質地相同。
因此，當使用包含Cu-Sn金屬之粒子的金屬糊以取代上述實例1至5中所使用之包含Ag-Sn金屬之粒子的金屬糊時，若Sn對Cu及Sn的原子數比例(%)係在20至45%的範圍之中時，則在金屬粒子的燒結期間所消耗之Sn的原子數比例(%)係與在實例1至5及比較實例1至4中所觀察到之該者相同。
因而，當使用包含Cu-Sn金屬之粒子的金屬糊以取代包含Ag-Sn金屬之粒子的金屬糊時，若Sn對Cu及Sn的原子數比例(%)係如實例1至5中一樣地在27至40%的範圍之中時，則變成可獲得良好的連接於熱釋放通孔14與熱輻射構件30之間，以及良好的連接於熱釋放通孔14與半導體晶片20的背面表面20b之間，且伴隨有由於熱釋放通孔之短路的防止。
1~5‧‧‧樹脂層
10‧‧‧多層電路板
12‧‧‧層間佈線
13‧‧‧通孔
14、14a~14c‧‧‧熱釋放通孔
20‧‧‧半導體晶片
20a‧‧‧晶片20的表面
20b‧‧‧晶片20的背面表面
21‧‧‧電極接墊
30‧‧‧熱輻射構件
41~45‧‧‧樹脂膜
46、48‧‧‧金屬糊
44a‧‧‧孔
100‧‧‧半導體裝置
第1圖係橫剖面視圖，概略地顯示依據本發明較佳實施例之半導體裝置的典型實例；第2圖係第1圖之半導體裝置的橫剖面視圖，顯示使 用於所描繪之裝置的生產中之工作；第3圖係橫剖面視圖，概略地顯示依據本發明較佳實施例之半導體裝置的另一實例；第4圖係橫剖面視圖，顯示先前技術之半導體裝置的一缺點；第5圖係第6圖之先前技術半導體裝置的橫剖面視圖，顯示使用於所描繪之裝置的生產中之工作；第6圖係橫剖面視圖，顯示第5圖中所描繪之先前技術半導體裝置的另一缺點；第7圖係圖形，顯示使用於該等實例中之導電材料(Ag-Sn)的測試結果；以及第8圖係圖形，顯示使用於該等實例中之導電材料(Cu-Sn)的測試結果。
1~5‧‧‧樹脂層
10‧‧‧多層電路板
12‧‧‧層間佈線
13‧‧‧通孔
14‧‧‧熱釋放通孔
20‧‧‧半導體晶片
20a‧‧‧晶片20的表面
20b‧‧‧晶片20的背面表面
21‧‧‧電極接墊
30‧‧‧熱輻射構件
100‧‧‧半導體裝置

Claims (11)

  1. 一種導電材料，係使用於具有熱輻射構件之電子組件結合的多層電路板中之熱釋放填充通孔的形成中，其中該導電材料包含金屬粒子做為導電金屬，其係藉由銀(Ag)或銅(Cu)所構成之第一導電金屬及藉由錫(Sn)所構成之第二導電金屬的混合物，且錫之原子數對銀或銅及錫之原子數的比例係27至40%。
  2. 如申請專利範圍第1項之導電材料，其中該導電材料係導電糊，該導電糊包含該等金屬粒子於有機結合劑中。
  3. 如申請專利範圍第1或2項之導電材料，其中該多層電路板包含二或多個疊層的導電樹脂層及至少具有一空穴之至少一導電樹脂間層，其中一或多個電子組件被內建，該間層係夾於該等鄰接的樹脂層之間，該熱輻射構件係疊層至該多層電路板的一或二表面，以及一或多個熱釋放填充通孔係形成於該等疊層的導電樹脂層之至少一者中，且該等電子組件及該熱輻射構件係經由該等填充通孔而彼此互相熱連接，以自該熱輻射構件輻射出產生於該等電子組件之中的熱量。
  4. 如申請專利範圍第3項之導電材料，其中該等熱釋放填充通孔具有熱接收表面，其係與該等電子組件的熱釋放表面接觸，且該等填充通孔的該熱接收表面具有小於該等電子組件的熱釋放表面之表面面積的表面面積。
  5. 如申請專利範圍第1或2項之導電材料，其中該電子組件係半導體晶片。
  6. 一種電子裝置，包含具有熱釋放填充通孔及熱輻射構件之電子組件結合的多層電路板，其中該多層電路板包含二或多個疊層的導電樹脂層及至少具有一空穴之至少一導電樹脂間層，其中一或多個電子組件被內建，該間層係夾於該等鄰接的樹脂層之間，該熱輻射構件係疊層至該多層電路板的一或二表面，一或多個熱釋放填充通孔係形成於該等疊層的導電樹脂層中，且該等電子組件及該熱輻射構件係彼此互相熱連接，以自該熱輻射構件輻射出產生於該等電子組件之中的熱量，以及該等熱釋放填充通孔包含導電材料之燒結產物，而被填充於其中，該導電材料包含金屬粒子做為導電金屬，該導電金屬係藉由銀(Ag)或銅(Cu)所構成之第一導電金屬及藉由錫(Sn)所構成之第二導電金屬的混合物，且錫之原子數對銀或銅及錫之原子數的比例係27至40%。
  7. 如申請專利範圍第6項之電子裝置，其中該等熱釋放填充通孔具有熱接收表面，其係與該等電子組件的熱釋放表面接觸，且該等填充通孔的該熱接收表面具有小於該等電子組件的熱釋放表面之表面面積的表面面積。
  8. 如申請專利範圍第6或7項之電子裝置，其中該導電材料係導電糊，該導電糊包含該等金屬粒子於有機結合劑中。
  9. 如申請專利範圍第6或7項之電子裝置，其中該電子組件係半導體晶片。
  10. 如申請專利範圍第6或7項之電子裝置，其中該熱輻射構件係散熱片。
  11. 如申請專利範圍第6或7項之電子裝置，其中該電子裝置係使用於汽車部件中。
TW101141341A 2011-11-07 2012-11-07 導電材料及使用導電材料之電子裝置 TW201337952A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011243231 2011-11-07
JP2012167062A JP2013123031A (ja) 2011-11-07 2012-07-27 導電性材料および半導体装置

Publications (1)

Publication Number Publication Date
TW201337952A true TW201337952A (zh) 2013-09-16

Family

ID=48145306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141341A TW201337952A (zh) 2011-11-07 2012-11-07 導電材料及使用導電材料之電子裝置

Country Status (5)

Country Link
US (1) US20130114212A1 (zh)
JP (1) JP2013123031A (zh)
CN (1) CN103096617A (zh)
DE (1) DE102012110536A1 (zh)
TW (1) TW201337952A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816267B (zh) * 2021-10-29 2023-09-21 財團法人工業技術研究院 內埋式封裝結構

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312527B2 (ja) * 2014-05-23 2018-04-18 新日本無線株式会社 放熱板を備えた電子部品の実装構造
DE102015112451B4 (de) * 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
CN208337990U (zh) * 2015-11-17 2019-01-04 株式会社村田制作所 多层基板以及电子设备
CN210124036U (zh) * 2016-08-23 2020-03-03 株式会社村田制作所 树脂多层基板
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法
JP7091555B2 (ja) * 2019-04-01 2022-06-27 ヌヴォトンテクノロジージャパン株式会社 電力増幅装置
CN112543546B (zh) * 2019-09-20 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 具有散热结构的线路板及其制作方法
CN113814504A (zh) * 2021-09-03 2021-12-21 广州德芯半导体科技有限公司 一种非高温连接温度传感器的封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200758B2 (en) 2002-10-09 2007-04-03 Intel Corporation Encapsulation of a TCPA trusted platform module functionality within a server management coprocessor subsystem
JP2006261167A (ja) * 2005-03-15 2006-09-28 Murata Mfg Co Ltd 配線基板およびその製造方法
JP5125115B2 (ja) * 2006-01-31 2013-01-23 ソニー株式会社 プリント配線板集合体
JP2009059814A (ja) * 2007-08-30 2009-03-19 Denso Corp 多層プリント基板の製造方法
JP4862871B2 (ja) * 2008-09-18 2012-01-25 株式会社デンソー 半導体装置
JP2010073581A (ja) 2008-09-19 2010-04-02 Sanyo Electric Co Ltd ラベル、電気機器、電池パック、ラベルの製造方法、及び電池パックの製造方法
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
JP2011249745A (ja) 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5739687B2 (ja) 2011-02-15 2015-06-24 オルガノ株式会社 アルコールの精製方法、装置及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816267B (zh) * 2021-10-29 2023-09-21 財團法人工業技術研究院 內埋式封裝結構
US12500169B2 (en) 2021-10-29 2025-12-16 Industrial Technology Research Institute Embedded packaging structure

Also Published As

Publication number Publication date
DE102012110536A1 (de) 2013-05-16
US20130114212A1 (en) 2013-05-09
JP2013123031A (ja) 2013-06-20
CN103096617A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
TW201337952A (zh) 導電材料及使用導電材料之電子裝置
US8501299B2 (en) Conductive paste, multilayer ceramic substrate and its production method
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
US5628852A (en) Method for manufacturing a polyimide multilayer wiring substrate
US6972070B2 (en) Method of manufacturing a printed wiring board
US8704100B2 (en) Heat dissipating substrate and method of manufacturing the same
TWI615929B (zh) 電力模組用基板、附散熱器的電力模組用基板、電力模組、電力模組用基板的製造方法、銅板接合用膏及接合體的製造方法
JP2016096262A (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
EP3504736A1 (de) Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
JP2009088474A (ja) 印刷回路基板の層間導通方法
EP1850647A1 (en) Multilayer printed wiring board
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
CN109315070A (zh) 多层基板的制造方法
DE102007010882B4 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
JP2011151048A (ja) 電子部品の製造方法および電子部品
US6634543B2 (en) Method of forming metallic z-interconnects for laminate chip packages and boards
CN118280947B (zh) 封装基板及其制法
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP2005268672A (ja) 基板
JP2013168240A (ja) はんだ下地層形成用ペースト
JP4433583B2 (ja) 配線基板
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP2022054299A (ja) 配線基板の製造方法、配線基板、半導体装置の製造方法および半導体装置
Wolf et al. Thin film on LTCC for connectivity and conductivity