[go: up one dir, main page]

TW201320583A - 調整電路及半導體裝置 - Google Patents

調整電路及半導體裝置 Download PDF

Info

Publication number
TW201320583A
TW201320583A TW101117395A TW101117395A TW201320583A TW 201320583 A TW201320583 A TW 201320583A TW 101117395 A TW101117395 A TW 101117395A TW 101117395 A TW101117395 A TW 101117395A TW 201320583 A TW201320583 A TW 201320583A
Authority
TW
Taiwan
Prior art keywords
circuit
terminal
fuse
diode
resistor
Prior art date
Application number
TW101117395A
Other languages
English (en)
Other versions
TWI590579B (zh
Inventor
櫻井敦司
佐野和亮
前谷文彥
阿部諭
Original Assignee
精工電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工電子有限公司 filed Critical 精工電子有限公司
Publication of TW201320583A publication Critical patent/TW201320583A/zh
Application granted granted Critical
Publication of TWI590579B publication Critical patent/TWI590579B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/12—One-port networks comprising only passive electrical elements as network components with at least one voltage- or current-dependent element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • H10W20/493—

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

[課題]提供不需要輸入用以切斷熔絲之電流之專用端子的調整電路及半導體裝置。[解決手段]構成具備：被連接於屬於內部電路之外部端子之焊墊的輸入端子；被設置在電源端子和輸出端子之間的熔絲；及被設置在輸入端子和輸出端子之間的二極體，對焊墊施加電壓使二極體成為順方向偏壓，而進行調整電路之調整。

Description

調整電路及半導體裝置
本發明係關於半導體積體電路中，用於電路之機能設定或特性調整的調整電路。
在如半導體裝置之電壓檢測電路或電壓設定電路之電路中，設定電壓之電阻電路等為了調整電壓，設置有電阻之調整電路(例如，參照專利文獻1)。
第5圖為以往之調整電路之電路圖。
在以往之調整電路1中，針對切斷熔絲F1之情形予以說明。
解碼電路2對NMOS電晶體N1之閘極輸出高位準之電壓，對NMOS電晶體N2~N4之閘極輸出低位準之電壓。NMOS電晶體N1導通，NMOS電晶體N2~N4截止。此時，電流從屬於熔絲切斷用之電流供給端子的焊墊TRIM，經二極體D1和熔絲F和NMOS電晶體N1而流至接地端子。熔絲F1係藉由該電流而被切斷，於電阻電路被串聯地追加電阻R1。再者，電流也從焊墊TRIM經二極體D2和熔絲F2和電阻R5和NMOS電晶體N1而流至接地端子。但是因不經電流限制用之電阻R5，故熔絲F2不會藉由該電流而被切斷。
如此一來，利用選擇藉由解碼電路2而導通之電晶體，可以切斷期待之熔絲而在電阻電路追加期待之電阻。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2009-212415號公報
但是，在以往之調整電路中，因需要輸入用以切斷熔絲之電流的端子(焊墊TRIM)，故有晶片尺寸變大之課題。
本發明係鑒於上述課題而創作出，提供不需要調整專用之端子的調整電路及半導體裝置。
本發明之調整電路為了解決上述課題，具備有：被共同連接於屬於內部電路之外部端子的焊墊的輸入端子；被連接於上述電阻電路之第一輸出端子；被設置在上述第一電源端子和上述第一輸出端子之間，與上述電阻電路之電阻並聯連接之第一熔絲；及被設置在輸入端子和第一輸出端子之間的二極體。
再者，該調整電路又具備有：被連接於電阻電路的第二輸出端子；被設置在上述第二電源端子和上述第二輸出端子之間，與上述電阻電路之其他的電阻並聯連接之第二熔絲；及被設置在輸入端子和第二輸出端子之間的第二二 極體。
若藉由本發明之調整電路時，輸入用以切斷熔絲之電流的端子可以兼作內部電路之端子使用。因此，不需要調整專用之端子，可以縮小晶片尺寸。
以下，針對本發明之實施型態，參照圖面予以說明。
(第一實施型態)
第1圖為表示第一實施型態之調整電路的電路圖。
調整電路10具備熔絲11、二極體12、電流限制電阻13、輸入端子17及輸出端子18。
熔絲11和二極體12和電流限制電阻13在電源端子和輸入端子17之間被串聯連接。輸出端子18被連接於熔絲11和二極體12之間。
輸入端子17係被連接於屬於內部電路15之外部端子的焊墊16。輸出端子18係被連接於具備電阻21、22、23、24之電阻電路20之電阻21和22之間。因此，熔絲11與電阻21並聯連接。
接著，針對調整電路10之動作予以說明。
首先，針對切斷熔絲11之情形予以說明。對焊墊16施加在電源電壓加算二極體12之臨界值電壓的電壓以上 之電壓。因二極體12成為順方向偏壓而流通電流，故電流從焊墊16經熔絲11而流至電源端子。藉由該電流，熔絲11被切斷。
接著，針對通常時之調整電路10之動作予以說明。通常時，焊墊16被施加電源電壓以下之電壓。此時，二極體12因成為逆方向偏壓，故熔絲11不流通電流，不會被切斷。然後，焊墊16僅當作內部電路15之端子而發揮機能。
並且，調整電路10雖然為對焊墊16施加電源電壓以上之電壓而切斷熔絲11之構成，但是即使構成第2圖之調整電路30所示般亦可。
調整電路30係在輸入端子37和接地端子之間串聯連接熔絲31和二極體32和電流限制電阻33。輸出端子38被連接於熔絲31和二極體32之間。
輸入端子37係被連接於屬於內部電路35之外部端子的焊墊36。輸出端子38被連接於電阻23和電阻24之間。即是，熔絲31為了電阻24之調整，與電阻24並聯連接。
在第2圖之調整電路30中，雖然切斷熔絲31，但若對焊墊36施加從接地電壓減算二極體32之臨界值電壓之電壓以下的電壓即可。
並且，即使如第3圖所示般，設置調整電路10和調整電路30之雙方亦可。
並且，電流限制電阻13及電流限制電阻33各為了提 升焊墊16及焊墊36之耐雜訊性而被設置。因此，若焊墊之耐雜訊性無問題時，即使不設置亦可。
如上述說明般，若藉由本發明之調整電路時，輸入用以切斷熔絲之電流的端子可以兼作內部電路之端子使用。因此，不需要調整專用之端子，可以縮小晶片尺寸。
(第二實施型態)
第4圖為表示第二實施型態之調整電路的電路圖。
調整電路40具備熔絲41、二極體43、二極體44、熔絲42、輸入端子47、輸出端子48及輸出端子49。
熔絲41和二極體43和二極體44和熔絲42在電源端子和接地端子之間被串聯連接。輸入端子47系被連接於二極體43和二極體44之間，並且被連接於屬於內部電路15之外部端子的焊墊16。輸出端子48係被連接於熔絲41和二極體43之間，並且被連接於電阻電路20。輸出端子49係被連接於二極體44和熔絲42之間，並且被連接於電阻電路20。
熔絲41為了電阻電路20之電阻21之調整，與電阻21並聯連接。熔絲42為了電阻電路20之電阻24之調整，與電阻24並聯連接。
接著，針對調整電路40之動作予以說明。
首先，針對切斷熔絲41之情形予以說明。對焊墊16施加在電源電壓加算二極體43之臨界值電壓的電壓以上之電壓。因二極體43成為順方向偏壓而流通電流，故電 流從焊墊16經熔絲41而流至電源端子。藉由該電流，熔絲41被切斷。
接著，針對切斷熔絲42之情形予以說明。對焊墊16施加從接地電壓減算二極體44之臨界值電壓的電壓以下之電壓。因二極體44成為順方向偏壓而流通電流，故電流從接地端子經熔絲42而流至焊墊16。藉由該電流，熔絲42被切斷。
接著，針對通常時之調整電路40之動作予以說明。通常時，焊墊16被施加電源電壓以下並且接地電壓以上之電壓。此時，因二極體43及二極體44成為逆方向偏壓，故熔絲41及熔絲42因不流通電流，故不會被切斷。然後，焊墊16僅當作內部電路15之端子而發揮機能。
在調整電路40中，為了調整電阻電路20之電阻值，熔絲41或熔絲42中之一個被切斷。在此，無被切斷所剩的熔絲側之電路當作焊墊16之SED保護電路而作用。因此，調整電路40之二極體因也兼作ESD保護電路之機能使用，故即使在焊墊16不設置ESD保護電路亦可。即是，電路變少，並且可以縮小晶片尺寸。
如上述說明般，若藉由本發明之調整電路時，輸入用以切斷熔絲之電流的端子可以兼作內部電路之端子使用。因此，不需要調整專用之端子，可以縮小晶片尺寸。再者，因調整電路之二極體也兼作ESD保護電路之機能使用，故可以更縮小晶片尺寸。
1、10、30、40‧‧‧調整電路
11、31、41、42‧‧‧熔絲
15‧‧‧內部電路
16‧‧‧焊墊
20‧‧‧電阻電路
第1圖為表示第一實施型態之調整電路的電路圖。
第2圖為表示第一實施型態之調整電路之其他例的電路圖。
第3圖為表示第一實施型態之調整電路之其他例的電路圖。
第4圖為表示第二實施型態之調整電路的電路圖。
第5圖為以往之調整電路之電路圖。
10‧‧‧調整電路
11‧‧‧熔絲
12‧‧‧二極體
13‧‧‧電流限制電阻
15‧‧‧內部電路
16‧‧‧焊墊
17‧‧‧輸入端子
18‧‧‧輸出端子
20‧‧‧電阻電路
21‧‧‧電阻
22‧‧‧電阻
23‧‧‧電阻
24‧‧‧電阻

Claims (4)

  1. 一種調整電路，用以調整具備有在第一電源端子和第二電源端子之間被串聯連接之複數電阻的電阻電路，該調整電路之特徵為具備：被共同連接於屬於內部電路之外部端子的焊墊的輸入端子；被連接於上述電阻電路之第一輸出端子；被設置在上述第一電源端子和上述第一輸出端子之間，與上述電阻電路之電阻並聯連接之第一熔絲；及被設置在上述輸入端子和上述第一輸出端子之間的第一二極體，對上述焊墊施加電壓使上述第一二極體成為順方向偏壓，而進行上述調整電路之調整。
  2. 如申請專利範圍第1項所記載之調整電路，其中在上述輸入端子和上述輸出端子之間，又具備與上述二極體串聯連接之電流限制電阻。
  3. 如申請專利範圍第1項所記載之調整電路，其中具備：被連接於上述電阻電路之第二輸出端子；被設置在上述第二電源端子和上述第二輸出端子之間，與上述電阻電路之其他的電阻並聯連接之第二熔絲；及被設置在上述輸入端子和上述第二輸出端子之間的第二二極體，對上述焊墊施加上述第一二極體成為順方向偏壓的電壓，或上述第二二極體成為順方向偏壓的電壓，而進行調 整電路之調整。
  4. 一種半導體裝置，其特徵為具備：具備被串聯連接之複數電阻的電阻電路；具有特定機能的內部電路；被連接於上述內部電路，屬於外部端子之焊墊；及在上述焊墊連接上述輸入端子的如申請專利範圍第1至3項中之任一項所記載之調整電路。
TW101117395A 2011-05-24 2012-05-16 Adjustment circuit and semiconductor device TWI590579B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011116032A JP5752994B2 (ja) 2011-05-24 2011-05-24 トリミング回路及び半導体装置

Publications (2)

Publication Number Publication Date
TW201320583A true TW201320583A (zh) 2013-05-16
TWI590579B TWI590579B (zh) 2017-07-01

Family

ID=47198333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117395A TWI590579B (zh) 2011-05-24 2012-05-16 Adjustment circuit and semiconductor device

Country Status (5)

Country Link
US (1) US8710902B2 (zh)
JP (1) JP5752994B2 (zh)
KR (1) KR101944540B1 (zh)
CN (1) CN102799207B (zh)
TW (1) TWI590579B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940986B2 (en) 2015-12-16 2018-04-10 Globalfoundries Inc. Electrostatic discharge protection structures for eFuses

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6073705B2 (ja) * 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
JP6115277B2 (ja) * 2013-04-16 2017-04-19 富士電機株式会社 半導体装置
CN103531575A (zh) * 2013-10-23 2014-01-22 苏州贝克微电子有限公司 一种多重修整结构的集成电路
CN105281747B (zh) * 2014-05-29 2018-07-03 中国科学院沈阳自动化研究所 一种可输出修调结果的熔丝修调电路及其控制方法
US9353017B2 (en) 2014-06-17 2016-05-31 Freescale Semiconductor, Inc. Method of trimming current source using on-chip ADC
WO2020235233A1 (ja) 2019-05-23 2020-11-26 富士電機株式会社 トリミング回路およびトリミング方法
US11521695B1 (en) 2021-06-14 2022-12-06 Texas Instruments Incorporated Digital bit generators for trim circuits

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412241A (en) * 1980-11-21 1983-10-25 National Semiconductor Corporation Multiple trim structure
JPH05267464A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH09172145A (ja) * 1995-12-20 1997-06-30 Sony Corp 抵抗分圧回路
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
JP2002026258A (ja) * 2000-07-04 2002-01-25 Fujitsu Ltd トリミング回路及び半導体集積回路装置
JP2006294903A (ja) * 2005-04-12 2006-10-26 Nec Electronics Corp ヒューズトリミング回路
JP2008021726A (ja) * 2006-07-11 2008-01-31 Ricoh Co Ltd トリミング回路及び半導体装置
JP2008205258A (ja) * 2007-02-21 2008-09-04 Seiko Instruments Inc 半導体装置およびそのトリミング方法
JP5266800B2 (ja) * 2008-03-06 2013-08-21 株式会社リコー トリミング回路
JP4854713B2 (ja) * 2008-07-22 2012-01-18 株式会社リコー 電圧設定回路を備えた半導体集積回路の製造方法
JP2010161122A (ja) * 2009-01-06 2010-07-22 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940986B2 (en) 2015-12-16 2018-04-10 Globalfoundries Inc. Electrostatic discharge protection structures for eFuses
TWI690050B (zh) * 2015-12-16 2020-04-01 美商格羅方德半導體公司 用於電熔絲之靜電放電保護結構及其方法

Also Published As

Publication number Publication date
TWI590579B (zh) 2017-07-01
US20120299630A1 (en) 2012-11-29
CN102799207A (zh) 2012-11-28
JP5752994B2 (ja) 2015-07-22
JP2012244117A (ja) 2012-12-10
KR20120131104A (ko) 2012-12-04
CN102799207B (zh) 2015-09-23
US8710902B2 (en) 2014-04-29
KR101944540B1 (ko) 2019-01-31

Similar Documents

Publication Publication Date Title
TWI590579B (zh) Adjustment circuit and semiconductor device
JP5955924B2 (ja) 静電放電保護回路
KR101870995B1 (ko) 반도체 집적회로의 ｅｓｄ 보호 회로
TWI525413B (zh) Stabilizer
US8723594B2 (en) Overcurrent protection circuit
JP6402832B2 (ja) 半導体デバイス駆動回路およびインバータ装置
JP2008263068A (ja) 静電気保護回路
JP2011176031A (ja) 半導体装置
JP5359614B2 (ja) 入出力インターフェース回路、集積回路装置および電子機器
KR102180505B1 (ko) 전압 검출 회로
TW201640126A (zh) 電流檢測電路
JP6177939B2 (ja) 半導体集積回路装置
JP6081385B2 (ja) ドライバ回路、および、インピーダンス調整回路
US8237420B2 (en) Inrush current suppressing circuit and electronic device using the same
JP2010041013A (ja) 保護回路
CN101877583B (zh) 缓冲装置及静电放电防护电路
JP6733410B2 (ja) トリミング回路およびトリミング方法
JP2010537445A (ja) 出力ドライバステージのｅｓｄ保護装置
TW201405276A (zh) 輸出驅動器電路
CN107346769B (zh) 静电放电保护装置
JP2010011012A (ja) クランプ機能付コンパレータ
JP4562674B2 (ja) Ｅｓｄ保護回路
JP5915246B2 (ja) 保護回路および半導体集積回路
JP2015146361A (ja) 半導体集積回路装置
JPWO2016080123A1 (ja) 半導体装置および負電位印加防止方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees