[go: up one dir, main page]

TW201311076A - 多負載拓撲硬體架構 - Google Patents

多負載拓撲硬體架構 Download PDF

Info

Publication number
TW201311076A
TW201311076A TW100131172A TW100131172A TW201311076A TW 201311076 A TW201311076 A TW 201311076A TW 100131172 A TW100131172 A TW 100131172A TW 100131172 A TW100131172 A TW 100131172A TW 201311076 A TW201311076 A TW 201311076A
Authority
TW
Taiwan
Prior art keywords
signal
transmission line
capacitor
receiving end
transmission
Prior art date
Application number
TW100131172A
Other languages
English (en)
Inventor
Shi-Piao Luo
Hua-Li Zhou
Chia-Nan Pai
Shou-Kuo Hsu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201311076A publication Critical patent/TW201311076A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

一種多負載拓撲硬體架構，包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大於第三傳輸線且其差異值大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。

Description

多負載拓撲硬體架構
本發明涉及一種多負載拓撲硬體架構。
電子技術的發展使得IC（積體電路）的工作速度愈來愈快，工作頻率愈來愈高，其上設計的負載即晶片數亦愈來愈多，於是設計者在設計時經常需要將一個訊號發送端連接至兩個甚至多個晶片，用於為該兩個甚至多個晶片提供訊號。
參照圖1，其為習知技術中多負載拓撲硬體架構圖，其中包含有一訊號發送端10及兩個接收端20、30，其中該訊號發送端10與兩個接收端20、30之間採用菊花鏈拓撲架構相連接。
在此架構中，驅動訊號是從訊號發送端10出發沿傳輸線到達各接收端，由於各接收端分佈不均勻，即從該訊號發送端10出發的訊號到達各接收端所經過的傳輸線長度會有所不同，而該驅動訊號每經過一段距離的傳輸線就會存在一定時間的延遲，如果兩傳輸線的長度差異大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，則該兩傳輸線所連接的接收端所接收到的訊號將會明顯不同步；同時，由於各接收端之間的距離相差較大，導致較遠接收端的反射訊號會反射至其他較近接收端處，從而使得距離較近的接收端所接收的訊號產生疊加，此時會使其波形在上升期間產生非單調（non-monotonic）現象，影響了訊號的完整性及其功能，導致時序和數位運算錯誤。
請一並參照圖2，其為對圖1中多負載所接收的訊號進行仿真驗證的波形圖，其中訊號曲線22、33分別對應為接收端20、30的訊號仿真曲線，從圖中我們可以看出，該接收端20對應的訊號仿真曲線22在上升期間產生嚴重的非單調現象（即0.8V至2.1V期間出現反復的現象），其有可能會影響訊號的完整性，更有可能導致時序和數位運算錯誤。
鑒於以上內容，有必要提供一種多負載拓撲硬體架構，用於減弱接收端所接收的訊號的非單調性，以提升系統工作的穩定性。
一種多負載拓撲硬體架構，包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大於第三傳輸線且其差異值大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。
一種多負載拓撲硬體架構，包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小於第一連接點與第二接收端之間的傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第四傳輸線長度大於第五傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第二傳輸線與一第一電容的一端相連，該第一電容的另一端接地，且該第一電容靠近第一接收端設置；該第五傳輸線與第二電容的一端相連，該第二電容的另一端接地，且該第二電容靠近第三接收端設置。
上述多負載拓撲架中，透過在較短的第三傳輸線或第二傳輸線及第五傳輸線處連接電容，以使得較短的傳輸線上的訊號的上升沿時間變緩，從而可消除因等待較長的傳輸線上的訊號反射而在較短的傳輸線上產生的非單調現象，進而改善整個架構的訊號品質。
參照圖3，本發明多負載拓撲硬體架構較佳實施方式包括一訊號發送端100、兩個接收端200、300、一電阻RS1、一電容C1及傳輸線510、520、530，其中訊號發送端100與兩個接收端200、300之間採用菊花鏈拓撲方式相連接，該訊號發送端100透過傳輸線510連接至一連接點A，該連接點A分別經由兩傳輸線520、530連接至接收端200及300。該電阻RS1串聯於該連接點A與訊號發送端100之間且靠近訊號發送端100。該電容C1的一端與傳輸線530相連，另一端接地，該電容C1靠近於接收端300設置。
上述菊花鏈拓撲架構中，該接收端300與該連接點A之間的傳輸線520的長度大於該接收端200與該連接點A之間的傳輸線530的長度，且其差異值大於由該訊號發送端100所發出的驅動訊號的訊號傳輸速度與訊號上升時間的乘積。
上述多負載硬體拓撲架構中，驅動訊號從該訊號發送端100出發沿傳輸線到達各接收端200、300。該電阻RS1用於匹配訊號發送端100的輸出電阻與傳輸線510的阻抗。該電容C1用於使得傳輸線530上的訊號的上升沿時間變緩，從而可消除因等待傳輸線520上的訊號反射而在傳輸線530上產生的非單調現象，進而改善整個架構的訊號品質。
請一並參照圖4，其為對本發明多負載拓撲硬體架構中多負載所接收的訊號進行仿真驗證的波形圖，其中訊號曲線222、333分別對應為接收端200、300的訊號仿真曲線，從圖中可以看出，其相較於圖2明顯減少了非單調現象的產生（即0.8V至2.1V期間出現反復的現象）。
上述實施方式以兩分支電路為例進行說明，其也可以適用其他菊花拓撲方式連接的架構。當多負載拓撲硬體架構中包括有多個分支電路時，在遇到每一分支狀之拓撲結構時，按照上述理論對該分支狀拓撲結構中的每一分支進行分析以確定需要增加電容的位置即可，圖5即示出了另外一種菊花拓撲方式連接的架構，其包括三個接收端210、310、320，該訊號發送端100透過電阻RS1、傳輸線550與連接點A相連，連接點A分別透過傳輸線560及570與連接點B及接收端310相連，連接點B分別透過傳輸線580、590與接收端210及320相連。該連接點A至接收端210及320之間的傳輸線的長度大於連接點A至接收端310之間的傳輸線570的長度，連接點B至接收端210之間的傳輸線的長度大於連接點B至接收端320之間的傳輸線的長度，電容C2及C3的一端分別與傳輸線570、590相連，另一端均接地，且該電容C2及C3分別靠近接收端310及320設置。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
10、100．．．訊號發送端
20、30、200、300、210、310、320．．．接收端
22、33、222、333．．．訊號曲線
510、520、530、550、560、570、580、590．．．傳輸線
RS1．．．電阻
C1、C2、C3．．．電容
A、B．．．連接點
圖1為習知技術中多負載拓撲硬體架構的示意圖。
圖2為對圖1中多負載所接收的訊號進行仿真驗證的波形圖。
圖3為本發明多負載拓撲硬體架構的較佳實施方式的架構示意圖。
圖4為對圖3中多負載所接收的訊號進行仿真驗證的波形圖。
圖5為本發明多負載拓撲硬體架構的另一較佳實施方式的架構示意圖。
100．．．訊號發送端
200、300．．．接收端
510、520、530．．．傳輸線
RS1．．．電阻
A．．．連接點
C1．．．電容

Claims (4)

  1. 一種多負載拓撲硬體架構，包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一連接點，該連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二接收端，該第二傳輸線長度大於第三傳輸線且其差異值大於該驅動訊號的訊號傳輸速度與訊號上升時間的乘積，其改良在於：該第二傳輸線與一電容的一端相連，該電容的另一端接地，且該電容靠近第一接收端設置。
  2. 如申請專利範圍第1項所述之多負載拓撲硬體架構，其中該第一傳輸線上靠近訊號發送端的位置設置一電阻，該電阻的阻值與訊號發送端的輸出阻值相匹配。
  3. 一種多負載拓撲硬體架構，包括一用於發送驅動訊號的訊號發送端，該訊號發送端透過一第一傳輸線連接至一第一連接點，該第一連接點經由第二及第三傳輸線分別連接至一第一接收端及一第二連接點，該第二連接點經由第四及第五傳輸線分別連接至一第二接收端及一第三接收端，該第二傳輸線長度小於第一連接點與第二接收端之間的傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，該第四傳輸線長度大於第五傳輸線長度且其差異值大於驅動訊號的訊號傳輸速度與訊號上升時間的乘積，其改良在於：該第二傳輸線與一第一電容的一端相連，該第一電容的另一端接地，且該第一電容靠近第一接收端設置；該第五傳輸線與第二電容的一端相連，該第二電容的另一端接地，且該第二電容靠近第三接收端設置。
  4. 如申請專利範圍第3項所述之多負載拓撲硬體架構，其中該第一傳輸線上靠近訊號發送端的位置設置一電阻，該電阻的阻值與訊號發送端的輸出阻值相匹配。
TW100131172A 2011-08-25 2011-08-30 多負載拓撲硬體架構 TW201311076A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102457164A CN102957411A (zh) 2011-08-25 2011-08-25 多负载拓扑硬件架构

Publications (1)

Publication Number Publication Date
TW201311076A true TW201311076A (zh) 2013-03-01

Family

ID=47742598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131172A TW201311076A (zh) 2011-08-25 2011-08-30 多負載拓撲硬體架構

Country Status (3)

Country Link
US (1) US20130049461A1 (zh)
CN (1) CN102957411A (zh)
TW (1) TW201311076A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105871353B (zh) * 2016-06-22 2019-03-15 迈普通信技术股份有限公司 一种多负载电路及装置
KR20180134464A (ko) * 2017-06-08 2018-12-19 에스케이하이닉스 주식회사 반도체 장치 및 시스템

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106094B2 (en) * 2004-05-14 2006-09-12 International Business Machines Corporation Method and topology for improving signal quality on high speed, multi-drop busses
US8763063B2 (en) * 2004-06-01 2014-06-24 Time Warner Cable Enterprises Llc Controlled isolation splitter apparatus and methods
CN100592652C (zh) * 2004-09-06 2010-02-24 鸿富锦精密工业（深圳）有限公司 信号传输电路
JP4241772B2 (ja) * 2005-07-20 2009-03-18 キヤノン株式会社 プリント回路板および差動信号伝送構造
CN100561487C (zh) * 2006-11-17 2009-11-18 鸿富锦精密工业（深圳）有限公司 具有多重负载拓扑布线架构的印刷电路板
CN101398747A (zh) * 2007-09-28 2009-04-01 鸿富锦精密工业（深圳）有限公司 支持混合式存储器的主机板
CN101419580B (zh) * 2007-10-26 2012-03-28 鸿富锦精密工业（深圳）有限公司 多负载拓扑硬件架构
CN101452434A (zh) * 2007-12-06 2009-06-10 鸿富锦精密工业（深圳）有限公司 多负载拓扑架构
CN101853825B (zh) * 2009-04-03 2012-01-25 鸿富锦精密工业（深圳）有限公司 多负载拓扑架构

Also Published As

Publication number Publication date
CN102957411A (zh) 2013-03-06
US20130049461A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
CN101808460B (zh) 用于pcb的布线方法及pcb
US10628375B2 (en) Method and system for enumerating digital circuits in a system-on-a-chip (SOC)
US20050195928A1 (en) Transmission apparatus
CN101419580B (zh) 多负载拓扑硬件架构
TW201311064A (zh) 印刷電路板
TW201311076A (zh) 多負載拓撲硬體架構
CN101452434A (zh) 多负载拓扑架构
TWI442700B (zh) 多重負載拓撲架構
US7961000B1 (en) Impedance matching circuit and method
US20150043702A1 (en) Counting circuit, delay value quantization circuit, and latency control circuit
CN104917497A (zh) 一种基于逻辑延时锁定的抗干扰电路及方法
ATE375519T1 (de) Verzögerungs-fehlertest-schaltkreise und diesbezügliches verfahren
CN205015669U (zh) 一种延时线电路
US9160048B2 (en) Electronic device with terminal circuits
CN101187950A (zh) 多重负载拓扑布线架构
US8723572B1 (en) Apparatus and methods to correct differential skew and/or duty cycle distortion
CN115826678A (zh) 校准多个fpga的时钟相位的方法、装置、系统及存储介质
US8344782B2 (en) Method and apparatus to limit circuit delay dependence on voltage for single phase transition
TWI566654B (zh) 多重負載拓撲佈線架構
CN205051724U (zh) 一种差分线检测调整装置
JP5257493B2 (ja) 出力バッファ回路
CN103179776B (zh) 具有测试点的信号传输线
JP2009194685A (ja) 信号伝送システム
CN101414813A (zh) 多负载时钟信号电路
US9774326B2 (en) Circuit and method for generating clock-signals