[go: up one dir, main page]

TW201316462A - 封裝件及其製法 - Google Patents

封裝件及其製法 Download PDF

Info

Publication number
TW201316462A
TW201316462A TW100137117A TW100137117A TW201316462A TW 201316462 A TW201316462 A TW 201316462A TW 100137117 A TW100137117 A TW 100137117A TW 100137117 A TW100137117 A TW 100137117A TW 201316462 A TW201316462 A TW 201316462A
Authority
TW
Taiwan
Prior art keywords
package
substrate
semiconductor wafer
electronic component
manufacturing
Prior art date
Application number
TW100137117A
Other languages
English (en)
Inventor
曾文聰
胡延章
邱啟新
邱世冠
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100137117A priority Critical patent/TW201316462A/zh
Priority to CN2011103494156A priority patent/CN103050449A/zh
Publication of TW201316462A publication Critical patent/TW201316462A/zh

Links

Classifications

    • H10W74/15—
    • H10W90/724—
    • H10W90/734—

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種封裝件及其製法，係在一基板之第一表面上接置一電子元件，再以形成於該基板第一表面上之封裝膠體包覆該電子元件，並使該半導體晶片電性連接至該第一表面上之複數第一電性接點。相較於習知技術，本發明之封裝件能夠避免基板翹曲現象之發生，且電子元件的佈設與半導體晶片的尺寸設計亦不會受到限制。

Description

封裝件及其製法
本發明係有關於一種封裝件及其製法，尤指一種球柵陣列之封裝件及其製法。
覆晶式球柵陣列(Flip Chip Ball Grid Array，簡稱FCBGA)半導體封裝件係為一種具有覆晶之球柵陣列之封裝結構，以使至少一半導體晶片的作用面(active surface)可藉由複數導電凸塊(bump)而電性連接至基板(substrate)之一表面上，並於該半導體晶片與基板之間填充底充材料(underfill)，以令該底充材料包覆於各該導電凸塊之間，而增強該等導電凸塊強度，並可支撐該半導體晶片的重量，同時於該基板之另一表面上植設複數可作為輸入/輸出(I/O)端之銲球(Solder Ball)；此設計不但可大幅縮減封裝件體積，以使半導體晶片與基板之比例更趨接近，同時，亦減去習知銲線(wire)設計，而可降低阻抗並提昇電性，因此已成為新世代半導體晶片與電子元件之主流封裝技術。
然而，前述之用於覆晶式球柵陣列半導體封裝件中的基板容易在覆晶作業進行導電凸塊銲接之前，因基板厚度過薄，導致有翹曲(warpage)現象，從而影響半導體晶片之導電凸塊與基板之有效接著；再者，經迴銲(reflow)作業使導電凸塊銲接於基板後，基板之翹曲亦將導致該等導電凸塊之裂損(crack)，造成電性接著不良，而影響產品品質，且隨著封裝件的尺寸越來越大，翹曲的問題也越來越嚴重。
請參閱第1A與1A’圖，係習知例如第6,020,221、7,288,431與7,423,331號美國專利的覆晶式球柵陣列半導體封裝件之剖視圖，其中，第1A’圖係為第1A的俯視圖。
如第1A與1A’圖所示，其係先於基板10之一表面上黏置加固件(stiffener)12，再於該基板10之表面上覆晶接置半導體晶片11，藉由該加固件12以固持該基板10，且避免該基板10發生翹曲問題，以使該半導體晶片11得以平穩地覆晶接置於該基板10之表面上，並得於迴銲製程後，減少該基板10翹曲。
惟，前述方式必須預留基板周圍空間來黏合加固件，使得基板上的可用面積減少，進而壓縮被動元件佈局的空間，且導致半導體晶片的尺寸受到限制。
因此，如何避免上述習知技術中之種種問題，俾防止封裝件翹曲，且可彈性調整被動元件的佈局及半導體晶片的尺寸，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種封裝件，係包括：具有相對之第一表面與第二表面的基板，且該第一表面上具有複數第一電性接點；接置於該第一表面上並與該基板電性連接的電子元件；形成於該第一表面上的封裝膠體，且包覆該電子元件；以及設置於該基板之第一表面上且電性連接至該第一電性接點的半導體晶片。
本發明復提供一種封裝件之製法，係包括：接置電子元件於一基板之第一表面上，其中，該第一表面上具有複數第一電性接點；於該第一表面上模壓形成包覆該電子元件的封裝膠體；以及接置一半導體晶片於該基板之第一表面上，並令該第一電性接點與半導體晶片電性連接。
由上可知，因為本發明之封裝件係先於基板上接置電子元件，再模壓形成包覆該電子元件的封裝膠體，該封裝膠體係可增進整體結構之剛性，以減輕翹曲現象，且電子元件係位於封裝膠體中，而不影響電子元件的佈局空間，也不會讓半導體晶片的尺寸受到限制，俾使電子元件的佈局與半導體晶片的尺寸設計更具有彈性；此外，該封裝膠體之材質為高分子材料，因而可輕易調整其熱膨脹係數(CTE)來因應各種不同封裝件的翹曲問題。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「中心」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2D圖，係本發明之封裝件及其製法的剖視圖，其中，第2D’-1、2D’-2與2D’-3圖係第2D圖的俯視圖的不同實施態樣。
首先，如第2A圖所示，提供一具有相對之第一表面20a與第二表面20b的基板20，該第一表面20a與第二表面20b上分別具有複數第一電性接點21a與複數第二電性接點21b，並利用表面黏著技術(surface mount technology，簡稱SMT)於該第一表面20a上接置例如被動元件的電子元件22。
如第2B圖所示，於該第一表面20a上模壓(molding)形成包覆該電子元件22的封裝膠體(encapsulant)23。
如第2C圖所示，於該等第一電性接點21a上電性連接半導體晶片24，於本實施例中，該半導體晶片24係覆晶接置於該等第一電性接點21a上，但不以此為限。
如第2D圖所示，於該半導體晶片24與第一表面20a之間填入底充材料25，並可於各該第二電性接點21b上接置有銲球26或銲針。
由第2D’-1、2D’-2與2D’-3圖可知，該封裝膠體23係構成至少一具有中心開口230的環形體231，且該半導體晶片24係位於該中心開口230中。例如，該封裝膠體23係包括一具有中心開口230的環形體231，且該中心開口230係呈矩形，如第2D，-1圖所示；或者，該封裝膠體23係包括一具有中心開口230的環形體231，且該中心開口230係呈八角形，如第2D’-2圖所示；或者，該封裝膠體23係構成複數該環形體231，各該環形體231之中心開口230係呈矩形，並構成連接該等環形體231的條形體232，如第2D’-3圖所示。此外，該環形體231可為連續或分段之形式。
根據前述之製法，本發明復揭露一種封裝件，係包括：基板20，係具有相對之第一表面20a與第二表面20b，且該第一表面20a上具有複數第一電性接點21a；電子元件22，係接置於該第一表面20a上；封裝膠體23，係形成於該第一表面20a上，且包覆該電子元件22；以及半導體晶片24，係電性連接至該等第一電性接點21a。
於前述之封裝件中，該第二表面20b上並可具有複數第二電性接點21b，且於各該第二電性接點21b上可接置有銲球26或銲針。
於本實施例之封裝件中，該半導體晶片24係可覆晶接置於該等第一電性接點21a上，並於該半導體晶片24與第一表面20a之間可填入有底充材料25。
依上述之封裝件中，該封裝膠體23係構成至少一具有中心開口230的環形體231，且該半導體晶片24係位於該中心開口230中。
於本發明之封裝件中，該封裝膠體23係可構成複數該環形體231，以及連接該等環形體231之間的條形體232，又該中心開口230係可呈矩形或八角形。
綜上所述，相較於習知技術，由於本發明之封裝件係先於基板上接置例如為被動元件的電子元件，再模壓形成包覆該電子元件的封裝膠體，該封裝膠體係可增進整體結構之剛性，以減輕基板翹曲現象，且該電子元件係位於封裝膠體中，所以不會影響電子元件的佈局空間，也不會讓半導體晶片的尺寸受到限制，俾使電子元件的佈局與半導體晶片的尺寸設計更具有彈性；此外，該封裝膠體之材質為高分子材料，因而可輕易調整其熱膨脹係數來因應各種不同封裝件的翹曲問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10．．．基板
11,24．．．半導體晶片
12．．．加固件
20．．．基板
20a．．．第一表面
20b．．．第二表面
21a．．．第一電性接點
21b．．．第二電性接點
22．．．電子元件
23．．．封裝膠體
230．．．中心開口
231．．．環形體
232．．．條形體
25．．．底充材料
26．．．銲球
第1A與1A’圖係習知之覆晶式球柵陣列半導體封裝件之剖視圖，其中，第1A’圖係為第1A的俯視圖；以及
第2A至2D圖係本發明之封裝件及其製法的剖視圖，其中，第2D’-1、2D’-2與2D’-3圖係第2D圖的俯視圖的不同實施態樣。
20．．．基板
20a．．．第一表面
20b．．．第二表面
21a．．．第一電性接點
21b．．．第二電性接點
22．．．電子元件
23．．．封裝膠體
230．．．中心開口
24．．．半導體晶片
25．．．底充材料
26．．．銲球

Claims (16)

  1. 一種封裝件，係包括：基板，係具有相對之第一表面與第二表面，且該第一表面上具有複數第一電性接點；電子元件，係接置於該第一表面上並與該基板電性連接；封裝膠體，係形成於該第一表面上，且包覆該電子元件；以及半導體晶片，係設置於該基板之第一表面上且電性連接至該第一電性接點。
  2. 如申請專利範圍第1項所述之封裝件，其中，該第二表面上並具有複數第二電性接點，且於各該第二電性接點上接置有銲球或銲針。
  3. 如申請專利範圍第1項所述之封裝件，其中，該半導體晶片係覆晶接置於該等第一電性接點上，且該半導體晶片與第一表面之間充填有底充材料。
  4. 如申請專利範圍第1項所述之封裝件，其中，該封裝膠體係由至少一具有中心開口的環形體所構成，且該半導體晶片係位於該中心開口中。
  5. 如申請專利範圍第4項所述之封裝件，其中，該封裝膠體係由複數該環形體以及連接該等環形體之條形體所構成。
  6. 如申請專利範圍第4項所述之封裝件，其中，該中心開口係呈矩形或八角形。
  7. 如申請專利範圍第1項所述之封裝件，其中，該電子元件為被動元件。
  8. 如申請專利範圍第1項所述之封裝件，其中，該封裝膠體係形成於該基板外圍之第一表面上。
  9. 一種封裝件之製法，係包括：接置電子元件於一基板之第一表面上，其中，該第一表面上具有複數第一電性接點；於該第一表面上模壓形成包覆該電子元件的封裝膠體；以及接置一半導體晶片於該基板之第一表面上，並令該第一電性接點與半導體晶片電性連接。
  10. 如申請專利範圍第9項所述之封裝件之製法，其中，該基板相對於其第一表面之第二表面上並具有複數第二電性接點，以於各該第二電性接點上接置銲球或銲針。
  11. 如申請專利範圍第9項所述之封裝件之製法，其中，該半導體晶片係覆晶接置於該第一電性接點上，並於該半導體晶片與第一表面之間充填底充材料。
  12. 如申請專利範圍第9項所述之封裝件之製法，其中，該封裝膠體係由至少一具有中心開口的環形體所構成，且該半導體晶片係位於該中心開口中。
  13. 如申請專利範圍第12項所述之封裝件之製法，其中，該封裝膠體係由複數該環形體以及連接該等環形體的條形體所構成。
  14. 如申請專利範圍第12項所述之封裝件之製法，其中，該中心開口係呈矩形或八角形。
  15. 如申請專利範圍第9項所述之封裝件之製法，其中，該電子元件為被動元件。
  16. 如申請專利範圍第9項所述之封裝件之製法，其中，該封裝膠體係形成於該基板外圍第一表面上。
TW100137117A 2011-10-13 2011-10-13 封裝件及其製法 TW201316462A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100137117A TW201316462A (zh) 2011-10-13 2011-10-13 封裝件及其製法
CN2011103494156A CN103050449A (zh) 2011-10-13 2011-10-31 封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137117A TW201316462A (zh) 2011-10-13 2011-10-13 封裝件及其製法

Publications (1)

Publication Number Publication Date
TW201316462A true TW201316462A (zh) 2013-04-16

Family

ID=48063045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137117A TW201316462A (zh) 2011-10-13 2011-10-13 封裝件及其製法

Country Status (2)

Country Link
CN (1) CN103050449A (zh)
TW (1) TW201316462A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614851B (zh) * 2015-03-03 2018-02-11 Intel Corporation 包括多層加強件之電子封裝體
CN108689382A (zh) * 2014-05-30 2018-10-23 日月光半导体制造股份有限公司 微机电感测装置封装结构及制造工艺
WO2019075720A1 (zh) * 2017-10-20 2019-04-25 华为技术有限公司 一种芯片封装结构及封装方法
US10622314B2 (en) 2017-12-07 2020-04-14 Mediatek Inc. Chip package structure

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6876553B2 (en) * 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
CN1992239A (zh) * 2005-12-26 2007-07-04 力成科技股份有限公司 球栅阵列封装结构
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US8008133B2 (en) * 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108689382A (zh) * 2014-05-30 2018-10-23 日月光半导体制造股份有限公司 微机电感测装置封装结构及制造工艺
TWI614851B (zh) * 2015-03-03 2018-02-11 Intel Corporation 包括多層加強件之電子封裝體
WO2019075720A1 (zh) * 2017-10-20 2019-04-25 华为技术有限公司 一种芯片封装结构及封装方法
US11309227B2 (en) 2017-10-20 2022-04-19 Huawei Technologies Co., Ltd. Chip package structure having a package substrate disposed around a die
US10622314B2 (en) 2017-12-07 2020-04-14 Mediatek Inc. Chip package structure

Also Published As

Publication number Publication date
CN103050449A (zh) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI601219B (zh) 電子封裝件及其製法
TWI541966B (zh) 封裝堆疊結構及其製法
TWI520285B (zh) 半導體封裝件及其製法
CN101320696A (zh) 堆叠式封装结构及其制法
TWI488270B (zh) 半導體封裝件及其製法
TW201316462A (zh) 封裝件及其製法
TWI469310B (zh) 覆晶堆疊封裝結構及其封裝方法
CN101916735A (zh) 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
CN203013702U (zh) 封装结构
CN102368484A (zh) 一种多芯片集成电路封装结构
CN104934379B (zh) 封装堆栈结构及其制法
JP2012064991A (ja) フリップチップボンデッドパッケージ
CN104425418A (zh) 半导体封装件及其制法
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
TWI390704B (zh) 晶片堆疊封裝結構
CN106997876A (zh) 一种三维PoP堆叠封装结构及其制造方法
TWI710093B (zh) 天線置頂之半導體封裝結構
CN102655132B (zh) 半导体结构及其制法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
CN106684003A (zh) 扇出型封装结构及其制作方法
TWI885490B (zh) 電子封裝件及其製法
TWI413232B (zh) 多晶片封裝結構
CN204243030U (zh) 一种电子器件
KR101573311B1 (ko) 반도체 장치 및 이의 제조 방법
TWI522018B (zh) 印刷電路板及其製造方法