[go: up one dir, main page]

TW201314792A - 單邊存取元件及其製造方法 - Google Patents

單邊存取元件及其製造方法 Download PDF

Info

Publication number
TW201314792A
TW201314792A TW101111370A TW101111370A TW201314792A TW 201314792 A TW201314792 A TW 201314792A TW 101111370 A TW101111370 A TW 101111370A TW 101111370 A TW101111370 A TW 101111370A TW 201314792 A TW201314792 A TW 201314792A
Authority
TW
Taiwan
Prior art keywords
trench
active fin
insulating
access element
gate
Prior art date
Application number
TW101111370A
Other languages
English (en)
Other versions
TWI456667B (zh
Inventor
Hsin-Jung Ho
Jeng-Ping Lin
Neng-Tai Shih
Chang-Rong Wu
Chiang-Hung Lin
Chih-Huang Wu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201314792A publication Critical patent/TW201314792A/zh
Application granted granted Critical
Publication of TWI456667B publication Critical patent/TWI456667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種單邊存取元件，包含有一主動鰭狀結構，其包含一源極接觸區與一汲極接觸區，彼此由一絕緣區域所隔開；一第一溝渠絕緣結構，設於該主動鰭狀結構之一側，且該第一溝渠絕緣結構與該絕緣區域交叉；一側壁閘極，設於與該第一溝渠絕緣結構相對的該主動鰭狀結構之另一側，且位於該絕緣區域之下，該第一溝渠絕緣結構與該側壁閘極將該主動鰭狀結構夾在中間，其中該側壁閘極具有複數指狀電極，嚙合該主動鰭狀結構；以及一閘極介電層，設於該側壁閘極與該主動鰭狀結構之間。

Description

單邊存取元件及其製造方法
本發明係有關於一種動態隨機存取記憶體(DRAM)之單邊存取元件(single-sided access device)，特別是有關於一種單邊多指電極(single-sided multi-finger gate)鰭狀場效電晶體(FinFET)或者單邊閘極鰭狀場效電晶體，其具備較佳的元件控制能力及存取驅動電流。本發明同時提出其製造方法。
如熟習該項技藝者所知，動態隨機存取記憶體(簡稱DRAM)係一種隨機存取記憶體裝置，其將數位位元資訊儲存在記體電路之個別電容中。通常，DRAM記憶胞係由一電容與一電晶體所構成，並以陣列排列，其中，作為切換元件的電晶體，包含一閘極以及一位於該閘極下方的矽通道區域，且該矽通道區域介於源極與汲極之間。
目前，已有垂直雙閘鰭狀場效電晶體被運用在下世代4F2 DRAM記憶胞之架構中(F表示最小的微影臨界尺寸)。然而，其困難在於如何製造出可用於DRAM的高密度垂直雙閘鰭狀場效電晶體之陣列，同時又能夠保持元件的操作效能。舉例來說，目前DRAM製造瓶頸與挑戰在於微縮記憶胞面積時，字元線間距，亦即相鄰兩字元線之間的空間，也跟著微縮，對於高速操作DRAM應用，字元線越來越接近的結果，可能會有訊號干擾耦合效應之問題。此外，目前發展出的鰭狀場效電晶體存取元件，其閘極電流亦嫌不足，因而限制了其元件效能。
由此可知，該技術領域仍迫切需要一種改良的鰭狀場效電晶體結構及其製造方法，其具有高閘極電流及元件效能，同時可避免上述先前技藝之不足與缺點。
為達上述目的，本發明提供一種單邊存取元件，包含有一主動鰭狀結構，其包含一源極接觸區與一汲極接觸區，彼此由一絕緣區域所隔開；一第一溝渠絕緣結構，設於該主動鰭狀結構之一側，且該第一溝渠絕緣結構與該絕緣區域交叉；一側壁閘極，設於與該第一溝渠絕緣結構相對的該主動鰭狀結構之另一側，且位於該絕緣區域之下，該第一溝渠絕緣結構與該側壁閘極將該主動鰭狀結構夾在中間，其中該側壁閘極具有複數指狀電極，嚙合該主動鰭狀結構；以及一閘極介電層，設於該側壁閘極與該主動鰭狀結構之間。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
雖然本發明以實施例揭露如下，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準，且為了不致使本發明之精神晦澀難懂，部分習知結構與製程步驟的細節將不在此揭露。
同樣地，圖式所表示為實施例中的裝置示意圖但並非用以限定裝置的尺寸，特別是，為使本發明可更清晰地呈現，部分元件的尺寸係可能放大呈現於圖中。再者，多個實施例中所揭示相同的元件者，將標示相同或相似的符號以使說明更容易且清晰。
本文中所使用的「水平的」一詞係被定義成大致與半導體基底或基材常規的主平面或主表面呈平行之意。而「垂直的」一詞則係指與所定義的「水平的」呈直角之方向。文中如有使用諸如「上」、「上方」、「下方」、「底部」、「頂部」、「側(如側壁)」、「高於」、「低於」、「在...之上」、及「在...之下」等詞，其皆是相對於上述「水平的」平面來作定義。
請參閱第1A至1C圖，首先提供一半導體基底10，在其主表面上設有一墊層12，其可以包含矽氧層或氮化矽層。圖中所繪示之半導體基底10可以是DRAM陣列或DRAM裝置之一小部分，但不限於此。此外，半導體基底可以包括矽基底、磊晶矽基底、矽鍺(SiGe)半導體基底、矽覆絕緣(SOI)基底、鎵砷(GaAs)半導體基底、鎵砷磷(GaAsP)半導體基底、銦磷(InP)半導體基底、鎵鋁砷(GaAlAs)半導體基底或銦鎵磷(InGaP)半導體基底等等。接著，進行一溝渠絕緣製程，於半導體基底10中形成直線型的溝渠絕緣區域20。上述溝渠絕緣區域20係提供兩相鄰列的元件電性上的絕緣，且具有約250nm之深度。根據本發明之實施例，各溝渠絕緣區域20係沿著一參考x軸方向延伸。上述溝渠絕緣區域20可以利用旋塗介層(spin-on-dielectric,SOD)溝渠填充法形成。此外，在絕緣溝渠21內可以另選擇形成一襯墊層(圖未明示)。
接著，於兩相鄰的絕緣溝渠21之間的半導體基底10中形成一直線型的凹入溝槽22。根據本發明之實施例，凹入溝槽22係於兩相鄰的絕緣溝渠21之間沿著一參考x軸方向延伸，如此定義出兩個主動區域10a及10b。根據本發明之實施例，凹入溝槽22的深度約150nm，較絕緣溝渠21淺。繼之，於凹入溝槽22內形成一絕緣區域18，例如，填入矽氧層。然後，對半導體基底10的全部表面進行研磨處理，例如，化學機械研磨處理。如第1A圖及第1B圖所示，絕緣溝渠21的寬度、凹入溝槽22的寬度以及各個主動區域10a及10b的寬度大致相同，例如，均為15nm。
請參閱第2A至2C圖，接下來，在半導體基底10的平坦表面上形成一犧牲層117。其中，犧牲層117可以包含矽氧層、氮化矽層或多晶矽。根據本發明之實施例，犧牲層117包含多晶矽，且其厚度約50nm。繼之，進行一微影及乾蝕刻製程，以形成直線型的且沿著參考y軸方向延伸的絕緣溝渠23，使絕緣溝渠23橫斷沿著參考x軸方向延伸的溝渠絕緣區域20以及絕緣區域18。根據本發明之實施例，絕緣溝渠23的深度約為250nm，且其寬度約為20nm左右。根據本發明之實施例，相鄰兩絕緣溝渠23的間距約為100nm左右。
接著，在絕緣溝渠23的的內壁(包括側壁及底部)上可以形成一襯墊層(圖未明示)。根據本發明之實施例，前述襯墊層可以包括矽氧層、氮化矽、矽氧層加上氮化矽層，或其它材料。繼之，將旋塗介層(SOD)溝渠填充材料塗佈於半導體基底10上，並填滿絕緣溝渠23。前述旋塗介層溝渠填充材料可以包含聚矽氮烷前趨物質(polysilazane precursor)，但不限於此。接著，進行固化處理或者緻密化處理，將前述旋塗介層溝渠填充材料轉化成矽氧溝渠填充材料。例如，前述固化處理可以在含水氣的800-1000℃高溫環境下進行。然後，以化學機械研磨處理去除絕緣溝渠23外的多餘矽氧溝渠填充材料，如此形成溝渠絕緣區域17。此時，溝渠絕緣區域17的表面係與犧牲層117的上表面齊平。
請參閱第3A至3C圖，接著，進行一蝕刻製程，選擇性的蝕刻掉各溝渠絕緣區域17的一上端部分，如此在各溝渠絕緣區域17上形成一凹陷結構127。根據本發明之實施例，凹陷結構127的深度約為60nm左右。形成凹陷結構127之後，進行一化學氣相沈積製程，於凹陷結構127內沈積一氮化矽層32，並使氮化矽層32填滿凹陷結構127。然後，再以化學機械研磨處理去除掉凹陷結構127外多餘的氮化矽層32。
請參閱第4A至4C圖，進行一濕蝕刻製程，以蝕除犧牲層117，如此形成直線型的氮化矽島狀結構32’。舉例來說，以犧牲層117之組成為多晶矽為例，前述濕蝕刻製程可以包括利用稀釋氫氟酸以及/或氨水、氫氧化四基銨(TMAH)，但不限於此。在去除犧牲層117之後，墊層12即被顯露出來。
請參閱第5A至5C圖，在直線型的氮化矽島狀結構32’的各側壁上形成一側壁子33，例如，氮化矽側壁子。前述形成側壁子33的方法，可以先全面沈積一厚度約20nm的氮化矽膜，再以乾蝕刻方法蝕刻氮化矽膜。墊層12可以被蝕除，以顯露出部分的半導體基底10表面。根據本發明之實施例，側壁子33的底部寬度約為20nm，也就是約等於直線型的氮化矽島狀結構32’的寬度。此時，直線型的氮化矽島狀結構32’以及位於氮化矽島狀結構32’兩側壁上的側壁子33共同構成一自我對準遮罩圖案30。
請參閱第6A至6C圖，利用自我對準遮罩圖案30作為蝕刻抵擋遮罩，進行一非等向性乾蝕刻製程，蝕刻顯露出來的半導體基底10、溝渠絕緣區域20以及絕緣區域18，形成一深度約200nm的溝渠29，其較絕緣區域18深，但是較溝渠絕緣區域20淺。在完成非等向性乾蝕刻製程後，即形成一音叉外型的主動鰭狀結構129。在以下步驟中，將於溝渠29內形成單邊閘極或字元線。在形成溝渠29之後，接著進行一濕蝕刻製程(或稱矽氧層拉回製程)，經由溝渠29橫向的蝕刻鄰近主動鰭狀結構129的溝渠絕緣區域20以及絕緣區域18，藉以在側壁子33正下方形成凹入結構41及42。第11圖以立體側視圖例示在完成矽氧層拉回製程後的主動鰭狀結構129。另外，如第11圖所示，在半導體基底10與溝渠絕緣區域20之間會形成一階梯結構130。
請參閱第7A至7C圖，進行一熱氧化製程，於主動鰭狀結構129的顯露表面上以及半導體基底10的顯露表面上形成一閘極介電層52。根據本發明之實施例，閘極介電層52的厚度約為5nm。接下來，於溝渠29內均勻的沈積一閘極材料層，其可以是金屬或合金，例如，氮化鈦，且使閘極材料層填滿凹入結構41及42。前述閘極材料層再以乾蝕刻方式形成側壁閘極60，其包含指狀延伸部分61及62，嚙合主動鰭狀結構129。前述閘極材料層可以利用化學氣相沈積法或原子層沈積法形成。接著，繼續以乾蝕刻於溝渠29的底部形成一凹入結構229，其深度約為溝渠29的底部以下約50nm。
請參閱第8A至8C圖，進行一第一溝渠絕緣氧化物填充製程，將溝渠29以及凹入結構229填滿氧化填充材料29a。前述第一溝渠絕緣氧化物填充製程，可以利用化學氣相沈積法或原子層沈積法。在沈積氧化填充材料29a之後，利用化學機械研磨處理，去除溝渠29外的多餘氧化填充材料29a。然後，以一乾蝕刻製程回蝕刻氧化填充材料29a達50nm之深度，如此，將側壁閘極60之一上端部分60a顯露出來。
請參閱第9A至9C圖，將顯露出來的側壁閘極60之上端部分60a蝕除，包括部分的指狀延伸部分61及62也一併蝕除，如此即完成單邊閘極70，其具有複數指狀電極71及72，嚙合主動鰭狀結構129。單邊閘極70係沿著參考y軸方向延伸，而複數指狀電極71及72則是朝著參考x軸方向延伸。單邊閘極70的指狀電極71及72係緊密的嵌入在主動鰭狀結構129中。本發明單邊存取元件由於有複數指狀電極71及72，因此可以增加閘極電流。根據本發明之實施例，指狀電極71及72可以與兩相鄰主動鰭狀結構129之間的溝渠絕緣區域17直接接觸。
請參閱第10A至10C圖，最後，進行一第二溝渠絕緣氧化物填充製程，將溝渠29填滿氧化填充材料29b。氧化填充材料29b同時填入凹入結構41及42，形成絕緣區域41a及42a。前述第二溝渠絕緣氧化物填充製程，同樣可以利用化學氣相沈積法或原子層沈積法。其中，絕緣區域41a將一源極接觸區129a以及一汲極接觸區129b彼此隔離絕緣。在沈積氧化填充材料29b之後，再以化學機械研磨處理將溝渠29外多餘的氧化填充材料29b去除。繼之，去除自我對準遮罩圖案30，再將摻質植入源極接觸區129a以及汲極接觸區129b，如此完成本發明鰭狀場效電晶體元件。
結構上，如第10A至10C圖所示，本發明單邊存取元件包含有一主動鰭狀結構129，其包含一源極接觸區129a與一汲極接觸區129b，彼此由一絕緣區域41a所隔開；一第一溝渠絕緣結構17，設於該主動鰭狀結構129之一側，且該第一溝渠絕緣結構17與該絕緣區域41a交叉；一側壁閘極70，設於與該第一溝渠絕緣結構17相對的該主動鰭狀結構129之另一側，且位於該絕緣區域41a之下，該第一溝渠絕緣結構17與該側壁閘極70將該主動鰭狀結構129夾在中間，其中該側壁閘極70具有複數指狀電極71及72，嚙合該主動鰭狀結構129；以及一閘極介電層52，設於該側壁閘極70與該主動鰭狀結構129之間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．半導體基底
10a．．．主動區域
10b．．．主動區域
12．．．墊層
17．．．溝渠絕緣區域
18．．．絕緣區域
20．．．溝渠絕緣區域
21．．．絕緣溝渠
22．．．凹入溝槽
23．．．絕緣溝渠
29．．．溝渠
29a．．．氧化填充材料
29b．．．氧化填充材料
30．．．自我對準遮罩圖案
32．．．氮化矽層
32’．．．氮化矽島狀結構
33．．．側壁子
41．．．凹入結構
42．．．凹入結構
41a．．．絕緣區域
42a．．．絕緣區域
52．．．閘極介電層
60．．．側壁閘極
60a．．．上端部分
61．．．指狀延伸部分
62．．．指狀延伸部分
70．．．單邊閘極
71．．．指狀電極
72．．．指狀電極
117．．．犧牲層
127．．．凹陷結構
129．．．主動鰭狀結構
129a．．．源極接觸區
129b．．．汲極接觸區
130．．．階梯結構
229．．．凹入結構
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在這些圖示中：
第1A至1C圖分別顯示在完成第一次溝渠絕緣(STI)製程後的半導體基底的不同面向，其中，第1A圖為半導體基底的上視圖，並繪示出直線型的溝渠絕緣區域以及介於溝渠絕緣區域之間的直線型的主動區域，第1B圖為第1A圖沿著切線II-II’所視之剖面示意圖，以及第1C圖為第1A圖沿著切線I-I’所視之剖面示意圖；
第2A至2C圖分別顯示在完成多晶矽犧牲層的沈積後以及第二次溝渠絕緣製程後的半導體基底的不同面向，其中，第2A圖為半導體基底的上視圖，第2B圖為第2A圖沿著切線II-II’所視之剖面示意圖，以及第2C圖為第2A圖沿著切線I-I’所視之剖面示意圖；
第3A至3C圖分別顯示在完成溝渠絕緣以及氮化矽化學機械研磨後的半導體基底的不同面向，其中，第3A圖為半導體基底的上視圖，第3B圖為第3A圖沿著切線II-II’所視之剖面示意圖，以及第3C圖為第3A圖沿著切線I-I’所視之剖面示意圖；
第4A至4C圖分別顯示在去除犧牲層後的半導體基底的不同面向，其中，第4A圖為半導體基底的上視圖，第4B圖為第4A圖沿著切線II-II’所視之剖面示意圖，以及第4C圖為第4A圖沿著切線I-I’所視之剖面示意圖；
第5A至5C圖分別顯示在完成氮化矽側壁子後的半導體基底的不同面向，其中，第5A圖為半導體基底的上視圖，第5B圖為第5A圖沿著切線II-II’所視之剖面示意圖，以及第5C圖為第5A圖沿著切線I-I’所視之剖面示意圖；
第6A至6C圖分別顯示在完成絕緣溝渠及矽氧層拉回製程後的半導體基底的不同面向，其中，第6A圖為半導體基底的上視圖，第6B圖為第6A圖沿著切線II-II’所視之剖面示意圖，以及第6C圖為第6A圖沿著切線I-I’所視之剖面示意圖；
第7A至7C圖分別顯示在完成閘極介電層及側壁閘極後的半導體基底的不同面向，其中，第7A圖為半導體基底的上視圖，第7B圖為第7A圖沿著切線II-II’所視之剖面示意圖，以及第7C圖為第7A圖沿著切線I-I’所視之剖面示意圖；
第8A至8C圖分別顯示在完成第一溝渠絕緣氧化物填充製程後的半導體基底的不同面向，其中，第8A圖為半導體基底的上視圖，第8B圖為第8A圖沿著切線II-II’所視之剖面示意圖，以及第8C圖為第8A圖沿著切線I-I’所視之剖面示意圖；
第9A至9C圖分別顯示在完成側壁閘極濕蝕刻後的半導體基底的不同面向，其中，第9A圖為半導體基底的上視圖，第9B圖為第9A圖沿著切線II-II’所視之剖面示意圖，以及第9C圖為第9A圖沿著切線I-I’所視之剖面示意圖；
第10A至10C圖分別顯示在完成第二溝渠絕緣氧化物填充製程以及去除自我對準遮罩圖案後的半導體基底的不同面向，其中，第10A圖為半導體基底的上視圖，第10B圖為第10A圖沿著切線II-II’所視之剖面示意圖，以及第10C圖為第10A圖沿著切線I-I’所視之剖面示意圖；以及
第11圖以立體側視圖例示在完成矽氧層拉回製程後的主動鰭狀結構。
須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同的實施例中對應或類似的特徵。
10．．．半導體基底
10a．．．主動區域
10b．．．主動區域
17．．．溝渠絕緣區域
20．．．溝渠絕緣區域
22．．．凹入溝槽
29．．．溝渠
30．．．自我對準遮罩圖案
129．．．主動鰭狀結構
130．．．階梯結構

Claims (7)

  1. 一種單邊存取元件，包含：一主動鰭狀結構，包含一源極接觸區與一汲極接觸區，彼此由一絕緣區域所隔開；一第一溝渠絕緣結構，設於該主動鰭狀結構之一側，且該第一溝渠絕緣結構與該絕緣區域交叉；一側壁閘極，設於與該第一溝渠絕緣結構相對的該主動鰭狀結構之另一側，且位於該絕緣區域之下，該第一溝渠絕緣結構與該側壁閘極將該主動鰭狀結構夾在中間，其中該側壁閘極具有複數指狀電極，嚙合該主動鰭狀結構；以及一閘極介電層，設於該側壁閘極與該主動鰭狀結構之間。
  2. 如申請專利範圍第1項所述之單邊存取元件，其中該主動鰭狀結構具有一音叉外型。
  3. 如申請專利範圍第1項所述之單邊存取元件，其中該側壁閘極包含一第一指狀電極，其直接伸入於該絕緣區域正下方。
  4. 如申請專利範圍第3項所述之單邊存取元件，其中該第一指狀電極係直接接觸該第一溝渠絕緣結構。
  5. 如申請專利範圍第1項所述之單邊存取元件，其中另包含一第二溝渠絕緣結構，其沿著與該第一溝渠絕緣結構垂直之一方向延伸。
  6. 如申請專利範圍第5項所述之單邊存取元件，其中該側壁閘極包含一第二指狀電極，其直接位於該第二溝渠絕緣結構上。
  7. 如申請專利範圍第1項所述之單邊存取元件，其中該側壁閘極包含氮化鈦。
TW101111370A 2011-09-22 2012-03-30 單邊存取元件及其製造方法 TWI456667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/239,389 US8395209B1 (en) 2011-09-22 2011-09-22 Single-sided access device and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201314792A true TW201314792A (zh) 2013-04-01
TWI456667B TWI456667B (zh) 2014-10-11

Family

ID=47780441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111370A TWI456667B (zh) 2011-09-22 2012-03-30 單邊存取元件及其製造方法

Country Status (3)

Country Link
US (1) US8395209B1 (zh)
CN (1) CN103022036B (zh)
TW (1) TWI456667B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8932936B2 (en) * 2012-04-17 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET device
US8987790B2 (en) * 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
KR101999917B1 (ko) * 2018-01-29 2019-07-12 도실리콘 씨오., 엘티디. 페이싱바를 이용한 디램셀 어레이 및 그의 제조 방법
EP4084073A4 (en) * 2020-08-05 2023-08-30 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method therefor
CN114068547B (zh) * 2020-08-05 2025-01-21 长鑫存储技术有限公司 半导体结构及半导体结构的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
JP2006019578A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法
JP4588486B2 (ja) * 2005-02-24 2010-12-01 株式会社日立製作所 計算機システム及び管理計算機とホスト計算機並びにボリューム管理方法
KR100732304B1 (ko) * 2006-03-23 2007-06-25 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR100827656B1 (ko) * 2006-08-11 2008-05-07 삼성전자주식회사 리세스 채널 구조 및 핀 구조를 갖는 트랜지스터, 이를채택하는 반도체소자 및 그 제조방법
US9041099B2 (en) * 2011-04-11 2015-05-26 Nanya Technology Corp. Single-sided access device and fabrication method thereof

Also Published As

Publication number Publication date
US8395209B1 (en) 2013-03-12
US20130075812A1 (en) 2013-03-28
CN103022036B (zh) 2015-10-28
CN103022036A (zh) 2013-04-03
TWI456667B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
CN101536166B (zh) 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路
JP5319046B2 (ja) ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置
KR100521369B1 (ko) 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
CN104124174B (zh) 半导体结构及其形成方法
CN102738235B (zh) 单边存取装置及其制造方法
US20160233218A1 (en) Semiconductor device
US20040145020A1 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US7867856B2 (en) Method of manufacturing a semiconductor device having fin-field effect transistor
KR20090026633A (ko) 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
JP2011159760A (ja) 半導体装置の製造方法及び半導体装置
CN110164970B (zh) 半导体装置及其制造方法
TW202243139A (zh) 動態隨機存取記憶體及其製造法方法
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
CN100505215C (zh) 用于制造半导体器件的方法
TW201314792A (zh) 單邊存取元件及其製造方法
JP2009158813A (ja) 半導体装置の製造方法、及び半導体装置
US20080303085A1 (en) Semiconductor device including active pattern with channel recess, and method of fabricating the same
TWI490977B (zh) 具有加強帽蓋層之半導體結構及其製作方法
JP2009009988A (ja) 半導体装置及びその製造方法
KR100854502B1 (ko) 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
US20060019447A1 (en) Process for the self-aligning production of a transistor with a U-shaped gate
JP2011029509A (ja) 半導体装置及びその製造方法
JP5307971B2 (ja) 半導体素子の製造方法
KR100629694B1 (ko) 반도체 소자 제조 방법