[go: up one dir, main page]

TW201303608A - 具有全速至高速交易轉譯器之高速ｕｓｂ集線器 - Google Patents

具有全速至高速交易轉譯器之高速ｕｓｂ集線器 Download PDF

Info

Publication number
TW201303608A
TW201303608A TW101117456A TW101117456A TW201303608A TW 201303608 A TW201303608 A TW 201303608A TW 101117456 A TW101117456 A TW 101117456A TW 101117456 A TW101117456 A TW 101117456A TW 201303608 A TW201303608 A TW 201303608A
Authority
TW
Taiwan
Prior art keywords
speed
host
full
usb
downstream
Prior art date
Application number
TW101117456A
Other languages
English (en)
Inventor
Terry R Altmayer
Original Assignee
Smsc Holdings Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smsc Holdings Sarl filed Critical Smsc Holdings Sarl
Publication of TW201303608A publication Critical patent/TW201303608A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供具有全速至高速交易轉譯器之高速USB集線器。一USB集線器可包含：一上游埠，其用於耦合至一主機；及一或多個下游埠，其用於耦合至下游裝置。該等下游裝置可按USB高速運作。該USB集線器可支援按小於高速(例如，全速)之速度運作之主機。因此，當一主機按一較低速運作時，一交易轉譯器可將來自該主機之通信從該較低速轉換至該高速。因此，即使當該主機按一較低速運作時，該下游裝置仍可按高速運作。

Description

具有全速至高速交易轉譯器之高速USB集線器
本發明係關於集線器之領域，且更特定言之係關於一種包含全速至高速交易轉譯器之通用串列匯流排(USB)集線器。
近年來，通用串列匯流排(USB)裝置已激增。例如，許多人擁有或購買各種可攜式裝置，諸如尤其是蜂巢式電話、音樂播放器、視訊播放器及相機。因此，存在增大USB裝置之間(例如，主機(諸如電腦)與USB裝置之間)之傳送及通信速度之壓力。為了達成此目的，業界已採納各種USB標準(例如，低速、全速、高速等)。然而，要採納此等新標準之裝置亦需要與先前USB標準相容。因此，需要USB裝置之改良。
呈現包含全速至高速交易轉譯器之USB集線器之各種實施例。
最初，主機可耦合至USB集線器之上游埠。例如，電腦系統可耦合至外部USB集線器或可耦合至包含內嵌USB集線器之裝置(例如，可攜式裝置)。USB集線器可組態為與支援各種USB速度(例如，低速、全速、高速、超高速等)之任意者之主機一起運作。此外，USB集線器可組態為與亦支援各種USB速度之下游裝置一起運作；然而，該等裝置之一些可僅經組態為支援較高USB速度(例如，高速)。例如， 該等裝置之一些可為作為高速晶片間(HSIC)裝置之內嵌裝置(例如，內嵌在USB集線器中或內嵌在具有USB裝置之裝置中)。
在本文描述的實施例中，使用「第一速度」及「第二速度」，其中第二速度快於第一速度。第二速度可為例如USB高速，且第一速度可為例如USB全速，但是設想其他組合。
因此，方法(例如，USB集線器)可判定主機支援何種通信速度(例如，第一速度或第二速度)。在主機不支援第二速度之情況下，來自主機之通信可從第一速度轉換至第二速度(例如，藉由第一速度至第二速度交易轉譯器)且接著(例如，經由第二速度PHY)提供給一或多個下游裝置。應注意，根據需要，交易轉譯器(TT)可包括在USB集線器內或可在USB集線器外。例如，TT可插置在第二速度PHY與主機之間，或當USB集線器提供第一速度通信時可簡單地轉換來自USB集線器之通信用於下游裝置。
但是，在主機支援第二速度之情況下，可按第二速度將通信從主機傳遞至下游裝置。
當結合附圖考慮下文中較佳實施例之詳細描述時可獲得對本發明之較佳瞭解。
雖然本發明具有各種修改及替代形式，但是本發明之特定實施例舉例而言繪示在圖式中且在本文中詳細描述。然而，應瞭解圖式及詳細描述並非旨在將本發明限於所揭示的特定形式，但是相反，旨在涵蓋落於如由隨附申請專利 範圍所定義的本發明之精神及範疇內之所有修改、等效物及替代。
術語
下文係在本申請案中所使用的術語之詞匯表。
記憶體媒體-各種類型的記憶體裝置或儲存裝置之任意者。術語「記憶體媒體」旨在包含：安裝媒體，例如，CD-ROM、軟碟104或磁帶裝置；電腦系統記憶體或隨機存取記憶體，諸如DRAM、DDR RAM、SRAM、EDO RAM、Rambus RAM等；或非揮發性記憶體，諸如快閃記憶體、磁性媒體(例如，硬碟機)或光學儲存裝置。記憶體媒體亦可包括其他類型的記憶體或其等之組合。此外，記憶體媒體可定位於執行程式之第一電腦中或可定位於經由網路(諸如網際網路)連接至第一電腦之第二不同電腦。在後一實例中，第二電腦可將程式指令提供給第一電腦用於執行。術語「記憶體媒體」可包含可駐留於不同位置(例如，經由網路連接的不同電腦中)之兩個或更多個記憶體媒體。
載體媒體-如上文描述的記憶體媒體，以及載送信號(諸如電信號、電磁信號或數位信號)之實體傳輸媒體，諸如匯流排、網路及/或其他實體傳輸媒體。
軟體程式-術語「軟體程式」旨在具有其普通含義之完整範圍，且包含可儲存在記憶體媒體中且由處理器執行的任何類型的程式指令、程式碼、指令碼及/或資料或其等之組合。例示性軟體程式包含：以基於文字之程式化語言(諸如C、C++、Pascal、Fortran、Cobol、Java、組合語言等)書寫 之程式；圖形程式(以圖形程式化語言書寫之程式)；組合語言程式；已編譯成機器語言之程式；指令碼；及其他類型的可執行軟體。軟體程式可包括以一些方式互操作之兩個或更多個軟體程式。
電腦系統-各種類型的計算或處理系統之任意者，包含個人電腦系統(PC)、主機電腦系統、工作站、網路設備、網際網路設備、個人數位助理(PDA)、電視系統、網格計算系統或者其他裝置或裝置組合。一般言之，術語「電腦系統」可廣泛地定義為涵蓋具有執行來自記憶體媒體之指令之至少一處理器之任何裝置(或裝置組合)。
可攜式裝置-各種類型的可攜式計算裝置之任意者，包含蜂巢式電話或行動電話(包含智慧型電話)、PDA、數位相機、可攜式媒體播放器、小筆電等。一般言之，術語「可攜式裝置」可定義為涵蓋包含執行來自記憶體媒體之指令之至少一處理器且易由使用者攜帶(例如，手持)之裝置(或其等之組合)。
第1A圖及第1B圖-例示性系統
第1A圖圖解說明包含主機(諸如電腦系統)與USB裝置(例如，可攜式USB裝置)之間之USB集線器之例示性系統之一實施例。如所示，主機100可耦合至USB集線器150。如本文所述，USB集線器150可為用較低速主機(例如，全速主機)支援高速裝置之USB集線器。
USB集線器150可用於耦合至複數個USB裝置。例如，該等裝置可包含可攜式裝置，諸如蜂巢式電話或行動電話(例 如，具有LCD顯示器之翻蓋電話、單螢幕電話，尤其是諸如BlackberryTM或iPhoneTM)、個人媒體播放器(例如，尤其是mp3播放器、及/或IPODTM、CD播放器、數位視訊播放器、DVD播放器等)、數位相機、小筆電等。或者或此外，該等裝置可為使用者介面裝置，諸如滑鼠、鍵盤、遊戲控制器等。應注意，設想各種USB裝置之任意者。
如第1A圖之例示性實施例中所示，USB集線器150可耦合至第一裝置175(在此情況下，蜂巢式電話)及第二裝置180(在此情況下，遊戲控制器)。然而，在集線器150之圍封體內亦可包含該等裝置之一者或多者。例如，集線器150可包含可併入USB集線器150內之圍封或內嵌裝置，諸如記憶體媒體或外部記憶體媒體之讀取器(例如，記憶卡(諸如快閃記憶卡)之讀卡器)。作為另一實例，USB集線器150可包含內嵌網路配接器(例如，USB乙太網路配接器，諸如GigE)。此外，USB集線器150可包含內嵌硬碟機配接器(例如，提供針對硬碟機之SATA連接)。
主機100可包含至少一記憶體媒體，一或多個電腦程式或軟體組件可儲存在該至少一記憶體媒體上。例如，記憶體媒體可儲存作業系統軟體以及用於主機100之運作之其他軟體。各種實施例進一步包含接收或儲存根據先前描述在載體媒體上實施的指令及/或資料。
應注意，例示性主機100繪示為電腦系統(例如，如所示，具有輸入裝置125及130及顯示器120)。然而，在其他實施例中，主機100可為可攜式USB裝置，例如尤其是相似於行 動裝置175。例如，在一實施例中，主機100可為可操作以(例如)取決於情況而充當主機及裝置之USB隨插即用(OTG)裝置。因此，根據各種實施例，主機100可為各種適當的裝置之任意者。
進一步應注意，上述外部設備100、USB集線器150以及裝置175及180僅例示性且設想其他組件及組態。因此，第1A圖圖解說明根據一些實施例之例示性系統。
第1B圖圖解說明替代實施例之方塊圖。在第1B圖之實施例中，USB集線器150可嵌入另一裝置(諸如裝置175(或其他裝置，諸如顯示器120、輸入裝置130等))內。在本實施例中，裝置175可包含可經組態用於連接至USB主機(諸如主機100)之USB介面180。USB介面180可耦合至內嵌USB集線器150。USB集線器150接著可經由USB集線器150之下游埠耦合至處理器185(耦合至記憶體媒體187)、非揮發性記憶體190(例如，快閃記憶體)及/或讀卡器195(例如，SD讀卡器)。因此，在第1B圖之實施例中，USB集線器150可嵌入另一裝置(175)內且可耦合至裝置175內之其他內嵌裝置。應注意，此等內嵌裝置僅例示性且設想各種其他內嵌裝置之任意者、任何數量之裝置等。在其他實施例中，USB集線器150亦可組態為(例如，經由另一USB介面)耦合至裝置175外部之裝置。
在一些實施例中，耦合至USB集線器150之內嵌裝置之一者或多者可使用HSIC(高速晶片間)介面(亦稱作「可為HSIC裝置」)，其與傳統USB連接性相比，可允許電力節省(例如， 因為通常針對短跡線長度而非長電纜使HSIC最佳化)。諸如當在相同裝置內包括USB集線器150及(諸)下游裝置時，可在板或晶片上之點對點USB連接中實現電力節省。然而，根據USB規格，USB集線器150必須支援低速或全串流主機。此外，HSIC無法按低於高速之速度(例如，全速或低速)起作用。因此，如本文所述，集線器150或至下游裝置之連接可經修改以如下文更詳細討論允許在較低速主機與高速下游裝置之間通信。
第2A圖及第2B圖-例示性方塊圖
第2A圖係集線器150之例示性方塊圖。如所示，集線器150包括或耦合至USB介面205，該USB介面205可耦合至主機100。在第2A圖之實施例中，集線器150可包含內部USB集線器210(或實施標準USB集線器功能性之電路)，該內部USB集線器210包含用於耦合至USB介面205之一個上游埠及三個下游埠，但是設想其他數量之上游埠及下游埠。內部集線器之各下游埠可耦合至相應全速至高速交易轉譯器(FHTT 220A至220C)及高速PHY(230A至230C，各自FHTT亦耦合至230A至230C之各者)。如所示，各PHY 230A至230C耦合至各自下游埠240A至240C，各自下游埠240A至240C可耦合至下游裝置(例如，與USB集線器150相同之裝置內之下游HSIC裝置)。
因此，在第2A圖之實施例中，當上游埠及下游埠兩者係高速時，可利用中繼器路徑而無需使用FHTT 220A至220C之交易轉譯。然而，當上游埠按全速運作時，可為訊務可 透過全速路徑從集線器邏輯安排路徑至對應FHTT。因此，PHY可支援兩個高速路徑-自高速中繼器之一個路徑及自FHTT之一個路徑。在一些實施例中，FHTT路徑可實施為標準UTMI介面。高速中繼器路徑可以串列方式實施。如上所述，根據需要，下游PHY可實施針對電力節省之HSIC下游介面或標準USB介面。在其他實施例中，可在USB集線器150之複數個(例如，所有)PHY間共用單個FHTT，而非各個PHY包含各自FHTT。
第2A圖所示的內部集線器210可實施為內部USB集線器(例如，設計為晶片且包含在USB集線器150中)，其亦可以其他方式實施。例如，第2A圖之內部集線器區塊可簡單地代表實施標準USB集線器功能性而非標準集線器中所要的每個零件之電路。例如，USB集線器150內不一定需要標準集線器之PHY，因為已存在高速PHY 230A至230C。因此，第2A圖之內部集線器210可代表實際內部集線器或簡單地代表內部集線器功能性(例如，為了描繪效率)。
第2B圖圖解說明在內部集線器之下游埠與耦合至內部集線器之下游裝置之間實施FHTT之替代實施例。在本實施例中，內部集線器210(或實施標準USB集線器功能性之電路)可在各下游埠處耦合至FHTT。因此，下游裝置可耦合至各FHTT。在本實施例中，當相應下游埠按高速運作時，各FHTT 220A至220C可充當傳遞電路，且當相應下游埠按全速(或低於高速)運作時，各FHTT 220A至220C可充當交易轉譯器。因此，在第2B圖之實施例中，FHTT可實施在USB集 線器外，但是仍針對各下游裝置提供所需的功能性。
第3圖-例示性交易轉譯器
第3圖圖解說明例示性交易轉譯器220之方塊圖。如所示，來自上游路徑之資料可由全速USB傳輸邏輯305以全速速率儲存在傳輸FIFO 310中。資料可累積直至下游裝置需要互動。交易控制器350可監控是否需要互動且接著用信號通知高速USB傳輸邏輯315以高速速率從傳輸FIFO 310提取資料。對於高速USB接收邏輯320、接收FIFO 325及全速USB接收邏輯330，在反方向上發生類似行為。然而，設想其他種類的緩衝器及實施方案。
此外，交易控制器350可進一步控制全速信號交換控制區塊355(其耦合至全速上游路徑)以及高速信號交換控制及uSOF產生器319(其耦合至高速下游路徑)。此外，區塊317可控制高速USB傳輸區塊315及高速信號交換控制區塊319之輸出封包聚合(以及切換調整)。類似地，區塊345可控制全速信號交換控制355及全速USB接收330之輸入封包分裂及切換調整。最後，區塊327可針對接收FIFO 325調整下游裝置描述符。
下文提供關於交易轉譯器之進一步例示性實施例。
第4圖-支援較低速主機及高速下游裝置
第4圖圖解說明用較低速主機支援高速裝置之方法。在第4圖所示的方法可結合尤其是本文描述的系統或裝置之任意者使用。在各種實施例中，所示方法元素之一些可同時執行、按不同於所示之次序執行、或可省略。根據需要， 亦可執行額外方法元素。如所示，本方法可操作如下。
最初，在402中，主機(例如，主機100)可耦合至USB集線器(例如，USB集線器150)之上游埠。例如，電腦系統可耦合至外部USB集線器(例如，如第1A圖)或可耦合至包含內嵌USB集線器(例如，如第1B圖)之裝置(例如，可攜式裝置)。USB集線器(尤其是)可根據第2A圖或第2B圖之實施例實施。如上所述，USB集線器可組態為與支援各種USB速度(例如，低速、全速、高速、超高速等)之任意者之主機一起運作。此外，USB集線器可組態為與亦支援各種USB速度之下游裝置一起運作；然而，該等裝置之一些可僅組態為支援較高USB速度(例如，高速)。例如，該等裝置之一些可為內嵌裝置(例如，嵌入USB集線器中或嵌入具有USB裝置之裝置中)，其等係無法支援較低速(例如，全速或低速)之高速晶片間(HSIC)裝置。
在本文所述的實施例中，使用「第一速度」及「第二速度」，其中第二速度快於第一速度。第二速度可為例如USB高速，且第一速度可為例如USB全速，但是設想其他組合。例如，設想主機按低於下游裝置之速度運作之任何組合。
因此，在404中，方法(例如，USB集線器)可判定主機支援何種通信速度(例如，第一速度或第二速度)。例如，可在主機及USB集線器之例舉過程期間判定通信速度。
在406中，在主機不支援第二速度之情況下，來自主機之通信可(例如，藉由第一速度至第二速度交易轉譯器)從第一速度轉換至第二速度且接著(例如，經由第二速度PHY)提供 給一或多個下游裝置。應注意，根據需要，交易轉譯器(TT)可包括在USB集線器內或可在USB集線器外。例如，TT可插置在第二速度PHY與主機之間(例如，如第2A圖)或當USB集線器提供第一速度通信時可簡單地針對下游裝置轉換來自USB集線器之通信(例如，如第2B圖)。
然而，在408中，在主機支援第二速度之情況下，可按第二速度將通信從主機傳遞至下游裝置。
關於交易轉譯器之運作之例示性細節
下文提供關於交易轉譯器之運作/全速通信至高速之轉換之各種實施例之其他細節。下文描述僅提供為例示性且不限制上述交易轉譯器或方法。此外，下文所述的方法可根據上文已描述的變動(例如，針對不同的所支援之速度、實施方案之變動等)修改。
FHTT限制
由於全速主機所支援的頻寬僅為高速裝置所支援的頻寬之一小部分，故系統受全速主機之能力限制。一些高速裝置可需要較高頻寬以提供全功能性(例如，高解析度網路攝影機)且FHTT並非旨在且可能無法克服此系統限制。當按全速模式運作時，應以此考量開發與裝置相關之(例如，在主機上執行之)應用程式。
完成傳送之兩種方式
下文之描述介紹用於完成全速域與高速域之間之傳送之兩種例示性方法。儲存及轉遞方法可能更容易實施(尤其用既有設計組件實施)，但是無法與所有驅動及應用一起運 作。同時傳送方法提供更有效的匯流排利用且支援等時IN傳送封包。
儲存及轉遞方法
儲存及轉遞方法將一個速度域上之整個封包接受至FIFO中且另一速度域上開始轉遞該封包之前進行檢查以確保其係良好封包。此類型的方法可允許既有構建組塊之更佳的重新使用，諸如其等間具有共用緩衝器之USB主機控制器及USB裝置控制器。
因為此方法在另一速度域上開始封包傳送之前等待一個速度域上之封包之完成，故導致額外延時。額外延時使得無法滿足針對較長的IN類型封包之上游匯流排逾時要求。
為了避開匯流排逾時限制，FHTT可在全速域上NAK來自主機之IN符記，同時FHTT將IN符記轉遞至裝置且接著接收資料。當主機稍後重試IN傳送時，資料將可用，此係因為高速傳送已完成。由於等時傳送不支援NAK回應，故儲存及轉遞方法可能與較長的等時IN傳送不相容。
此外，由於來往於不同端點之傳送可交錯，故各個別IN端點可能需要單獨的FIFO從而可儲存來自多個端點之資料等待主機重試。
一些應用無法與此類型的方法一起運作。例如，中斷端點上之NAK可解譯為主機應用未中斷資料，且在主機未嘗試重讀資料之情況下可重試傳送直至下一輪詢間隔。此可使返回的資料在輪詢間隔前始終過期。作為另一實例，批量端點上之NAK可導致主機排程器停止請求額外封包直至 下一訊框，其可影響處理量。
同時傳送方法
同時傳送方法在仍在源速度域上接收封包的同時開始在目標速度域上傳送。
此類型的方法更複雜，因為其計算並預測在源域上之傳送仍進行時何時起始目標域上之傳送。若傳送起始得太早，則該方法可在仍從源速度域傳送資料的同時在目標速度域上用完該資料。若傳送起始得太遲，則該方法可違反匯流排逾時延時要求。此外，該方法亦可嘗試如實地將任何錯誤條件複製至源域中所觀察到之目標域。
然而，此方法最如實地重現裝置及應用所期望的訊務型樣，因為該方法不依賴於錯誤重試。該方法亦不需要針對不同IN端點之多個FIFO。
從全速主機的角度觀之，全速裝置針對從傳送開始之匯流排逾時預算有625 ns(7.5全速位元時間)。
從FHTT的角度觀之，高速裝置針對從傳送開始之匯流排逾時預算有400 ns(192全速位元時間)。
用於以高速速率重新傳輸符記之額外時間為 32位元高速同步
8位元PID
11位元位址/端點
5位元CRC
8位元EOP
-----------
64位元時間=134 ns。
此允許FHTT具額外延時625 ns-400 ns-134 ns=91 ns之額外延時，該額外延時可經分配以在接收全速符記之結束後開始高速符記或在從裝置接收高速IN資料封包之開始後開始至主機之全速IN資料封包。若在集線器數目數量受限且可牢牢嚴格受控制之系統中(諸如在內嵌系統內)使用FHTT，則若需要額外延時，則可獲得針對每個排除的集線器之額外140 ns之往返延遲時間(對於4個排除的集線器最多560 ns)。第5集線器級保持其全140 ns往返時序預算，其中FHTT嵌入集線器中。
若FHTT在將符記轉遞至高速裝置的同時，開始其返回至主機之全速同步序列，則可支援額外延時。8位元全速同步序列將需要666 ns來完成，該時間長於其將符記轉遞至高速裝置(134 ns)與裝置用回應(400 ns)所需之總時間534 ns。此時，需將資料或信號交換向上游傳輸至全速主機，FHTT將從高速傳送開始獲得資訊，並可區分資料封包(其具有可需要修改的PID)與信號交換封包(諸如來自高速裝置之NAK)。
封包聚合及分裂
高速封包可具有不同於全速封包之最大封包大小(MPS)。例如，在全速中批量封包具有512位元組之固定MPS，但是在高速中具有64位元組(或更小)之MPS。將大於全速MPS之封包發送至全速主機係不合法，因此FHTT可適當地調整封包大小。
表格 最大封包大小：
OUT封包聚合
全速主機封包將始終等於或小於高速裝置封包。USB允許發送小於MPS之封包大小-此在USB中定義為「短封包」。用於解決不同MPS之第一解決方案係將各全速主機輸出封包作為短封包發送至高速裝置。然而取決於軟體應用，此可導致問題，因為短封包可能被一些軟體應用視作傳送結束。
用於克服封包大小問題之另一解決方案係聚合來自全速主機之多個全速輸出封包資料足以形成高速封包或遭遇短封包。一旦遭遇此等情況，可將高速輸出封包發送至裝置。
當聚合時，FHTT可針對各速度域記錄適當的切換位元並確保適當的資料符記被傳遞(資料0或資料1)。有時，在一個速度域上接收到的PID可能需要在將封包轉遞至另一域上之前予以修改/切換。
當聚合等時或中斷傳送時，全速側上之輪詢速率可調整以確保在給定1 ms訊框中傳送相同資料量。例如，高速MPS=512且輪詢速率為64微訊框之中斷端點可聚合自MPS=64之八個全速封包。為了以相同速率傳送相同量之資料，首先需將輪詢速率從64變更至8以從125 us微訊框調整為1 ms全速訊框。接著，輪詢速率將從8變更至1以針對完成MPS=64之8個全速封包之需要進行調整以傳送與512位 元組之高速封包相同之資料量。
IN封包分裂
高速裝置封包將始終等於或大於主機可接受的全速IN封包。一旦將封包接收至接收FIFO中，FHTT可使用該資料以形成至全速主機之一個封包或一系列全速輸出封包直至消耗完該資料。由於未將高速資料立即轉遞至全速主機，故FHTT可自行產生ACK至高速裝置。
當分裂時，FHTT可針對各速度域記錄適當的切換位元並確保適當的資料符記被傳遞(資料0或資料1)。有時，在一個速度域上接收到的PID將需要在將封包轉遞至另一域之前予以修改/切換。
當分裂等時或中斷傳送時，全速側上之輪詢速率必須調整以確保在給定1 ms訊框中傳送相同量之資料。例如，高速MPS=512且輪詢速率為64微訊框之中斷端點可分裂成MPS=64之八個全速封包。為了以相同速率傳送相同資料量，首先需將輪詢速率從64變更至8以從125 us微訊框調整為1 ms全速訊框。接著，輪詢速率將從8變更至1以針對完成MPS=64之8個全速封包之需要進行調整以傳送與512位元組相同之高速封包之資料量。
OUT傳送
輸出傳送可涉及從上游主機至下游裝置之起始符記、接著從上游主機至下游裝置之資料、有時從下游裝置返回至主機之信號交換之傳送。
若在傳輸FIFO中存在針對另一封包之空間之前從全速主 機發送OUT封包，則FHTT可用NAK回應回應於全速主機(可始終用ACK回應之SETUP封包及不包含信號交換之等時封包之情況除外)。
中斷OUT傳送
儲存及轉遞方法：FHTT可將全速中斷OUT封包接受至傳輸FIFO中並產生返回至全速主機之ACK。對於全速MPS<高速MPS之情況，FHTT可聚合多個全速中斷OUT封包或轉遞全速中斷OUT封包作為短封包。一旦針對高速封包接收到足夠資料，FHTT即可嘗試將封包傳送至高速裝置。若裝置用NAK或Error回應，則可重複封包傳送直至成功。
同時傳送方法：FHTT可將全速中斷OUT封包接受至傳輸FIFO中。對於全速MPS<高速MPS之情況，FHTT可聚合多個全速中斷OUT封包或轉遞全速中斷OUT封包作為短封包。一旦相對於高速MPS接收到足夠部分之封包，FHTT即可開始將封包轉遞至高速裝置並亦針對信號交換封包開始將全速同步部分返回至全速主機且接著跟進其從高速裝置接收的回應。
批量OUT傳送
儲存及轉遞方法：FHTT可將全速批量OUT封包接受至傳輸FIFO中並產生返回至全速主機之ACK。由於全速MPS<高速MPS，故FHTT可聚合多個全速中斷OUT封包或轉遞全速中斷OUT封包作為短封包。一旦針對高速封包接收到足夠資料，FHTT即可嘗試將封包傳送至高速裝置。若裝置用NAK或Error回應，則將重複封包傳送直至成功。
同時傳送方法：由於全速MPS(64位元組)<高速MPS(512位元組)，故FHTT可聚合多個全速中斷OUT封包或轉遞全速中斷OUT封包作為短封包。
控制OUT傳送
儲存及轉遞方法：FHTT可將全速控制OUT封包接受至傳輸FIFO中並產生返回至全速主機之ACK。全速MPS可設定為支援與高速MPS相同之MPS，因此無需聚合。FHTT可嘗試將封包傳送至高速裝置。若裝置用NAK或Error回應，則將重複封包傳送直至成功。
同時傳送方法：由於全速MPS(64位元組)=高速MPS(64位元組)，故無需聚合。
等時OUT傳送
儲存及轉遞方法：FHTT可將全速等時OUT封包接受至傳輸FIFO中。對於全速MPS<高速MPS之情況，FHTT可聚合多個全速中斷OUT封包或轉遞全速中斷OUT封包作為短封包。一旦針對高速封包接收到足夠資料，FHTT即可將封包傳送至高速裝置。可不存在針對等時傳送之信號交換。
同時傳送方法：對於除1024位元組之外之所有大小，全速MPS=高速MPS。若必須支援具有1024位元組封包之裝置，則可能需要聚合兩個封包。
IN傳送
IN傳送涉及從上游主機至下游裝置之起始符記、接著從下游裝置返回至主機之資料、有時接著從主機返回至下游裝置之信號交換之傳送。
使用儲存及轉遞方法，若在接收FIFO中存在針對另一封包之資料之前從全速主機發送IN符記，則FHTT將用NAK回應回應於全速主機(不支援等時封包之情況除外)。FHTT將IN符記轉遞至高速裝置且接著將資料從高速裝置接收至接收FIFO中並產生ACK回應至裝置。在來從此端點之後續IN傳送上，FHTT將從接收FIFO中提取資料並將資料傳遞至全速主機直至FIFO被排空。
使用同時傳送方法，IN符記將從全速主機接收且接著轉遞至高速裝置。FHTT將以傳送之同步型樣部分開始返回至全速主機之回應，並以其從高速裝置接收的實際封包(其為資料或信號交換)繼續。歸因於傳送速率之差異，可在至全速主機之同步型樣完成前由FHTT接收高速封包之開始，因此該封包對全速主機而言可表現為無縫。
FHTT可在從全速主機接收全信號交換封包之前用ACK應答高速裝置，因為高速匯流排逾時限制使得無法等待足夠長時間供全速主機回應傳播。若全速主機用除ACK回應之外之任何事項回應，則當全速主機嘗試重試時，資料可從接收FIFO重新傳輸至全速主機。無法直接從高速裝置接收資料，因為該高速裝置已被給定ACK信號交換且資料已從其佇列中清空。
在兩種情況下，FHTT可能可以識別並適當地轉遞「零」封包，因為存在尤其用於控制傳送之USB協定之必要部分。
中斷IN傳送
儲存及轉遞方法：FHTT可將全速中斷IN符記接受至FIFO 中並產生返回至全速主機之NAK回應。FHTT可將IN符記轉遞至高速裝置。FHTT可將IN資料接收至其接收FIFO。當主機針對傳送執行重試時，FHTT可針對其已儲存在接收FIFO中之端點返回資料。對於全速MPS<高速MPS之情況，FHTT可使來自跨多個全速中斷IN封包之較大高速IN資料封包之資料分裂而不與高速裝置進一步互動。一旦針對此端點從接收FIFO排空所有資料，該過程即可重複且FHTT可將下一IN符記轉遞至高速裝置。若主機用除ACK信號交換之外之任何事項回應，則可由在至該端點之下一IN傳送上之FHTT重複相同封包之傳送直至成功。
同時傳送方法：對於全速MPS(64位元組)<高速MPS(至多1024位元組)之情況，FHTT可使較大高速封包分裂成多個全速中斷IN封包。
批量IN傳送
儲存及轉遞方法：FHTT可將全速批量IN符記接受至FIFO中並產生返回至全速主機之NAK回應。FHTT可將IN符記轉遞至高速裝置。FHTT可將IN資料接收至其接收FIFO。當主機針對傳送執行重試時，FHTT可針對其已儲存在接收FIFO中之端點返回資料。對於全速MPS<高速MPS之情況，FHTT可使資料來自跨多個全速中斷IN封包之較大高速IN資料封包分裂而不與高速裝置進一步互動。一旦針對此端點從接收FIFO排空所有資料，該過程即可重複且FHTT可將下一IN符記轉遞至高速裝置。若主機用NAK或Error回應，則可重複封包傳送直至成功。
同時傳送方法：由於全速MPS<高速MPS，故FHTT可從512位元組高速批量輸出封包中分裂多個64位元組全速批量OUT封包。
控制IN傳送
儲存及轉遞方法：FHTT可將全速控制OUT封包接受至傳輸FIFO中。全速MPS可設定為支援與高速MPS相同之MPS，因此無需聚合。FHTT可嘗試將封包傳送至高速裝置。若裝置用NAK或Error回應，則可重複封包傳送直至完成。
同時傳送方法：因為全速MPS=高速MPS，故無需分裂且封包可直接從高速裝置轉遞至全速主機。
等時IN傳送
儲存及轉遞方法：等時傳送不支援信號交換回應，必須在符記後立即返回資料。使用儲存及轉遞方法，可能沒有足夠時間在從符記至資料之周轉時間要求內將符記轉遞至下游裝置並從下游裝置接收全封包之資料以向上游轉遞。
用於涉及NAK回應及重試之其他IN傳送之技術可不適用於等時封包，因為此等類型的傳送不支援重試。
對於小型封包(對於最大集線器拓撲小於或等於13位元組，或對於單個集線器拓撲小於30位元組)，儲存及轉遞方法可能可以將全等時IN封包接收至接收FIFO中且接著在匯流排逾時限制內開始至全速主機之傳送。
同時傳送方法：FHTT可將全速等時IN符記接受至FIFO中。FHTT接著可將符記轉遞至高速裝置。隨著來自高速裝 置之資料開始被接收至接收FIFO中，FHTT可立即開始返回至全速主機之傳送而不等待來自高速裝置之傳送結束。因為資料速率之差異，故在FHTT完成將資料發送至全速主機之前其餘高速封包可被接收至接收FIFO中。在等時傳送上無需信號交換，因此此將結束傳送。
下游描述符
FHTT可代表連接在其至上游全速主機之下游埠上之合法全速裝置。FHTT可直接將描述符資訊之多數從高速裝置轉遞至全速主機，但是一些態樣可修改以維持與合法全速主機一致的定義。
端點描述符
FHTT可將來自高速裝置之MPS轉譯為合法全速設定。針對批量，此意味著可將MPS從512替換為64之設定。針對中斷，可將MPS從超過64位元組之任何大小替換為64位元組之最大設定。
可移除針對中斷或等時端點之任何高頻寬設定。
首先中斷端點之輪詢間隔可藉由除以8而調整，使得設定匹配1 ms訊框而非125 us微訊框。若因為高速裝置具有大於全速MPS=64之MPS而需要聚合或分裂封包，則輪詢間隔可藉由聚合或分裂因數而進一步減小以確保足夠的額外較小全速封包被添加以從較大高速封包輸送等效資料。若結果小於1，則全速主機無法支援由高速裝置支援的頻寬，且輪詢間隔可設定為最小值1。
裝置限定符
描述高速裝置如何以全速模式運作之裝置限定符描述符可回應於全速主機所請求之GET_CONFIGURATNO而移除且不返回。
USB版本
USB版本可從0200變更為0110。
高速高頻寬等時及中斷端點
高速裝置可支援高頻寬端點，此意味著其等在相同125 us微訊框期間支援多個封包。全速主機不支援高頻寬端點。即使裝置支援高頻寬端點，主機仍有權選擇在微訊框內發送較少封包。因此，FHTT可轉遞如從全速主機接收的封包而不利用高速裝置上之高頻寬特徵。
例如，IN交易可累積符記，接著交易控制器可指示高速USB傳輸邏輯將該符記轉遞至下游PHY並輸出至裝置。OUT交易會導致全速USB傳輸邏輯累積符記及與封包相關聯之所有資料。一旦完成，交易控制器會導致高速USB傳輸邏輯從傳輸FIFO轉遞符記及資料且穿過下游PHY並輸出至裝置。
接收側上之類似邏輯可將高速資料(針對IN封包)或信號交換(針對OUT封包)儲存至接收FIFO中。一旦完成，交易控制器即會導致全速USB接收邏輯以全速速率從接收FIFO提取資料並將其轉遞至上游路徑並輸出至連接器及USB主機。
針對IN封包，主機信號交換會使用相同類型的序列流動穿過傳輸FIFO。
交易控制器亦有責任在125 us間隔內用基於由SOC發送的訊框之最後的全速開始之資料組合及產生微訊框開始封包。uSOF封包會被發送至高速USB傳輸邏輯以待轉遞至PHY並輸出至裝置。
除資料傳送之外，交易控制器亦有責任與標準集線器邏輯通信以針對非基於資料且在高速信號環境與全速信號環境之間可能不同之事件(諸如線性調頻脈衝信號交換、暫時中止、恢復、遠程喚醒及其他發信)確保高速PHY之適當運作。
應注意，在上述實施例中，各種FIFO(例如，傳輸FIFO)可經組態以儲存符記以及資料封包。然而，在替代實施例中，根據需要，可能存在單獨的符記FIFO。
上述實施例之優點
上述實施例可對HSIC下游裝置特別有利。在此等實施例中，即使上游埠按全速運作仍使集線器上之HSIC下游埠可正常運作且允許用戶達成與HSIC相關聯之電力節省。
替代優點允許集線器與具有導致其在全速模式中不正常運作之設計缺陷之標準USB裝置，或在以叢發較快地通信(而非在較長時間週期內較慢地通信)時更高效之USB裝置一起運作。
儘管已相當詳細地描述上文實施例，但是熟習此項技術者一旦完全理解上文揭示內容，即可瞭解眾多變動及修改。下文申請專利範圍旨在解釋為涵蓋所有此等變動及修改。
100‧‧‧主機
120‧‧‧顯示器
125‧‧‧輸入裝置
130‧‧‧輸入裝置
150‧‧‧通用串列匯流排(USB)集線器
175‧‧‧第一裝置/行動裝置
180‧‧‧第二裝置/通用串列匯流排(USB)介面
185‧‧‧處理器
187‧‧‧記憶體媒體
190‧‧‧非揮發性記憶體
195‧‧‧讀卡器
205‧‧‧通用串列匯流排(USB)介面
210‧‧‧內部通用串列匯流排(USB)集線器
220A‧‧‧全速至高速交易轉譯器
220B‧‧‧全速至高速交易轉譯器
220C‧‧‧全速至高速交易轉譯器
230A‧‧‧高速PHY
230B‧‧‧高速PHY
230C‧‧‧高速PHY
240A‧‧‧下游埠
240B‧‧‧下游埠
240C‧‧‧下游埠
305‧‧‧全速通用串列匯流排(USB)傳輸邏輯
310‧‧‧傳輸FIFO
315‧‧‧高速通用串列匯流排(USB)傳輸邏輯/高速通用串列匯流排(USB)傳輸區塊
317‧‧‧區塊
319‧‧‧uSOF產生器/高速信號交換控制區塊
320‧‧‧高速通用串列匯流排(USB)接收邏輯
325‧‧‧接收FIFO
327‧‧‧區塊
330‧‧‧全速通用串列匯流排(USB)接收邏輯
345‧‧‧區塊
350‧‧‧交易控制器
355‧‧‧全速信號交換控制區塊
第1A圖圖解說明適用於實施各種實施例之例示性系統；第1B圖圖解說明適用於實施各種實施例之不同例示性系統之方塊圖；第2A圖至第2B圖係根據一些實施例之USB集線器之例示性方塊圖。
第3圖係根據一個實施例之例示性交易轉譯器之方塊圖；及第4圖係圖解說明用於用較低速主機支援高速裝置之方法之實施例之流程圖。
205‧‧‧通用串列滙流排(USB)介面
210‧‧‧內部通用串列滙流排(USB)集線器
220A‧‧‧全速至高速交易轉譯器
220B‧‧‧全速至高速交易轉譯器
220C‧‧‧全速至高速交易轉譯器
230A、230B、230C‧‧‧高速PHY
240A、240B、240C‧‧‧下游埠

Claims (20)

  1. 一種系統，其包括：至少一上游埠，其用於耦合至一主機；至少一下游埠，其用於耦合至至少一下游裝置；至少一交易轉譯器(TT)，其耦合至該至少一下游埠，其中該TT經組態以將按一第一速度將從該主機發送的通信轉換至第二速度以提供給該至少一下游裝置，其中該第一速度慢於該第二速度；其中當該主機不支援該第二速度時，該TT經組態以將按該第一速度將從該主機發送至該至少一下游裝置之通信轉換至該第二速度。
  2. 如請求項1之系統，其中該至少一上游埠、該至少一下游埠及該至少一TT包括在一USB集線器中。
  3. 如請求項1之系統，其中該至少一下游裝置包括一高速晶片間(HSIC)裝置。
  4. 如請求項1之系統，其進一步包括：至少一第二速度PHY，其中該至少一TT插置在該至少一第二速度PHY與該主機之間，其中當該主機支援該第二速度時不使用該至少一TT。
  5. 如請求項1之系統，其進一步包括：一內部USB集線器，其耦合至該至少一上游埠及該至少一TT；及至少一第二速度PHY，其中該內部USB集線器之至少一下游埠耦合至該至少一第二速度PHY且經由該至少一TT 單獨地耦合至該第二速度PHY；其中當該主機不支援該第二速度時，該至少一TT經組態以針對該至少一第二速度PHY轉換經由該內部USB集線器之該至少一下游埠從該主機發送的通信；其中當該主機支援該第二速度時，內部USB集線器經組態以在無該至少一TT之情況下將從該主機發送之該等通信提供給該第二速度PHY。
  6. 如請求項1之系統，其中當該主機支援該第二速度時，該至少一TT經組態以按該第二速度將自從該主機發送的通信傳遞至該下游裝置。
  7. 如請求項1之系統，其中該第一速度包括USB全速。
  8. 如請求項1之系統，其中該第二速度包括USB高速。
  9. 如請求項1之系統，其中該系統組態為併入一可攜式裝置內。
  10. 如請求項1之系統，其中該至少一下游裝置包括一內嵌裝置，其中該系統及該內嵌裝置包括在一共用裝置中。
  11. 一種方法，其包括：判定一主機支援一第一速度或一第二速度，其中該第二速度高於該第一速度，其中該判定在將一集線器設備連接至該主機之後執行；若該主機不支援該第二速度：則按該第一速度將來自該主機之通信轉換至該第二速度以產生經轉換之通信；將該經轉換之通信提供給一下游裝置，其中該下游 裝置按該第二速度運作。
  12. 如請求項11之方法，其中由一第一速度至第二速度交易轉譯器執行按該第一速度來自該主機之該通信至該第二速度之該轉換。
  13. 如請求項11之方法，其進一步包括：若該主機支援該第二速度，則按該第二速度將來自該主機之通信提供給該下游裝置。
  14. 如請求項11之方法，其中該主機包括一USB主機，且其中該下游裝置包括一USB裝置。
  15. 如請求項11之方法，其中該下游裝置包括一高速晶片間(HSIC)裝置。
  16. 如請求項11之方法，其中該判定、該轉換及該提供由一USB集線器執行。
  17. 如請求項16之方法，其中該下游裝置及該USB集線器包括在一共用裝置中。
  18. 如請求項11之方法，其中該第一速度包括USB全速，其中該第二速度包括USB高速。
  19. 如請求項11之方法，其中該提供由一第二速度PHY執行。
  20. 如請求項11之方法，其中由一第一速度至第二速度交易轉譯器(TT)執行按該第一速度來自該主機之該通信至該第二速度之該轉換，其中該提供由一第二速度PHY執行，其中該第一速度至第二速度TT插置在該主機與該第二速度PHY之間。
TW101117456A 2011-07-07 2012-05-16 具有全速至高速交易轉譯器之高速ｕｓｂ集線器 TW201303608A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/177,591 US8799532B2 (en) 2011-07-07 2011-07-07 High speed USB hub with full speed to high speed transaction translator

Publications (1)

Publication Number Publication Date
TW201303608A true TW201303608A (zh) 2013-01-16

Family

ID=47439351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117456A TW201303608A (zh) 2011-07-07 2012-05-16 具有全速至高速交易轉譯器之高速ｕｓｂ集線器

Country Status (2)

Country Link
US (1) US8799532B2 (zh)
TW (1) TW201303608A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802065B (zh) * 2021-10-29 2023-05-11 飛捷科技股份有限公司 可控制周邊裝置電源與訊號的通信介面轉接器、動態分配通信介面轉接器識別碼的方法及自動化診斷周邊裝置並修復問題的方法
TWI854671B (zh) * 2023-05-26 2024-09-01 瑞昱半導體股份有限公司 訊號傳輸方法及相關的主裝置與電子裝置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130055044A1 (en) * 2011-08-25 2013-02-28 Una Technologies Corporation Method And Apparatus For Restricting The Operation Of USB Devices
CN103294636A (zh) * 2012-05-09 2013-09-11 威盛电子股份有限公司 集线器控制芯片
JP2014174792A (ja) * 2013-03-11 2014-09-22 Seiko Epson Corp バス中継装置、集積回路装置、ケーブル、コネクター、電子機器、及びバス中継方法
WO2014185944A1 (en) 2013-05-16 2014-11-20 Intel Corporation Apparatus, system and method of supporting streaming over a protocol adaptation layer (pal)
JP5794266B2 (ja) * 2013-08-30 2015-10-14 ブラザー工業株式会社 Ｕｓｂホスト装置、及びｕｓｂホスト装置用のプログラム
CN116821032A (zh) * 2013-12-08 2023-09-29 跨端口网路解决公司 用于在主机计算机之间传输数据的系统和方法
JP6514013B2 (ja) * 2015-04-13 2019-05-15 ローランドディー．ジー．株式会社 スライスモデル生成装置および３次元造形システム
US11055242B2 (en) * 2015-06-29 2021-07-06 Ati Technologies Ulc Receiver packet handling
USD790458S1 (en) * 2016-04-26 2017-06-27 Hongkong Thousandshores Limited Charger
WO2018107281A1 (en) 2016-12-12 2018-06-21 Crossport Network Solutions Inc. Ad-hoc sensing switched data circuit for connecting network hosts and peripherals
EP4024224B1 (en) * 2019-08-30 2024-02-28 Unitex Corporation Interface conversion device
US20230409513A1 (en) * 2020-10-07 2023-12-21 Christoph HELDEIS Device, preferably usb device, corresponding computer device and method
TWI900869B (zh) * 2023-07-04 2025-10-11 華碩電腦股份有限公司 電腦周邊設備

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815167A (en) 1996-06-27 1998-09-29 Intel Corporation Method and apparatus for providing concurrent access by a plurality of agents to a shared memory
US20030110344A1 (en) * 1996-09-18 2003-06-12 Andre Szczepanek Communications systems, apparatus and methods
US5953511A (en) 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
US6185641B1 (en) 1997-05-01 2001-02-06 Standard Microsystems Corp. Dynamically allocating space in RAM shared between multiple USB endpoints and USB host
US6480927B1 (en) 1997-12-31 2002-11-12 Unisys Corporation High-performance modular memory system with crossbar connections
KR100290729B1 (ko) 1998-01-07 2001-05-15 클라크 3세 존 엠. 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법
US6145045A (en) 1998-01-07 2000-11-07 National Semiconductor Corporation System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points
US6205501B1 (en) 1998-01-07 2001-03-20 National Semiconductor Corp. Apparatus and method for handling universal serial bus control transfers
US6233640B1 (en) 1999-03-19 2001-05-15 In-System Design, Inc. Universal serial bus peripheral bridge with sequencer
US6279060B1 (en) 1998-12-04 2001-08-21 In-System Design, Inc. Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources
US6304995B1 (en) 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
US6671765B1 (en) 1999-11-22 2003-12-30 Texas Instruments Incorporated Architecture enabling code overlay using a dedicated endpoint
JP3415567B2 (ja) 2000-06-21 2003-06-09 エヌイーシーマイクロシステム株式会社 Ｕｓｂ転送制御方法およびｕｓｂコントローラ
US6901471B2 (en) 2001-03-01 2005-05-31 Synopsys, Inc. Transceiver macrocell architecture allowing upstream and downstream operation
JP2002288112A (ja) 2001-03-27 2002-10-04 Hitachi Ltd 通信制御用半導体装置およびインタフェースシステム
US6973078B2 (en) 2001-04-20 2005-12-06 Sun Microsystems, Inc. Method and apparatus for implementing low latency crossbar switches with integrated storage signals
US6435904B1 (en) 2001-06-01 2002-08-20 Fellowes, Inc. Multiple peripheral connection device for connecting multiple peripheral devices to a host device
US6738834B1 (en) 2002-07-15 2004-05-18 Cypress Microsystems System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device
DE10239814B4 (de) 2002-08-29 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Erweiterte Testmodusunterstützung für Hostcontroller
US6959355B2 (en) 2003-02-24 2005-10-25 Standard Microsystems Corporation Universal serial bus hub with shared high speed handler
US7185126B2 (en) 2003-02-24 2007-02-27 Standard Microsystems Corporation Universal serial bus hub with shared transaction translator memory
US9010645B2 (en) 2003-06-13 2015-04-21 Michael Arnouse Portable computing system and portable computer for use with same
US7762470B2 (en) 2003-11-17 2010-07-27 Dpd Patent Trust Ltd. RFID token with multiple interface controller
US7213766B2 (en) 2003-11-17 2007-05-08 Dpd Patent Trust Ltd Multi-interface compact personal token apparatus and methods of use
US20050235091A1 (en) 2004-04-20 2005-10-20 Caph Chen USB hub with built-in storage device
US20070132733A1 (en) 2004-06-08 2007-06-14 Pranil Ram Computer Apparatus with added functionality
US20050278472A1 (en) 2004-06-14 2005-12-15 Gierke Justin T USB extender
US20060056401A1 (en) 2004-09-14 2006-03-16 Standard Microsystems Corporation Peripheral sharing USB hub
US20060059293A1 (en) 2004-09-14 2006-03-16 Henry Wurzburg Universal serial bus switching hub
US7711975B2 (en) 2004-12-30 2010-05-04 Intel Corporation Universal serial bus adaptive signal rate
US8070067B2 (en) 2005-12-22 2011-12-06 Industrial Technology Research Institute Receptacles for removable electrical interface devices
US7480753B2 (en) 2006-04-27 2009-01-20 Standard Microsystems Corporation Switching upstream and downstream logic between ports in a universal serial bus hub
US9885739B2 (en) 2006-12-29 2018-02-06 Electro Industries/Gauge Tech Intelligent electronic device capable of operating as a USB master device and a USB slave device
US7761645B2 (en) 2007-06-19 2010-07-20 Standard Microsystems Corporation Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard
US8321706B2 (en) 2007-07-23 2012-11-27 Marvell World Trade Ltd. USB self-idling techniques
US8150452B2 (en) 2007-11-16 2012-04-03 Standard Microsystems Corporation Providing a connection between a memory medium of a mobile device and an external device
US7788428B2 (en) 2008-03-27 2010-08-31 Sony Ericsson Mobile Communications Ab Multiplex mobile high-definition link (MHL) and USB 3.0
US8341303B2 (en) 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US8793524B2 (en) 2009-05-20 2014-07-29 Chronologic Pty. Ltd. Method and apparatus for synchronising the local time of a plurality of instruments
US7996586B2 (en) 2009-07-24 2011-08-09 Via Technologies, Inc. USB port for employing a plurality of selectable data transmission priority rules
US8151018B2 (en) 2009-09-25 2012-04-03 Analogix Semiconductor, Inc. Dual-mode data transfer of uncompressed multimedia contents or data communications
US8135883B2 (en) * 2010-01-19 2012-03-13 Standard Microsystems Corporation USB hub apparatus supporting multiple high speed devices and a single super speed device
CN101788972B (zh) * 2010-03-08 2012-07-11 威盛电子股份有限公司 一种数据传输的系统与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802065B (zh) * 2021-10-29 2023-05-11 飛捷科技股份有限公司 可控制周邊裝置電源與訊號的通信介面轉接器、動態分配通信介面轉接器識別碼的方法及自動化診斷周邊裝置並修復問題的方法
TWI854671B (zh) * 2023-05-26 2024-09-01 瑞昱半導體股份有限公司 訊號傳輸方法及相關的主裝置與電子裝置

Also Published As

Publication number Publication date
US8799532B2 (en) 2014-08-05
US20130013823A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
TW201303608A (zh) 具有全速至高速交易轉譯器之高速ｕｓｂ集線器
JP3632695B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
CN204595844U (zh) Usb多电脑切换器
CN102156683B (zh) 通用串行总线传输转译器及微帧同步方法
US20110302357A1 (en) Systems and methods for dynamic multi-link compilation partitioning
EP2676204B1 (en) Serial interface
JP3636157B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP4377603B2 (ja) バス通信システムおよびその通信制御方法
WO2013176954A2 (en) Optimized link training and management mechanism
WO2013176951A1 (en) Providing a load/store communication protocol with a low power physical unit
TW200917048A (en) Rate adaptation for support of full-speed USB transactions over a high-speed USB interface
US8788734B2 (en) Methods and devices for universal serial bus port event extension
JP3636158B2 (ja) データ転送制御装置及び電子機器
TWI233553B (en) Bus system and bus interface for connection to a bus
JP2003316729A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
JP3636160B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
US6889265B2 (en) Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller
TW200842601A (en) Method and apparatus for performing full transfer automation in a USB controller
EP1098251A2 (en) The isochronous transfer mode on a universal serial bus with error correction algorithms
CN117407348B (zh) PCIe自适应转接方法、装置、存储介质及电子设备
CN103514125A (zh) 主控端电子装置以及主控端操作方法
JP4127071B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
CN100458749C (zh) 基于无线电通讯技术和计算机技术的计算机系统
CN118972348A (zh) 一种交换机及数据传输方法
JP2003316734A (ja) データ転送制御装置、電子機器及びデータ転送制御方法