TW201300806A - 測試裝置以及測試方法 - Google Patents

Abstract

本發明將以準確的時序取樣所得的資料值與期待值進行比較。一種測試裝置，對輸出資料信號與時脈信號的被測試元件進行測試，所述時脈信號表示對資料信號進行取樣的時序，此測試裝置包括：緩衝器部，緩衝資料信號；圖案產生部，於該測試裝置的每個測試週期，生成控制信號以及資料信號的期待值；讀出控制部，於每個測試週期，以控制信號指示自緩衝器部讀出資料為條件，自緩衝器部讀出資料信號；以及判定部，對由讀出控制部讀出的資料信號與由圖案產生部產生的期待值進行比較。

Description

測試裝置以及測試方法

本發明是有關於一種測試裝置以及測試方法。

已知有一種被稱作源同步(source-synchronous)的介面(interface)，其與資料(data)信號一同平行地輸出同步用的時脈(clock)信號。於專利文獻1中，揭示有對採用此種介面的被測試元件(device)進行測試的測試裝置。專利文獻1中記載的測試裝置藉由自被測試元件輸出的時脈信號來對資料信號的資料值進行取樣(sampling)，並將取樣所得的資料值與期待值加以比較。

專利文獻1：美國專利第7644324號說明書

專利文獻2：日本專利特開2002-222591號公報

專利文獻3：美國專利6556492號說明書

然而，當對採用此種介面的被測試元件進行測試時，將取樣所得的資料值暫時保存至緩衝器(buffer)中之後讀出並與期待值進行比較。但是，若測試裝置自緩衝器讀出資料值的時序(timing)提早，則在取樣所得的資料值被保存至緩衝器之前便會進行讀出處理，從而無法進行準確的測試。而且，若測試裝置自緩衝器讀出資料值的時序延遲，則緩衝器會溢出(overflow)，從而無法進行準確的測試。因而，測試裝置必須以適當的時序自緩衝器讀出適當的資料數的資料。

為了解決上述問題，於本發明的第1方案中，提供一種測試裝置以及此種測試裝置中的測試方法，所述測試裝置對輸出資料信號與時脈信號的被測試元件進行測試，所述時脈信號表示對上述資料信號進行取樣的時序，此測試裝置包括：緩衝器部，緩衝上述資料信號；圖案(pattern)產生部，於該測試裝置的每個測試週期，生成控制信號以及上述資料信號的期待值；讀出控制部，於每個上述測試週期，以上述控制信號指示自上述緩衝器部讀出資料為條件，自上述緩衝器部讀出上述資料信號；以及判定部，對由上述讀出控制部讀出的上述資料信號與由上述圖案產生部產生的上述期待值進行比較。

再者，上述的發明概要並未列舉本發明的所有必要特徵。而且，該些特徵群的次(sub)組合亦可成為發明。

以下，透過發明的實施形態來說明本發明，但以下的實施形態並未限定申請專利範圍的發明。而且，實施形態中所說明的所有特徵組合未必是發明內容所必需的。

圖1表示被測試元件200以及對被測試元件200進行測試的本實施形態的測試裝置10。圖2表示自被測試元件200輸出的資料信號以及時脈信號的時序。

本實施形態的測試裝置10對被測試元件200進行測試。於本實施形態中，被測試元件200經由雙向匯流排(bus)即雙倍資料速率(Double Data Rate，DDR)介面來與其他元件授受資料。

DDR介面平行地傳輸多個資料信號DQ與時脈信號DQS，所述時脈信號DQS表示對資料信號DQ進行取樣的時序。於本例中，DDR介面例如圖2所示，相對於4個資料信號DQ0、DQ1、DQ2、DQ3而傳輸1個時脈信號DQS。而且，DDR介面相對於時脈信號DQS的速率(rate)，而傳輸與時脈信號DQS同步的2倍速率的資料信號DQ。

於本實施形態中，被測試元件200例如為非揮發性的記憶體元件，經由DDR介面而自其他控制用元件進行資料的寫入以及讀出。本實施形態的測試裝置10經由此種雙向匯流排，即DDR介面，來與被測試元件200授受資料信號DQ以及時脈信號DQS，以對被測試元件200進行測試。進而，測試裝置10亦在與被測試元件200之間授受寫入致能(write enable)信號以及讀出致能(read enable)信號等的控制用信號。

圖3表示本實施形態的測試裝置10的結構。測試裝置10具備多個資料端子12、時脈端子14、時序產生部22、圖案記憶體23、圖案產生部24、多個資料用比較器(comparator)32、時脈用比較器34、時脈生成部36、多個資料獲取部38、讀出控制部40、判定部42、測試信號供給部44以及指定部48。

多個資料端子12分別經由雙向匯流排，即DDR介面，而連接於被測試元件200中的資料信號的輸出入端子。於本例中，測試裝置10具備4個資料端子12。4個資料端子12分別經由DDR介面而連接於被測試元件200中 的4個資料信號DQ0、DQ1、DQ2、DQ3各自的輸出入端子。時脈端子14經由DDR介面而連接於被測試元件200中的時脈信號DQS的輸出入端子。

時序產生部22基於在該測試裝置10的內部產生的基準時脈，產生與該測試裝置10的測試週期相應的時序信號。作為一例，時序產生部22產生與測試週期同步的時序信號。

圖案記憶體23對由圖案產生部24於每個測試週期執行的測試命令的命令列進行儲存。而且，圖案記憶體23對應於各個測試命令來儲存期待值圖案以及測試圖案。期待值圖案表示自被測試元件200發送的資料信號的期待值。測試圖案表示自該測試裝置10向被測試元件200發送的信號的波形。

而且，圖案記憶體23對應於各個測試命令而儲存控制資料，所述控制資料用於控制該測試裝置10的動作。作為一例，控制資料包括讀出旗標(flag)以及比較旗標，所述讀出旗標表示是否自資料獲取部38內的緩衝器部58讀出資料信號，所述比較旗標表示是否使判定部42比較資料信號與期待值。

圖案產生部24於每個測試週期依序執行測試命令，所述測試命令包含在圖案記憶體23中儲存的命令列中。並且，圖案產生部24於每個測試週期，產生與所執行的測試命令相關聯的測試圖案以及期待值圖案。圖案產生部24將產生的測試圖案供給至測試信號供給部44。而且，圖案 產生部24將產生的期待值圖案供給至判定部42。

進而，圖案產生部24於每個測試週期，對應於與所執行的測試命令相關聯的控制資料而產生控制信號，所述控制信號用於控制該測試裝置10內的各部分。作為一例，圖案產生部24於每個測試週期產生讀出旗標與比較旗標以作為控制信號，所述讀出旗標表示是否自緩衝器部58讀出資料信號，所述比較旗標表示是否使判定部42比較資料信號與期待值。並且，圖案產生部24將產生的控制信號供給至對應的區塊(block)。作為一例，圖案產生部24將讀出旗標供給至讀出控制部40，並將比較旗標供給至判定部42。

多個資料用比較器32分別對應於經由DDR介面而在與被測試元件200之間授受的多個資料信號而設。於本例中，測試裝置10具備與4個資料信號DQ0、DQ1、DQ2、DQ3分別對應的4個資料用比較器32。多個資料用比較器32分別經由對應的資料端子12來接收自被測試元件200輸出的對應的資料信號。多個資料用比較器32分別將收到的資料信號與預定的臨限值位準(level)進行比較而邏輯值化，並輸出邏輯值化的資料信號。

時脈用比較器34對應於經由DDR介面而在與被測試元件200之間授受的時脈信號DQS而設。時脈用比較器34經由對應的時脈端子14來接收自被測試元件200輸出的對應的時脈信號。並且，時脈用比較器34將收到的時脈信號與預定的臨限值位準進行比較而邏輯值化，並輸出邏 輯值化的時脈信號。

時脈生成部36基於經時脈用比較器34邏輯值化的時脈信號，生成用於對自被測試元件200輸出的資料信號進行取樣的取樣時脈。於本例中，時脈生成部36生成時脈信號的2倍速率的取樣時脈。

多個資料獲取部38分別對應於被測試元件200經由DDR介面而輸出的多個資料信號而設。於本例中，測試裝置10具備分別與4個資料信號DQ0、DQ1、DQ2、DQ3對應的4個資料獲取部38。

多個資料獲取部38分別以與時脈信號相應的取樣時脈的時序，或者以與該測試裝置10的測試週期相應的時序信號的時序，獲取被測試元件200所輸出的資料信號。於本實施形態中，多個資料獲取部38分別以由時脈生成部36所生成的取樣時脈的時序或者時序產生部22所產生的時序信號的時序中的任一者，來獲取對應的資料信號的資料值。多個資料獲取部38根據指定部48的指定來切換以取樣時脈或者時序信號中的哪個時序來獲取資料信號。

多個資料獲取部38分別具有緩衝器部58。緩衝器部58對所獲取的資料信號進行緩衝。

讀出控制部40以由時序產生部22產生的時序信號的時序，讀出多個資料獲取部38各自的緩衝器部58中緩衝的資料信號。並且，讀出控制部40將讀出的資料信號供給至判定部42。此時，讀出控制部40於每個測試週期，以讀出旗標指示讀出資料信號為條件，自各個緩衝器部58 讀出資料信號。

判定部42對由讀出控制部40讀出的資料信號與由圖案產生部產生的期待值進行比較。此時，判定部42於每個測試週期，以比較旗標指示比較資料信號與期待值為條件，對由讀出控制部40讀出的資料信號與期待值進行比較。並且，判定部42基於將資料信號與期待值進行比較的結果，判定被測試元件200的良否。

測試信號供給部44對應於圖案產生部24所產生的測試圖案，對被測試元件200供給測試信號。於本實施形態中，作為測試信號，測試信號供給部44將多個資料信號經由雙向匯流排，即DDR介面，而輸出至被測試元件200，並且將表示所輸出的資料信號的取樣時序的時脈信號經由DDR介面而輸出至被測試元件200。即，測試信號供給部44經由多個資料端子12，將多個資料信號DQ0、DQ1、DQ2、DQ3輸出至被測試元件200，並且經由時脈端子14，將時脈信號DQS輸出至被測試元件200。

進而，測試信號供給部44將允許輸出資料的讀出致能信號作為控制用信號而供給至被測試元件200。藉此，測試信號供給部44可自被測試元件200將包含儲存在內部的資料的資料信號DQ經由DDR介面而輸出。

指定部48指定資料獲取部38是以與時脈信號相應的時序來獲取資料信號，還是以與測試週期相應的時序信號的時序來獲取資料信號。作為一例，指定部48對應於測試程式的執行，指定資料獲取部38是以與時脈信號相應的時 序來獲取資料信號，還是以與時序信號相應的時序來獲取資料信號。在由指定部48指定以時脈信號的時序來獲取資料信號時，緩衝器部58以與時脈信號相應的時序來獲取資料信號。而且，在由指定部48指定以時序信號的時序來獲取資料信號時，緩衝器部58以與時序信號相應的時序來獲取資料信號。

圖4表示時脈生成部36的結構的一例以及資料獲取部38的結構的一例。圖5表示資料信號、時脈信號、延遲信號、第1選通(strobe)信號、第2選通信號以及取樣時脈的時序的一例。

資料獲取部38輸入圖5的(A)所示的包含以預定的資料速率傳送的資料值的資料信號DQ。並且，資料獲取部38以由時脈生成部36所生成的取樣時脈的時序，依序對資料信號DQ中所含的各資料值進行取樣。

作為一例，時脈生成部36具有延遲器62、選通產生部64及合成部66。作為一例，延遲器62輸入圖5的(B)所示的自被測試元件200輸出的、資料信號DQ的2倍速率的時脈信號DQS。並且，延遲器62輸出圖5的(C)所示的使輸入的時脈信號DQS延遲該時脈信號DQS的1/4週期量的時間後的延遲信號。

選通產生部64產生圖5的(D)所示的第1選通信號，所述第1選通信號在延遲信號的上升邊緣具有微小時間寬度的脈波(pulse)。藉此，時脈生成部36可輸出第1選通信號，所述第1選通信號表示對資料信號DQ中的第奇數 個資料值進行取樣的時序。

而且，選通產生部64產生圖5的(E)所示的第2選通信號，所述第2選通信號在延遲信號的下降邊緣具有微小時間寬度的脈波。藉此，時脈生成部36可輸出第2選通信號，所述第2選通信號表示對資料信號DQ中的第偶數個資料值進行取樣的時序。另外，第1選通信號也可表示對資料信號DQ中的第偶數個資料進行取樣的時序，第2選通信號也可表示對資料信號DQ中的第奇數個資料進行取樣的時序。

合成部66輸出圖5的(F)所示的將第1選通信號以及第2選通信號合成的取樣時脈。作為一例，合成部66輸出對第1選通信號以及第2選通信號進行邏輯和運算後的取樣時脈。藉此，合成部66可輸出取樣時脈，所述取樣時脈表示資料信號DQ中所含的各資料值的眼圖的大致中心的時序。

而且，資料獲取部38具有第1獲取部51、第2獲取部52、資料選擇器(selector)54、時脈選擇器56以及緩衝器部58。第1獲取部51以圖5的(F)的取樣時脈的時序，獲取圖5的(A)所示的資料信號DQ的各資料值。作為一例，第1獲取部51包括奇數側正反器(flip flop)72、偶數側正反器74以及多工器(multiplexer，MUX)76。

奇數側正反器72以第1選通信號的時序獲取自被測試元件200輸出的資料信號DQ的資料值並保持於內部。偶數側正反器74以第2選通信號的時序獲取自被測試元件 200輸出的資料信號DQ的資料值並保持於內部。

多工器76以取樣時脈的時序，交替選擇奇數側正反器72所保持的資料信號DQ的資料值與偶數側正反器74所保持的資料信號DQ的資料值，並經由資料選擇器54而供給至緩衝器部58。藉此，第1獲取部51能以與由時脈生成部36生成的取樣時脈相應的時序，獲取資料信號DQ的資料值。

第2獲取部52以與由時序產生部22產生的時序信號相應的時序，獲取圖5的(A)所示的資料信號DQ的邏輯值。作為一例，由時序產生部22產生的時序信號的速率會比自被測試元件200輸出的資料信號DQ以及時脈信號DQS的速率高。此時，第2獲取部52可獲取表示資料信號DQ的波形的資料列(data row)。

作為一例，第2獲取部52具有至少1個正反器82。正反器82以由時序產生部22產生的時序信號的時序，導入資料信號DQ的資料值。

資料選擇器54根據指定部48的指定，選擇由第1獲取部51獲取的資料值或者由第2獲取部52獲取的資料值中的任一者，並供給至緩衝器部58。在指定部48指定以與取樣時脈相應的時序來獲取資料信號時，資料選擇器54將自第1獲取部51輸出的資料值傳輸至緩衝器部58。而且，在指定部48指定以與時序信號相應的時序來獲取資料信號時，資料選擇器54將自第2獲取部52輸出的資料值傳輸至緩衝器部58。

時脈選擇器56根據指定部48的指定，選擇由時脈生成部36生成的取樣時脈或者由時序產生部22產生的時序信號中的任一者，並供給至緩衝器部58。在指定部48指定以與取樣時脈相應的時序來獲取資料信號時，時脈選擇器56將由時脈生成部36生成的取樣時脈供給至緩衝器部58。而且，在指定部48指定以與時序信號相應的時序來獲取資料信號時，時脈選擇器56將由時序產生部22產生的時序信號供給至緩衝器部58。

緩衝器部58具有多個條目(entry)。緩衝器部58以自時脈選擇器56輸出的信號的時序，將自資料選擇器54傳輸的資料值依序緩衝至各條目中。

即，緩衝器部58在指定部48指定以與取樣時脈相應的時序來獲取資料信號DQ時，以由時脈生成部36生成的取樣時脈的時序，將自第1獲取部51的多工器76依序輸出的資料信號DQ的資料值依序緩衝至各條目中。或者，緩衝器部58在指定部48指定以與時序信號相應的時序來獲取資料信號DQ時，以由時序產生部22產生的時序信號的時序，將自第2獲取部52依序輸出的資料信號DQ的資料值而依序緩衝至各條目中。

進而，緩衝器部58以自讀出控制部40給予的讀出控制信號的時序，將各條目中緩衝的資料信號DQ的資料值依照輸入順序而自各條目中輸出。並且，緩衝器部58將輸出的資料信號DQ的資料值供給至讀出控制部40。

此種時脈生成部36以及資料獲取部38能以與時脈信 號DQS相應的時序或者於該測試裝置10內部產生的時序信號的時序中的任一時序，獲取自被測試元件200輸出的資料信號DQ，並保存至緩衝器部58中。並且，時脈生成部36以及資料獲取部38在以與時脈信號DQS相應的時序獲取自被測試元件200輸出的資料信號DQ時，可將獲取的資料信號DQ的各資料值改換為基於該測試裝置10的內部時脈而產生的時序信號的時序並輸出。

圖6表示進行記憶體元件即被測試元件200的功能測試時的時序圖。被測試元件200是經由雙向匯流排，即DDR介面，來與其他元件授受資料的記憶體元件。當對記憶體元件，即被測試元件200，進行測試時，測試裝置10進行如下的動作。

首先，於步驟(step)S21中，測試裝置10對被測試元件200中的成為測試對象的位址(address)區域寫入預定的資料。繼而，於步驟S22中，測試裝置10讀出被寫入被測試元件200中的成為測試對象的位址區域內的資料。並且，與步驟S22平行地，於步驟S23中，測試裝置10將讀出的資料與期待值進行比較，以判定被測試元件200中的成為測試對象的位址區域是否正常動作。測試裝置10對被測試元件200中的所有位址區域執行此種處理，藉此可判定被測試元件200的良否。

圖7表示在讀出處理時自測試裝置10向被測試元件200發送的命令(command)以及讀出致能信號、自被測試元件200向測試裝置10發送的時脈信號以及資料信號、 屏蔽(mask)信號以及取樣時脈的時序、與自緩衝器部58向判定部42傳輸的資料的時序的一例。當自記憶體元件即被測試元件200經由DDR介面來讀出資料時，測試裝置10進行如下的動作。

首先，測試裝置10的測試信號供給部44將資料信號以及時脈信號經由DDR介面而輸出至被測試元件200(時刻t31)，所述資料信號以及時脈信號表示指示被測試元件200輸出資料信號的命令(例如讀出命令)。繼而，測試信號供給部44對被測試元件200供給允許輸出資料的讀出致能信號(時刻t32)。

繼而，被給予讀出命令的被測試元件200在自給予讀出命令後經過固定時間後，經由DDR介面而輸出資料信號DQ(時刻t35)，所述資料信號DQ包含讀出命令所示的位址上儲存的資料值。與此同時，被測試元件200經由DDR介面而輸出表示資料信號DQ的取樣時序的時脈信號DQS(時刻t35)。並且，被測試元件200在輸出固定的資料數的資料信號DQ時，結束資料信號DQ以及時脈信號DQS的輸出(時刻t37)。

另外，被測試元件200在資料信號DQ的輸出期間(時刻t35~時刻t37之間)以外的期間，不會驅動(drive)資料信號DQ的輸出入端子，而設為高阻抗(high impedance)(HiZ)。而且，被測試元件200在資料信號DQ的輸出期間(時刻t35~時刻t37之間)之前的固定期間(時刻t33~時刻t35)，將時脈信號DQS固定為預定的信號位準例如 低(low)邏輯位準。而且，被測試元件200在將時脈信號DQS固定為預定的信號位準的期間之前(時刻t33之前)以及資料信號DQ的輸出期間之後(時刻t37之後)，不會驅動時脈信號DQS的輸出入端子而設為高阻抗(HiZ)。

並且，測試裝置10的資料獲取部38在被測試元件200輸出資料信號的期間(時刻t35~時刻t37之間)，以自被測試元件200輸出的時脈信號DQS的時序，依序導入資料信號DQ的各資料值。資料獲取部38將導入的資料依序緩衝至各條目中。如上所述，測試裝置10於讀出處理中，可自記憶體元件，即被測試元件200，經由DDR介面來讀出資料信號DQ，並以時脈信號DQS的時序導入資料信號DQ的資料值。

圖8表示圖案記憶體23中儲存的測試命令、控制信號、測試圖案以及期待值圖案的一例。於圖案記憶體23中，儲存由圖案產生部24所執行的測試命令的命令列。於命令列中，例如包含NOP命令以及分支命令(IDXI命令)等的測試命令。

而且，於圖案記憶體23中，與命令列中所含的多個測試命令分別相關聯地儲存圖案(測試圖案以及期待值圖案)。而且，於圖案記憶體23中，與命令列中所含的多個測試命令分別相關聯地儲存控制信號(例如讀出旗標以及比較旗標)。

圖案產生部24例如為定序器(sequencer)，於每個測試週期執行1個測試命令。並且，圖案產生部24於每個測 試週期，輸出與所執行的測試命令對應的圖案(測試圖案以及期待值圖案)以及與所執行的測試命令對應的控制信號(讀出旗標以及比較旗標)。藉此，圖案產生部24能以預定的時序輸出讀出旗標以及比較旗標。

圖9表示以時脈信號DQS的時序導入資料信號DQ的資料值時的讀出旗標以及比較旗標的產生時序的例子。當以時脈信號DQS的時序導入資料信號DQ的資料值時，將由被測試元件200產生的資料數量的資料寫入緩衝器部58中。因此，讀出控制部40在自緩衝器部58讀出比由被測試元件200產生的資料數量還多的資料時，會造成緩衝器部58下溢(underflow)，而在自緩衝器部58僅讀出比由被測試元件200產生的資料數量還少的資料時，則會造成緩衝器部58溢出(overflow)。

因而，當以時脈信號DQS的時序導入資料信號DQ的資料值時，圖案產生部24產生與自被測試元件200輸出的資料數為同數量的讀出旗標以及比較旗標。藉此，讀出控制部40可讀出被寫入緩衝器部58中的全部多個資料而不會造成溢出或者下溢。

圖10表示以在測試裝置10內部產生的時序信號的時序來導入資料信號DQ的資料值時的讀出旗標以及比較旗標的產生時序的例子。當以時序信號的時序來導入資料信號DQ的資料值時，於每個測試週期，將資料寫入緩衝器部58。因此，若讀出控制部40不於每個測試週期讀出資料，則會造成緩衝器部58下溢。

因而，當以時序信號的時序來導入資料信號DQ的資料值時，圖案產生部24產生與時序信號的產生數為同數量的讀出旗標。藉此，讀出控制部40可讀出被寫入緩衝器部58中的全部多個資料而不會造成溢出或者下溢。

然而，被寫入緩衝器部58中的資料數中，只有以時脈信號DQS的時序導入的資料為有效的資料，而除此以外的資料為無效的資料。因此，判定部42必須只對有效的資料與期待值進行比較。因而，圖案產生部24在以時序信號的時序導入資料信號DQ的資料值時，以自被測試元件200輸出的有效資料的產生時序產生比較旗標。藉此，判定部42可對自被測試元件200輸出的有效資料與期待值進行比較。

如上所述，測試裝置10可藉由測試命令來分別獨立地控制自緩衝器部58讀出資料的讀出時序、以及讀出的資料與期待值的比較時序。藉此，測試裝置10在以自被測試元件200輸出的時脈信號DQS的時序來導入資料的情況、與以在該測試裝置10內部產生的時序信號的時序來導入資料的情況下，可自緩衝器部58讀出適當的資料數的資料。

圖11表示本實施形態的變形例的測試裝置10的結構。本變形例的測試裝置10採用與圖3所示的本實施形態的測試裝置10大致相同的結構以及功能，因此對於與圖3所示的本實施形態的測試裝置10所具備的構件大致相同的結構以及功能的構件標註相同的符號，以下除了不同點以外省略說明。

本變形例的測試裝置10更具備下溢檢測部90。下溢檢測部90對是否於多個資料獲取部38各自具有的緩衝器部58中發生下溢進行檢測。即，下溢檢測部90對讀出控制部40自緩衝器部58讀出資料信號的讀出位置超過寫入緩衝器部58中的資料信號的寫入位置而讀出的情況進行檢測。

例如，當被測試元件200未正常動作時，存在未自被測試元件200輸出所期待的資料數量的資料的情況。此時，於緩衝器部58中，儘管未寫入預先期待的資料數量的資料，但仍會讀出預先期待的資料數量的資料，因此會造成緩衝器部58下溢，從而無法正常地進行測試。藉由具備下溢檢測部90，如此一來，測試裝置10可檢測緩衝器部58造成下溢的情況，因此能以緩衝器部58下溢為條件而使測試中止等。藉此，測試裝置10可在中途中止未正常動作的被測試元件200的測試，因此可效率良好地執行測試。

圖12表示變形例的測試裝置10中的資料信號DQ、時脈信號DQS、讀出旗標、比較旗標以及位址比較時序的一例。被測試元件200對應於被給予讀出命令的情況，連續輸出讀出命令中所示的資料數量的資料。

因而，當以自被測試元件200輸出的時脈信號DQS的時序來導入自被測試元件200輸出的資料信號DQ時，緩衝器部58接收自被測試元件200連續輸出的多個資料信號並進行突發(burst)寫入。而且，讀出控制部40跨及連續的多個測試週期，來突發讀出緩衝器部58進行突發寫 入的連續的多個資料信號。而且，判定部42跨及連續的多個測試週期而連續地對讀出控制部40所讀出的多個資料信號進行比較。

此種情況下，下溢檢測部90每當讀出控制部40結束資料信號的突發讀出時，對緩衝器部58中的最終寫入位置與最終讀出位置進行比較以檢測下溢。更具體而言，下溢檢測部90每當突發讀出結束時，在最終讀出位置位於最終寫入位置之前的情況下(在最終讀出位置超過最終寫入位置的情況下)，判斷為緩衝器部58已發生下溢。

藉此，下溢檢測部90可於測試中定期確認下溢。藉此，下溢檢測部90於測試中，在未能將自被測試元件200輸出的資料信號正常寫入緩衝器部58中的情況下，可於中途中斷測試。

以上，使用實施形態說明了本發明，但本發明的技術範圍並不現定於上述實施形態中記載的範圍。本領域技術人員當明確，於上述實施形態中可添加多種變更或改良。由申請專利範圍的記載可明確，此種添加有變更或改良的形態亦可包含於本發明的技術範圍內。

應留意的是，申請專利範圍、說明書以及圖式中所示的裝置、系統、程式以及方法中的動作、過程、步驟以及階段等的各處理的執行順序只要未特別明示「之前」、「以前」等，而且只要未將前處理的輸出用於後處理中，則能夠以任意順序來實現。關於申請專利範圍、說明書以及圖式中的動作流程，即使為便於說明而使用「首先，」、「其 次，」等，亦並非意味著必須以該順序來實施。

10‧‧‧測試裝置

12‧‧‧資料端子

14‧‧‧時脈端子

22‧‧‧時序產生部

23‧‧‧圖案記憶體

24‧‧‧圖案產生部

32‧‧‧資料用比較器

34‧‧‧時脈用比較器

36‧‧‧時脈生成部

38‧‧‧資料獲取部

40‧‧‧讀出控制部

42‧‧‧判定部

44‧‧‧測試信號供給部

48‧‧‧指定部

51‧‧‧第1獲取部

52‧‧‧第2獲取部

54‧‧‧資料選擇器

56‧‧‧時脈選擇器

58‧‧‧緩衝器部

62‧‧‧延遲器

64‧‧‧選通產生部

66‧‧‧合成部

72‧‧‧奇數側正反器

74‧‧‧偶數側正反器

76‧‧‧多工器

82‧‧‧正反器

90‧‧‧下溢檢測部

200‧‧‧被測試元件

DQ、DQ0、DQ1、DQ2、DQ3‧‧‧資料信號

DQS‧‧‧時脈信號

t31、t32、t33、t35、t37‧‧‧時刻

圖1表示被測試元件200以及對被測試元件200進行測試的本實施形態的測試裝置10。

圖2表示自被測試元件200輸出的資料信號以及時脈信號的時序。

圖3表示本實施形態的測試裝置10的結構。

圖4表示時脈生成部36的結構的一例以及資料獲取部38的結構的一例。

圖5表示資料信號、時脈信號、延遲信號、第1選通信號、第2選通信號以及取樣時脈的時序的一例。

圖6表示進行記憶體元件，即被測試元件200，的功能測試時的時序圖。

圖7表示在讀出處理時自測試裝置10向被測試元件200發送的命令以及讀出致能信號、自被測試元件200向測試裝置10發送的時脈信號以及資料信號、屏蔽信號以及取樣時脈的時序、與自緩衝器部58向判定部42傳輸的資料的時序的一例。

圖8表示圖案記憶體23中儲存的測試命令、控制信號以及圖案的一例。

圖9表示以時脈信號DQS的時序導入資料信號DQ的資料值時的讀出旗標以及比較旗標的產生時序的例子。

圖10表示以測試裝置10的內部產生的時序信號的時序導入資料信號DQ的資料值時的讀出旗標以及比較旗標 的產生時序的例子。

圖11表示本實施形態的第1變形例的測試裝置10的結構。

圖12表示資料信號DQ、時脈信號DQS、讀出旗標、比較旗標以及位址比較時序的一例。

10‧‧‧測試裝置

12‧‧‧資料端子

14‧‧‧時脈端子

22‧‧‧時序產生部

23‧‧‧圖案記憶體

24‧‧‧圖案產生部

32‧‧‧資料用比較器

34‧‧‧時脈用比較器

36‧‧‧時脈生成部

38‧‧‧資料獲取部

40‧‧‧讀出控制部

42‧‧‧判定部

44‧‧‧測試信號供給部

48‧‧‧指定部

58‧‧‧緩衝器部

200‧‧‧被測試元件

DQ0、DQ1、DQ2、DQ3‧‧‧資料信號

DQS‧‧‧時脈信號

Claims (9)

1. 一種測試裝置，對輸出資料信號與時脈信號的被測試元件進行測試，上述時脈信號表示對上述資料信號進行取樣的時序，上述測試裝置包括：緩衝器部，緩衝上述資料信號；圖案產生部，於上述測試裝置的每個測試週期，生成控制信號以及上述資料信號的期待值；讀出控制部，於每個上述測試週期，以上述控制信號指示自上述緩衝器部讀出資料為條件，自上述緩衝器部讀出上述資料信號；以及判定部，對由上述讀出控制部讀出的上述資料信號與由上述圖案產生部產生的上述期待值進行比較。
2. 如申請專利範圍第1項所述之測試裝置，其中上述圖案產生部於每個上述測試週期產生讀出旗標與比較旗標以作為上述控制信號，上述讀出旗標表示是否自上述緩衝器部讀出上述資料信號，所述比較旗標表示是否使上述判定部比較上述資料信號與上述期待值，上述讀出控制部於每個上述測試週期，以上述讀出旗標指示讀出上述資料信號為條件，自上述緩衝器部讀出上述資料信號，上述判定部於每個上述測試週期，以上述比較旗標指示比較上述資料信號與上述期待值為條件，對由上述讀出控制部讀出的上述資料信號與上述期待值進行比較。
3. 如申請專利範圍第2項所述之測試裝置，更包括： 圖案記憶體，分別對應於由上述圖案產生部於每個測試週期所執行的測試命令，而儲存上述讀出旗標以及上述比較旗標；其中，上述圖案產生部於每個上述測試週期執行上述圖案記憶體中儲存的上述測試命令而產生期待值，並且產生與所執行的上述測試命令對應的上述讀出旗標以及上述比較旗標。
4. 如申請專利範圍第1項所述之測試裝置，其中上述讀出控制部依照寫入上述緩衝器部的順序，自上述緩衝器部讀出上述資料信號，上述測試裝置更包括：下溢檢測部，對上述讀出控制部自上述緩衝器部讀出上述資料信號的讀出位置超過寫入上述緩衝器部的上述資料信號的寫入位置而讀出的情況進行檢測。
5. 如申請專利範圍第4項所述之測試裝置，其中上述緩衝器部接收自上述被測試元件連續輸出的多個資料信號而進行突發寫入，上述讀出控制部跨及連續的多個測試週期來突發讀出上述緩衝器部進行上述突發寫入的連續的多個資料信號，上述下溢檢測部每當上述讀出控制部結束上述資料信號的突發讀出時，對上述緩衝器部中的最終寫入位置與最終讀出位置進行比較以檢測下溢。
6. 如申請專利範圍第1項所述之測試裝置，更包括：指定部，指定是以與上述時脈信號相應的時序來獲取 上述資料信號，還是以與上述測試週期相應的時序信號的時序來獲取上述資料信號；其中，上述緩衝器部在由上述指定部指定以上述時脈信號的時序來獲取上述資料信號時，以與上述時脈信號相應的時序來獲取上述資料信號，而在由上述指定部指定以上述時序信號的時序來獲取上述資料信號時，以與上述時序信號相應的時序來獲取上述資料信號，上述讀出控制部於每個上述測試週期，自上述緩衝器部讀出上述資料信號。
7. 如申請專利範圍第1項所述之測試裝置，其中上述測試裝置經由雙向匯流排來與上述被測試元件授受上述資料信號以及上述時脈信號。
8. 如申請專利範圍第1項所述之測試裝置，其中上述被測試元件是經由雙向匯流排來授受上述資料信號以及上述時脈信號的記憶體元件。
9. 一種測試方法，用於對被測試元件進行測試的測試裝置，上述被測試元件輸出資料信號與時脈信號，上述時脈信號表示對上述資料信號進行取樣的時序，上述測試方法中上述測試裝置包括：緩衝器部，對以上述時脈信號的時序獲取的上述資料信號進行緩衝；以及圖案產生部，於上述測試裝置的每個測試週期，產生控制信號以及上述資料信號的期待值； 於每個上述測試週期，以上述控制信號指示自上述緩衝器部讀出資料為條件，自上述緩衝器部讀出上述資料信號；以及對讀出的上述資料信號與由上述圖案產生部產生的上述期待值進行比較。