TW201308553A - 晶圓級封裝與相關製造方法 - Google Patents

Abstract

一種晶圓級封裝結構製造方法，至少包括透過噴射金屬插栓穿透封裝膠體而形成貫穿封裝膠體的穿膠插塞。

Description

晶圓級封裝與相關製造方法

本發明是有關於一種半導體封裝結與其相關製程，且特別是有關於一種晶圓級封裝與其相關製程。

目前所普遍採用的晶圓級封裝方式(Wafer level packaging；WLP)可大大地改善封裝效率並降低半導體封裝之尺寸。傳統扇入(Fan-in)晶圓級封裝製程是在為切割之晶圓上進行，而使最終封裝產品尺寸約與晶粒大小差不多。而扇出(Fan-out)晶圓級封裝製程則使利用重建晶圓(Reconstitution wafer)，亦即乃將各獨立晶粒重新排列成人造模鑄晶圓，因此可減少使用昂貴覆晶基底之需求，以封裝膠體擴大封裝尺寸，以供更高輸出/輸入(Input/Output；I/O)端應用。

本發明提出一種晶圓級封裝結構，其內具有穿膠插塞(through-mold plug)連接結構。貫穿封裝膠體的插塞乃是經發射進入晶圓級封裝結構，成本效率較佳。穿膠插塞幫助連接立體晶圓級封裝結構內的堆疊晶片或連結封裝結構至下一級基板。

本發明提供一種晶圓級封裝結構製造方法。先提供位於載體上的至少一晶片，形成一封裝膠體於該載體之上以包覆該至少晶片。利用一空氣壓力射擊系統將複數個插塞射入該封裝膠體。接著，形成一頂金屬層於該封裝膠體的一上表面並形成一底金屬層於該封裝膠體的一下表面。為提高插塞對位準確度，可進行一雷射鑽孔製程，於該封裝膠體之中形成複數個開口。

在本發明之一實施例中，前述該些插塞之材質為銅。前述頂金屬層或底金屬層的材質是銅或銅合金，以濺鍍或電鍍形成。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明之一實施例的一種晶圓級封裝結構剖面示意圖。圖1所示的晶圓級封裝結構10包括至少一晶片110、一封裝膠體130包覆晶片110、多個金屬插塞106貫穿封裝膠體130、內連線圖案112a連接至插塞106與導線圖案112b以及重佈線路層(redistribution layer；RDL)116。重佈線路層116包括一第一介電層113、一金屬層114與一第二介電層115。重佈線路層116可為單層結構(僅包括金屬層114)或多層結構(至少如圖所示三層)。重佈線路層116可為如圖所示扇出重佈線路層，亦可為扇入重佈線路層。

由於不需電鍍形成插塞106，晶圓級封裝結構10不需要在插塞106與封裝膠體130間形成電鍍種層。透過內連線圖案112a，其上可堆疊其他半導體封裝或堆疊不同電子元件於晶圓級封裝結構10之上。晶圓級封裝結構10可更包括位於重佈線路層116之金屬層114上的電性接點(electrical contacts) 140。電性接點140可為例如銲球來連接晶圓級封裝結構10至外接端如系統電路板(未圖示)。金屬層114電性連接晶片110之接觸墊109與電性接點140或電性連接插塞106與電性接點140。在插塞106與內連線圖案112a之間以及插塞106與重佈線路層116之金屬層114之間，具有介面L(顯微鏡下可見接合線)。晶片110可為積體電路或任意半導體晶片如微電機系統(MEMS)。圖1所示晶圓級封裝結構10僅包含一晶片，但亦可理解本案之封裝結構端視所需可包括任意數目(單一、二個、或多個)晶片。

圖2是依照本發明之一實施例的一種堆疊封裝結構剖面示意圖。圖2所示之堆疊封裝結構包括多個電子元件20a、20b、20c，其可為晶粒、封裝或其他元件如被動元件等，透過如覆晶技術、表面黏著式(SMT)或其他連結方式，堆疊在晶圓級封裝結構10之上。電子元件20a、20b、20c與晶圓級封裝結構10可經由多個接點240如微凸塊而電性相連。

圖3A-3G是依照本發明之一實施例的一種晶圓級封裝結構製造方法的剖面示意圖。如圖3A，先提供一載體100具膠帶102覆蓋於其表面上。載體100可為例如硬質晶圓載體或金屬載體。膠帶102可為例如晶粒黏接膠帶。至少一晶片110面朝下黏附至膠帶102。晶片110包括多個接觸墊109。此處晶片110乃指重建晶圓之單一晶片或晶粒，而晶片為從晶圓中挑出並測試確定為好的晶片(Known good die；KGD)。晶粒可能限於I/O墊數目而需要扇出，但若是立體封裝則可不限於I/O墊數目。

如圖3B，模封膠帶102與其上之晶片110而形成一封裝膠體130覆蓋住晶片110與載體100上之膠帶102。封裝膠體130之材質可為環氧樹脂，而封裝膠體130可透過如熱固化製程固化。

接著，如圖3C，利用例如鑽孔(drilling)步驟於封裝膠體130中形成多個開口S，移除一部份之封裝膠體130直至膠帶102表面露出而形成開口S。鑽孔步驟例如是紫外光雷射鑽孔或二氧化碳雷射鑽孔來進行。開口S可為圓柱狀開口，直徑略小於後續要形成之插塞。開口S之形成並非為必要而是可視情況需要方採用，但對於提高位準準確度是相當有幫助的。

如圖3D，於封裝膠體130中形成多個金屬插塞106。金屬插塞106可為例如圓柱狀銅插塞。插塞106可透過發射(shooting)方式，以空氣壓力驅動射擊系統GH(例如空氣壓力驅動釘槍(air-pressure nail gun or stapler))射入封裝膠體130中。詳言之，金屬插栓105(亦即射擊前之插塞)裝載於空氣壓力驅動釘槍中，再噴射進入封裝膠體130之開口S中。或者，一般用於多層陶瓷板或聚乙醯胺膠帶打洞之孔洞衝壓機(hole punch machine)，其端視基材厚度可形成約如25微米至250微米大小之孔洞，可以調整反向使用於射擊金屬插塞106。詳言之，孔洞衝壓機包括電磁驅動之衝壓活塞(punch piston)，調整孔洞衝壓機利用衝壓活塞射擊金屬插栓105(亦即射擊前之插塞)。孔洞衝壓機具成排的衝撞頭而可設計為分別發射，亦即可視需要插入金屬插塞。也就是說，可依照特定圖案埋入金屬插塞。

或者，無須形成開口S，金屬插栓105可以直接從封裝膠體上表面130a射入封裝膠體130中。視封裝膠體130之材質特性等，空氣壓力驅動射擊系統GH之壓力或金屬插栓105之發射速度均可調整，以得到最佳位置對準度與精確度。金屬插塞106之高度可為例如1密爾(mil)至12密爾。金屬插塞106之一端或兩端可略略突出於封裝膠體130上、下表面。

接著，如圖3E所示，移除載體100與膠帶102，而露出金屬插塞106與晶片110之底面110b，並使接觸墊109露出來。若有需要，可略略回蝕插塞106，而使插塞106之下表面106b與封裝膠體下表面130b齊平，或使插塞106之上表面106a與封裝膠體上表面130a齊平。

如圖3F，於封裝膠體上表面130a上形成一金屬層112並覆蓋插塞106之上表面106a。於封裝膠體下表面130b上形成另一金屬層114並覆蓋插塞106之下表面106b。金屬層112、114可包括銅、銅合金或其他導電體，以例如濺鍍方式形成。或者，若電鍍形成金屬層112、114時，亦可選擇性地在形成金屬層前，先濺鍍一種層(未圖示)於封裝膠體130之表面上。上下金屬層112、114分別電性連接至金屬插塞106。因為上下金屬層112、114與金屬插塞106乃透過不同製程製得，亦或是不同材質製成，因此插塞106與上下金屬層112、114之間，具有介面L(顯微鏡下可見接合線)。

一般而言，對於較高深寬比的開口S或較厚之封裝膠體130，與電鍍形成插塞相比，利用射擊將金屬插塞106射入開口S或封裝膠體130之中，不但較簡易且效果好得多。

如圖3G，圖案化金屬層112而於封裝膠體130上表面130a上形成佈線層或導線圖案112b以及電性連接至金屬插塞106的內連線圖案112a。該些圖案可利用例如扣減式蝕刻(subtractive etching)形成。同樣地，圖案化金屬層114而於封裝膠體130下表面130b上形成電性連接至金屬插塞106的底內連線圖案114a以及底導線圖案114b。上下表面上的金屬層112、114可以利用雙面製程同時圖案化，或依序分兩次進行。導線圖案112b與底導線圖案114b可以相同或不同，端視產品設計。而內連線圖案112a與底內連線圖案114a之位置乃對應於金屬插塞106之位置。不過，視所搭配之晶片或元件，該些圖案之設計或排列均可調整。

之後，在前述上下金屬圖案上，可形成抗鏽層或表面加工層，例如是鎳/金疊層、有機保焊劑(organic solderability preservatives,OSP)，或者材質可為化學鎳鈀浸金(electroless nickel electroless palladium immersion gold,ENEPIG)或化學鎳金(electroless nickel immersion gold,ENIG)，以幫助增加連結。亦可選擇性地形成防焊層以保護前述上下金屬圖案。

雖然前述實施例乃描述單層底金屬層，但是亦可以使用多層重佈線路層，以便能將小間距晶片墊扇出或重佈高密度導線線路。

由前述實施例可知，晶圓級封裝結構可提供安裝於其上的元件或下一級基板直接電性連結。亦即，本發明的晶圓級封裝結構可直接電性連結安裝於其兩面之元件。因此，本案之晶圓級封裝結構適合用於立體晶圓級封裝，而堆疊封裝尺寸頗小。本發明的晶圓級封裝結構可在雙面設置重佈線路圖案，以堆疊不同種類或尺寸封裝結構，提供產品設計彈性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．封裝結構

20a、20b、20c．．．電子元件

100．．．載體

102．．．膠帶

105．．．金屬插栓

106．．．金屬插塞

109．．．接觸墊

110．．．晶片

112a．．．內連線圖案

112b．．．導線圖案

113、115．．．介電層

112、114．．．金屬層

114a．．．底內連線圖案

114b．．．底導線圖案

116．．．重佈線路層

130．．．封裝膠體

106a、130a．．．上表面

106b、130b．．．下表面

140．．．電性接點

240．．．接點

S．．．開口

L．．．介面

GH．．．空氣壓力驅動射擊系統

圖1是依照本發明之一實施例的一種晶圓級封裝結構剖面示意圖。

圖2是依照本發明之一實施例的一種堆疊封裝結構剖面示意圖。

圖3A-3G是依照本發明之一實施例的一種晶圓級封裝結構製造方法的剖面示意圖。

10．．．封裝結構

106．．．金屬插塞

109．．．接觸墊

110．．．晶片

112a．．．內連線圖案

112b．．．導線圖案

113、115．．．介電層

114．．．金屬層

116．．．重佈線路層

130．．．封裝膠體

140．．．電性接點

L．．．介面

Claims (12)

1. 一種晶圓級封裝結構，包含：至少一晶片；一封裝膠體，包覆該至少晶片；複數個金屬插塞內埋於該封裝膠體內；至少一頂內連線圖案，位於該封裝膠體的一上表面，其中該頂內連線圖案連接至一或多個該些金屬插塞，而在該頂內連線圖案與所連接的一或多個該些金屬插塞之間具有一第一介面；至少一頂導線圖案，位於該封裝膠體的該上表面；至少一底內連線圖案，位於該封裝膠體的一下表面，其中該底內連線圖案連接至一或多個該些金屬插塞，而在該底內連線圖案與所連接的一或多個該些金屬插塞之間具有一第二介面；以及至少一底導線圖案，位於該封裝膠體的該下表面。
2. 如申請專利範圍第1項所述之晶圓級封裝結構，更包括一第一介電層與一第二介電層位於該封裝膠體的該下表面，其中該至少底內連線圖案與該至少底導線圖案夾在該第一介電層與該第二介電層之間。
3. 如申請專利範圍第2項所述之晶圓級封裝結構，更包括至少一電性接點位於該至少底內連線圖案或該至少底導線圖案上。
4. 如申請專利範圍第1項所述之晶圓級封裝結構，其中該至少晶片為一積體電路或微電機系統。
5. 如申請專利範圍第1項所述之晶圓級封裝結構，其中該金屬插塞為圓柱銅插塞。
6. 一種晶圓級封裝結構製造方法，包含：提供位於一載體上的至少一晶片；形成一封裝膠體於該載體之上以包覆該至少晶片；利用一空氣壓力射擊系統將複數個插塞射入該封裝膠體；形成一頂金屬層於該封裝膠體的一上表面並形成一底金屬層於該封裝膠體的一下表面。
7. 如申請專利範圍第6項所述之晶圓級封裝結構製造方法，更包括進行一雷射鑽孔製程，於該封裝膠體之中形成複數個開口。
8. 如申請專利範圍第7項所述之晶圓級封裝結構製造方法，其中該雷射鑽孔製程為二氧化碳雷射或紫外光雷射鑽孔製程。
9. 如申請專利範圍第7項所述之晶圓級封裝結構製造方法，其中該些插塞射入該些開口之中並填滿該些開口。
10. 如申請專利範圍第6項所述之晶圓級封裝結構製造方法，其中該些插塞之材質為銅。
11. 如申請專利範圍第6項所述之晶圓級封裝結構製造方法，其中該頂金屬層包括連接至該些插塞的頂內連線圖案與頂導線圖案。
12. 如申請專利範圍第6項所述之晶圓級封裝結構製造方法，其中該底金屬層包括連接至該些插塞的底內連線圖案與底導線圖案。