TW201308298A - 改善液晶顯示裝置顯示品質的裝置及其方法 - Google Patents

Abstract

一種可改善液晶顯示裝置顯示品質的裝置及其方法，其液晶顯示裝置包括：一液晶面板、一閘極驅動單元、一源極驅動單元以及一時脈產生器。該液晶面板具有一畫素陣列，用以顯示影像。該閘極驅動單元，用以產生複數個驅動訊號來驅動該畫素陣列。該源極驅動單元，用以產生複數個驅動訊號來驅動影像訊號之資料。該時脈產生器電性耦接至該閘極驅動單元，用以產生時脈訊號，控制閘極驅動單元的運作。由於最後兩級閘極輸出線沒有接到液晶面板內，容易於最後兩條接到液晶面板內的閘極線的影像顯示區產生一條亮線。本案提出藉由調整時脈產生器所產生的時脈訊號之工作週期，來解決上述的問題。

Description

改善液晶顯示裝置顯示品質的裝置及其方法

本發明係關於一種改善液晶顯示裝置顯示品質的裝置及其方法，特別是關於一種利用調整時脈訊號的工作週期來改善液晶顯示裝置最後一條亮線之裝置及其方法。

如第1圖所示，GIP(gate in panel)架構的液晶顯示裝置1，是將閘極驅動積體電路25(gate driver integrated circuit,gate driver IC)直接製作於該GIP液晶面板10上，如此可降低成本，且簡化製程。其液晶顯示裝置1的組成包括：一液晶面板13、一閘極驅動單元28、一源極驅動單元40以及一時脈產生器30。液晶面板13具有一畫素陣列45，而各畫素係由與其耦接之閘極線15以及源極線18控制以顯示畫素的影像。畫素陣列45包括n條閘極線G1-Gn、m條源極線D1-Dm以及n×m個畫素45。該等閘極線15係由n個外加之閘極驅動積體電路25提供所需之驅動訊號。

GIP架構的閘極驅動單元包括複數個位移暫存器(shift register)電性串聯耦接。如第2A圖所示，第2A圖係繪示習知位移暫存器連結的示意圖。其中，左769級(Left 769 stage)與右769級(Right 769 stage)位移暫存器的輸出，用來重置(reset)左768級位移暫存器與右768級位移暫存器。由於左769級位移暫存器與右769級位移暫存器的輸出沒有接到面板的畫素，因此，該閘極驅動單元接至畫素的最後兩條閘極線為左768級與右768級位移暫存器的GO768 63與GE768 62。如第2B圖所示，第2B圖為對應該最後一條閘極線GE768 62之複數個位移暫存器的動作情形。我們可以利用第2C圖的脈波以及2D圖右768級位移暫存器的等效電路圖，說明上述右768級位移暫存器以及最後一條閘極線GE768 62的動作情形。在此應注意的是，最後第二條閘極線的原理與上述相同，在此不再贅述。請參閱第2C圖所示，係繪示時脈產生器的輸出波形CLK。CLK的輸出波形為一脈波，其高準位以及低準位分別為第一電壓VGH 82以及第二電壓VEEG 84。如第2B圖與2D圖所示，第2D圖為右768級位移暫存器的等效電路圖。當我們輸入如第2E圖之CLK2、CLK4，上升邊緣與下降邊緣反相對準之波形時，於第2B圖，在時間點86時，Q點65經由GE767 66設定為高準位VGH，此時T3導通，CLK4 61為低準位VEEG，而電容C將會充電至30V。當GE767 66為低準位VEEG時，閘極線GE767 66關閉，Q點為浮接(Floating)，等到CLK4 61為高準位VGH時，Q點變為54V，此時GE768 62為高準位VGH，且等於CLK4 61。請再參閱第2B圖與2D圖所示，當GE768 62為高準位時，會設定右769級位移暫存器，等到右769級的Q點為54V時，GE769就為高準位VGH。如第2D圖所示，GE769 70為高準位VGH時，右768級位移暫存器的T4將導通，使得Q點變為VGL，且使得T3關閉，GE768會往低電壓放電。但從GE768看入為一等效電容，因此GE768會放電如第3A圖所示。此時，當源極線為0V時，GE768會殘存正電壓(約9V)，使得液晶面板的畫素因源極資料為0V而寫入0V的電壓。因此，右768級位移暫存器的GE768會於最後一條閘極線所耦接的畫素產生偏亮的情形，以相同原理，左768級位移暫存器的GO768亦會於最後第二條閘極線所耦接的畫素產生偏亮的情形。此結果將導致如第3B圖60所示，於最後兩條閘極線所耦接的畫素產生一條亮線。也就是說，畫素處於低電壓時會產生亮線。

本發明之目的在於提供一種液晶顯示裝置及其方法，使其能達到減輕甚至消除亮線以改善液晶顯示裝置品質的目的。

為達到上述目的，根據本發明之一特點係提供一種GIP架構之液晶顯示裝置，其包括一液晶面板，具有一畫素陣列，用以顯示影像。一閘極驅動單元，以複數條閘極線與畫素陣列耦接，用以產生複數個驅動訊號來驅動該畫素陣列。一源極驅動單元，用以產生複數個驅動訊號來驅動影像訊號之資料以及一時脈產生器，電性耦接至該閘極驅動單元，用以產生複數個時脈訊號，控制閘極驅動單元的動作。

依據本發明之液晶顯示裝置，該閘極驅動單元更包括複數個位移暫存器電性串聯耦接，每一位移暫存器係對應至該畫素陣列之其中一列，控制該耦接至畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈，使其轉換邊緣與下一級位移暫存器的輸入時脈之轉換邊緣不對準，以配合最後兩條閘極線的關閉動作，從而達到消除亮線的效果。而其中控制該耦接至畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈的方式為調整該輸入時脈的工作週期(duty cycle)。

依據本發明之液晶顯示裝置，其中控制該耦接至畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈，其時脈工作週期的轉換邊緣調整方式為上升邊緣延遲，下降邊緣提前。

依據本發明之液晶顯示裝置，其中該時脈產生器之輸出為一複數個脈波，該等脈波之高準位以及低準位分別為一第一電壓以及一第二電壓。

依據本發明之液晶顯示裝置，其中對應該最後一條閘極線之複數個位移暫存器包括：

一第一位移暫存器以及一下一級位移暫存器的第二位移暫存器，該第二位移暫存器的輸出係耦接至第一位移暫存器，而第一位移暫存器的輸出除為最後一條閘極線之輸出外，亦耦接至第二位移暫存器，該第一位移暫存器具有一第一輸入端，係耦接至脈波產生器所輸出之複數個脈波的其中之一，以及一第二輸入端，係耦接至前一級位移暫存器之一閘級線輸出，以及一第一輸出端，其中該第一輸出端係為第一位移暫存器之一閘極線輸出，該第二位移暫存器具有一第三輸入端，耦接至脈波產生器所輸出之複數個脈波的其中之一以及耦接至一起始訊號。

依據本發明之液晶顯示裝置，其中該時脈產生器輸出的複數個時脈其中之一的時脈工作週期調整，以硬體電路或時脈產生器中之單晶片軟體程式完成。

依據本發明之液晶顯示裝置之驅動方法，該液晶顯示裝置包括一液晶面板、一閘極驅動單元、一源極驅動單元以及一時脈產生器，該液晶面板具有一畫素陣列，其中對應該最後一條閘極線之複數個位移暫存器包括：一第一位移暫存器以及一下一級位移暫存器的第二位移暫存器，該第二位移暫存器的輸出係耦接至第一位移暫存器，而第一位移暫存器的輸出除為最後一條閘極線之輸出外，亦耦接至第二位移暫存器，該第一位移暫存器具有一第一輸入端，係耦接至脈波產生器所輸出之複數個脈波的其中之一，以及一第二輸入端，係耦接至前一級位移暫存器之一閘級線輸出，以及一第一輸出端，其中該第一輸出端係為第一位移暫存器之一閘極線輸出，該第二位移暫存器具有一第三輸入端，耦接至脈波產生器所輸出之複數個脈波的其中之一以及耦接至一起始訊號，該第一輸入端與第三輸入端輸入上升邊緣與下降邊緣反相對準之時脈，該驅動方法包括：調整第一輸入端複數個脈波的其中之一的時脈的工作週期，使其轉換邊緣的上升邊緣與下降邊緣與第三輸入端輸入的下一級位移暫存器的時脈轉換邊緣的上升邊緣與下降邊緣不對準；傳送該起始訊號、轉換後的第一輸入端的脈波、下一級位移暫存器的第三輸入端的複數個脈波的其中之一以及第二輸入端前一級位移暫存器之一閘極線輸出至對應該最後一條閘極線之複數個位移暫存器；傳送該驅動訊號至該畫素陣列之最後一列；以及以該驅動訊號驅動該畫素陣列之最後一列。

依據本發明之液晶顯示裝置之驅動方法，其中該閘極驅動單元包括複數個位移暫存器電性串聯耦接，每一該等位移暫存器係對應至該畫素陣列之其中一列。依據本發明之液晶顯示裝置之驅動方法，其中該時脈產生器之輸出為一複數個脈波，該等脈波之高準位以及低準位分別為一第一電壓以及一第二電壓。

依據本發明之液晶顯示裝置之驅動方法，其中耦接至脈波產生器所輸出之複數個脈波的其中之一的第一輸入端之脈波，轉換邊緣的上升邊緣延遲，下降邊緣提前，以此方式使其能達到改善液晶顯示裝置品質的目的。

以下結合附圖對本發明的技術方案進行詳細說明。

關於本發明的硬體部分，與習知技術相同。請再參閱第1圖，第1圖係繪示根據本發明之一實施例的液晶顯示裝置1之示意圖。液晶顯示裝置1採用GIP架構，包括一液晶面板13，具有一畫素陣列，用以顯示影像、一閘極驅動單元28，以769×2條閘極線12與畫素陣列耦接，用以產生769×2個驅動訊號來驅動該畫素陣列、一時脈產生器30，電性耦接至該閘極驅動單元，用以產生4組時脈訊號CLK1-CLK4(未圖示)，控制閘極驅動單元的動作以及一源極驅動單元40，用以產生複數個驅動訊號來驅動影像訊號之資料。由於採用GIP架構，閘極驅動單元28也製作於液晶面板上，如此可降低成本，且簡化製程。

閘極驅動單元28包括複數個位移暫存器電性串聯耦接(未圖示)，每一個位移暫存器係對應至畫素陣列45之其中一列。請參閱第2A圖，第2A圖為本實施例之位移暫存器電性串聯耦接的情形。其中，位移暫存器分成左、右兩級，同一編號對應該編號的閘極輸出線，(如左768級位移暫存器與右768級位移暫存器的閘極輸出線GO768 63與GE768 62可於液晶面板13的最後一列畫素產生影像)。該等位移暫存器從左1級、右1級串聯耦接至左769級、右769級，而時脈CLK1-CLK4以循環對應方式，輸入上述之位移暫存器中，在此應注意的是，時脈CLK2與CLK4為反相，且時脈CLK2的上升邊緣與時脈CLK4下降邊緣對準，反之亦然。每個位移暫存器對應一閘極線輸出GO1、GE1-GO768、GE768。最後兩條閘極輸出線GO769、GE769沒有接到畫素陣列，而是接至左768級、右768級位移暫存器，用於關閉最後兩條閘極線GO768 63、GE768 62的輸出。關於硬體部分的運作，與習知技術相同，請參閱前述之附圖，在此不再贅述。

請再參閱第2B圖、2D圖配合第4A圖所示，在右769級位移暫存器的CLK2 64變高準位VGH之前，此時右768級的位移暫存器T4為關閉，且右768級位移暫存器的CLK4 61仍然為低準位VEEG(-6V)，如第4A圖所示，因為有上升邊緣延遲，下降邊緣提前的轉換邊緣差72、74所致，且此時右768級位移暫存器的T3仍然為導通狀態(因為Q點為54V)。因此GE768的電壓直接為CLK4，亦即為VEEG(-6V)，而不會如習知技術，GE768 62的電壓處於高準位VGH(24V)，因而受等效電容效應的影響，慢慢放電，而有殘存正電壓(約9V)的現象，使右768級位移暫存器的GE768 62會產生偏亮的情形。如上所述，請參閱第4B圖所示，當源極線為0V時90、95，GE768處於VEEG(-6V)，此時，液晶面板的畫素不會寫入0V的電壓，因此，右768級位移暫存器的GE768不會產生偏亮的情形。因此，利用調整右768級位移暫存器CLK4的工作週期，達到改善最後一列畫素的亮線問題，如後詳述。為了達到右768級位移暫存器CLK4時脈工作週期(duty cycle)的調整，可加入RC硬體電路改變右768級位移暫存器CLK4時脈轉換邊緣，或利用更改時脈產生器中之EEPROM(Electrically Erasable Programmable Read-Only Memory)的程式，達到右768級位移暫存器CLK4時脈工作週期的調整之目的。同理，調整左768級位移暫存器CLK3時脈工作週期，可改善最後第二條閘極線對應的最後一列畫素的亮線問題。

請再參閱4A圖所示，本發明之液晶顯示裝置的改善方法為調整右768級位移暫存器時脈CLK4的工作週期(duty cycle)，亦即調整其脈波期間(pulse duration)，使其脈波轉換邊緣(亦即上升邊緣與下降邊緣)與右769級位移暫存器時脈CLK2的脈波轉換邊緣(亦即下降邊緣與上升邊緣)分別具有轉換邊緣差72、74，也就是時脈CLK4脈波的上升邊緣延遲，而下降邊緣提前。此目的可經由加入RC硬體電路改變右768級位移暫存器時脈CLK4脈波期間，或利用更改時脈產生器中之EEPROM的程式達成。以相同方式，調整左768級位移暫存器時脈CLK3的脈波期間，使其轉換邊緣與時脈CLK1的轉換邊緣不對準(亦即錯位)，從而改善最後兩條閘極線對應的最後一列畫素的亮線問題。

請再參閱第1圖所示，一種液晶顯示裝置之驅動方法，該GIP架構的液晶顯示裝置包括一液晶面板10、一閘極驅動單元28、一源極驅動單元40以及一時脈產生器30，該液晶面板具有一畫素陣列45。如第2B圖所示，其中對應該最後一條閘極線之複數個位移暫存器包括：右768級位移暫存器以及右769級位移暫存器，該右769級位移暫存器的輸出係耦接至右768級位移暫存器，而右768級位移暫存器的輸出除為最後一條閘極線之輸出之GE768外，亦耦接至右769級位移暫存器，該右768級位移暫存器具有一第一輸入端CLK4 61，係耦接至脈波產生器30所輸出之第4組脈波，以及一第二輸入端，係耦接至前一級位移暫存器之一閘級線輸出GE767 66，以及一第一輸出端，其中該第一輸出端係為第一位移暫存器之一閘極線輸出GE768 62，該右769級第二位移暫存器具有一第三輸入端，耦接至脈波產生器所輸出之複數個脈波的第2組脈波CLK2 64以及耦接至一起始訊號STV 69，該驅動方法包括：該時脈產生器30，產生複數個時脈訊號CLK1-CLK4，用以控制閘極驅動單元28的動作，且於右768級位移暫存器第一輸入端之CLK4 61作工作週期調整；傳送該起始訊號STV 69、第一輸入端的CLK4 61、第三輸入端的CLK2 64以及前一級位移暫存器之一閘極線輸出GE767至對應該最後一條閘極線之複數個位移暫存器右768級、右769級；將該對應最後一條閘極線之GE768之位移暫存器的輸出之驅動訊號接至該最後一列畫素；以相同方式調整最後一列畫素之左768級位移暫存器CLK3的時脈轉換邊緣，得到GO768；傳送該GO768、GE768驅動訊號至該畫素陣列之最後一列；以及以該等驅動訊號驅動該畫素陣列之最後一列。

本發明之液晶顯示裝置之驅動方法，其中對應於畫素陣列之最後一列的兩條閘極輸出線GO768、GE768耦接至脈波產生器所輸出之CLK3、CLK4，轉換邊緣的上升邊緣延遲，而下降邊緣提前，使其與CLK1、CLK2之上升邊緣與下降邊緣不對準，以此方式能達到改善液晶顯示裝置品質之亮線的目的。

綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1．．．GIP架構的液晶顯示裝置

10．．．GIP液晶面板

13．．．液晶面板

15、62、63、66、70．．．閘極線

18．．．源極線

25．．．閘極驅動積體電路

28．．．閘極驅動單元

30．．．時脈產生器

40．．．源極驅動單元

45．．．畫素陣列

50．．．顯示器

60．．．亮線

61、64．．．時脈

65、86．．．參考點

69．．．起始訊號

72．．．轉換邊緣延遲

74．．．轉換邊緣提前

82．．．高準位

84．．．低準位

90、95．．．源極線資料

第1圖係繪示一習知之GIP液晶顯示裝置；

第2A圖係繪示該裝置之位移暫存器電性串連耦接之示意圖；

第2B圖係繪示右768級位移暫存器最後一級輸出GE768示意圖；

第2C圖係繪示時脈CLK電壓準位示意圖；

第2D圖係繪示右768級位移暫存器最後一級輸出GE768之等效電路圖；

第2E圖係繪示習知時脈CLK2,CLK4轉換邊緣對準之關係圖；

第3A圖係繪示習知最後一級輸出GE768與源極資料運作情形；

第3B圖為液晶顯示裝置產生亮線的情形；

第4A圖係繪示調整後時脈CLK4與CLK2之轉換邊緣不對準的關係圖；

第4B圖係繪示調整後最後一級輸出GE768與源極資料運作情形；

72．．．轉換邊緣延遲

74．．．轉換邊緣提前

Claims (11)

1. 一種液晶顯示裝置，包括：一液晶面板，具有一畫素陣列，用以顯示影像；一閘極驅動單元，以複數條閘極線與畫素陣列耦接，用以產生複數個驅動訊號來驅動該畫素陣列；一源極驅動單元，用以產生複數個驅動訊號來驅動影像訊號之資料；以及一時脈產生器，電性耦接至該閘極驅動單元，用以產生複數個時脈訊號，控制閘極驅動單元的動作；其中，該閘極驅動單元更包括複數個位移暫存器電性串聯耦接，每一位移暫存器係對應至該畫素陣列之其中一列，控制耦接至該畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈，使其轉換邊緣與下一級位移暫存器的輸入時脈之轉換邊緣不對準。
2. 如申請專利範圍第1項所述之液晶顯示裝置，其中控制耦接至該畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈的方式為調整該輸入時脈的工作週期(duty cycle)。
3. 如申請專利範圍第2項所述之液晶顯示裝置，其中調整該輸入時脈的工作週期的方式為使時脈之脈波的上升邊緣延遲，下降邊緣提前。
4. 如申請專利範圍第1項所述之液晶顯示裝置，其中該時脈產生器之輸出為複數個脈波，該等脈波之高準位以及低準位分別為一第一電壓以及一第二電壓。
5. 如申請專利範圍第1項所述之液晶顯示裝置，其中對應該最後一條閘極線之複數個位移暫存器包括：一第一位移暫存器以及一下一級位移暫存器的第二位移暫存器，該第二位移暫存器的輸出係耦接至第一位移暫存器，而第一位移暫存器的輸出除為最後一條閘極線之輸出外，亦耦接至第二位移暫存器，該第一位移暫存器具有一第一輸入端，係耦接至脈波產生器所輸出之複數個脈波的其中之一，以及一第二輸入端，係耦接至前一級位移暫存器之一閘級線輸出，以及一第一輸出端，其中該第一輸出端係為第一位移暫存器之一閘極線輸出，該第二位移暫存器具有一第三輸入端，耦接至脈波產生器所輸出之複數個脈波的其中之一以及耦接至一起始訊號。
6. 如申請專利範圍第1項所述之液晶顯示裝置，其中該時脈產生器輸出的複數個時脈其中之一的調整，係以硬體電路或時脈產生器中之單晶片軟體程式完成。
7. 一種液晶顯示裝置之驅動方法，該液晶顯示裝置包括一液晶面板、一閘極驅動單元、一源極驅動單元以及一時脈產生器，其中對應該最後一條閘極線之複數個位移暫存器包括：一第一位移暫存器以及一下一級位移暫存器的第二位移暫存器，該第一位移暫存器具有一第一輸入端，係耦接至脈波產生器所輸出之複數個脈波的其中之一，以及一第二輸入端，係藕接至前一級位移暫存器之一閘級線輸出，以及一第一輸出端，該第一輸出端係為第一位移暫存器之一閘極線輸出，該第二位移暫存器具有一第三輸入端，耦接至脈波產生器所輸出之複數個脈波的其中之一以及耦接至一起始訊號，該第一輸入端與第三輸入端輸入上升邊緣與下降邊緣反相對準之時脈，該驅動方法包括：調整第一輸入端複數個脈波的其中之一的時脈工作週期，使其上升邊緣與下降邊緣與第三輸入端輸入的下一級位移暫存器的時脈上升邊緣與下降邊緣之轉換邊緣不對準；傳送該起始訊號、轉換後的第一輸入端之脈波、下一級位移暫存器的第三輸入端複數個脈波的其中之一以及第二輸入端前一級位移暫存器之閘極線輸出至對應該最後一條閘極線之複數個位移暫存器；傳送該驅動訊號至該畫素陣列之最後一列；以及以該驅動訊號驅動該畫素陣列之最後一列。
8. 如申請專利範圍第7項所述之液晶顯示裝置之驅動方法，其中控制該耦接至畫素陣列最後一列的兩條閘極線之位移暫存器的輸入時脈的方式為調整該輸入時脈的工作週期。
9. 如申請專利範圍第7項所述之液晶顯示裝置之驅動方法，其中調整該輸入時脈工作週期的方式為使時脈之脈波的上升邊緣延遲，下降邊緣提前。
10. 如申請專利範圍第7項所述之液晶顯示裝置之驅動方法，其中該閘極驅動單元包括複數個位移暫存器電性串聯耦接，每一該等位移暫存器係對應至該畫素陣列之其中一列。
11. 如申請專利範圍第7項所述之液晶顯示裝置之驅動方法，其中該時脈產生器之輸出為一複數個脈波，該等脈波之高準位以及低準位分別為一第一電壓以及一第二電壓。