[go: up one dir, main page]

TW201214816A - Phase change memory structures and methods - Google Patents

Phase change memory structures and methods Download PDF

Info

Publication number
TW201214816A
TW201214816A TW100130818A TW100130818A TW201214816A TW 201214816 A TW201214816 A TW 201214816A TW 100130818 A TW100130818 A TW 100130818A TW 100130818 A TW100130818 A TW 100130818A TW 201214816 A TW201214816 A TW 201214816A
Authority
TW
Taiwan
Prior art keywords
phase change
electrode
forming
heater
insulator
Prior art date
Application number
TW100130818A
Other languages
English (en)
Other versions
TWI456813B (zh
Inventor
Jun Liu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201214816A publication Critical patent/TW201214816A/zh
Application granted granted Critical
Publication of TWI456813B publication Critical patent/TWI456813B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

201214816 六、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於半導體記憶體裝置及方法，且更 特定而言係關於相變記憶體結構及方法。 【先前技術】 通常提供記憶體裝置作為電腦或其他電子裝置中之内部 半導體積體電路。存在諸多不同類型之記憶體，其中包含 隨機存取記憶體（RAM)、唯讀記憶體（R〇M)、動態隨機存 取記憶體（DRAM)、同步動態隨機存取記憶體（SDraM)、 相變隨機存取記憶體（PCRAM)及快閃記憶體，以及其他類 型之記憶體。 諸如PCRAM裝置之電阻可變記憶體裝置可包含諸如一 硫屬化物合金之一結構相變材料’舉例而言，其可被程式 化成不同電阻率狀態以儲存資料。該等相變記憶體單元係 非揮發性且可藉由感測該單元之電阻來讀取儲存於一相變 記憶體單元中之特定資料(例如，藉由基於該相變材料之 電阻感測電流及/或電壓變化）。 ,在其中該電阻可變記憶體裝置包含一硫屬化物合金之情 形下’該硫屬化物合金可展現一可逆結構相變(例如，自 非:曰至：曰曰）。可將一小體積之該硫屬化物合金整合至可 允《午a早7L充當-快速切換可程式化電阻器之—電路中。 此可程式t電阻器可展現大於該結晶狀態（低電阻率）與該 非晶狀態（尚電阻率）之門 电丨丰）之間的電阻率之動態範圍4 0倍之電阻 率，且亦能夠展現允許I Da _ ^ ^ ^母—早兀中之多位元儲存之多個中 158216.doc 201214816 間狀i、亦即’電阻可變記憶體可經由將記憶體單元程式 化至右干個不同電阻位準中之一者來達成多位階單元 (MLC)功能性。 相變記憶體單元隨時間之可靠性可受各種因子影響，諸 如相變材料與下伏基板之間的黏附性及，或用於提供充足 電力乂使相’t材料溶化之電流密度，以及其他因子。作為 :實例’ I某些例項中’大電流密度可致使一相變記憶體 單元之導電材料中之残望的電遷移且可致使相變材料中 之相分離。 【發明内容】 本發明已闡述與相變記憶體結構相關聯之方法、裝置及 系統。一種形成一相變記憶體結構之方法包含：在一相變 記憶體單元之-第-導電元件上且在—介電材料上形成一 絕緣體材料；形成與該第一導電元件自對準之一加熱器； 在該加熱器及形成於該介電材料上之該絕緣體材料：：少 -部分上形成-相變材料；及在該相變材料上形成該相變 記憶體單元之一第二導電元件。 與先前相變記憶體單元相比，本發 % 4之貫施例可提供各 種益處’諸如提供-相變材料與下伏基板之間的經改良之 黏附性及減少與相變記憶體單元相關聯之程式化電流密 度。減少程式化電流密度可增加相變記憶體單元 性，以及其他益處。 # 【實施方式】 在本發明之以下實施方式十 參考形成本發明之一部分 1582I6.doc 201214816 之隨附圖式’且圖式中以圖解說明之方式展示可如何實踐 本發明之—或多項實施例。充分詳細地闡述此等實施例以 使得熟習此項技術者能夠實踐本發明之該等實施例，且應 理解’可利用其他實施例且可在不背離本發明之範疇之情 形下做出製程、電及/或結構改變。如本文中所使用，標 號 」及 Μ」（特定而言係關於圖式中之元件符號）指示 如此標示之特定特徵之一編號可與本發明之一或多項實施 例包含在一起。 本文中之圖遵循一編號慣例，其中第一個數字或前幾個 數字對應於圖式圖編號，且其餘數字識別該圖式中之一元 件或組件。不同圖之間的類似元件或組件可藉由使用類似 數字來識別。舉例而言，在圖1中101可指代元件「01」， 且在圖4中一類似元件可指代為4〇^如將瞭解，可添加、 父換及/或省略本文中各種實施例中所展示之元件以便提 供本發明之若干個額外實施例。另外，圖中所提供之該等 兀件之比例及相對標度意欲圖解說明本發明之各種實施例 且並非用於一限制意義。 如本發明中所使用，術語「晶圓」及「基板」係可互換 地使用，且應理解為包含絕緣體上矽（s〇I)或藍寶石上矽 (SOS)技術、經摻雜及未經摻雜之半導體、由一基底半導 體基礎支撐之磊晶矽層及其他半導體結構。此外，當在以 下說月中提及晶圓」或「基板」時，可能已利用先前 製程步驟在基底半導體結構或基礎中形成區域或接面。 圖1係根據本發明之-或多項實施例具有—或多個相變 158216.doc 201214816 記憶體結構之一相變記憶體陣列100之一部分之一示意 圖。在圖1中所圖解說明之實施例中，記憶體陣列1 〇〇包含 若干個相變記憶體單元，每一相變記憶體單元具有一相關 聯存取裝置101及電阻可變元件1〇3(例如，一相變材料 103 )。存取裝置1 0 1可經操作（例如，接通/關閉）以存取記 憶體單元以便對電阻可變元件103執行諸如資料程式化（例 如，寫入）及/或資料感測（例如，讀取）操作之操作。 在圖1中所圖解說明之實施例中，存取裝置1 〇丨係金屬氧 化物半導體場效應電晶體（MOSFET)。如圖1中所展示，與 每一記憶體單元相關聯之每一 MOSFET 101之一閘極係搞 合至若干個存取線 105-0(WL0)、105-1(WL1)、.·、1〇5· N(WLN)中之至少一者（亦即，每—存取線、ι〇5_ 1、…、105-N係耦合至相變記憶體單元之一列）。存取線 105-0、105-1、…、105-N在本文中可稱為r字線」。標號 「N」用於指示一記憶體陣列可包含若干個字線。 電阻可變元件103可係諸如一鍺_銻_碲（GST)材料（例如， 諸如 GwSbJe5、GoSbJe7、GeiSb2Te4 ' 等之一
Ge-Sb-Te材料）之一相變硫屬化物合金。如本文所使用， 帶連子符之化學組合物符號指示包含於—特定混合物或化 合物中之元素，且意欲表示涉及所指示元素之所有化學計 量。其他相變材料亦可包含Ge_Te、In Se、Sb Te、^_
Sb、Ga-Sb、In-Sb、As-Te、Al-Te、 As ' In-Sb-Te > Te-Sn-Se > Ge-Se-Ga ^ Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S
Ge-Sb-Te、Te_Ge_ Bi-Se-Sb、Ga-Se-、Te-Ge-Sn-〇、Te- 1582l6.doc * 6 - 201214816
Ge_Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Qe Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及 Ge-Te-Sn-Pt，i、， 及各種其他相變材料。 在圖1中所圖解說明之實施例中，每一電阻可變元件i 係耦合至若干個資料線l〇7-〇(BLO)、107-1 (BL1)、..、 107-M(BLM)中之一者（亦即，每一資料線1〇7_〇、1〇7_ 1、...、107-M係耦合至一行相變記憶體單元）^資料線 107-0、107-1、…、107_]^在本文中可稱為「位元線」或 「感測線」。標號「Μ」用於指示一記憶體陣列可包含若 干個位元線《為便於在數位環境中定址，字線 1、…、105-Ν之數目及位元線1〇7-1、...、ι〇7-Μ之數目可 各自係2的某次冪（例如，256個字線乘以4,096個位元線）。 然而，實施例不限於字線及/或位元線之特定數目。 在操作中’可將適當電壓及/或電流信號（例如，脈衝）施 加至位元線 107-0、107-1、…、107-Μ及字線 105-0、1〇5_ 1、…、105-Ν以便將資料程式化至陣列1〇〇之相變記憶體 單元及/或自陣列100之相變記憶體單元讀取資料。作為— 實例’可藉由接通一存取裝置101且感測通過相變元件1〇3 之一電流來判定陣列1〇〇之一相變記憶體單元所儲存之資 料。在與被讀取之記憶體單元相關聯之位元線上所感測之 電流對應於相變元件103之一電阻位準，相變元件1 〇3之該 電阻位準又對應於一特定資料值（例如，諸如1、〇、〇〇1、 111、1011等一個二進制值）。 158216.doc 201214816 本發明之實施例不限於圖1中所圖解說明之實例性陣列 100 °舉例而言，與一特定記憶體單元相關聯之存取裝置 1〇1可係除一 MOSFET之外的一裝置。在某些實施例中， 存取裝置101可係一雙極接面電晶體（BJT)或一個二極體（例 如’ p-n二極體、一肖特基（Sch〇ttky)二極體或一齊納 (Zener)二極體）’以及其他類型之存取裝置。儘管圖1中未 圖解說明，但熟習此項技術者將瞭解，相變記憶體陣列 1〇〇可耦合至包含一控制器及各種寫入/讀取電路及/或其他 控制電路之其他記憶體組件。 圖2A至圖2D係圖解說明根據本發明之一或多項實施例 形成一相變記憶體結構之剖面圖。圖2A至圖2D中所展示 之圯憶體單元結構包含一基底半導體結構，該基底半導體 結構包含包含形成於一介電材料2〇4中之一導電觸點2〇6之 一基板202。基板202可係一矽基板、絕緣體上矽（SC)I)基 板或藍寶石上矽（sos)基板，以及其他。介電材料2〇4可係 諸如二氧化矽（Si〇2)或氮化矽（SiN)之一個氮化物或氧化 物’以及其他介電材料。導電觸點206可由諸如鎢（w)之一 金屬（如圖2A至圖2D中所展示）或其他適合導電材料製成且 可經由（舉例而言）一遮蔽及蝕刻製程形成於介電材料 中。儘管圖2A至圖2D中未展示，但觸點2〇6可耦合至對應 於一特定記憶體單元（例如，諸如圖1中所展示之_ PCRam 單元）之一存取裝置（例如，一存取電晶體）。 圖2A至圖2D中所展示之結構包含形成於導電觸點上 之一第一導電元件208(例如，一第一電極）。第一導電元件 158216.doc 201214816 208可係一底部電極（BE)208。舉例而言，底部電極208可 係邊如鈦（Ti)、氮化欽（TiN)(例如，富含欽之TiN)、组（Ta) 及/或氮化钽（TaN)之一導電材料。底部電極2〇8可藉由遮蔽 及蝕刻以及其他適合製程形成。底部電極2〇8之一或多個 側表面與介電材料204接觸。 如圖2A中所圖解說明’根據本發明之一或多項實施例形 成一相變§己憶體結構包含在底部電極208及介電材料204上 形成一絕緣體材料212。在一或多項實施例中，介電材料 204及/或底部電極208之一上部表面可在於其上形成絕緣 體材料212之前經由化學機械平坦化（CMp)或其他適合製程 來平坦化。 舉例而言，絕緣體材料212可係諸如氮化鋁（A1N)或氮化 矽（SiN)之一材料，且可在介電材料2〇4與一相變材料（諸如 結合圖2C至圖2D闡述之相變材料216)之間提供一黏附性介 面。亦即，在各種實施例中，絕緣體材料212與形成於其 上之一相變材料之間的黏附性大於介電材料2〇4與形成於 其上之相變材料之間的黏附性。如此，絕緣體212可被稱 為一絕緣性黏附材料。一相變材料與下伏基板之間的經改 良之黏附性可提供益處，諸如增加一相變記憶體裝置之長 期可靠性，以及其他益處。 絕緣體材料212可具有介於約2 nm至3 nm之間的一厚 度，然·而，實施例不限於一特定厚度。舉例而言，在某些 實施例中，絕緣體材料212之厚度不大於約1〇 nm。然而， 在各種實施例中，絕緣體212之厚度可小於約2 nm或大於 158216.doc •9· 201214816 約 10 nm。 圖2B圖解說明-介面加熱器214。在各種實施例中，加 熱器214係與底部電極2〇8自對準。舉例而言，可藉由修改 絕緣體材料2丨2之一部分（例如，材料212形成於底部電極 208上之一部分）來形成加熱器214。在一或多項實施例 中，修改絕緣體材料212以形成自對準加熱器214包含在絕 緣體材料212與底部電極材料2〇8之間產生一反應以使得加 熱器214係不同於絕緣體212之一材料。作為一實例，可藉 由加熱底部電極208及/或形成於其上之絕緣體材料212產 生該反應。 舉例而言，可經由諸如一快速熱退火（RTA)、雷射退火 或一微波加熱製程以及其他加熱製程之一熱退火製程加熱 圖2A中所圖解說明之記憶體結構。此一製程可促進絕緣體 材料212與底部電極208之間的一固態反應。 作為一項實例，底部電極208可係一氮化鈦（TiN)材料且 絕緣體材料212可係一氮化鋁（A1N)材料。在此一實施例 中，一熱退火製程（例如’在N2中在約500。(：下達約5分鐘） 可形成蟲晶氮化鈦銘（例如’ ThAIN)作為加熱器214。舉例 而言’在某些實施例中，一 TiN底部電極208與一 A1N絕緣 體212之熱反應可形成具有其他1^八1>1合金相（諸如7^3八121^2 及Ti3AlN)之加熱器214。 作為另一貫例’底部電極208可係一欽（Ti)電極且絕緣體 材料212可係A1N。由於Ti底部電極208可氧化（例如，在於 底部電極208之表面上執行一 CMP製程之後），因此可在用 158216.doc •10- 201214816 於修改絕緣體材料212之加熱製程之前使用進一步處理來 將氧化鈦（TiOx)還原為Ti。舉例而言，可使用一原位電漿 處理來將至少一部分TiOx還原為鈦金屬。作為一實例，可 將ΤιΟχ曝露至一非熱電漿，諸如一放電電漿、一微波驅動 非熱電漿、一介電障壁電漿、一脈衝電暈放電電漿、一輝 光放電電漿及/或一常壓電漿喷射、以及其他非熱電漿。 所減少之鈦可然後與絕緣體材料212之αιν反應以形成 Ti2Α1Ν或另一氮化鈦鋁合金項。 作為另一實例，底部電極2〇8可係一氮化钽（TaN)電極且 絕緣體材料212可係SiN。在此一實施例中，對該結構執行 之一熱退火製程可形成一氮化钽矽（TaSiN)加熱器214❶ 如圖2C中所圖解說明，一相變材料216可形成於絕緣體 材料212及底部電極208上，且一第二導電元件218(例如， 一頂部電極）可形成於相變材料216上。頂部電極218可係 一相變記憶體單元之一位元線或可耦合至該單元之一位元 線（例如，經由一接觸插塞）。 圖2D圖解說明相變材料216之一作用區域22〇。作用區域 220表示回應於由於底部電極2〇8與頂部電極218之間的電 流所致之加熱而改變相（例如，自結晶至非晶，且反之亦 然）的相變材料216之部分。 處於底部電極208與相變材料216之間的介面處之自對準 加熱II 214提供各種益處。舉例而言，加熱器214將局部化 熱提供至相變材料216，其可協助作用區域22〇之切換及/ 或可減少引發切換所需之電流密度以及與操作記憶體單元 158216.doc •11- 201214816 相關聯之電力。與底部電極208相比，加熱器214具有一低 導熱率，此減少至底部電極208之熱損失（例如，由於散熱 片效應）。與底部電極2〇8相比，加熱器214亦具有一高電 阻率，以使得加熱器214可在一高溫度容限下傳導電流， 此可（舉例而言）增加相變記憶體單元完整性及/或可靠性。 在某些實施例中，可經由一遮蔽及蝕刻製程形成加熱器 214。舉例而言，可移除絕緣體材料212之一部分（例如， 形成於底部電極208上之部分），且可將一材料214(例如， TiMlN)沈積於其位置中。然而，與上文所闡述之先前方 法相比，肖W在底杳p電極上形成材料川之$蔽及姓刻可 包含額外處理步驟且不提供加熱器214與底部電極2〇8之自 對準。 如下文結合圖4所闡述，圖2D中所圖解說明之記憶體結 構可耦合至一存取裝置（例如，一存取電晶體）及對應於— 特定記憶體單元（例如，諸如圖丨中所展示之一 pcram單 元）之其他組件及/或電路。 圖3圖解說明根據本發明之一或多項實施例之一相變記 憶體結構之-部分之—剖面圖。圖3中所展示之實例係包 含一基底半導體結構之一限制性相變記憶體單元結構，該 基底半導體結構包含-基板3G2，其包含形成於一介電材 料304中之一導電觸點3〇6。—介電材料313係形成於觸點 3〇6及介電材料3〇4上。—通孔可形成於介電材料313中且 一底部電極308可沈積於其中。一加熱器材料314可形成於 底部電極308上且一相變材料316可形成於加熱器314上。 158216.doc -12- 201214816 如上文結合圖2A至圖2D所闡述，加熱器3 14可藉由修改形 成於底部電極上之一絕緣體材料來形成，舉例而言，加熱 器3 14可經由（舉例而言）諸如一熱退火製程、雷射退火製程 或微波加熱製程之一加熱製程而形成。圖3中所展示之相 變記憶體結構包含形成於相變材料316及介電材料313上之 一頂部電極3 1 8。 圖4係根據本發明之一或多項實施例之一記憶體裝置45〇 之一部分之一剖面圖《記憶體裝置450包含根據本文中所 闡述之實施例而形成之若干個相變記憶體單元結構。圖4 中所圖解說明之實例包含一第一堆疊4304及一第二堆疊 43 0-2。第一堆疊430-1對應於一第一相變記憶體單元，且 第二堆疊430-2對應於一第二相變記憶體單元（例如，諸如 圖1中所闡述之彼等相變記憶體單元之相變記憶體單元）。 舉例而言’可藉由穿過該等適當材料之一遮蔽及蝕刻製程 形成單獨堆疊430-1及430-2。 堆疊430-1及430-2中之每一者包含形成於一各別相變材 料（例如’ GST)416-1及416-2上之一各別頂部電極（te) 418-1及418-2。相變材料416-1及416-2係形成於一絕緣體 412-1及412-2以及與一各別底部電極408」及4〇8_2自對準 之一介面加熱器414-1及414-2上。 如上文結合圖2A至圖2D所闡述，可藉由修改絕緣體材 料412-1及412-2之一部分來形成加熱器414-1及414_2。舉 例而言’可使用一加熱製程來在底部電極（BE)材料4〇8_ 1/408-2(例如’如所展示之Ti)與絕緣體材料412-1/412-2(例 158216.doc •13· 201214816 如，如所展示之A1N)之間產生一反應以形成介面加熱器 414-1/414-2(例如’如所展示之Ti2AiN)e絕緣體材料412-1 及412-2可提供相變材料416-1及416-2與下伏介電材料 404(例如’ Si〇2)之間的一黏附性介面。 底部電極408-1及408-2係形成於介電材料404中，介電 材料404係形成於各別導電觸點446上。在此實例中，觸點 446係汲極觸點。亦即，觸點446將堆疊430-1及430-2耦合 至一各別存取裝置401 (例如’ 一存取電晶體）之一汲極區域 444。在此實例中，存取裝置4〇1係具有相關聯之源極 443、汲極444及閘極445區域之MOSFET(金屬氧化物半導 體場效應電晶體）裝置且係形成於一基底基板402上。然 而’實施例不限於一特定類型之存取裝置。舉例而言，如 上文所闡述，存取裝置401可係二極體或BJT，以及用於操 作相變記憶體單元之其他類型之存取裝置。作為一實例， 基板402可係具有n型源極443及汲極444區域之一p型半導 體基板。 相變記憶體裝置450亦包含耦合至存取裝置401中之一或 多者之源極區域443之一源極觸點447。源極觸點447及汲 極觸點446係形成於一介電材料448(例如，Si02)中且一介 電材料449(例如，SiN)係形成於電晶體401之閘極堆疊周 圍以使電晶體401與觸點446及447電絕緣。實施例不限於 特定介電材料448及449。 如上文所闡述，根據本文中所闡述之實施例之相變記憶 體單元結構可提供各種益處。舉例而言，自對準加熱器 1582I6.doc -14· 201214816 414-1及414-2可將局部化熱提供至記憶.體單元之作用區域 420-1及420-2 ’此可減少引發作用區域内之結構相轉變所 需之電流。減少該電流可減少與一記憶體裝置相關聯之電 力消耗且可改良該記憶體裝置之長期可靠性及/或完整 性。與先前方法相比，黏附性絕緣體材料 改良相變材料416-1及416-2與下伏基板之間的黏附性。此 外，經由一加熱製程修改絕緣體材料412_2/412_2之部分以 形成自對準加熱器414-1/414-2可提供各種益處而不增加製 作製程之複雜度。 本發明已闡述與相變記憶體結構相關聯之方法、裝置及 系統。一種形成一相變記憶體結構之方法包含：在一相變 記憶體單S之-第-導電元件上且在—介電材料上形成一 絕緣體材料；形成與該第一導電元件自對準之一加熱器； 在該加熱器及形成於該介電材料上之該絕緣體材料之至少 一部分上形成一相變材料；及 在該相變材料上形成該相變記憶體單元之一第二導電元 件0 儘管本文中已圖解說明並闡述了具體實施例，但熟習此 項技術者將瞭解，經計算將達成相同結果之一配置可替代 所展示之具體實施例。本發明意欲涵蓋本發明各種實施例 之改動或變化形式。 應理解，以上說明係以一說明性方式而非一限定性方式 作出。在審閱以上說明<後’賓办習此項技術者將明瞭以上 158216.doc •15· 201214816 實施例之組合及本文φ 土 θ μ Ba 中未具體闡述之其他實施例。本發明 各種實施例之範脅肖冬i Λ ^ 噚la其中使用以上結構及方法之其他應 用。因此，本發明久插杳：# ,, _ 各種貫施例之範疇應參考隨附申請專利 範圍以及授權此等申靖直刹γ阁^ °月專利範圍之等效物之全部範圍來判 定。 在前述實施方式中，出於簡化本發明之目的，將各種销 徵-起組合於-單個實施例中。本發明之此方法不應解釋 為反映本&明之所揭不實施例必須使用比明確陳述於每一 請求項中更多之特徵之一意圖。 而疋’如以下中請專利範圍反映：發明性標的物在於少 於-單個所揭示實施例之所有特徵。因此，藉此將以下申 請專利範圍併人實施方式中，其中每—請求項獨立地作為 一單獨實施例。 【圖式簡單說明】 圖1係根據本發明之-或多項實施例具有一或多個相變 S己憶體結構之一相變記憶體陣列之一部分之一示意圖。 圖2Α至圖2D係圖解說明根據本發明之一或多項實施例 形成一相變記.憶體結構之剖面圖。 圖3圖解說明根據本發明之一或多項實施例之一相變記 憶體結構之一部分之一刳面圊。 圖4係根據本發明之一或多項實施例之一記憶體裝置之 一部分之一剖面圖。 【主要元件符號說明】 100 記憶體陣列 158216.doc 201214816 101 存取裝置/金屬氧化物半導體場效應電晶體 103 電阻可變元件/相變材料/相變元件 105-0 字線/存取線 105-1 字線/存取線 ' 105-N 字線/存取線 - 107-0 位元線/感測線/資料線 107-1 位元線/感測線/資料線 107-M 位線/感測線/貢料線 202 基板 204 介電材料 206 導電觸點 208 第一導電元件/底部電極 212 絕緣體材料/絕緣性黏附材料/絕緣體 214 介面加熱器 216 相變材料 218 第二導電元件/頂部電極 220 作用區域 302 基板 • 304 介電材料 . 306 導電觸點 308 底部電極 313 介電材料 314 加熱器 316 相變材料 158216.doc -17- 201214816 318 401 402 404 408-1 408-2 412-1 412-2 414-1 414-2 416-1 416-2 418-1 418-2 420-1 420-2 430-1 430-2 443 444 445 446 447 448 頂部電極 存取裝置/電晶體 基板 下伏介電材料 底部電極材料 底部電極材料 黏附性絕緣體材料/絕緣體 黏附性絕緣體材料/絕緣體 介面加熱器 介面加熱器 相變材料 相變材料 頂部電極 頂部電極 作用區域 作用區域 堆疊 堆疊 源極/源極區域 沒極/〉及極區域 閘極 汲極觸點 源極觸點 介電材料 158216.doc -18- 201214816 449 介電材料 450 相變記憶體裝置 BL0 位元線/感測線/資料線 BL1 位元線/感測線/資料線 BLM 位元線/感測線/資料線 WL0 字線/存取線 WL1 字線/存取線 WLN 字線/存取線 158216.doc -19-

Claims (1)

  1. 201214816 七、申請專利範圍： l- 一種形成一相變記憶體結構之方法，該方法包括： 在一相變記憶體單元之一第一導電元件上且在一介電 材料上形成一絕緣體材料； ' 形成與該第一導電元件自對準之一加熱器； * 在該加熱器及形成於該介電材料上之該絕緣體材料之 至少一部分上形成一相變材料；及 在該相變材料上形成該相變記憶體單元之一第二導電 元件。 2·如請求項1之方法，其包含藉由修改該絕緣體材料之一 部分形成該加熱器》 3 ·如請求項2之方法，其包含在該加熱器上且在該絕緣體 材料之一未經修改部分上形成該相變材料。 4.如請求項2之方法，其中修改該絕緣體材料之該部分包 含加熱該絕緣體材料之該部分。 5·如請求項4之方法’其中加熱該絕緣體材料之該部分包 含以下中之至少一者： 一快速熱退火（RTA)製程； 一雷射退火製程；及 一微波加熱製程。 6. 如請求項2之方法，其中修改該絕緣體材料之該部分包 含在該絕緣體材料與該第一導電元件之—材料之間產生 一反應以形成該加熱器。 7. 如請求項6之方法，其中該絕緣體材料係氮化鋁（A1N), 158216.doc 201214816 該第一導電元件之該材料係鈦（Ti)及氮化鈦（TiN)中之至 少一者’且其中該反應形成一氮化鈦鋁（TiAIN)加熱器。 8. 如印求項6之方法，其中該絕緣體材料係氮化矽（SiN)， S亥第—導電元件之該材料係氮化鈦（TiN)及氮化鈕（TaN) 中之至少一者’且其中該反應形成一氮化鈦矽（TiSiN)加 熱器及一氮化鉅矽（TaSiN)加熱器中之至少一者。 9. 如明求項1之方法，其包含經由一遮蔽及钮刻製程形成 與該第—導電元件自對準之該加熱器。 1〇.如請求項1之方法，其中形成該第一導電元件包含形成 一底部電極且形成該第二導電元件包含形成一頂部電 極。 11 · 一種形成一相變記憶體結構之方法，該方法包括： 在一相變記憶體單元之一第一電極上形成一絕緣性黏 附材料； 藉由加熱該絕緣性黏附材料之至少一部分形成與該第 一電極自對準之一介面加熱器’該介面加熱器係不同於 該絕緣性黏附材料之一材料； 在該介面加熱器上形成一相變材料；及 在該相變材料上形成一第二電極。 12.如請求項11之方法，其包含： 形成該第一電極以使得該第一電極之一側表面係與一 介電材料接觸；及 在該介電材料之-上部表面之至少一部分上形成該絕 緣性黏附材料。 158216.doc 201214816 青求項12之方法，其包含在該介面加熱器之一上部表 面上且在該絕緣性黏附材料之至少一部分之一上部表面 上形成該相變材料。 14.如請求項u之方法，其包含： 藉由在形成於一介電材料中之一通孔中沈積一電極材 . 料而形成該第一電極·，及 在於該第一電極上形成該絕緣性黏附材料之前對該第 一電極執行一平坦化製程。 1 5.如凊求項11之方法’其中加熱該絕緣性黏附材料之該至 少一部分包含對該相變記憶體結構執行一熱退火製程。 16.如凊求項丨丨之方法，其中加熱該絕緣性黏附材料之該至 少一部分包含對該絕緣性黏附材料之該至少一部分執行 一微波加熱製程。 1 7·如明求項11之方法，其中加熱該絕緣性黏附材料之該至 少一部分包含對該絕緣性黏附材料之該至少一部分執行 一雷射退火製程。 18. 如咕求項^之方法，其包含藉由在於該第一電極上形成 該絕緣性黏附材料之前且在加熱該絕緣性黏附材料之該 . 至少一部分之前執行一原位電漿處理製程來還原對該第 . 一電極之氧化。 19. 一種相變記憶體結構，其包括： 一底部電極，其具有與一介電材料接觸之一側表面； 相變材料，其在該底部電極與一頂部電極之間； 一絕緣體材料，其具有提供針對該相變材料之至少一 158216.doc 201214816 部分之一黏附性介面之—第一部分；及 ㈣介面加熱n ’其與該底部電極自對準且定位於該肩 #電極與該相變材料之間； - 再中5亥"面加熱器係該絕緣 體材科之一經修改部分 刀立係不同於該絕緣體材料之一材 料。 2〇.如請求们9之記憶體結構，其十該絕緣體材料之該第一 部分係形成於該介f材料及該底部電極之—經平坦化表 面上。 儿如凊未項19之記憶體結構，#中該底部電極係形成於开 成於該介電材料中之-通孔中，且其中由該絕緣體㈣ ▲之該第-部分提供之該黏附性介面包含與該相變_ 該介電材料之間的黏附性相比增加之黏附性。 22.如請求項19之記憶體結構，纟中該自對準介面加熱器痛 藉由該絕緣體材料與該底部電極之一材料之間的一反應 而形成。 23. 如請求項19之記憶體結構，其中該絕緣體㈣具有小於 約10 nm之一厚度。 24. 如請求項19之記憶體結構，其中該底部電極耗合至一 金屬觸點，且其中該金屬觸點係耦合至對應於該相變記 憶體結構之一存取電晶體之一源極及一汲極區域中之至 少一者。 25.如請求項19之記憶體結構，其中該絕緣體材料係氮化鋁 (A1N)及氮化矽（SiN)中之至少一者。 26·如請求項25之記憶體結構，其中該介面加熱器包含來自 158216.doc 201214816 包含如下之群組之一材料： 氮化鈦鋁（TiAIN) 氮化鈦矽（TiSiN);及 氮化鈕矽（TaSiN)。 27. —種相變記憶體單元，其包括： 一存取裝置； 一第一電極，其經由一導電觸點耦合至該存取裝置； "面加熱器，其形成於該第一電極上且與該第一電 極自對準； -相變材料，其形成於該自對準介面加熱器上且形成 於一絕緣體材料之至少一部分上，該絕緣體材料形成於 具有與該第一電極接觸之一側表面之一介電材料上；及 一第二電極，其形成於該相變材料上； '、中。亥自對準71面加熱器係經由一加熱製程修改之該 絕緣體材料之-部分以使得該自對準介面加熱器係不同 於該絕緣體材料之一材料。 28·如請求項27之相變記憶體單元，其中該介面加熱器經組 態以產生熱來協助該記憶體單元之程式化。 29. 如請求項27之相變記憶體單元，其中該介面加熱器具有 有助於減少至該第一電極之熱損失之一導熱率。 30. —種操作一相變記憶體單元之方法，該方法包括： 藉由在該相變記憶體單元之一頂部與底部電極之間提 供一電壓差來程式化該記憶體單元；及 經由形成於該底部電極上且與該底部電極自對準之— 158216.doc 201214816 相變 態之 變材 介面加熱器將局部化加熱提供至該記憶體單元之一 材料之一作用區域； 其中該介面加熱器回應於協助該作用區域之一狀 切換之該電壓差而產生熱以程式化該記憶體單元。 31.如請求項30之方法，其中該介面加熱器係位於該相 料與該底部電極之間的一介電材料之一經修改部分 158216.doc
TW100130818A 2010-08-26 2011-08-26 相變記憶體結構及方法 TWI456813B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/869,338 US8243506B2 (en) 2010-08-26 2010-08-26 Phase change memory structures and methods

Publications (2)

Publication Number Publication Date
TW201214816A true TW201214816A (en) 2012-04-01
TWI456813B TWI456813B (zh) 2014-10-11

Family

ID=45697095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130818A TWI456813B (zh) 2010-08-26 2011-08-26 相變記憶體結構及方法

Country Status (7)

Country Link
US (2) US8243506B2 (zh)
JP (1) JP5668141B2 (zh)
KR (1) KR101503188B1 (zh)
CN (1) CN103119708B (zh)
SG (1) SG187957A1 (zh)
TW (1) TWI456813B (zh)
WO (1) WO2012026962A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783452A (zh) * 2018-07-31 2020-02-11 台湾积体电路制造股份有限公司 相变存储器结构、存储器器件及其形成方法
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
TWI768651B (zh) * 2020-02-11 2022-06-21 台灣積體電路製造股份有限公司 記憶體及其形成方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
JP5674548B2 (ja) * 2011-04-28 2015-02-25 株式会社日立製作所 半導体記憶装置
JP5824330B2 (ja) * 2011-11-07 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8605497B2 (en) * 2011-12-22 2013-12-10 International Business Machines Corporation Parallel programming scheme in multi-bit phase change memory
US8614911B2 (en) * 2011-12-22 2013-12-24 International Business Machines Corporation Energy-efficient row driver for programming phase change memory
KR101911361B1 (ko) * 2012-06-18 2019-01-04 삼성전자주식회사 멀티 레벨 셀을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US9082972B2 (en) 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
US9153777B2 (en) * 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
US8828866B1 (en) * 2013-06-26 2014-09-09 Applied Materials, Inc. Methods for depositing a tantalum silicon nitride film
US9563371B2 (en) 2013-07-26 2017-02-07 Globalfoundreis Inc. Self-adjusting phase change memory storage module
US20150028280A1 (en) * 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9419213B2 (en) * 2014-06-06 2016-08-16 The Regents Of The University Of Michigan Directly heated RF phase change switch
KR102212377B1 (ko) 2014-06-16 2021-02-04 삼성전자주식회사 상변화 메모리 소자의 제조 방법
US9425390B2 (en) 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US9793207B1 (en) 2016-07-20 2017-10-17 International Business Machines Corporation Electrical antifuse including phase change material
FR3073076A1 (fr) * 2017-10-27 2019-05-03 Stmicroelectronics (Crolles 2) Sas Point memoire a materiau a changement de phase
FR3073075B1 (fr) 2017-10-27 2020-09-04 St Microelectronics Crolles 2 Sas Point memoire a materiau a changement de phase
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
US11659780B2 (en) * 2019-03-05 2023-05-23 International Business Machines Corporation Phase change memory structure with efficient heating system
US10903422B2 (en) 2019-04-11 2021-01-26 International Business Machines Corporation Vertically oriented memory structure
US11271155B2 (en) 2020-03-10 2022-03-08 International Business Machines Corporation Suppressing oxidation of silicon germanium selenium arsenide material
US12144185B2 (en) * 2022-02-02 2024-11-12 SanDisk Technologies, Inc. Method of making ovonic threshold switch selectors using microwave annealing
US12324365B2 (en) * 2022-12-02 2025-06-03 International Business Machines Corporation Proximity heater to lower RRAM forming voltage
CN121057498A (zh) * 2024-05-29 2025-12-02 华为技术有限公司 集成装置、热管理装置以及方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077888B2 (ja) 1995-07-21 2008-04-23 株式会社東芝 セラミックス回路基板
KR100190060B1 (ko) 1996-07-16 1999-06-01 윤종용 실리사이드 형성 방법
JP2001257327A (ja) * 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
JP2005032855A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US20050029504A1 (en) * 2003-08-04 2005-02-10 Karpov Ilya V. Reducing parasitic conductive paths in phase change memories
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100629265B1 (ko) * 2004-08-04 2006-09-29 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자
KR100612913B1 (ko) 2004-12-16 2006-08-16 한국과학기술연구원 ＡＩＮ 열방출층 및 ＴｉＮ 전극이 적용된 상변화 메모리
DE602004013816D1 (de) * 2004-12-30 2008-06-26 St Microelectronics Srl Phasenwechselspeicher und Herstellungsmethode dafür
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
DE602005015853D1 (de) * 2005-09-14 2009-09-17 St Microelectronics Srl Verfahren zur Herstellung einer Phasenwechselspeicher-Anordnung mit einheitlicher Heizelementhöhe
KR100721017B1 (ko) * 2005-12-28 2007-05-22 삼성전자주식회사 불휘발성 메모리 소자 및 그의 형성 방법
US7324365B2 (en) * 2006-03-02 2008-01-29 Infineon Technologies Ag Phase change memory fabricated using self-aligned processing
KR100791477B1 (ko) 2006-08-08 2008-01-03 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101131137B1 (ko) 2006-11-30 2012-04-03 삼성전자주식회사 확산 방지막을 포함하는 상변화 메모리 소자 및 그제조방법
US7767994B2 (en) 2006-12-05 2010-08-03 Electronics And Telecommunications Research Institute Phase-change random access memory device and method of manufacturing the same
US7593254B2 (en) * 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US9203024B2 (en) * 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
US20090039331A1 (en) * 2007-08-07 2009-02-12 International Business Machines Corporation Phase change material structures
US20090107290A1 (en) 2007-10-25 2009-04-30 Los Alamos National Security, Llc Plasma-based reduction of titanium oxides
US8080439B2 (en) * 2008-02-28 2011-12-20 Freescale Semiconductor, Inc. Method of making a vertical phase change memory (PCM) and a PCM device
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
US7671355B2 (en) * 2008-03-24 2010-03-02 United Microelectronics Corp. Method of fabricating a phase change memory and phase change memory
KR100973278B1 (ko) * 2008-09-05 2010-08-02 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR101019989B1 (ko) 2008-10-21 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조방법
TWI441367B (zh) * 2008-10-24 2014-06-11 Ind Tech Res Inst 多階記憶胞及其製造方法
KR20100052300A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
TWI418027B (zh) * 2008-11-28 2013-12-01 Powerchip Technology Corp 相變化記憶裝置及其製造方法
KR20100095141A (ko) * 2009-02-20 2010-08-30 주식회사 하이닉스반도체 메모리 소자의 제조방법 및 이를 이용한 상변화 메모리 소자의 제조방법
US8097871B2 (en) * 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US9246093B2 (en) * 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038101B2 (en) 2017-11-21 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a phase change memory device
TWI784083B (zh) * 2017-11-21 2022-11-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法
CN110783452A (zh) * 2018-07-31 2020-02-11 台湾积体电路制造股份有限公司 相变存储器结构、存储器器件及其形成方法
TWI701772B (zh) * 2018-07-31 2020-08-11 台灣積體電路製造股份有限公司 相變記憶體結構、記憶體器件與其形成方法
CN110783452B (zh) * 2018-07-31 2023-06-20 台湾积体电路制造股份有限公司 相变存储器结构、存储器器件及其形成方法、存储单元
TWI768651B (zh) * 2020-02-11 2022-06-21 台灣積體電路製造股份有限公司 記憶體及其形成方法
US11424406B2 (en) 2020-02-11 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Generating self-aligned heater for PCRAM using filaments
US11910733B2 (en) 2020-02-11 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Generating self-aligned heater for PCRAM using filaments

Also Published As

Publication number Publication date
WO2012026962A3 (en) 2012-05-18
US8243506B2 (en) 2012-08-14
CN103119708B (zh) 2015-06-17
US8493772B2 (en) 2013-07-23
KR20130042022A (ko) 2013-04-25
US20120307555A1 (en) 2012-12-06
TWI456813B (zh) 2014-10-11
WO2012026962A2 (en) 2012-03-01
US20120051123A1 (en) 2012-03-01
JP5668141B2 (ja) 2015-02-12
CN103119708A (zh) 2013-05-22
KR101503188B1 (ko) 2015-03-16
SG187957A1 (en) 2013-04-30
JP2013536588A (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
TW201214816A (en) Phase change memory structures and methods
US10522757B2 (en) Dual resistive-material regions for phase change memory devices
US10622408B2 (en) Resistive memory cell structures and methods
US7381611B2 (en) Multilayered phase change memory
US8698209B2 (en) Encapsulated phase change cell structures and methods
US8030734B2 (en) Forming phase change memories with a breakdown layer sandwiched by phase change memory material
CN101142695A (zh) 相变存储器及其制造方法
US12364174B2 (en) Global heater for phase change memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees