TW201203857A - Spike voltage reducing circuit for power transistor and power semiconductor chip with the same - Google Patents

Description

201203857 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種突波電壓消除電路，尤其是一 率電晶體之突波電壓消除電路。 、n 【先前技術】 功率電晶體(P〇舊MOSFET)常應用於交直流(AC_ 源轉換器+。過__速率絲會遇到突波(spike)過高所產 生的電磁干擾(EMI)問題。若要降低突波電壓，如第i圖所示， 常用方式是在功率電晶體QG之閘極端G與驅動電路1〇〇之 間，加入一電阻R0用來減緩電晶體Q〇的開關速度，但是 需付出的代價為電晶體QG切鱗的功率雜。尤其對高壓功 率電晶體*言，切換損失(switehing bss)對能量仙效率的影 響非常嚴重。但是’過高的突波賴也會對元件照成傷害。因 此，如何降低突波電壓，但保持一定的能量轉換效率，對高壓 功率電晶體而言非常重要。 其次’現今市面上有很多緩振(snubber)電路設計，可以降 低暫態切換所產生的突波電壓。但是，這些緩振電路需要外加 的電，=電感與電阻元件，使得製作成本也跟著上升。 爰是’本發明提供一種突波電壓消除電路’可結合於功率 電Ba體，以降低突波電壓對於功率電晶體之不利影響。 【發明内容】 、本發明之主要目的係在於提供一種突波電壓消除電路，可 以有效降低突波電壓’同時避免功率電晶體之切換損失過度增 加。 、本發明之另一目的係在於提供一種突波電壓消除電路，可 以整合於功率電晶體晶片，以降低整體之製作成本。 201203857 除雷驗種突波電壓消除電路。此突波電壓消 笛ΐϊ，一t端、一第一電流路捏、一第二電流路徑、一 由铱且、一第二/電阻與一第一齊納二極體(Zener diode)。其 心二路彳ί係位於輸人端與—功率電晶體結構之一閘極 路徑祕位於輸人端與 IS，第:電流路徑上。第二電阻係位於第二電二 i一，第二電阻之電阻值大於第-電阻之電阻值。第-齊 端G體於t電流路徑上，且順向連接於輸入端與閘極 虽輸入端卿極端之壓差大於第一齊納二極體 上二閘之電壓下降速率係大致由第-電流路徑 疋’备輸人端與閘極端之壓差小於第-齊納二極 徑上:定閉極端之電壓下降速率係大致由第二電流路 齊納發波電壓消除電路具有一第二 端與閉極端之壓差小於第一齊納二極體之導 壓上升體=電壓的電壓和時’閘極端之電 盘叫!I迷秘A致由第—電流路徑上之電麟蚊，當輸入端 ϋ體於第—齊納二極體之導通電壓與第二齊納 種具有—突波電壓消除電路之 電I:極!= 、:第一電流路徑、-第二 中，笛L電 第二電阻與一第一齊納二極體。其 門笛路從係位於輸入端與功率電晶體結構之閘極端之 係位於輸人端與功率電晶赌構之閘極端 電^^ I係位於第—電流路徑上。第二電阻係位於第二 值第二電阻之電阻值大於第—電阻之電阻 值第-齊納二極體係位於第一電流路徑上，且順向電性連接 201203857 ==率=趙結構之閉極端之間。當輸入端與閉極端 定，當輸入端與m壓路徑上之電流所決 時，功率電晶體纟士槿夕胡枝A ;第齊、内—極體之崩潰電壓 流路徑上之電流&決定。^之電堡下降速率係大致由第二電 is?多導 =構=為第-電阻，閘極金屬接觸“ ^&曰曰 之第-多晶石夕結構係作為第二電阻。 夕曰曰石夕、，。構間 二齊=:====構具有-第 ° #輸人物_之駐小料—冑 H逮的電壓和時，間極端之 端與間極敵 Α於第::當輸入 致由第-電===定間極㈣ 端係閘極 塾，-第一導電型之第一多晶接觸 ;=構:第二電流路徑係由間極金屬接觸閘y 夕、、口構’直抵閘極多晶石夕結構。其中，第日、1第-多日日 多晶發結構之間形成第一齊納二極體，第三多:曰:“:⑦

如圖中所示，第一齊納二極體ZD1係順向連接於輸入端 與閘極端G之間，第二齊納二極體ZD2係反向連接於輸入 端2與閘極端G之間。在方波驅動信號VIN上升之過程，同 時請參照第4圖所示，當方波驅動信號VIN細極電壓信號 VGS之壓差(VIN-VGS)小於第一齊納二極體Zm之導通電壓 ，，二齊納二極體ZD2之崩潰電壓的電壓和vi，第一電流路 徑尚未導通。此時，閘極電壓信號VGS的上升速率主要是取 ^於第二電流路徑上之電流大小，也就是由第二電阻R2所決 定。由於第二電阻R2之電阻值較大，因此’閘極電壓信號VG^ 201203857 ^:電_合於轉半導體 附圖式得精神可以藉由以下的發明詳述及所 【實施方式】 路干i®3 itt發明之突魏_除電路—較佳實施例之電 端IN 一第一圖電中 =’、此突/電壓消除電路2〇〇具有一輸入 弟電阻JU、一第二電阻犯、一第一齊納二極體 接與一第二齊納二極體ZD2。輸入端m係連 波._^電ΪΓ0，例如一脈波調變控制電路，以接收-方 2動3。在輸入端m與功率電晶體結構Q1之閘極端G 哲b 有一第一電流路徑與一第二電流路徑。第一電阻R1、 ，二背納二極體ZDi與第二齊納二極體ZE>2係位於第一電流 徑上。第二電阻R2係位於第二電流路徑上，並且，第二 阻把之電阻值大於第一電阻R1之電阻值。 201203857 會呈現緩步上升的狀態。 隨著方波驅動信號VIN之電壓上升，方波驅動 與閘極電壓信號VGS之壓差(VIN_VGS)也逐漸增大。g ti，當方波驅動信號_與閛極電壓信號VGs懕‘罢 °TiTGS)大於第一齊納二極體ZD1之導通電壓與第二齊納 ^ i崩潰電壓的電壓和v卜第—電流路徑開始導 通。由於第-電阻R1之電阻值明顯小於第二電阻幻: 值，此時，閘極電壓信號VGS的上升速率主要是取決 電流雜上之賴大小，捕是由帛—電阻R1所 因 閘極電壓信號VGS的上升速率會加快。並且 之電阻值越低，閘極電壓信號VGS之上升速率越快。 在時點t2，功率電晶體結構Q〗之閘極與源極間之電容 CGS完全充電’此時，電流開始對米勒電容(刪打哪此 充電。在此充電過程中，閘極電壓信號VGS會大致維持一定。 完成對於錄電容之充賴，_f壓錢VGS才會繼續上 升，直到閘極電壓信號VGS等於輸入端電壓VIN。 、請參照第2圖所示’由於方波驅動信號娜是以相當快 的速度由低電位切換至高電位，在這個過程中，不可避免會產 生感應電流，而導致切換損失。相較之下，請參照第4圖所示’ 本實施例調降閘極電壓信號VGS上升初期的速率。由於感應 電流的大小是正比於閘極電壓信號VGS之上升速度，因此了 本發明可以降低所產生的感應電流，有助於降低切換損失(能 量耗損等於電壓與電流之乘積）。 ' 接下來，在方波驅動信號VIN之下降段中，起初，方波 驅動彳5號VIN與閘極電壓信號VGS之壓差(vgS-VIN)小於第 一齊納一極體ZD1之導通電壓與第二齊納二極體之崩潰 ，壓的電壓和v2，第一電流路徑尚未導通。隨著方波驅動信 號VIN之電位下降’方波驅動信號vjjsj與閘極電壓信號vgs 之壓差(VGS-VIN)逐漸增大。當方波驅動信號νχΝ與閘極電壓 4吕號VGS之壓差(VGS-VIN)大於第一齊納二極體ZD1之導通 201203857 電壓與第二齊納二極體ZD2之崩潰電壓的電壓和v2，第一 流路徑開始導通。此時，閘極電壓信號VGS的下降速率主 取決於第一電流路徑上之電流大小，也就是由第一電阻ri 決定，因此’閘極電壓信號VGS會快速下降。 隨後，在時點t3，當方波驅動信號VIN與閘極電壓 VGS之壓差(VGS-VIN)小於第一齊納二極體ZD1之導通 與第二齊納二極體ZD2之崩潰電壓的電壓和v2的時候， 電流路徑停止導通。此時，閘極電壓信號VGS的上升 由第二電流路徑上之第二電阻R2所決定，因此，間極電 號VGS之下降速度會趨緩。 曰請參照第2圖所示，在電晶體元件之快速開關過程中，在 電晶體元件關斷的瞬間遇到突波(SJ)ike)電壓過高之 雖然降低電晶體元件之開關速度可以緩和突波電壓 ^問，’但部會導致切換損失之增加。她之下，請參昭 實細巾，電晶體元件大致上健:維持其開^速 ’ Μ ’可_免突波電壓Vsp過高的問題， 以防止切換損失過度增加。 之爆斤示’就方波驅動信號VIN朗極電壓信號VGS ίΐί 在間極電壓信狀上升段(缝gedge)中，以一上

Vl為分界點’纽可區分為碰上升速率較慢 VGS :下降速率f=部份。同樣地，在閘極電壓信號 to致二下降段轉折電壓v2為分 較電壓下降速率較快的部份與電壓下降速率 第1^ = 雜Vl與V2可視實際需要，透過改變 ΐΙΐΛϊ1與第二齊納二極體ZD2之參數來調整。 電路波1 顧除電路另-較佳實施例之 例之突較於第3圖之突波電壓消除電路，本實施 雷^^電_除電路之第—電流路徑上僅且有-第-電阻！u與-第一齊納二極體ZD3。此第一 201203857 亦是，向連接於輸入端IN與功率電晶體結構之閘極端 =波㈣信號上升之過程，_請參照第6圖所示，由 :第-電阻R1之電阻值明顯小於第二電阻Μ ，糊言號vGS之上升逮率主要是取決 =;=第1阻R1所決定。因此 接下來，在方波驅動信號VIN之下降段中， i VGS ^^(VGS-VIN)^^ =納-極體ZD3之崩潰電壓v3 ’第—電流路彳t 隨者^波驅動信號VIN之電钉降，方波驅練號篇與 極電壓信號VGS之避差(VGS_VIN)逐漸增大。在方波驅^ 號：娜之壓差(娜，大於第一“ 一極體ZD3之朋潰電壓v3的時候，第-電 態。此時，閘極電壓信號VGS的下降速率主 電流路徑，大小，也就是由第一電阻R1所==7 閘極電龜號VGS會快速下降。隨後，麵點t4，當方 動信號VIN與閘極電壓信號VGS之壓差(VIN_VGs)下降至 納=體ZD3之崩潰電壓v3的時候，第一電流路徑 知止導通。此時，閘極電壓信號VGS的上升速率改由第二電 第二電阻μ所決定，因此，間極電壓信號“ 之下降速度會趨緩。 第7a與7b圖係第5圖之突波電壓消除電路整合於功率半 ，體晶片一較佳實施例之俯視圖與剖面圖。其中，第、7b圖所 =之剖面圖係對應於第7a圖中之A-A，剖面。圖中顯示功率 半，體晶片之一閘極接觸結構。此閘極接觸結構係連接至功率 電晶體結構之閘極端。圖中之閘極接觸結構之上方與左右兩側 均可延伸連接功率電晶體結構之閘極多晶石夕結構，^通入閘極 電壓信號信號。 & 此閘極接觸結構具有一第一導電型之第一多晶矽結構423 與一第二導電型之第二多晶矽結構425形成於一基材上。 201203857 ^本實施例中，第-導電型即為？型，第 425 2 f ί, i；sn; ,ϊ,-/ 435 ^同樣是第二導電型之間極多晶石夕結構42l。此外，^^ Φ 夕晶矽結構421上覆蓋有一閘極金屬層440，以降低閘極雷 440 於第Πίίϊ第5圖所示’前述閉極金屬接觸墊445即對應 圖中之m，間極多晶石夕結構421即對應於第5 由:構 :ίί二構第4S電Γ徑係由閉極金屬接觸要445，經心 曰石々II接二構425 ’直抵閘極多晶石夕結構42卜其中，第-多 ^多曰日雜構421社第二多晶雜構425係作為第二^ 導體=::第例= 電晶體、Ϊ構之&=接極接觸結構係連接至功率 201203857 屬接7棚’本實關在連接至閘極金 ί 構523與第二多晶雜構525之

”矽結構527則是第二導電型：導J 第二插塞535連接第二多 =ΪΪ，一導電型之間極多晶雜 Ϊί=Ϊ構521上覆蓋有一閘極金屬層·。

於第第3圖所示，前述閘極金屬接觸墊545即對應 入ί T間極多晶卿521即對應二3 rf構 第三多晶石夕結構527、第二多晶石夕結 構525 ’直抵閘極多晶矽結構521^ =45’;由第二 _第52= ^ 石夕結構523與第三多晶石夕結構527之

^第^日ZD1軸連接於輸人端取朗極端G 1 第二㈣找構525之間形成第 一=_ ZD2反向連接於輸人端m與閘極端G之間

與閘極多晶石夕結構521社第二多晶石夕結構 ^隨，祕金屬觸墊545與_多晶石夕 、”。 3之第一多晶石夕結構525係作為第二電阻R2。 綠ίΓ騎提供之突波電壓消除電路，不僅有助於增加效率 電壓，同時也容易整合於神半導體晶片+之閘極 接觸、，，°構中，以簡化外部驅動電路，降低外部驅動電路的成本。 惟以上所述者，僅為本發明之較佳實施例而已， 此限定本發背狀細，即纽依本發”請專·圍 明，明?容所作之簡單的等效變化與修飾，皆仍屬本發 涵盍之範圍内。另外本發明的任一實施例或申請專利範圍不須 12 201203857 【圖式簡單說明】 =1圖顯示_—典型功率電日日日體驅動電路。 ίΐΝ、1圖之突波輕消除電路中，方波驅動作號 =圖_物讓VGS、驗極龍彻無㈣

Ϊ圖3。圖躲㈣之贼賴翁電路-錄實_之電路示 第4圖顯示第3圖之突波電壓 =閘極_號VGS、雜極錢彻與錄電Hi 第5圖係本發明之突波電壓消 /+ ^ ^ 示意圖。 電料-較佳實施例之電路 =與7b圖 5圖之突波電壓消除電路整合於 曰曰片一較佳實施例之俯視圖與剖面圖。 手千導體 與8b圖係第3圖之突波電壓消除電路整合於 曰曰片一較佳實施例之俯視圖與剖面圖。 導體 【主要元件符號說明】 驅動電路100 功率電晶體Q0 電阻R0

突波電壓消除電路200 輸入端IN 13 201203857 第一電阻R1 第二電阻R2

第一齊納二極體ZD 1，ZD3 第二齊納二極體ZD2 閘極端G 方波驅動信號VIN 閘極電壓信號VGS 功率電晶體結構Q1 基材 410,510 閘極多晶矽結構421,521 第一多晶矽結構423,523 第二多晶矽結構425,525 第三多晶矽結構527 層間介電層430,530 第一插塞433,533 第二插塞435,535 閘極金屬接觸墊445,545 閘極金屬層440,540

Claims (1)

1. 201203857 七、申請專利範圍·· 1· 一種具有一突波電壓消除電路之功率半導體晶片，包括·· 一功率電晶體結構，具有一閘極端；以及 一閘極接觸(gate contact)結構，包括： 一輸入端； 一第一電流路徑，位於該輸入端與該閘極端之間； 一第二電流路徑，位於該輸入端與該閘極端之間； 一第一電阻，位於該第一電流路徑上；以及 一第二電阻，位於該第二電流路徑上，該第二電阻之電阻 值大於該第一電阻之電阻值；以及

   一第一齊納一極體，位於該第一電流路徑上，且順向連接 於該輸入端與該閘極端之間； f中，當該輸入端與該閘極端之壓差大於該第一齊納二極體之 巧潰電壓時，該閘極端之電壓下降速率係大致由該第一電流路 ，上之電流所決定，當該輸入端與該閘極端之壓差小於該 背納二極體之崩潰電壓時，該閘極端之電壓下降速率係大 該第二電流路徑上之電流所決定。 1項之—種具有_突波電壓消除電路之 ^羊+^?·體晶片’更包括_第二齊納二極體，位於 ======電 Ϊ:輪= =二極趙之崩潰電壓的電壓和時，該閘極端 由該所=極端之電壓上升迷率係大致 :力率ΐ申導1二-種具有一突波電壓消除電路之 該_端係位於一^:=:=於 15 201203857 相鄰之一第一導電型 多晶石夕結構上方，該第 = 夕結構與-第二導電型之第二 與該第二多晶雜構之間，該係位於該第—多晶石夕結構 極多晶魏構，_極 ^ 晶魏獅延伸連接該開 電性連接該第—鶴透過至少—第―插塞_g) 該第二多晶德構，該第°^透過至少—第二插塞電性連接 之該第二多晶雜構 顯糊極多晶梦結構間 多晶石夕結構間之該第二多砂h電阻’該第二插塞與該閘極 4·如申請專利範圍第為該第二電阻。 該第一多晶發結 晶矽層，並且，該第二 功率半_晶片，其令 f具有一突波電麼消除電路之 構與該閑極多晶二多2結構、 功率半導體晶片，其中二上有-突波電壓消除電路之 金屬層，該間極金屬層搞=結構上方覆蓋有-間極 層。 極金屬接觸墊係位於同-個金屬 6·如申請專利範園第2項之一錄百士 功率半導體晶片，其中，^，具有一突波電_除電路之 該間極端係位於—閘極多===係位於—間極金屬接觸塾， 多晶石夕結構與一第一冗型:;日，，:一第二導電型之第三 該第二齊納二極體t 第三多晶雜構之間， 構之間，該第二多晶石夕結構係^ 二多晶矽結 第 多晶矽結 :構係該作第;與;;=結構間冗 該第二多晶德顧作顧極多晶魏構間之 7.如申請專利範圍第6項之一種具有一突波電壓消除電路之 間極金屬接難係透過至少晶魏構，該 多晶透過至少-第二插塞接該第一 201203857 功率半導體晶片，其中，該第一 構、該第三多晶石夕結構與該閉極多該第二多晶石夕結 石夕層，並且，該第三多晶頻構係環繞同—個多晶 第二多晶矽結構係環繞該第三^二 多B曰矽結構，該 8.如申請專利細第6項:_=^匕 功率半導體晶片，其中，該間搞玄;^犬波電壓消除電路之 :屬層，該閘極金屬層與該閘極金茲

   :力率如4r二圍心 1〇·如申請專利範圍第1項之一種f有，突構。 功率半導體晶片，其中，該功率雷⑽ f電除電路之 晶體(MOSFET)結構。 BS、、、°難—金氧半場效電 11. 一種突波電壓消除電路，包括： 一輸入端； 電流路徑，位於該輸人端與—功率電晶體結構之一開極 一第二電流路控，位於該輸入端與該閘極端之間； 一第一電阻，位於該第一電流路經上； 第一電阻’位於料二電流路徑上，該第二電阻之電阻值大 於該第一電阻之電阻值； 一第一齊納二極體，位於該第一電流路徑上，且順向連接於該 輸入端與該閘極端之間；以及 其中，^該輸入端與該閘極端之壓差大於該第一齊納二極體之 ，潰電壓時，該閘極端之電壓下降速率係大致由該第一電流路 徑上之電流所決定，當該輸入端與該閘極端之壓差小於該第一 齊納二極體之崩潰電壓時，該閘極端之電壓下降速率係大致由 該第二電流路徑上之電流所決定。 12·如申請專利範圍第η項之突波電壓消除電路，更包括一第 二齊納二極體’位於該第一電流路徑上，且反向連接於該輸入 17 201203857 端與該閘極端之間，當該輸入端與該閘極端之愿差小於該第一 齊納二極體之導通電壓與該第二齊納二極體之崩潰電壓的電壓 和時，該閘極端之電壓上升速率係大致由該第二電流路徑上之 電流所決定，當該輸入端與該閘極端之壓差大於該第一齊納二 極體之導通雜無第二齊納二極體之黯傾的電壓和時， g極端之電壓上升速率係大致由該第-電流路徑上之電流所 13 ㈣ί申請專利範圍第11項之突波電壓消除電路，其中，今Φ =電壓消除電路係整合於—功率半導體晶片之一閘極^觸^