TW201203559A - Pixel structure and method for forming the same - Google Patents

Description

201203559

1 W3530FA-D 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種晝素結構及其之形成方法，且特 別是有關於一種具有儲存電容之晝素結構。 【先前技術】 請參照第1圖，其繪示傳統之晝素結構之剖面圖。畫 素結構100具有一基板109。基板109上形成一半導體層 120。半導體層120及基板109上覆蓋有一絕緣層150。絕 緣層150上形成一閘極116，並覆蓋有一内層介電層190 於閘極116上。絕緣層150及内層介電層190具有兩個開 口 162，以暴露出半導體層120。一源極114、一汲極112 及一電容電極101形成於内層介電層190上。源極114及 汲極112是經由開口 162與半導體層120電性連接。 一保護層102形成於内層介電層190上，且覆蓋源極 114、汲極112及電容電極101，並具有一接觸洞（contact hole)163，以暴露出源極114。畫素電極103形成於保護層 102上，並經由接觸洞163與源極114電性連接。 晝素結構100之電容電極101為導電材料，且保護層 102為介電材料。儲存電容Csl會形成於電容電極101及 晝素電極103之間。然而，因保護層102之覆蓋方式，畫 素電極103及電容電極101之間會因製程問題易產生短 路。雖然可增加保護層102之厚度以解決上述所提之問 題，儲存電容Csl卻因此而相對的減少。 201203559 1 vv j-uur/Λ,-Ο 此外，電容電極101 —般採用不透光之材質，且位於 晝素結構100之可視區域内（未圖示），因此，就算晝素電 極103採用透光之材質。然而，此設計方式往往會使晝素 結構100之開口率（aperture ratio)，隨著儲存電容Csl之儲 存容量（如：儲存電容Csl於可視區域内之面積）增加而減 少。如此一來，即會使得面板之顯示亮度降低。除此之外， 此問題更顯見於同尺寸且具較高解析度之面板。 【發明内容】 本發明是有關於一種晝素結構及其形成方法，可於不 變更電容值之情況下增加開口率。 根據本發明之第一方面，提出一種晝素結構。此晝素 結構包含至少一電晶體、一第一儲存電容、一第一導電 層、一内層介電層、一第二導電層、一保護層及一第三導 電層。第一儲存電容電性連接於電晶體。内層介電層覆蓋 於第一導電層上，且其具有至少一第一開口。第二導電層 形成於部份内層介電層上，且經由第一開口電性連接於第 一導電層。保護層覆蓋於電晶體及第二導電層上，且其具 有至少一第二開口。第三導電層形成部份保護層上，且經 由第二開口電性連接於電晶體。第一儲存電容由第三導電 層、保護層及第二導電層所構成。 根據本發明之第二方面，提出一種畫素結構之形成方 法。晝素結構具有至少一電晶體及一第一儲存電容。第一 儲存電容電性連接於電晶體。此形成方法包含以下之步 201203559

1 WJ^iUJ^A-D 驟：首先，形成一第一導電層。接著，覆蓋一内層介電層 於第一導電層上，且其具有一第一開口。然後，形成一第 二導電層於部份内層介電層上，且經由第一開口電性連接 於第一導電層。接著，覆蓋一保護層於電晶體及第二導電 層上，且其具有一第二開口。最後，形成一第三導電層於 部份保護層上，且經由第二開口電性連接於電晶體。第一 儲存電容由第三導電層、保護層及第二導電層所構成。 為讓本發明之上述内容能更明顯易懂，下文特舉較佳 實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 本發明是提出具有至少一儲存電容於導電材料間之 畫素結構。導電材料包括透光材質、反射材質、或上述之 組合。本發明之實施例是以一光電裝置中顯示面板之畫素 結構作為範例來詳細說明。再者，實施例之圖示是省略某 些元件，以利清楚顯示本發明之技術特點。 第一實施例 請參第2A圖，其繪示本發明第一實施例之畫素結構 之上視示意圖。本實施例是以一光電裝置中顯示面板之晝 素結構200舉例說明。如第2A圖所示，資料線DT2及掃 描線SC2為分別與晝素結構200電性連接。請參照第2B 圖，其繪示第2A圖之晝素結構之剖面圖。第2B圖為沿著 第2A圖中之2B-2B’剖面線之剖面圖。晝素結構200包含 201203559 241/1 標註）、一第一儲存電容cs21、一第一導電層 及一篦介電層290、一第二導電層242、-保護層280 勺入一=、電層243。較佳地，畫素結構20〇可選擇性地 播H光圖案層（未繪示）’位於且平行於資料線DT2及 之至少一者之側邊’以防止資料線DT2及掃 線犯之至少—者之邊緣產生漏光現象。 9⑽费第-f•存電容電性連接於電晶體。内層介電廣 =盘於第一導電層241上，且其具有-開口脱。第 層242形成於部份内層介電層29〇上，且經由開口 陡連接於第一導電層241。保護層280覆蓋於電晶 一導電層242上，且其具有一開口 282。第三導電 層243形成部份保護層280上，且經由開口加電性連接 於電明體。第-儲存電容cs2〗由第三導電層243、保護層 280及第二導電層242所構成。 、睛參照第3A〜3F圖，其繪示第2B圖之晝素結構之形 成方法之机程圖。晝素結構2〇〇之形成方法如下：如第3入 圖所示，於基板209上形成一半導體層22〇,且接著覆蓋 一絕緣層250於半導體層22〇上。半導體層22〇包含直少 ，個摻雜區224a、224b及一本徵區222。一般而言，本徵 區222是位於二個摻雜區224a、22仆之間。較佳地，本 ，明之實施例’可選擇性地加人至少一另外摻雜區於本徵 品222及二個摻雜區224a、22朴其中至少一者之間且 ^卜摻雜區之摻雜濃度實f上小於二個摻雜區224:、浦 ^—者、本徵區222可摻雜或不摻雜，若摻雜時，本 201203559

i w^^jur/\-D 徵區222之極性較佳地與_ 摻雜區之極性實質上不同、。摻雜區224a、224b及另外 本徵區222及/或另外推另二個摻雜㊣224a、224b、 導體層220中或不同昧形+，亦可選擇性地同時形成於半 導體層220之材質包括單f半導體層220中。再者’半 質、多晶之切材質、非S8^含矽材質、微晶之含石夕材 它材質、或上述之組合。切㈣、含鍺材質、或其 層時第3B圖所示，形成第-導電層卿 增上。此時，電晶艚— 哲^ 體之閘極216亦同時形成。於本 一導電層241之材質是以反射材質(如:金、 錫、鉛、鎘、鉬、鎢、鈦、鈦、钽、铪、或 2材質、或上述之氧化物、或上述之氮化物、或上述之 _化物 <上述之合金、或上述之組合）為實施範例，但 不限於此’亦可選擇性地使用透明材質（如：銦錫氧化物、 紹=氧化物、銘錫氧化物、銦鋅氧化物、編錫氧化物、或 其匕材質、或上述之組合）或透明材質與反射材質之組合。 此外，第一導電層241連接於一具有位準之電極線，例如： \ 共用電極線Vcom2，或亦可選擇性地使用部份具有位準之 電極線，例如：共用電極線乂_2當作第一導電層241(如 第2A圖所示）。其中，於本實施例中，電極線，例如：共 用電極線Vconi2之材質是以反射材質（如：金、銀、銅、鐵、 錫、鉛、鎘、鉬、鎢、鈦、鈦、钽、铪、或其它材質、或 上述之氧化物、或上述之氮化物、或上述之氮氧化物、或 上述之合金、或上述之組合）為實施範例，但不限於此，亦 8 201203559 Λ ** ^ ^ \f L· i &~ 可選擇性地使用透明材質（如：銦錫氧化物、鋁鋅氧化物、 鋁錫氧化物、銦鋅氧化物、鎘錫氧化物、或其它材質、或 上述之組合）、或透明材質及反射材質之組合。換言之，第 一導電層241連接於電極線，例如：共用電極線VCQm22 材質實質上相同或不同，較佳地，二者實質上相同，以減 低製程複雜性。 接著，如第3C圖所示，覆蓋内層介電層290於絕緣 層250上，且分別形成開口 292於内層介電層290及兩個 開口 231a、231b於内層介電層290及絕緣層250。 然後，如第3D圖所示，形成第二導電層242於部份 之内層介電層290上，且經由開口 292、231a、231b分別 電性連接於第一導電層241及半導體層220。其中，經由 開口 231a、231b電性連接於半導體層220的第二導電層 242是當作電晶體之一汲極212及一源極214。於本實施 例中，第二導電層242之材質是以反射材質（如：金、銀、 銅、鐵、錫、船、鑛、鉬、鶴、鈦、鈦、组、給、或其它 材質、或上述之氧化物、或上述之氮化物、或上述之氮氧 化物、或上述之合金、或上述之組合）為實施範例，但不限 於此，亦可選擇性地使用透明材質（如：銦錫氧化物、銘辞 氧化物、鋁錫氧化物、銦辞氧化物、鎘錫氧化物、或其它 材質、或上述之組合）、或透明材質與反射材質之組合。再 者，電晶體之源極214及汲極212之其中一者電性連接於 資料線DT2(如第2A圖所示），且電晶體之閘極216電性 連接於掃描線SC2(如第2A圖所示）。必需說明的是，本實 201203559 i wjD^urA-ΰ 施例之開口 231a、231b及292於非同一時間下所形成的， 但不限於此’亦可選擇性地使用具有不同透光度光罩（如： 半調光罩、繞射光罩、柵狀圖案光罩、或其它光罩、或上 述之組合）之黃光製程’於同一時間下’形成開口 231a、 231b 及 292。 接著’如第3E圖所示，覆蓋保護層280於電晶體及 第二導電層242上，且保護層280具有一開口 282。 最後’如第3F圖所示，形成第三導電層243(亦稱晝 素電極)於部份之保護層280上，且經由開口 282電性連接 於電晶體。其中’開口 282可選擇性地實質上對準或不對 準開口 231b。如此一來’整體之畫素結構2〇〇即如同第 3F圖所示。於本實施例中，第三導電層243之材質是以透 光材質（如：銦錫氧化物、鋁鋅氧化物、鋁錫氧化物、銦鋅 氧化物、鎘錫氧化物、或其它材質、或上述之組合）為實施 範例，但不限於此，亦可選擇性地使用反射材質（如：金、 銀、鋼、鐵、錫、船、鎮、鉬、鶴、錄、鈦、组、給、或 其它材質、或上述之氧化物、或上述之氮化物、或上述之 氮氧化物、或上述之合金、或上述之組合）、或透明材質與 反射材質之組合。 於本實施例中，由於第一導電層241及第二導電層 242為共電位之電阻，也就是並聯設計，因此可降低電極 線，例如：共用電極線Vc〇m2之負载p且抗。如此一來，即 可避免光電裝置中顯示面板於顯示畫面時產生串音現象 (cross-talk)。 201203559 再者，絕緣層250、内層介電層290及保護層280之 至少一者之材質，包含無機材質（如：氧化碎、氮化石夕、氮 氧化發、氧化給、氮化給、碳化>6夕、或其它材質、或上述 之组合）、有機材質（如：光阻、聚丙醯喊(polyarylene ether ; PAE)、聚醯類、聚酯類、聚醇類、聚烯類、笨並環丁烯 (benzocyclclobutene ； BCB) 、 HSQ (hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、矽氧碳氫化 物（SiOC-H)、或其它材質、或上述之組合）、或上述之組合。 本實施例之第二導電層242可選擇性地採用反射〇材 質、透光材質、或上述之組合。第2Β圖之第二導電層242 是以反射材質為實施範例。請參照第4圖，其繪示第一實 施例之另-畫素結構之剖面圖。畫素結構3gg包含 第三導電層343。第二導電層342形蔓層380及-390上’且經由開口 392電性二，份内層介電層 圖之第二導電層導電層⑷。第 ，而第4圖之第二導電層342之 材質為實施範 施範例，但不限於此。上述内容二疋以透光材質為實 說明其之形成方法，晝素結構3〇心素結構2〇〇為範例 200之形成方法相同，因此不在:成方法與晝素結構 是，晝素結構200之第二導電層242 ^述。但值得注意的 二導電層342之材料是以不同之材:晝素結構300之第 地，晝素結構3G〇$具有上述所提^實施範例。同樣 式。且由於晝素結 體(未標註）、-第-儲存電容Cs3i、一第一導電層⑷、: 内層介電層390、一第二導電層342、 390 2B 例，而第 11 201203559 i wjDJur/\-0 構300之第二導電層342是以透光材質為實施範例，因此 晝素結構300可用於配合不同之運用實施方式。 第二實施例 請參第5A圖，其繪示本發明第二實施例之畫素結構 之上視示意圖。本實施例是以一光電裝置中顯示面板之畫 素結構400舉例說明。如第5A圖所示，資料線DT41、 DT42及掃描線SC4為分別與晝素結構400電性連接。請 參照第5B圖，其繪示第5A圖之晝素結構之剖面圖。第 5B圖為沿著第5A圖中之5B-5B’剖面線之剖面圖。畫素結 構400包含一電晶體（未標註）、一第一儲存電容Cs41、一 第一導電層441、一内層介電層490、一第二導電層442、 一保護層480、一第三導電層443及一第四導電層444。 較佳地，晝素結構400可選擇性地包含一遮光圖案層，位 於且平行於資料線DT4卜DT42及掃描線SC4之至少一者 之側邊，以防止資料線DT41、DT42及掃描線SC4之至少 一者之邊緣產生漏光現象。 第一儲存電容Cs41電性連接於電晶體。内層介電層 490覆蓋於第一導電層441上，且其具有一開口 492。第 二導電層442形成於部份内層介電層490上，且經由開口 492電性連接於第一導電層441。保護層480覆蓋於電晶 體及第二導電層442上，且其具有一開口 482。第三導電 層443形成部份保護層480上，且經由開口 482電性連接 於電晶體。第四導電層444覆蓋於第二導電層442與部份 12 201203559 凰 TT / I— 内層介電層490上，以使得第一儲存電容Cm丨由第三導電 層443、保護層480、第四導電層444及第二導電層442 所構成。 請參照第6A〜6G圖，其繪示第5B圖之畫素結構之形 成方法之流程圖。畫素結構400之形成方法如下：如第6A 圖所示，於基板409上形成一半導體層420，且接著覆蓋 一絕緣層450於半導體層420上。半導體層420包含至少 一個推雜區424a、424b及一本徵區422。一般而古，本徵 區422是位於二個摻雜區424a、424b之間。較佳地，本 發明之實施例’可選擇性地加人至少—另外摻雜區於本徵 區422及二個摻雜區424a、42仆之至少一者之間， =雜區之摻雜濃度實質上小於二個摻雜區42二二另 之至少一者、本徵區422可旅雜七τ协μ 徵區422之極性斑-或不推雜，若摻雜時，本 之極性較佳地實質上;^ H4叫、424b及料摻雜區 本徵…或另外捧雜區―^ 導體層中420或不同睥化〇込擇性地同時形成於半 導趙層42〇之材質包時^成Γ半導體層伽中。再者，ΐ 質、多晶之切材質、非晶=含石夕材質、微晶之切材 它材質、或上述之組合。 夕材質、含錯材質、或其 然後，如第6Β圖所示 層450上。此時1晶體之一閉2一導電層441於絕緣 實施例中，第一導電層441 416亦同時形成。於本 銀、鋼、鐵、錫、鉛、錦疋从反 涵、鹤、錢、 〖、錯、糕、/質是以反射材質(如：金、 或 鈦、组、給 13 201203559

1 wjjjur/\-D 其它材質、或上述之氧化物、或上述之氮化物、或上述之 II氧化物、或上述之合金、或上述之組合）為實施範例，但 不限於此，亦可選擇性地使用透明材質（如：銦錫氧化物、 崔呂鋅氧化物、铭錫氧化物、銦鋅氧化物、编錫氧化物、或 其它材質、或上述之組合）、或透明材質與反射材質之組 合。此外，第一導電層441連接於一具有位準之電極線， 例如：共用電極線Vcom4(如第5A圖所示），但不限於此， 亦可選擇性地使用部份具有位準之電極線，例如：共用電 極線VC()m4當作第一導電層441。其中，於本實施例中，電 極線，例如：共用電極線Vcom4之材質是以反射材質（如： 金、銀、銅、鐵、錫、錯、編、铜、鶴、鈥、鈦、组、铪、 或其它材質、或上述之氧化物、或上述之氮化物、或上述 之氮氧化物、或上述之合金、或上述之組合）為實施範例， 但不限於此，亦可選擇性地使用透明材質（如：銦錫氧化 物、is鋅氧化物、铭錫氧化物、銦鋅氧化物、編錫氧化物、 或其它材質、或上述之組合）、或透明材質及反射材質之組 合。換言之，第一導電層441連接於電極線，例如：共用 電極線VC()m4之材質實質上相同或不同，較佳地，二者實 質上相同，以減低製程複雜性。 接著，如第6C圖所示，覆蓋内層介電層490於絕緣 層450上，且分別形成開口 492於内層介電層490及兩個 開口 431a、431b於内層介電層490及絕緣層450。 然後，如第6D圖所示，形成第二導電層442於部份 之内層介電層490上，且經由開口 492、431a、431b分別 201203559 1 vv 電性連接於第—導電層441及半導體層420。其中，經由 開口 43,1a、431b電性連接於半導體層42〇的第二導電層 442是當作電晶體之—祕化及—源極叫。於本實施 例中’第二導電層442之材質是以反射材質（如：金、銀、 銅、鐵、錫、鉛、鎘、鉬、鎢、鈦、鈦、鈕、铪、或其它 材質 '或上述之氧化物、或上述之氮化物、或上述之氣氧 化物、或上述之合金、或上述之組合）為實施範例，但不限 於此’亦可選擇性地使用透明材質（如：銦錫氧化物、紹鋅 氧化物、鋁錫氧化物、銦鋅氧化物、鎘錫氧化物、或其它 材質、或上述之組合）、或透明材質與反射材質之組合。再 者，電晶體之汲極412及源極414之其中一者電性連接於 資料線DT41、DT42(如第5A圖所示），且電晶體之閘極 416電性連接於掃描線sc4(如第5A圖所示）。必需說明的 是’本實施例之開口 431a、431b及492於非同一時間下 所形成的’但不限於此，亦可選擇性地使用具有不同透光 度光罩（如：半調光罩、繞射光罩、柵狀圖案光罩、或其它 光罩、或上述之組合)之黃光製程，於同一時間下，形成開 口 431a、431b 及 492。 接著’如第6E圖所示，覆蓋第四導電層444於第二 導電層442與部份之内層介電層490上。於本實施例中， 以第四導電層444之材質為透光材質作為實施範例，但不 限於此，亦可選擇性地使用反射材質或透光材質與反射材 質之組合。此外，由於第〆導電層441、第二導電層442 及第四導電層444相互電性連接，因此第一導電層441、 15 201203559 I ^353ϋ^Α-0 第二導電層442及第四導電層444之位準為實質上相同。 且第一導電層441、第二導電層442及第四導電層444之 位準包含，例如：共用位準。 另外，於本實施例中，汲極412與掃描線SC4之間 具有一第一寄生電容，且汲極412與資料線DT41、DT42 之間各具有之電容之總和實質上為一第二寄生電容。此 外，畫素結構400之畫素電極與共用電極（未繪示）之間具 有一液晶電容（未繪示）。晝素結構400之一晝素電容實質 上等於液晶電容與第一儲存電容Cs41之和。第四導電層 444之面積即是決定於第一寄生電容與畫素電容之比、第 二寄生電容與畫素電容之比及第一儲存電容Cs41與液晶電 容之比。於本實施例之第四導電層444之面積，較佳地， 實質上大於第二導電層442之面積，但不限於此，亦可視 設計上之要求，來選擇性地改變第四導電層444之面積， 如：其實質上比第二導電層442之面積小、其實質上相等 於第二導電層442之面積、或上述之組合。 然後，如第6F圖所示，覆蓋保護層480於電晶體及 第二導電層442上，且保護層480具有一開口 482。 最後，如第6G圖所示，形成第三導電層443(亦稱晝 素電極)於部份之保護層480上，且經由開口 482電性連接 於電晶體。其中，開口 482可選擇性地實質上對準或不對 準開口 431b。如此一來，整體之畫素結構400即如同第 6G圖所示。於本實施例中，第三導電層443之材質是以 透光材質（如：銦錫氧化物、銘鋅氧化物、铭錫氧化物、銦 201203559 扈«) 鋅氧化物、錫錫氧化物、或其它材質、或上述之組合）為 實施範例，但不限於此，亦可選擇性地使用反射材質（如： 金、銀、銅、鐵、錫、錯、録、錮、鶴、敍、欽、组、給、 或其它材質、或上述之氧化物、或上述之氮化物、或上述 之氮氧化物、或上述之合金、或上述之組合）、或透明材質 與反射材質之組合。 於本實施例中，第四導電層444採用透光材質，因此 畫素結構400可於不變更電容值之情況下增加開口率，但 不限於此，亦可使用反射材質、或透光材質及反射材質之 組合。此外，第四導電層444可選擇性地不與任何閘極線 或資料線相互重疊，因此可減少閘極綵或資料線上的負 載’但不限於此，亦可選擇性地部份重疊。 再者，第一導電層441、第二導電層442及第四導電 層444為共電位之電阻，也就是並聯設計，因此可降低電 極線，例如··共用電極線Vcom4之負載阻抗。如此一來， 即可避免光電裝置中顯示面板於顯示畫面時產生串音現 象0 再者，絕緣層450、内層介電層490及保護層480之 至少一者之材質，包含無機材質（如：氧化矽、氮化矽、氮 氧化矽、氧化铪、氮化铪、碳化矽、或其它材質、或上述 之組合）、有機材質（如.光阻、聚丙酿鱗(p〇lyaiylene ether ; PAE)、聚醯類、聚酯類、聚醇類、聚烯類、苯並環丁烯 (benzocyclclobutene ; BCB) 、 HSQ (hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、石夕氧碳氫化 17 201203559

i wj^jur/\-D 物（SiOC-H)、或其它材質、或上述之組合）、或上述之組合。 第三實施例 請參第7A圖，其繪示本發明第三實施例之晝素結構 之上視示意圖。本實施例是以一光電裝置中顯示面板之畫 素結構500舉例說明。如第7A圖所示，資料線DT5及掃 描線SC5為分別與畫素結構500電性連接。請參照第7B 圖，其繪示第7A圖之畫素結構之剖面圖。第7B圖為沿著 第7A圖中之7B-7B’剖面線之剖面圖。晝素結構500包含 一電晶體（未標註）、一第一儲存電容Cs51、一第二儲存電 容Cs52、一第三儲存電容Cs53、一第一導電層541、一内 層介電層590、一第二導電層542、一絕緣層550、一半導 體層520、一保護層580及一第三導電層543。較佳地， 晝素結構500可選擇性地包含一遮光圖案層（未繪示），位 於且平行於資料線DT5及掃描線SC5之至少一者之側 邊，以防止資料線DT5及掃描線SC5之至少一者之邊緣 產生漏光現象。 第一儲存電容Cs51電性連接於電晶體。内層介電層 590覆蓋於第一導電層541上，且其具有一開口 592。第 二導電層542形成於部份内層介電層590上，且經由開口 592電性連接於第一導電層541。保護層580覆蓋於電晶 體及第二導電層542上，且其具有一開口 582。第三導電 層543形成部份保護層580上，且經由開口 582電性連接 於電晶體。第一儲存電容Cs51由第三導電層543、保護層 201203559 580及第二導電層542所構成。第二儲存電容Cs52由第一 導電層541、絕緣層550及部分半導體層520所構成。第 三儲存電容Cs53由第二導電層542、内層介電層590、絕 緣層550及部分半導體層520所構成。 請參照第8A〜8F圖，其繪示第7B圖之晝素結構之形 成方法之流程圖。畫素結構500之形成方法如下：如第8A 圖所示’於基板509上形成一半導體層520，且接著分別 覆蓋一絕緣層550於半導體層520上。半導體層52〇包含 至少二個摻雜區524a、524b及一本徵區522。本實施例之 摻雜區524a，以延伸至第一金屬層541之下方來當作實施 範例說明。一般而言，本徵區522是位於二個摻雜區524&、 524b之間。較佳地，本發明之實施例，可選擇性地加入至 少一另外摻雜區於本徵區522及二個摻雜區524a、524b 之至少一者之間，且另外摻雜區之摻雜濃度實質上小於二 個摻雜區524a、524b之至少一者、本徵區522可推雜: 不摻雜，若摻雜時，本徵區522之極性與二個摻雜區52如、 2扑及另外摻雜區之極性較佳地實質上不同 摻雜區524a、、太料r r 卜一個 選裡^ 22及/或另外捧雜區，亦可 =:時形成於半導體層52。中或不同時形成於:導 。再者，半導體層52G之材質包括單晶之含碎 =質、微晶之切材質、多晶之切材質、非晶之=

質、含錄材質、或其它材質、或上述之組合。S 然後，如第8B圖所示， 層550上。此時，電晶體之一 形成第一導電層541於絕緣 閘極516亦同時形成。於本 201203559

1 wjjjur/\-D 實施例中，第一導電層541之材質是以反射材質（如：金、 銀、銅、鐵、錫、錯、編、钥、鶴、鈦、欽、组、給、或 其它材質、或上述之氧化物、或上述之氮化物、或上述之 氮氧化物、或上述之合金、或上述之組合）為實施範例’但 不限於此，亦可選擇性地使用透明材質（如：銦錫氧化物、 铭鋅氧化物、紹錫氧化物、銦鋅氧化物、編錫氧化物、或 其它材質、或上述之組合）或透明材質與反射材質之組合。 此外，第一導電層541連接於一具有位準之電極線，例如： 共用電極線Vcom5(如第7A圖所示），但不限於此，亦可選 擇性地使用部份具有位準之電極線，例如：共用電極線 乂⑶⑽當作第一導電層541。其中，於本實施例中，共用電 極線VC()m5之材質是以反射材質（如：金、銀、銅、鐵、錫、 錯、錫、钥、鶴、敍、鈦、组、铪、或其它材質、或上述 之氧化物、或上述之氮化物、或上述之氮氧化物、或上述 之合金、或上述之組合）為實施範例，但不限於此，亦可選 擇性地使用透明材質（如：銦錫氧化物、紹鋅氧化物、紹錫 氧化物、銦辞氧化物、鎘錫氧化物、或其它材質、或上述 之組合）、或透明材質及反射材質之組合。換言之，第一導 電層541連接於電極線，例如：共用電極線Vccm5之材質 實質上相同或不同，較佳地，二者實質上相同，以減低製 程複雜性。如同前述，本實施例之半導體層520之摻雜區 524a延伸至第一金屬層541之下方為實施範例。因此，第 二儲存電容Cs52由第一導電層541、絕緣層550及部分半 導體層520所構成。必需注意是，延伸至第一金屬層541 201203559 1 yy 之下方之半導體層520亦可選擇性地為透過一連接層（未 繪示）連接閘極516下方之半導體層520。其中，延伸至第 一金屬層541之下方之半導體層520包含至少一摻雜區 524a/524b、至少一另一摻雜區、至少一本徵區522之其中 至少一者。其中，連接層之材質可使用第一導電層541、 第二導電層542、第三導電層543、半導體層520其中至 少一者。 接著，如第8C圖所示，覆蓋内層介電層590於絕緣 層550上，且分別形成開口 592於内層介電層590及兩個 開口 531a、531b於内層介電層290及絕緣層550。 然後，如第8D圖所示，形成第二導電層542於部份 之内層介電層590上，且經由開口 592、531a、531b分別 電性連接於第一導電層541及半導體層520。其中，經由 開口 531a、531b電性連接於半導體層520的第二導電層 542是作為電晶體之一汲極512及一源極514。於本實施 例中，第二導電層542之材質是以反射材質（如：金、銀、 銅、鐵、錫、船、編、鉬、鎢、敍、鈦、组、給、或其它 材質、或上述之氧化物、或上述之氮化物、或上述之氮氧 化物、或上述之合金、或上述之組合）為實施範例，但不限 於此，亦可選擇性地使用透明材質（如：銦錫氧化物、铭鋅 氧化物、鋁錫氧化物、銦鋅氧化物、鎘錫氧化物、或其它 材質、或上述之組合）、或透明材質與反射材質之組合。再 者，電晶體之源極514及汲極512之其中一者電性連接於 資料線DT5(如第7A圖所示），且電晶體之閘極516電性 21 201203559 1 wj3^urA-0 連接於知描線SC5(如第7A圖所示）。必需說明的是，本實 施例之開口 531a、531b及592於非同一時間下所形成的， 但不限於此，亦可選擇性地使用具有不同透光度光罩（如： 半調光罩、繞射光罩、柵狀圖案光罩、或其它光罩、或上 述之組合）之黃光製程，於同一時間下，形成開口 531a、 531b 及 592。 接著，如第8E圖所示，覆蓋保護層580於電晶體及 第二導電層542上，且保護層580具有一開口 582。 最後’如第8F圖所示’形成第三導電層543(亦稱畫 素電極)於部份之保護層580上，且經由開口 582電性連接 於電晶體。其中，開口 582可選擇性地實質上對準或不對 準開口 531b。第三儲存電容CS53由第二導電層542、内層 介電層590、絕緣層550及部分半導體層520所構成。如 此一來，整體之晝素結構500即如同第8F圖所示。於本 實施例中，第三導電層543之材質是以透光材質（如：銦錫 氧化物、鋁鋅氧化物、鋁錫氧化物、銦鋅氧化物、鎘錫氧 化物、或其它材質、或上述之組合）為實施範例，但不限於 此’亦可選擇性地使用反射材質（如：金、銀、鋼、鐵、錫'、 鉛、鎘、鉬、鎢、鈦、鈦、钽、給、或其它材質、或上述 之氧化物、或上述之氮化物、或上述之氮氧化物、或上述 之合金、或上述之組合）、或透明材質與反射材質之組合。 於本實施例中，第一導電層541及第二導電層542"為 共電位之電阻’也就是並聯設計’因此可降低電極線，例 如·共用電極線Vcom5之負載阻抗。如此一來，即可避免 22 201203559 1 WJJJUrM-L) 光電裝置中顯示面板於顯示晝面時產生串音現象。此外， 本實施例之半導體層520之摻雜區524a，以延伸至第一導 電層541之下方為實施範例，以更進一步形成第二儲存電 谷CS52及第二儲存電容CS53。 再者’絕緣層550、内層介電層590及保護層580之 至少一者之材質，包含無機材質（如：氧化矽、氮化矽、氮 氧化矽、氧化姶、氮化铪、碳化矽、或其它材質、或上述 之組合）、有機材質（如：光阻、聚丙醯醚(p〇lyary lene ether ; PAE)、聚酿類、聚酯類、聚醇類、聚烯類、苯並環丁婦 (benzocyclclobutene ； BCB) 、 HSQ (hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、石夕氧碳氫化 物（SiOC-H)、或其它材質、或上述之組合）、或上述之組合。 本實施例之第二導電層542可選擇性地採用反射材 質、透光材質、或上述之組合。第7B圖之第二導電層542 是以反射材質為實施範例。請參照第9圖，其繪示第三實 施例之另一畫素結構之剖面圖。晝素結構600包含一電晶 體(未標註）、一第一儲存電容Cs6i、一第二儲存電容cs62、 一第三儲存電容Cs63、一第一導電層641、一内層介電層 690、一第二導電層642、一半導體層620、絕緣層650、 一保護層680及一第三導電層643。第二導電層642形成 於部份内層介電層690上，且經由開口 692電性連接於第 一導電層641。第7B圖之第二導電層542之材質是以反射 材質為實施範例，而第9圖之第二導電層642之材質是以 透光材質為實施範例，但不限於此。上述内容是以畫素結 23 201203559

i wj^jupa-D 構500為範例說明其之形成方法，畫素結構600之形成方 法與晝素結構500之形成方法相同，因此不在重複敘述。 但值得注意的是，晝素結構500之第二導電層542與晝素 結構600之第二導電層642之材料是以不同之材質作為實 施範例。同樣地，晝素結構600亦具有上述所提之方式。 且由於畫素結構600之第二導電層642是以透光材質為實 施範例，因此晝素結構600可用於配合不同之運用實施方 式。 第四實施例 請參第10A圖，其繪示本發明第四實施例之晝素結 構之上視示意圖。本實施例是以一光電裝置中顯示面板之 晝素結構700舉例說明。如第10A圖所示，資料線DT7卜 DT72及掃描線SC7為分別與晝素結構700電性連接。請 參照第10B圖，其繪示第10A圖之晝素結構之剖面圖。第 10B圖為沿著第10A圖中之10B-10B’剖面線之剖面圖。畫 素結構700包含一電晶體（未標註）、一第一儲存電容Cs71、 一第二儲存電容Cs72、一第三儲存電容Cs73、一第一導電 層741、一内層介電層790、一第二導電層742、一半導體 層720、絕緣層750、一保護層780、一第三導電層743及 一第四導電層744。較佳地，晝素結構700可選擇性地包 含一遮光圖案層（未繪示），位於且平行於資料線DT71、 DT72及掃描線SC7之至少一者之侧邊，以防止資料線 DT71、DT72及掃描線SC7之至少一者之邊緣產生漏光現 24 201203559 象。 第一儲存電容Cm電性連接於電晶體。内層介電層 790覆蓋於第一導電層741上，且其具有一開口 792。第 一導電層742形成於部份内層介電層790上，且經由門口 792電性連接於第一導電層741。保護層78〇 體及第二導電層742上，且其具有一開口 782。第三導= 層743形成部份保護層780上，且經由開口 782電=連接 於電晶體。第四導電層744覆蓋於第二導電層742與部份 内層介電層790上，以使得第一儲存電容〇仍由第三導^ 層743、保護層780、第四導電層744及第二導電層742 所構成。第二儲存電容CS72由第一導電層741、絕緣層75〇 及部分半導體層720所構成。第三儲存電容〇⑺由第二導 電層742、第四導電層744、内層介電層79〇二邑緣層一75〇 及部分半導體層720所構成。 請參照第11A〜11G圖，其繪示第1〇B圖之晝素社 =成方法之流程圖。晝素結構7⑻之形成方法:下^ 圖所示，於基板709上形成一半導體層72〇，且接 =盍-絕緣層750於半導體層72〇上。半導體層72〇包 ^ —個摻雜區724a、724b及—本徵區722。本實施例 摻724a’以延伸至第一金屬層％之下方為實施範 1而言’本徵區722是位於二個摻雜區德、駡 另外摻Γΐ地，本發明之實施例，可選擇性地加入至少一 少一者…於本徵區722及二個捧雜區72如、72仆之至 之間且另外摻雜區之掺雜濃度實質上小於二個推 25 201203559

1 W3^JUKA-D 雜區724a、724b之至少一者、夫淋「， 者本徵區722可摻雜或不摻 及另外掾雜「’本722之極性與二個摻雜區724a、724b =夕摻，之極性較佳地實f上不同。另外，二個摻雜 £ 724a、724b、本徵區722及/或另 性地同時形成於半導體層720中時形二 720中。再者’半導體層72〇 料成於+導體層 微晶之含树質、多日之〜㈣單晶之切材質、 錯材質、或其:材 然後’如第11B圖所示，形成第一導電層74i於 二750上。此時’電晶體之—閘極μ亦同時形成。、於本 :施：中，第一導電層741之材質是以反 金、 其匕材質、或上述之氧化物、或上述 。、次 氮氧化物、或上述之合金、或上述之组合施述之 =此，亦可選擇性地使用透明材質(如;銦錫二但 鋅氧化物、鋁錫氧化物、銦鋅氧化 其它材質、或上述之组合透Μ & ’ 匕物、或 此外1 與反射材質之組合。 =第一導電層741連接於一具有準位之電 極線Κ如第·圖所示），但不限於 = Π 使用部份具有準位之電極線，例如：共用電：： 二广作第一導電層541。其中，於本實施例中，電： .如.共用電極線Vcom7之材質是以反射材質（如.命 :、鋼、鐵、踢、錯、鑛，、鶴、敍、鈦、组、於金、 其它材f、或上述之氧化物、或上述之氮化物、或i述^ 26 201203559 氣氧化物、或上述之合金、或上述之組合）為實施範例，但 不限於此，亦可選擇性地使用透明材質（如：銦錫氧化物、 紹辞氧化物、铭錫氧化物、銦鋅氧化物、録錫氧化物、或 其它材質、或上述之組合）、或透明材質及反射材質之組 合。換言之，第一導電層741連接於電極線，例如：共用 電極線Vcom7之材質實質上相同或不同，較佳地，二者實 質上相同，以減低製程複雜性。如同前述，本實施例之半 導體層720之摻雜區724a延伸至第一金屬層741之下方 為實施範例，因此，第二儲存電容Cs72由第一導電層741、 絕緣層750及部分半導體層720所構成。必需注意是，延 伸至第一金屬層741之下方之半導體層720亦可選擇性地 為透過一連接層（未繪示）連接閘極716下方之半導體層 720。其中，延伸至第一金屬層741之下方之半導體層720 或區塊包含至少一摻雜區724a/724b、至少一另一摻雜區、 至少一本徵區722之其中至少一者。其中，連接層之材質 可使用第一導電層741、第二導電層742、第三導電層743、 半導體層720其中至少一者。 接著，如第11C圖所示，覆蓋内層介電層790於絕緣 層750上，且分別形成開口 792於内層介電層790及兩個 開口 731a、731b於内層介電層790及絕緣層750。 然後，如第11D圖所示，形成第二導電層742於部份 之内層介電層790上，且經由開口 792、731a、731b分別 電性連接於第一導電層741及半導體層720。其中，經由 開口 731a、731b電性連接於半導體層720的第二導電層 27 201203559 742是作為電晶體之一汲極712及一源極714。於本實施 例中，第二導電層742之材質是以反射材質（如：金、銀、 銅、鐵、錄、船、録、鉬、鶴、敍、欽、组、給、或其它 材質、或上述之氧化物、或上述之氮化物、或上述之氮氧 化物、或上述之合金、或上述之組合）為實施範例，但不限 於此’亦可選擇性地使用透明材質（如：銦錫氧化物、鋁鋅 氧化物、鋁錫氧化物、銦鋅氧化物、鎘錫氧化物、或其它 材質、或上述之組合）、或透明材質與反射材質之組合。電 晶體之一汲極712及一源極714則利用開口 731a、731b 以與半導體層720電性連接。再者，電晶體之源極714及 汲極712之其中一者電性連接於資料線DT7卜DT72(如第 10A圖所示），且電晶體之閘極716電性連接於掃描線 SC7(如第ι〇Α圖所示）。必需說明的是，本實施例之開口 731a、731b及792於非同一時間下所形成的，但不限於此， 亦可選擇性地使用具有不同透光度光罩（如：半調光罩、繞 射光罩、柵狀圖案光罩、或其它光罩、或上述之組合)之黃 光製程，於同一時間下，形成開口 731a、731b及792。 接著，如第11E圖所示，覆蓋第四導電層744於第二 導電層742與部份之内層介電層79〇上。於本實施例中， 以第四導電層744之材質為透光材質作為實施範例，但不 限於此，亦可選擇性地使用反射材質或透光材質與反射材 質之組合。此外，由於第一導電層741、第二導電層742 及第四導電層744相互電性連接，因此第一導電層741、 第二導電層742及第四導電層744之位準為實質上相同。 28 201203559 a ι-ν-ό 且第一導電層741、第二導電層742及第四導電層744之 位準包含’例如：共用位準。 另外’於本實施例中’汲極712與掃描線SC7之間具 一第一寄生電容，且汲極712與資料線DT7卜DT72之間 各具有之電容之總和實質上為一第二寄生電容。此外，畫 素結構700之晝素電極與共用電極（未繪示）之間具有一液 晶電容（未繪示）。晝素結構700之一畫素電容實質上等於 液晶電容與第一儲存電容Cs71之和。第四導電層744之面 積即是決定於第一寄生電容與畫素電容之比、第二寄生電 心與晝素電極之比及第一儲存電容Cs7i與液晶電容之比。 於本實施例之第四導電層744之面積，較佳地，實質上大 於第一導電層742之面積，但不限於此，亦可視設計上之 要求，來選擇性地改變第四導電層744之面積’如：其實 比第—導電層742之面積小、其實質上相等於第二導 電層74:之面積、或上述之組合。 圖所示’覆蓋保護層780於電晶體及 第H層742上，且保護層_ 開口加。 破後，如第固私_ 晝素電核彳认土 1G圖所不，形成第三導電層743(亦稱 接於電晶體。^之保護層780上’且經由開口 782電性連 對準開口 73lb、。中開口 782可選擇性地實質上對準或不 層介電層790、°第三儲存電容Cs73由第二導電層742、内 如此一來，整層750及部分半導體層720所構成。 本實施例中，笛_ —素結構7〇〇即如同第UG圖所示。於 —導電層743之材質是以透光材質（如：銦 29 201203559

1 WJ^JOPA-D 錫氧化物、紹辞氧化物、銘錫氣化物、銦鋅氧 氧化物、或其它材質、或上迷之組合）為實施範例，但不 限於此，亦可選擇性地使用反射材質（如：金、銀、鋼、鐵、 錫、鉛、鎘、鉬、鎢、鈦、鈦、鈕、姶、或其 上述之氧化物、或上述之氮化物、或上述之氮氧化物、或 =述之合金、或上述之組合）、或透明材質與反射材質之組 於本實施例中，第四導電層744採錢光材質， 畫素結構700可於不變更電容值之情況下增加 於此’亦可使用反射材質、或透光材質及反射材質： 組合。此外，第四導電層744可 質之 戍資料娩ter去其m . 選擇隹地不與任何閘極線 次資枓線相互重疊’因此可減少閘極線 載，但不限於此，亦可選擇性地部分重疊。、* 再者’第一導電層741、第二導電^742 層744為共電位之電阻，也第四導電 極線，例如：共用電極線ν #δ又6十因此可降低電 即可避免_ -二I:載阻抗。如此-來， 象。 1裝置中顯不面板於顯示晝面時產生串音現 廷伸至此半導想層720之摻雜區724a,以 *-導電層741之下方為實施範例，以更進一步形 第一儲存電容cS72及第三儲存電容Cs73 ^ 至丨’絕緣層750、内層介電層79〇及保護層之 氧切，質，包含無機材質(如：氧化發、氮化梦、氮 、氧化铪、氮化铪、碳切、或其它材f、或上述 201203559 t r\m0 之組合）、有機材質（如：光阻、聚丙醯醚(polyarylene ether ; PAE)、聚醯類、聚酯類、聚醇類、聚烯類、苯並環丁烯 (benzocyclclobutene ’· BCB) 、 HSQ (hydrogen silsesquioxane)、MSQ(methyl silesquioxane)、破氧碳氫化 物（SiOC-H)、或其它材質、或上述之組合）、或上述之組合。 本發明上述實施例所揭露之晝素結構具有至少一儲 存電容於導電材料之間。於上述實施例中，導電材料之應 用包括透光材質、反射材質、或上述之組合。舉例而言， 由於實施例中之第四導電層444、744採用透光材質，因 此晝素結構400、700可保持原有之電容值，且更進一步 增加開口率。此外，第四導電層444、744之設置可選擇 性地並不與任何閘極線或資料線相互重疊，因此第四導電 層444、744之設置除了具有上述之優點外，亦可減少閘 極線或資料線上的負載，但不限於此，亦可選擇性地部份 重疊。 ¥ 再者，由於第一、第二、第四及第五實施例之第—及 第一導電層為共電位之電阻，也就是並聯設計，直第三及 第六實施例之第一、第二及第四導電層亦為並聯設計，因 此此些實施例之應用可降低電極線之負載阻抗。如此一 來，即可避免光電裝置中顯示面板於顯示晝面時產生串音 現象。 另外’本發明上述實施例所述之具有準位之電極線， 是以具有共用準位之共用電極線(Vc〇m)為實施範例，但不 限於此’亦可使用具有可變動準位之電極線或其準位之電 31 201203559

TVV353WA-D 極線（如：閘極準位、或其它準位）。 第12圖為本發明之光電裝置的示意圖。光電裝置8〇〇 是運用上述實施例所述之畫素結構2〇〇〜700。光電裝置800 更具有一與顯示面板810連接之電子元件82〇,如：控制 元件、操作元件、處理元件、輸入元件、記憶元件、驅動 元件、發光元件、保護元件、感測元件、偵測元件、或其 它功能元件、或上述之組合。而光電裝置8〇〇之類塑包括 可攜式產品（如手機、攝影機、照相機、筆記裂電腦、遊 戲機、手錶、音樂播放器、電子相片、電子信件收發器、 地圖導航器或類似之產品）、影音產品（如影音放映器或 類似之產品）、螢幕、電視、戶内或戶外看板、投影機内 之面板等。另外，顯示面板810包含液晶顯示面板（如：穿 透型面板、半穿透型面板、反射型面板、雙面顯示型面板、 垂直配向型面板(VA)、水平切換型面板(IPS)、多域垂直配 向型面板(MVA)、扭曲向列型面板(TN)、超扭曲向列型面 板(STN)、圖案垂直配向型面板(pvA)、超級圖案垂直配向 型面板(S-PVA)、先進大視角型面板(ASV)、邊緣電場切換 型面板(FFS)、連續焰火狀排列型面板(CPA)、轴對稱排列 微胞面板(ASM)、光學補償彎曲排列型面板(〇CB)、超級 水平切換型面板（S-IPS)、先進超級水平切換塑面板 (AS-IPS)、極端邊緣電場切換型面板(UFFS)、高分子穩定 配向型面板(PSA) '雙視角型面板(dual-view)、三視角塑面 板(triple-view)、或彩色濾光片整合於矩陣上(c〇1〇r filter on array ; COA)型態之面板、或矩陣整合於彩色濾光片上 32 201203559 1 τν (array on color filter ; AOC)型態之面板、或其它型面板、 或上述之組合。）、有機電激發光顯示面板，視其面板中之 畫素電極及汲極之至少一者所電性接觸之材質，如：液晶 層、有機發光層（如：小分子、高分子、或上述之組合）、 或上述之組合。 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 【圖式簡單說明】 第1圖繪示傳統之晝素結構之剖面圖。 第2A圖繪示本發明第一實施例之晝素結構之上視示 意圖。 第2B圖繪示第2A圖之晝素結構之剖面圖。 第3A〜3F圖繪示第2B圖之晝素結構之形成方法之流 程圖。 第4圖繪示第一實施例之另一晝素結構之剖面圖。 第5A圖繪示本發明第二實施例之畫素結構之上視示 意圖。 第5B圖繪示第5A圖之畫素結構之剖面圖。 第6A〜6G圖繪示第5B圖之晝素結構之形成方法之流 程圖。 33 201203559

1 W3!)3UPA-D 第7A圖繪示本發明第三實施例之畫素結構之上視示 意圖。 第7B圖繪示第7A圖之畫素結構之剖面圖。 第8A〜8F圖繪示第7B圖之晝素結構之形成方法之流 程圖。 第9圖繪示第三實施例之另一晝素結構之剖面圖。 第10A圖繪示本發明第四實施例之畫素結構之上視 示意圖。 第10B圖繪示第10A圖之晝素結構之剖面圖。 第11A〜11G圖繪示第10B圖之晝素結構之形成方法 之流程圖。 第12圖繪示本發明之光電裝置的示意圖。 【主要元件符號說明】 100、200、300、400、500、600、700 :晝素結構 101 :電容電極 102、280、380、480、580、680、780 :保護層 103 :畫素電極 109、209、409、509 ' 709 :基板 112、212、412、512、712 :汲極 114、214 ' 414、514、714 :源極 116、216、416、516、716 :閘極 120、220、420、520、620、720 :半導體層 150、250、450、550、650、750 :絕緣層 34

201203559 1 W J 162、231a、231b、282、292、431a、431b、482、492、 531a、531b、582、592、692、731a、731b、782、792 :開 σ 163 :接觸洞 190、290、390、490、590、690、790 :内層介電層 222、422、522、722 :本徵區 224a、224b、424a、424b、524a、524b、624a、724a、 724b :摻雜區 241、 341、441、541、641、741 :第一導電層 242、 342、442、542、642、742 :第二導電層 243、 343、443、543、643、743 :第三導電層 444、744 :第四導電層 8〇〇 :光電裝置 81 〇 :顯示面板 820 :電子元件 Csl :儲存電容 CS21、CS31、CS41、Cs51、Cs61、CS71 :第一儲存電容 CS52、CS62、CS72 :第二儲存電容

Cs53、Cs63、Cs73 :第三儲存電容 DT2、DT41、DT42、DT5、DT71、DT72 :資料線 SC2、SC4、SC5、SC7 :掃描線

Vc〇m2、Vcom4、"Vcom5、 Vc〇m7 ·共用電極線 35

Claims (1)

1. 201203559 I W3y3UPA-0 七、申請專利範圍： h —種晝素結構，包含： 至少一電晶體； 一第一儲存電容，電性連接於該電晶體； 一第一導電層； 一内層介電層’覆蓋於該第—導電層上，且其具有至 少一第一開口； 、η 一第二導電層，形成於部份該内層介電層上，且經由 該第一開口電性連接於該第一導電層； 、 一保護層，覆蓋於該電晶體及該第二導電層上，且其 具有至少一第二開口； 、 -第三導，形成部份該保護層上，且經由該第二 開口電性連接於該電晶體，其中，該第一儲存電容由該第 二導電層、該保護層及該第二導電層所構成； 一半導體層； 一絕緣層，覆蓋於該半導體層，且其具有至少二第三 開口；以及 一 -第二儲存電容，由該第—導電層、該絕緣層及部份 該半導體層所構成。 2. 如申請專利範圍第丨項所述之畫素結構其中， 該第二導電層及該第三導電層之至少一者之材質，^含透 光材質、反射材質、或上述之組合。 3. 如申請專利範圍帛1項所述之畫素結構，更包含·· 一第三儲存電容，由該第二導電層、該内層介電層、 36 201203559 i vvjjjvrrv-i) 該絕緣層及部份該半導體層所構成。 4. 如申請專利範圍第1項所述之晝素結構，該半導 體層，包含至少一摻雜區、至少一本徵區、或上述之組合。 5. 如申請專利範圍第1項所述之晝素結構，其中， 該第一導電層及該第二導電層之位準實質上相同。 6. 如申請專利範圍第1項所述之畫素結構，其中， 該第一導電層及該第二導電層之位準包含共用位準。 7. 如申請專利範圍第1項所述之晝素結構，其中， 該第一導電層之材質包含反射材質。 8. 如申請專利範圍第1項所述之晝素結構，其中， 該第一導電層，連接於一共用電極線。 9. 如申請專利範圍第1項所述之晝素結構，更包含： 一資料線，電性連接於該電晶體之一源極及一汲極之 其中一者；以及 一掃描線，電性連接於該電晶體之一閘極。 10. —種顯示面板，包含如申請專利範圍第1項所述 之複數個晝素結構。 11. 一種光電裝置，包含如申請專利範圍第10項所 述之顯示面板。 11 一種畫素結構之形成方法，該晝素結構具有至少 一電晶體、一第一儲存電容及一第二儲存電容，電性連接 於該電晶體，該形成方法包含： 形成一第一導電層； 覆蓋一内層介電層於該第一導電層上，且其具有一第 37 201203559 1 wjjjur/\-D 一開口； 形成一第一導電層於部份該内層介電層上，且經由該 第一開口電性連接於該第一導電層； 覆蓋一保護層於該電晶體及該第二導電層上，且其具 有一第二開口；以及 形成一第二導電層於部份該保護層上，且經由該第二 開口電連接於該電晶體，其中，該第一儲存電容由該第 一導電層、該保護層及該第二導電層所構成； 其中該形成方法更包含： 形成一半導體層；以及 覆蓋一絕緣層於該半導體層上，且其具有至少二第三 開口其中，該第二儲存電容由該第一導電層、該絕緣層 及部分該半導體層所構成。 13. 如申請專利範圍第12項所述之形成方法其中， 該第二導電層及該第三導電層之至少一者之材質，包含透 光材質、反射材質、或上述之組合。 14. 如申請專利範圍第12項所述之形成方法該晝 素結構更包含一第三儲存電容，由該第二導電層、該内層 介電層、該絕緣層及部份該半導體層所構成。 15. 如申請專利範圍第12項所述之形成方法該半 導體層包含至少一摻雜區、至少一本徵區、或上述之組合。 16·如申請專利範圍第12項所述之形成方法其中， 該第一導電層及該第二導電層之位準實質上相同。 17.如申請專利範圍第12項所述之形成方法，其中， 38 201203559 該第一導電層及該第二導電層之位準包含共用位準。 18. 如申請專利範圍第12項所述之形成方法，其中， 第一導電層之材質包含反射材質。 19. 如申請專利範圍第12項所述之形成方法，其中， 該第一導電層連接於一共同電極線。 20. 如申請專利範圍第12項所述之形成方法，更包 含： 形成一資料線，電性連接於該電晶體之一源極及一汲 極之其中一者；以及 形成一掃描線，電性連接於該電晶體之一閘極。 21. —種顯示面板之形成方法，包含如申請專利範圍 第12項所述之晝素結構之形成方法。 22. —種光電裝置之形成方法，包含如申請專利範圍 第21項所述之顯示面板之形成方法。 39