[go: up one dir, main page]

TW201203479A - Chip package and method for forming the same - Google Patents

Chip package and method for forming the same Download PDF

Info

Publication number
TW201203479A
TW201203479A TW100124000A TW100124000A TW201203479A TW 201203479 A TW201203479 A TW 201203479A TW 100124000 A TW100124000 A TW 100124000A TW 100124000 A TW100124000 A TW 100124000A TW 201203479 A TW201203479 A TW 201203479A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
forming
movable block
chip package
Prior art date
Application number
TW100124000A
Other languages
English (en)
Other versions
TWI458058B (zh
Inventor
Chien-Hung Liu
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201203479A publication Critical patent/TW201203479A/zh
Application granted granted Critical
Publication of TWI458058B publication Critical patent/TWI458058B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

201203479 六、發明說明: 【發明所屬之技術領域】 本發明係有關於晶片封裝體,且特別是 電系統(MEMS)之晶片封裝體。 β、微機 【先前技術】 微機電系統(MEMS)晶片封裝體可應用於多種電子 產品而日漸重要。順應人們對電子產品輕、薄、短、小 化之需求’業界亟需尺寸更小之微機電系統 及其形成方法。 【發明内容】 本發明一實施例提供一種晶片封裝體,包括:一基 "八有弟表面及一第一表面;一保護基板,設置 於該基底之該第二表面上;至少—穿孔,貫穿該保護基 板,複數個開口,自該第一表面朝該第二表面延伸或自 該第二表面朝該第—表面延伸;至少—第—可移動塊體 及至少一第二可移動塊體,位於該些開口之間,其中該 第可移動塊體與該第二可移動塊體分別與該基底相 連;以及至少-導電層,自該保護基板之一表面延伸至 該穿孔之中,並與該第二可移動塊體電性連接。 本發明一實施例提供一種晶片封裝體的形成方法, 包,:提供一基底,具有一第一表面及一第二表面;移 除邛为的該基底以於該基底中形成複數個開口,該些開 口自該第—表面朝該第二表面延伸或自該第二表面朝該 3 X10O20_9002-A35083TWF/JYChen 201203479 第一表面延伸;在形成該些開口之後,至少一第一部分 的該基底成為一第一可移動塊體,且至少一第二部分的 該基底成為一第二可移動塊體,其中該第一可移動塊體 及該第二可移動塊體分別位於該些開口之間;於該美底 之該第二表面上設置一保護基板;於該保護基板中形成 至少一穿孔;以及於該保護基板上形成至少一導電層, 該導電層自該保護基板之一表面延伸至該穿孔之中,並 與該第二可移動塊體電性連接。 【實施方式】 以下將洋細說明本發明實施例之製作與使用方式。 然應注意的是,本發明提供許多可供應用的發明概念, 其可以多種特定型式實施。文中所舉例討論之特定實施 例僅為製造與使用本發明之特定方式,非用以限制本發 明之範圍。此外,在不同實施例中可能使用重複的標號 或標示。這些重複僅為了簡單清楚地敘述本發明,不代 表所討論之不同實施例及/或結構之間具有任何關連性。 再者,當述及一第一材料層位於一第二材料層上或之上 時,包括第一材料層與第二材料層直接接觸或間隔有一 或更多其他材料層之情形。 本發明一實施例之晶片封裝體可用以封裝微機電系 統曰日片,例如疋微機電掃描鏡(scanning mirr〇r)。然其應 用不限於此,例如在本發明之晶片封裝體的實施例中, 其可應用於各種包含主動元件或被動元件(actWe 〇r passive elements)、數位電路或類比電路(叫加丨〇r紐 X10O20_9002-A35083TWF/gYCh< 4 201203479 circuits)等積體電路的電子元件(electronic components), 例如是有關於光電元件(opto electronic devices)、微機電 系統(Micro Electro Mechanical System; MEMS)、微流體 系統(micro fluidic systems)、或利用熱、光線及壓力等物 理量變化來測量的物理感測器(Physical Sensor)。特別是 可選擇使用晶圓級封裝(wafer scale package; WSP)製程 對影像感測元件、發光二極體(light-emitting diodes; LEDs)、太陽能電池(solar cells)、身十頻元件(RF circuits)、 加速計(accelerators)、陀螺儀(gyroscopes)、微制動器 (micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、喷墨頭(ink printer heads)、或功率模組(power modules)等半導體晶片進行封 裝。 其中上述晶圓級封裝製程主要係指在晶圓階段完成 封裝步驟後,再予以切割成獨立的封裝體,然而,在一 特定實施例中,例如將已分離之半導體晶片重新分布在 一承載晶圓上,再進行封裝製程,亦可稱之為晶圓級封 裝製程。另外,上述晶圓級封裝製程亦適用於藉堆疊 (stack)方式安排具有積體電路之多片晶圓,以形成多層積 體電路(multi-layer integrated circuit devices)之晶片封裝 體。 以下’以微機電系統(MEMS)晶片之封裝為例,配合 圖式說明本發明一實施例之晶片封裝體的實施方式。例 如’在一實施例中,所封裝之微機電系統晶片可包括一 微機電掃描鏡晶片。 X10O20_9002^A35083TWF>JYChen 5 201203479 的^第:LL圖顯示根據本發明—實施例之晶片封裝體 製υ面i如第1A圖所示,提供基底⑽,其具有 陶:::1 表面」00b。基底100例如包括半導體材料或 在—貫施例中,基底⑽為—半導體晶圓(例 疋石日日圓)而便於進行晶圓級封裝。採用晶圓級封裝來 形成晶片封裝體可降低成本並節省製程時間。在—實施 =,基底1〇〇包括絕緣層上覆半導體基底,例如是絕 緣層上覆石夕基底_ subs⑽e)。在以下之敛述中基底 100係以絕緣層上覆半導體基底為例。基底1G0包括半導 體層搬104、及夾置於兩半導體層之間的絕緣層1〇6。 接著,如第1B圖所示,可選擇性自基底1〇〇之表面 薄化基底1〇〇。即,移除部分的半導體層1〇2。例如, 可採用化學機械研磨、機械研磨(gHnding)、或其他適合 之方法將基底1GG薄化至適合的厚度。例如,在—實施 例中’可將半導體層1〇2薄化至(但不限於)約35〇_之 厚度。 如第ic圖所示,接著移除部分的半導體層1〇2及絕 2層106以於基底100中形成至少一凹槽1〇8。_般而 言,本發明實施例之晶片封裝體係採用晶圓級封裴=形 成。因此,較佳於晶圓中形成複數個凹槽以同時於一曰
圓中形成出多個晶片封裝體。在一實施例中,所形成之 凹槽108的底部露出半導體層1〇4。 V 接著,於基底100之表面l〇〇a上形成金屬層ιι〇, 並接著將之圖案化。金屬層110之材質例如可為8(但不限 於)鋁、金、銅等。例如,可透過物理氣相沉積、^學^忘 X10O20_9002-A35083TWF/JYChen 6 201203479 ⑽塗佈、電鍍、無電解電鍍、或其他適合方法於 Γιο。之表面1〇〇&上及凹槽108之底部上形成金屬層 仆么沉# ’可透過微影及钱刻製程而將金屬層110圖案 麗斤需之圖案。、位於凹槽⑽之底部上之圖案化後之 々_ « 110可作為後續將形成之可移動塊體之導電電極 層。形成於半導體I 102之表面上之圖案化金屬 可充當黏著層,用以選擇性與其他基板接合。 在只細*例中,可選擇性於金屬層1 1 〇中形成對準 私圮以利後續將於基底之表面1〇〇b上進行之製程。例 如在貫施例中,可於將充當黏著層之金屬層丨丨〇中 形成對準標記112。對準標記112可包括各種便於辨識之 形狀’例如是(但不限於)十字形。 接著,如第1D圖所示,可選擇性於基底1〇〇之表面 a上設置透明基板114。透明基板114例如可為玻璃 基板、石英基板、透明高分子基板、或其他適合的透明 基板。在一實施例中,透明基板114係採用玻璃基板。 如第1D圖所示,可以半導體層1〇2上之金屬層ιι〇為黏 著層而將透明基板114接合於基底1〇〇之上。在一實施 例中,可透過透明基板114與金屬層110之間的陽極接 合(anodic bonding)而將透明基板114接合於基底1〇〇之 上。可施加高電壓與溫度以促使透明基板114與金屬層 110之間發生離子交換而產生鍵結❶然應注意的是,本^ 明貫施例之實施方式不限於此。在其他實施例中,例如 可直接於透明基板114與基底100之間塗佈黏著膠層而 完成透明基板114之設置。 X10O20_9002-A35083TW^F/JYChen 7 201203479 如第1E圖所示,接著可選擇性自基底1〇〇之表面 l〇〇b薄化基底100。例如,可以薄化半導體層1〇2之相 似方法薄化半導體層1〇4。在一實施例中,例如可將半導 體層104薄化至(但不限於)約1〇〇μιη。接著,可於基底 100之表面100b上形成遮罩層H6。 _ 接著’如第1F圖所示,將遮罩層116圖案化為圖案 化遮罩層116a。在-實施例中,可藉由預先形成於黏著 層(即金屬層11G)中之對準標記112的輔助而形成圖案化 遮罩層116a。如第if圖所示,圖案化遮罩層之圖 案大抵與金屬層110之圖案相對應。 如第1G圖所示,可接著以圖案化遮罩層U6a為罩 幕而對基底100進行钱刻製程(例如是乾式姓刻)以將未 被圖案化遮罩層116a所覆蓋之半導體層1〇4移除。在姓 刻製程之後’於半導體層]〇4中形成複數個開口 開口 l〇8a自表面i00b朝表面1〇〇a延伸。在一實施例中, 開口 108a係貫穿基底100而與凹槽1〇8連通。在此情形 下,这些開口 l〇8a係彼此連通的。在其他實施例中,開 口 l〇8a係自表面1〇〇a朝表面1〇〇b延伸。 在心成這些開口 l〇8a之後,同時也形成了至少一第 -可移動塊體14加及至少一第二可移動塊體勵。第一 可移動塊體140a與第二可移動塊體】働分別與基底ι〇〇 相連。第一可移動塊體】術與第二可移動塊體_與 基底100之相連部分較小因而可於適當條件下相對於基 底100而移動或振動。 接著如第1H圖所不,將圖案化遮罩層116a自基忘 XJ0O20_9002-A35O83TWF/JYChen 201203479 底100上移除。 如第II圖所示,接著提供保護基板118。保護基板 118例如包括(但不限於)玻璃基板或石英基板等。於保護 基板118中形成至少一穿孔12〇b。此外,在一實施例中, 可選擇性於保護基板118中形成凹陷120a。在一實施例 中,基底1〇〇為一半導體晶圓,而保護基板118之尺寸 可大抵與半導體晶圓相同,其利於晶圓級封裝之進行。 接著,如第1J圖所示,將保護基板118設置於基底 100之表面l〇0b上。相似地,在一實施例中可透過保 護基板118與基底100(半導體層1〇4)之間的陽極接合 (anodic bonding)而將保護基板118接合於基底1〇〇之 上。或者,在另一實施例中,可於保護基板118之底部 塗佈黏著膠層而使之黏著於基底1〇〇之上。如第U圖所 示,預先形成於保護基板118中之凹陷可與基底1〇〇中 之開口(108a)與凹陷(108)相連通而於第一可移動塊體 140a及第二可移動塊體14〇b之周邊提供足夠之空間使 得第一可移動塊體14〇a及第二可移動塊體14〇b可於此 密閉空間中移動或振動。此外,預先形成保護基板118 中之穿孔120b可露出基底1〇〇。在一實施例中,穿孔12〇b 所露出之部分可包括一接墊15〇,其可與其中一第二可移 動塊體140b上之金屬層11〇電性連接。在一實施例中, 第二可移動塊體140b上之金屬層11〇可作為驅動第二可 移動塊體140b之導電電極,而第一可移動塊體14〇a上 之金屬層110可作為反射層。在此情形下,反射層與導 電電極(或導電層)皆為金屬層110之一部分而材質相同。 X10O20_9002^A35083TWF/JYChen 9 201203479 如第ικ圖所示,接著於保護基板118上形成圖案化 導電層122,其自保護基板118之表面延伸至穿孔12〇b 中,並與其中一第二可移動塊體14〇b電性連接。例如, 導電層122可透過接墊150及第二可移動塊體14〇b上之 金屬層11〇而電性連接第二可移動塊體14〇b。在一實施 例中,可透過導電層122而對第二可移動塊體14〇b施加 電性訊號以驅動第二可移動塊體14〇b及/或第一可移動 塊體140a之移動、轉動、及/或振動。此外,由於保護基 板118通常為絕緣基板(如,玻璃基板),因此不需與導電 層122與保護基板118之間形成絕緣層。在此情形下, 導電層122係與保護基板118直接接觸。但在其他實施 例中,亦可視情況於導電層122與保護基板118之間形 成其他適合的材料層。 在一實施例中,第一可移動塊體140a之面積大於第 二可移動塊體140b之面積,且形成於第一可移動塊體 140a上之金屬層11〇可充當反射層。在此情形下,當電 子訊號透過導電層122傳遞至第二可移動塊體14〇b而驅 動第二可移動塊體140b及/或第一可移動塊體14〇a之移 動、轉動、及/或振動時,第一可移動塊體14〇a及其上之 反射層(即,其上之金屬層110)可視為可移動、轉動、及 /或振動之鏡子。因此,可以較大之範圍反射入射之光線。 在一實施例中’可用作掃描鏡或反射鏡以大幅擴大掃描 或反射的範圍,增加所獲得之掃描資訊或光反射之範圍 以供運用。例如,可應用於(但不限於)雷射印表機中之掃 描鏡組件、光學觸控式螢幕、或微形投影機富 X10-020_9002-A35083TWF/JYChcn ,〇 201203479 (Pic〇-pr〇jector)。 請接著參照第1K圖及 趣 選擇性於保護基板118及m ® ’在—貝施例中’可 其具有露出部分的導電 曰122上形成保護層以’ 層124之開口所露導出電 =之開口。接著,可於㈣ 以供與其他元件電性 、、,°構26 限於消球或導電凸塊導電、(構126例如可為(但不 2用晶圓級封裝形成晶片封裝體時,還可接 仃刀。|力如自㈣複數個晶丨封裝體分離。 ^發明實施例還可有許多其他變化,以製程 =序不限於第!圖實施例所述之方式。例如,雖铁第( =實施例之金屬層UG經圖案化後可充當黏著層Γ導電 ^及反射層。然本發明實施例之實施方式不限於此, 他實施例中,所述黏著層、導電層、及反射層可不 疋圖案化自同-金屬層。所述黏著層、導電層、及反 層可於不同製程步財,制相同或不同之材料層,端 視需求及/或製程便利性而定。 雖然本發明已以數個較佳實施例揭露如上,然其並 非用以限定本發明,任何所屬技術領域中具有通常知識 者,在不脫離本發明之精神和範圍内,當可作任意之更 動與潤飾,因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。
Xl0-020^9002-A35083TWF/JYChen 201203479 【圖式簡單說明】 第1A-1L圖顯示根據本發明一實施例之晶片封裝體 的製程剖面圖。 【主要元件符號說明】 100〜基底; 100a、100b〜表面; 102、104〜半導體層; 106〜絕緣層; 10 8〜凹槽; 108 a〜開口; 110〜金屬層; 112〜對準標記; 114〜透明基板; 116、116a〜遮罩層; 118〜保護基板; 120a〜凹陷; 120b〜穿孔; 122〜導電層; 124〜保護層; 126〜導電結構; 140a、140b〜可移動塊體; 150〜接墊。 X10O20_9002-A35083TWF/JYChcn 12

Claims (1)

  1. 201203479 七、申請專利範圍: 1. 一種晶片封裝體,包括: 一基底,具有一第一表面及一第二表面; 一保護基板,設置於該基底之該第二表面上. 至少一穿孔,貫穿該保護基板; , 複數個開口,自該第一表面朝該第二表面延伸或自 該第二表面朝該第一表面延伸; 至少-第-可移動塊體及至少一第二可移動塊體, 位於該些開口之間,其中該第—可移動塊體與該第二可 移動塊體分別與該基底相連;以及 至乂、導電層,自該保護基板之—表面延伸至該穿 孔之中,並與該第二可移動塊體電性連接。 2. 如申請專利範圍第】項所述之晶片封裝體,其中 該些開口係彼此連通。 3. 如申請專利範圍第!項所述之晶片封裝體,更包 括一凹槽,自該基底之該第—表面朝該第二表面延伸, 且該凹槽之一底部露出該些開口。 4. 如申請專利範圍第1項所述之晶片封裝體,更包 括-透明基板,設置於該基底之該第—表面上。 5·如申請專利範圍第4項所述之晶片封裝體,其中 ,透明基板透過形成於該透明基板與該基底之間的 著層而設置於該基底之該第_表面上,該黏著層包括— 金屬層,且該黏著層中形成有至少一對準標記。 如中請專利範圍第1項所述之晶片封裝體,更包 括· X10O20_9002^A35083TWF/JYChe 13 201203479 一保護層,形成於該保護基板及該導電層之上,並 具有露出部分的該導電層之一開口;以及 一導電結構,設置於該保護層之該開口所露出之部 分的該導電層之上而電性接觸該導電層,其中該導電結 構包括一銲球或一導電凸塊。 7·如申請專利範圍第1項所述之晶片封裝體,更包 括一第二導電層,設置於該第二可移動塊體之上而形成 該第二可移動塊體與該導電層之間的導電連接。 8. 如申請專利範圍第7項所述之晶片封裝體,更包 括一反射層,形成於該第一可移動塊體之朝向該基底之 該第"表面的一表面上。 9. 如申請專利範圍第8項所述之晶片封裝體,其中 該反射層之材質與該第二導電層相同。 10. 如申請專利範圍第丨項所述之晶片封裝體,更包 括一反射層,形成於該第一可移動塊體之朝向該基底之 該第一表面的一表面上。 11. 如申請專利範圍第丨項所述之晶片封裝體,其中 該第一可移動塊體之-表面的面積大於該第二可移動塊 體之一表面的面積。 12. 如中睛專利範圍第丨項所述之晶片封裝體,更包 括-絕緣層,位於該基底之該第_表面與該第二表面之 間。 13·如中請專利範圍第i項所述之晶片封裝體,其中 該保護基板包括一玻璃基板。 14.如申請專利範圍第1項所述之晶片封裝體,其中S X10-020_9002-A35083TWF/JYChen 201203479 該導電層與該保護基板直接接觸。 u·如申請專利範圍第1項所述之晶片封裝體,更包 該穿孔之正下方的該基底之中,該接塾 電性連接該導電層及該第二可移動塊體。 16.種晶片封裝體的形成方法,包括: 提供—基底’具有-第-表面及-第二表面; 移除部分的該基底以於該基底中形成複數個開口, 自Γ第一表面朝該第二表面延伸或自該第二表 卸朝該第一表面延伸; 為-開口之後’至少一第一部分的該基底成 士第;塊體’且至少一第二部分的該基底成為 移::二體,其中該第一可移動塊體及該第二可 移動龙體刀別位於該些開口之間; 於該基底之該第二表面上設置—保護基板; 於該保護基板中形成至少一穿孔;以及 於該保護基板上形成至少一導電層,該 表面延伸至該穿孔之中,並與該第:可; 動塊體電性連接。 π j W 成方二範圍第16項所述之晶片封裳體的形 t方法’ Μ祕底包括—半導體基底或 半導體基底。 &緣層上覆 18.如申請專利範圍第16項所述之晶 成方法,其中在形成該些開口前,、_/ 該第一表面薄化該基底。 月J t包括自該基底之 如申請專利範圍第16項所述之晶片封裝體的形 X10O20_9002-A35083TWF/jYChen 201203479 ^方法’更包括自該基底之該第一表面移除部分 伸:场成一凹槽’該凹槽自該第—表面朝該第二表面延 成方Γ.=專利範圍第19項所述之晶片封裝體的形 成方法,其甲在形成該些開口之前,更包括: 於該基底之該第-表面上及該凹槽之 圖案化金屬層; &邛上形成一 於絲底之該第二表面上形成一圖案化遮罩層,苴 中部分的該圖案化遮罩層之位置對應於該凹槽之^ 之部分的該圖案化金屬層之位置; _ 以形化遮罩層為罩幕’韻刻移除部分的該基底 以形成該些開π及該第—可移動塊體與該第二可移動塊 體’其中該些開口與該凹槽係彼此連通;以及 在形成該些開口之後’移除該圖案化遮罩声。 21. 如申請專利範圍第20項所述之晶片封曰裝體的形 成方法,其中該圖案化金屬層之形成包括: 該基底之該第—表面上及該凹槽之底部上形成一 金屬層;以及 將該金屬賴案化為該圖案化金屬層,1中部分的 該圖案化金屬層係形成於該第二可移動塊體上,並形成 該第二可移動塊體與該導電層之間的導電連接,且豆中 一另一部分的該圖案化金屬層係形成於該第一可移動塊 體上,並用作-反射層。 22. 如申明專利乾圍第21項所述之晶片封裝體的形 成方法,更包括: S X10-020_9002-A35083TWF/JYChen 16 201203479 在將該金屬層圖案化時,於該金屬層中形成至少 對準圖案,其中該圖案化遮罩層之形成包括: 於該基底之該第二表面上形成一遮罩層;以及 以該對準圖案為基準,將該遮罩層圖案化為該圖案 化遮罩層,而使部分的該圖案化遮罩層之位置對應於該 凹槽之底部上之部分的該圖案化金屬層之位置;以及 於該基底之該第一表面上設置一透明基板,其中該 透明基板係與該基底之該第-表面上之部分的該圖案化 金屬層相接合。 23.如申請專利範圍f 22項所述之晶片封装體的形 成方法’其中該透明基板與該圖案化金屬層係透過一陽 極接合製程而相接合。 、24.如申請專利範圍第16項所述之晶片封裒體的形 成方法,更包括於該基底之該第一表面上設置一透明基 板0 25. 如申請專利範圍第16項所述之晶片封裝體的形 成方法,更包括於該第一可移動塊體上形成一反射層。 26. 如申請專利範圍第16項所述之晶片封骏體的形 成方法,其中該導電層與該保護基板直接接觸。 27.如申請專利範圍第16項所述之晶片封裝體的形 成方法,其中該導電層係透過位於該穿孔之正下方的該 基底中的一接墊而與該第二可移動塊體電性連接。 28.如申請專利範圍第μ項所述之晶片 成方法,更包括: 封裝體的形 於該保護基板與該導電層上形成一保護層; X10-020_9002^A35083TWF/JYChe] 17 201203479 將該保護層圖案化而使部分的該導電層露出;以及 電性導電層上形成一導電結構,該導電結構 罨性接觸該導電層。 成方2法9. 專利範圍第16項所述之晶片封裝體的形 成方法,其中該保護基板係透 於該基底之該第二表面上。 帛極接合製程而設置 30. #申請專利範圍第16項所述之晶片 =法’更包括於該保護基板靠近該第一可移動二 k第一可移動塊體之一侧上形成一凹陷。 一 S X10O20_9002-A35083TW^F/JYChen
TW100124000A 2010-07-09 2011-07-07 晶片封裝體及其形成方法 TWI458058B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36305210P 2010-07-09 2010-07-09

Publications (2)

Publication Number Publication Date
TW201203479A true TW201203479A (en) 2012-01-16
TWI458058B TWI458058B (zh) 2014-10-21

Family

ID=45424707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124000A TWI458058B (zh) 2010-07-09 2011-07-07 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US8975106B2 (zh)
CN (1) CN102311093B (zh)
TW (1) TWI458058B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503937B (zh) * 2012-05-22 2015-10-11 精材科技股份有限公司 晶片封裝體及其形成方法
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
CN102556956B (zh) * 2012-03-08 2014-06-25 中国科学院上海微系统与信息技术研究所 Mems器件的真空封装结构及其制作方法
DE102012206732B4 (de) * 2012-04-24 2024-12-12 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils
CN105719573B (zh) * 2014-12-03 2018-02-23 环视先进数字显示无锡有限公司 一种复合led铝基玻璃基面板的制造方法
CN114275732B (zh) * 2020-09-27 2026-01-13 诺思(天津)微系统有限责任公司 Mems器件及其封装结构、基底结构和制造方法、滤波器及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6440597A (en) * 1987-08-06 1989-02-10 Kanegafuchi Chemical Ind Production of fats and oils containing trans acid highly
JP3448987B2 (ja) * 1994-10-31 2003-09-22 三菱電機株式会社 微小機構部品の製造方法
DE69626972T2 (de) 1996-07-31 2004-01-08 Stmicroelectronics S.R.L., Agrate Brianza Integrierter kapazitiver Halbleiter-Beschleunigungsmessaufnehmer sowie Verfahren zu seiner Herstellung
US5997681A (en) * 1997-03-26 1999-12-07 Kinzie; Norman F. Method and apparatus for the manufacture of three-dimensional objects
JP3161362B2 (ja) * 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
US6025110A (en) * 1997-09-18 2000-02-15 Nowak; Michael T. Method and apparatus for generating three-dimensional objects using ablation transfer
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6610605B2 (en) * 2001-06-28 2003-08-26 Intel Corporation Method and apparatus for fabricating encapsulated micro-channels in a substrate
US6930368B2 (en) * 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
TWI254391B (en) * 2004-08-17 2006-05-01 Lightuning Tech Inc Wafer level chip size package of a CMOS image sensor and method for manufacturing the same
JP2006146180A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 凹部付き基板の製造方法、凹部付き基板、マイクロレンズ基板、透過型スクリーンおよびリア型プロジェクタ
CN101405215B (zh) * 2006-05-18 2013-01-09 株式会社半导体能源研究所 微结构、微机械、以及微结构和微机械的制造方法
TW200834833A (en) * 2007-02-14 2008-08-16 Besdon Technology Corp Subminiature electronic device having hermetic cavity and method of manufacturing the same
TWM318187U (en) * 2007-03-19 2007-09-01 Lingsen Precision Ind Ltd Structure of microelectromechanical device with winding channel
JP5521359B2 (ja) * 2008-03-13 2014-06-11 セイコーエプソン株式会社 光偏向器及びその製造方法
CN101588529A (zh) 2009-06-30 2009-11-25 瑞声声学科技(深圳)有限公司 硅基电容麦克风及其制造方法
US8513041B2 (en) * 2009-11-30 2013-08-20 Pixart Imaging Corporation MEMS integrated chip and method for making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503937B (zh) * 2012-05-22 2015-10-11 精材科技股份有限公司 晶片封裝體及其形成方法
US9334158B2 (en) 2012-05-22 2016-05-10 Xintec Inc. Chip package and method for forming the same
TWI697077B (zh) * 2017-01-24 2020-06-21 美商通用電機股份有限公司 功率電子封裝及其製造方法

Also Published As

Publication number Publication date
CN102311093B (zh) 2015-02-25
TWI458058B (zh) 2014-10-21
CN102311093A (zh) 2012-01-11
US20120009712A1 (en) 2012-01-12
US8975106B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
CN105502280B (zh) Mems器件的形成方法
JP6483246B2 (ja) 微小持ち上げ・接合組立法
US8563358B2 (en) Method of producing a chip package, and chip package
TWI229888B (en) Three-dimensional integrated CMOS-MEMS device and process for making the same
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
TW201203479A (en) Chip package and method for forming the same
TWI575779B (zh) 晶片封裝體及其製造方法
TWI529887B (zh) 晶片封裝體及其形成方法
US20010018236A1 (en) Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
JPWO2008018524A1 (ja) 半導体装置及びその製造方法
KR20030074444A (ko) 광 스위치 장치
TW201244053A (en) Chip package and method for forming the same
US9153528B2 (en) Chip package and method for forming the same
CN104003347A (zh) 半导体器件和制造器件的方法
US9024437B2 (en) Chip package and method for forming the same
JP5145593B2 (ja) 重ねられた要素から成る微細構造の集合的な製作方法
TW200950046A (en) Electronics device package and fabrication method thereof
TW201133731A (en) Chip package and method for forming the same
JP2000243773A (ja) 半導体装置の製造方法
JP6576554B2 (ja) 半導体装置及びその製造方法
JP2018176421A (ja) デバイス
US12376401B2 (en) Methods of forming optical modules
US20250210590A1 (en) Asic integrated mems device with exposed bond pads from bottom attached asic and making the same
JP2023108463A (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent