CN102311093A - 晶片封装体的形成方法 - Google Patents
晶片封装体的形成方法 Download PDFInfo
- Publication number
- CN102311093A CN102311093A CN2011101943305A CN201110194330A CN102311093A CN 102311093 A CN102311093 A CN 102311093A CN 2011101943305 A CN2011101943305 A CN 2011101943305A CN 201110194330 A CN201110194330 A CN 201110194330A CN 102311093 A CN102311093 A CN 102311093A
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- layer
- chip package
- movable block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 230000001681 protective effect Effects 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 91
- 235000012431 wafers Nutrition 0.000 description 60
- 238000005538 encapsulation Methods 0.000 description 37
- 238000004806 packaging method and process Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005342 ion exchange Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
一种晶片封装体的形成方法，包括：提供一基底，具有一第一表面及一第二表面；移除部分的该基底以于该基底中形成多个开口，所述开口自该第一表面朝该第二表面延伸或自该第二表面朝该第一表面延伸；在形成所述开口之后，至少一第一部分的该基底成为一第一可移动块体，且至少一第二部分的该基底成为一第二可移动块体，其中该第一可移动块体及该第二可移动块体分别位于所述开口之间；于该基底的该第二表面上设置一保护基板；于该保护基板中形成至少一穿孔；以及于该保护基板上形成至少一导电层，该导电层自该保护基板的一表面延伸至该穿孔之中，并与该第二可移动块体电性连接。本发明可形成尺寸更小的晶片封装体。
Description
技术领域
本发明有关于晶片封装体，且特别是有关于微机电系统(MEMS)的晶片封装体。
背景技术
微机电系统(MEMS)晶片封装体可应用于多种电子产品而日渐重要。顺应人们对电子产品轻、薄、短、小化的需求，业界亟需尺寸更小的微机电系统晶片封装体及其形成方法。
发明内容
本发明提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面；移除部分的该基底以于该基底中形成多个开口，所述开口自该第一表面朝该第二表面延伸或自该第二表面朝该第一表面延伸；在形成所述开口之后，至少一第一部分的该基底成为一第一可移动块体，且至少一第二部分的该基底成为一第二可移动块体，其中该第一可移动块体及该第二可移动块体分别位于所述开口之间；于该基底的该第二表面上设置一保护基板；于该保护基板中形成至少一穿孔；以及于该保护基板上形成至少一导电层，该导电层自该保护基板的一表面延伸至该穿孔之中，并与该第二可移动块体电性连接。
本发明所述的晶片封装体的形成方法，该基底包括一半导体基底或一绝缘层上覆半导体基底。
本发明所述的晶片封装体的形成方法，在形成所述开口之前，还包括自该基底的该第一表面薄化该基底。
本发明所述的晶片封装体的形成方法，还包括自该基底的该第一表面移除部分的该基底以形成一凹槽，该凹槽自该第一表面朝该第二表面延伸。
本发明所述的晶片封装体的形成方法，在形成所述开口之前，还包括：于该基底的该第一表面上及该凹槽的底部上形成一图案化金属层；于该基底的该第二表面上形成一图案化遮罩层，其中部分的该图案化遮罩层的位置对应于该凹槽的底部上的部分的该图案化金属层的位置；以该图案化遮罩层为罩幕，蚀刻移除部分的该基底以形成所述开口及该第一可移动块体与该第二可移动块体，其中所述开口与该凹槽彼此连通；以及在形成所述开口之后，移除该图案化遮罩层。
本发明所述的晶片封装体的形成方法，该图案化金属层的形成包括：于该基底的该第一表面上及该凹槽的底部上形成一金属层；以及将该金属层图案化为该图案化金属层，其中部分的该图案化金属层形成于该第二可移动块体上，并形成该第二可移动块体与该导电层之间的导电连接，且其中一另一部分的该图案化金属层形成于该第一可移动块体上，并用作一反射层。
本发明所述的晶片封装体的形成方法，还包括在将该金属层图案化时，于该金属层中形成至少一对准图案。
本发明所述的晶片封装体的形成方法，该图案化遮罩层的形成包括：于该基底的该第二表面上形成一遮罩层；以及以该对准图案为基准，将该遮罩层图案化为该图案化遮罩层，而使部分的该图案化遮罩层的位置对应于该凹槽的底部上的部分的该图案化金属层的位置。
本发明所述的晶片封装体的形成方法，还包括于该基底的该第一表面上设置一透明基板，其中该透明基板与该基底的该第一表面上的部分的该图案化金属层相接合。
本发明所述的晶片封装体的形成方法，该透明基板与该图案化金属层通过一阳极接合制程而相接合。
本发明所述的晶片封装体的形成方法，还包括于该基底的该第一表面上设置一透明基板。
本发明所述的晶片封装体的形成方法，还包括于该第一可移动块体上形成一反射层。
本发明所述的晶片封装体的形成方法，该导电层与该保护基板直接接触。
本发明所述的晶片封装体的形成方法，该导电层通过位于该穿孔的正下方的该基底中的一接垫而与该第二可移动块体电性连接。
本发明所述的晶片封装体的形成方法，还包括于该保护基板与该导电层上形成一保护层。
本发明所述的晶片封装体的形成方法，还包括：将该保护层图案化而使部分的该导电层露出；以及于露出的该导电层上形成一导电结构，该导电结构电性接触该导电层。
本发明所述的晶片封装体的形成方法，该保护基板通过一阳极接合制程而设置于该基底的该第二表面上。
本发明所述的晶片封装体的形成方法，还包括于该保护基板靠近该第一可移动块体及该第二可移动块体的一侧上形成一凹陷。
本发明可形成尺寸更小的晶片封装体。
附图说明
图1A-图1L显示根据本发明一实施例的晶片封装体的制程剖面图。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102、104：半导体层；106：绝缘层；108：凹槽；108a：开口；110：金属层；112：对准标记；114：透明基板；116、116a：遮罩层；118：保护基板；120a：凹陷；120b：穿孔；122：导电层；124：保护层；126：导电结构；140a、140b：可移动块体；150：接垫。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装微机电系统晶片，例如是微机电扫描镜(scanning mirror)。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronicdevices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)、喷墨头(ink printer heads)或功率模组(power modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
以下，以微机电系统(MEMS)晶片的封装为例，配合图式说明本发明一实施例的晶片封装体的实施方式。例如，在一实施例中，所封装的微机电系统晶片可包括一微机电扫描镜晶片。
图1A-图1L显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供基底100，其具有表面100a及表面100b。基底100例如包括半导体材料或陶瓷材料。在一实施例中，基底100为一半导体晶圆(例如是硅晶圆)而便于进行晶圆级封装。采用晶圆级封装来形成晶片封装体可降低成本并节省制程时间。在一实施例中，基底100包括绝缘层上覆半导体基底，例如是绝缘层上覆硅基底(SOI substrate)。在以下的叙述中，基底100以绝缘层上覆半导体基底为例。基底100包括半导体层102、104及夹置于两半导体层之间的绝缘层106。
接着，如图1B所示，可选择性自基底100的表面100a薄化基底100。即，移除部分的半导体层102。例如，可采用化学机械研磨、机械研磨(grinding)或其他适合的方法将基底100薄化至适合的厚度。例如，在一实施例中，可将半导体层102薄化至(但不限于)约350μm的厚度。
如图1C所示，接着移除部分的半导体层102及绝缘层106以于基底100中形成至少一凹槽108。一般而言，本发明实施例的晶片封装体采用晶圆级封装而形成。因此，较佳于晶圆中形成多个凹槽以同时于一晶圆中形成出多个晶片封装体。在一实施例中，所形成的凹槽108的底部露出半导体层104。
接着，于基底100的表面100a上形成金属层110，并接着将之图案化。金属层110的材质例如可为(但不限于)铝、金、铜等。例如，可通过物理气相沉积、化学气相沉积、涂布、电镀、无电解电镀或其他适合方法于基底100的表面100a上及凹槽108的底部上形成金属层110。接着，可通过光刻及蚀刻制程而将金属层110图案化为所需的图案。位于凹槽108的底部上的图案化后的金属层110可作为后续将形成的可移动块体的导电电极或反射层。形成于半导体层102的表面上的图案化金属层110可充当粘着层，用以选择性与其他基板接合。
在一实施例中，可选择性于金属层110中形成对准标记以利后续将于基底的表面100b上进行的制程。例如，在一实施例中，可于将充当粘着层的金属层110中形成对准标记112。对准标记112可包括各种便于辨识的形状，例如是(但不限于)十字形。
接着，如图1D所示，可选择性于基底100的表面100a上设置透明基板114。透明基板114例如可为玻璃基板、石英基板、透明高分子基板、或其他适合的透明基板。在一实施例中，透明基板114采用玻璃基板。如图1D所示，可以半导体层102上的金属层110为粘着层而将透明基板114接合于基底100之上。在一实施例中，可通过透明基板114与金属层110之间的阳极接合(anodic bonding)而将透明基板114接合于基底100之上。可施加高电压与温度以促使透明基板114与金属层110之间发生离子交换而产生键结。然应注意的是，本发明实施例的实施方式不限于此。在其他实施例中，例如可直接于透明基板114与基底100之间涂布粘着胶层而完成透明基板114的设置。
如图1E所示，接着可选择性自基底100的表面100b薄化基底100。例如，可以薄化半导体层102的相似方法薄化半导体层104。在一实施例中，例如可将半导体层104薄化至(但不限于)约100μm。接着，可于基底100的表面100b上形成遮罩层116。
接着，如图1F所示，将遮罩层116图案化为图案化遮罩层116a。在一实施例中，可通过预先形成于粘着层(即金属层110)中的对准标记112的辅助而形成图案化遮罩层116a。如图1F所示，图案化遮罩层116a的图案大抵与金属层110的图案相对应。
如图1G所示，可接着以图案化遮罩层116a为罩幕而对基底100进行蚀刻制程(例如是干式蚀刻)以将未被图案化遮罩层116a所覆盖的半导体层104移除。在蚀刻制程之后，于半导体层104中形成多个开口108a。开口108a自表面100b朝表面100a延伸。在一实施例中，开口108a贯穿基底100而与凹槽108连通。在此情形下，这些开口108a彼此连通的。在其他实施例中，开口108a系自表面100a朝表面100b延伸。
在形成这些开口108a之后，同时也形成了至少一第一可移动块体140a及至少一第二可移动块体140b。第一可移动块体140a与第二可移动块体140b分别与基底100相连。第一可移动块体140a与第二可移动块体140b与基底100的相连部分较小因而可于适当条件下相对于基底100而移动或振动。
接着，如图1H所示，将图案化遮罩层116a自基底100上移除。
如图1I所示，接着提供保护基板118。保护基板118例如包括(但不限于)玻璃基板或石英基板等。于保护基板118中形成至少一穿孔120b。此外，在一实施例中，可选择性于保护基板118中形成凹陷120a。在一实施例中，基底100为一半导体晶圆，而保护基板118的尺寸可大抵与半导体晶圆相同，其利于晶圆级封装的进行。
接着，如图1J所示，将保护基板118设置于基底100的表面100b上。相似地，在一实施例中，可通过保护基板118与基底100(半导体层104)之间的阳极接合(anodic bonding)而将保护基板118接合于基底100之上。或者，在另一实施例中，可于保护基板118的底部涂布粘着胶层而使之粘着于基底100之上。如图1J所示，预先形成于保护基板118中的凹陷可与基底100中的开口(108a)与凹陷(108)相连通而于第一可移动块体140a及第二可移动块体140b的周边提供足够的空间，使得第一可移动块体140a及第二可移动块体140b可于此密闭空间中移动或振动。此外，预先形成保护基板118中的穿孔120b可露出基底100。在一实施例中，穿孔120b所露出的部分可包括一接垫150，其可与其中一第二可移动块体140b上的金属层110电性连接。在一实施例中，第二可移动块体140b上的金属层110可作为驱动第二可移动块体140b的导电电极，而第一可移动块体140a上的金属层110可作为反射层。在此情形下，反射层与导电电极(或导电层)皆为金属层110的一部分而材质相同。
如图1K所示，接着于保护基板118上形成图案化导电层122，其自保护基板118的表面延伸至穿孔120b中，并与其中一第二可移动块体140b电性连接。例如，导电层122可通过接垫150及第二可移动块体140b上的金属层110而电性连接第二可移动块体140b。在一实施例中，可通过导电层122而对第二可移动块体140b施加电性信号以驱动第二可移动块体140b及/或第一可移动块体140a的移动、转动及/或振动。此外，由于保护基板118通常为绝缘基板(如，玻璃基板)，因此不需与导电层122与保护基板118之间形成绝缘层。在此情形下，导电层122与保护基板118直接接触。但在其他实施例中，亦可视情况于导电层122与保护基板118之间形成其他适合的材料层。
在一实施例中，第一可移动块体140a的面积大于第二可移动块体140b的面积，且形成于第一可移动块体140a上的金属层110可充当反射层。在此情形下，当电子信号通过导电层122传递至第二可移动块体140b而驱动第二可移动块体140b及/或第一可移动块体140a的移动、转动、及/或振动时，第一可移动块体140a及其上的反射层(即，其上的金属层110)可视为可移动、转动、及/或振动的镜子。因此，可以较大的范围反射入射的光线。在一实施例中，可用作扫描镜或反射镜以大幅扩大扫描或反射的范围，增加所获得的扫描信息或光反射的范围以供运用。例如，可应用于(但不限于)激光印表机中的扫描镜组件、光学触控式屏幕或微形投影机(pico-projector)。
请接着参照图1K及图1L，在一实施例中，可选择性于保护基板118及导电层122上形成保护层124，其具有露出部分的导电层122的开口。接着，可于保护层124的开口所露出的导电层122上设置导电结构126以供与其他元件电性连接。导电结构126例如可为(但不限于)焊球或导电凸块。
当采用晶圆级封装形成晶片封装体时，还可接着进行切割步骤以自切割道将多个晶片封装体分离。
本发明实施例还可有许多其他变化，且其制程方式或顺序不限于图1实施例所述的方式。例如，虽然图1实施例的金属层110经图案化后可充当粘着层、导电层及反射层。然本发明实施例的实施方式不限于此，在其他实施例中，所述粘着层、导电层及反射层可不是图案化自同一金属层。所述粘着层、导电层及反射层可于不同制程步骤中，采用相同或不同的材料层，端视需求及/或制程便利性而定。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (18)
1.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面；
移除部分的该基底以于该基底中形成多个开口，所述开口自该第一表面朝该第二表面延伸或自该第二表面朝该第一表面延伸；
在形成所述开口之后，至少一第一部分的该基底成为一第一可移动块体，且至少一第二部分的该基底成为一第二可移动块体，其中该第一可移动块体及该第二可移动块体分别位于所述开口之间；
于该基底的该第二表面上设置一保护基板；
于该保护基板中形成至少一穿孔；以及
于该保护基板上形成至少一导电层，该导电层自该保护基板的一表面延伸至该穿孔之中，并与该第二可移动块体电性连接。
2.根据权利要求1所述的晶片封装体的形成方法，其特征在于，该基底包括一半导体基底或一绝缘层上覆半导体基底。
3.根据权利要求1所述的晶片封装体的形成方法，其特征在于，在形成所述开口之前，还包括自该基底的该第一表面薄化该基底。
4.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括自该基底的该第一表面移除部分的该基底以形成一凹槽，该凹槽自该第一表面朝该第二表面延伸。
5.根据权利要求4所述的晶片封装体的形成方法，其特征在于，在形成所述开口之前，还包括：
于该基底的该第一表面上及该凹槽的底部上形成一图案化金属层；
于该基底的该第二表面上形成一图案化遮罩层，其中部分的该图案化遮罩层的位置对应于该凹槽的底部上的部分的该图案化金属层的位置；
以该图案化遮罩层为罩幕，蚀刻移除部分的该基底以形成所述开口及该第一可移动块体与该第二可移动块体，其中所述开口与该凹槽彼此连通；以及
在形成所述开口之后，移除该图案化遮罩层。
6.根据权利要求5所述的晶片封装体的形成方法，其特征在于，该图案化金属层的形成包括：
于该基底的该第一表面上及该凹槽的底部上形成一金属层；以及
将该金属层图案化为该图案化金属层，其中部分的该图案化金属层形成于该第二可移动块体上，并形成该第二可移动块体与该导电层之间的导电连接，且其中一另一部分的该图案化金属层形成于该第一可移动块体上，并用作一反射层。
7.根据权利要求6所述的晶片封装体的形成方法，其特征在于，还包括在将该金属层图案化时，于该金属层中形成至少一对准图案。
8.根据权利要求7所述的晶片封装体的形成方法，其特征在于，该图案化遮罩层的形成包括：
于该基底的该第二表面上形成一遮罩层；以及
以该对准图案为基准，将该遮罩层图案化为该图案化遮罩层，而使部分的该图案化遮罩层的位置对应于该凹槽的底部上的部分的该图案化金属层的位置。
9.根据权利要求5所述的晶片封装体的形成方法，其特征在于，还包括于该基底的该第一表面上设置一透明基板，其中该透明基板与该基底的该第一表面上的部分的该图案化金属层相接合。
10.根据权利要求9所述的晶片封装体的形成方法，其特征在于，该透明基板与该图案化金属层通过一阳极接合制程而相接合。
11.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括于该基底的该第一表面上设置一透明基板。
12.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括于该第一可移动块体上形成一反射层。
13.根据权利要求1所述的晶片封装体的形成方法，其特征在于，该导电层与该保护基板直接接触。
14.根据权利要求1所述的晶片封装体的形成方法，其特征在于，该导电层通过位于该穿孔的正下方的该基底中的一接垫而与该第二可移动块体电性连接。
15.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括于该保护基板与该导电层上形成一保护层。
16.根据权利要求15所述的晶片封装体的形成方法，其特征在于，还包括：
将该保护层图案化而使部分的该导电层露出；以及
于露出的该导电层上形成一导电结构，该导电结构电性接触该导电层。
17.根据权利要求1所述的晶片封装体的形成方法，其特征在于，该保护基板通过一阳极接合制程而设置于该基底的该第二表面上。
18.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括于该保护基板靠近该第一可移动块体及该第二可移动块体的一侧上形成一凹陷。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36305210P | 2010-07-09 | 2010-07-09 | |
| US61/363,052 | 2010-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102311093A true CN102311093A (zh) | 2012-01-11 |
| CN102311093B CN102311093B (zh) | 2015-02-25 |
Family
ID=45424707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110194330.5A Expired - Fee Related CN102311093B (zh) | 2010-07-09 | 2011-07-08 | 晶片封装体的形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8975106B2 (zh) |
| CN (1) | CN102311093B (zh) |
| TW (1) | TWI458058B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102556956A (zh) * | 2012-03-08 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | Mems器件的真空封装结构及其制作方法 |
| CN103420325A (zh) * | 2012-04-24 | 2013-12-04 | 罗伯特·博世有限公司 | 用于制造混合集成的构件的方法 |
| CN105719573A (zh) * | 2014-12-03 | 2016-06-29 | 程君 | 一种复合led铝基玻璃基面板的制造方法 |
| CN114275732A (zh) * | 2020-09-27 | 2022-04-05 | 诺思(天津)微系统有限责任公司 | Mems器件及其封装结构、基底结构和制造方法、滤波器及电子设备 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWM428490U (en) * | 2011-09-27 | 2012-05-01 | Lingsen Precision Ind Ltd | Optical module packaging unit |
| US9334158B2 (en) | 2012-05-22 | 2016-05-10 | Xintec Inc. | Chip package and method for forming the same |
| TWI697077B (zh) * | 2017-01-24 | 2020-06-21 | 美商通用電機股份有限公司 | 功率電子封裝及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180934A (zh) * | 1996-07-31 | 1998-05-06 | Sgs-汤姆森微电子有限公司 | 半导体集成电容性加速度传感器及其制造方法 |
| CN1556771A (zh) * | 2001-06-28 | 2004-12-22 | ض� | 用于在衬底内制造密封微通道的方法和装置 |
| US20060087025A1 (en) * | 2004-10-21 | 2006-04-27 | Seiko Epson Corporation | Method of manufacturing a substrate with concave portions, a substrate with concave portions, a microlens substrate, a transmission screen, and a rear projection |
| CN101533153A (zh) * | 2008-03-13 | 2009-09-16 | 精工爱普生株式会社 | 光偏转器及其制造方法 |
| CN101588529A (zh) * | 2009-06-30 | 2009-11-25 | 瑞声声学科技(深圳)有限公司 | 硅基电容麦克风及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6440597A (en) * | 1987-08-06 | 1989-02-10 | Kanegafuchi Chemical Ind | Production of fats and oils containing trans acid highly |
| JP3448987B2 (ja) * | 1994-10-31 | 2003-09-22 | 三菱電機株式会社 | 微小機構部品の製造方法 |
| US5997681A (en) * | 1997-03-26 | 1999-12-07 | Kinzie; Norman F. | Method and apparatus for the manufacture of three-dimensional objects |
| JP3161362B2 (ja) * | 1997-05-01 | 2001-04-25 | 富士ゼロックス株式会社 | 微小構造体、その製造方法、その製造装置、基板および成形型 |
| US6025110A (en) * | 1997-09-18 | 2000-02-15 | Nowak; Michael T. | Method and apparatus for generating three-dimensional objects using ablation transfer |
| US6917525B2 (en) * | 2001-11-27 | 2005-07-12 | Nanonexus, Inc. | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs |
| US6930368B2 (en) * | 2003-07-31 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | MEMS having a three-wafer structure |
| TWI254391B (en) * | 2004-08-17 | 2006-05-01 | Lightuning Tech Inc | Wafer level chip size package of a CMOS image sensor and method for manufacturing the same |
| WO2007135878A1 (en) * | 2006-05-18 | 2007-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Microstructure, micromachine, and manufacturing method of microstructure and micromachine |
| TW200834833A (en) * | 2007-02-14 | 2008-08-16 | Besdon Technology Corp | Subminiature electronic device having hermetic cavity and method of manufacturing the same |
| TWM318187U (en) * | 2007-03-19 | 2007-09-01 | Lingsen Precision Ind Ltd | Structure of microelectromechanical device with winding channel |
| US8513041B2 (en) * | 2009-11-30 | 2013-08-20 | Pixart Imaging Corporation | MEMS integrated chip and method for making same |
-
2011
- 2011-07-05 US US13/176,667 patent/US8975106B2/en active Active
- 2011-07-07 TW TW100124000A patent/TWI458058B/zh active
- 2011-07-08 CN CN201110194330.5A patent/CN102311093B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180934A (zh) * | 1996-07-31 | 1998-05-06 | Sgs-汤姆森微电子有限公司 | 半导体集成电容性加速度传感器及其制造方法 |
| CN1556771A (zh) * | 2001-06-28 | 2004-12-22 | ض� | 用于在衬底内制造密封微通道的方法和装置 |
| US20060087025A1 (en) * | 2004-10-21 | 2006-04-27 | Seiko Epson Corporation | Method of manufacturing a substrate with concave portions, a substrate with concave portions, a microlens substrate, a transmission screen, and a rear projection |
| CN101533153A (zh) * | 2008-03-13 | 2009-09-16 | 精工爱普生株式会社 | 光偏转器及其制造方法 |
| CN101588529A (zh) * | 2009-06-30 | 2009-11-25 | 瑞声声学科技(深圳)有限公司 | 硅基电容麦克风及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102556956A (zh) * | 2012-03-08 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | Mems器件的真空封装结构及其制作方法 |
| CN102556956B (zh) * | 2012-03-08 | 2014-06-25 | 中国科学院上海微系统与信息技术研究所 | Mems器件的真空封装结构及其制作方法 |
| CN103420325A (zh) * | 2012-04-24 | 2013-12-04 | 罗伯特·博世有限公司 | 用于制造混合集成的构件的方法 |
| TWI594943B (zh) * | 2012-04-24 | 2017-08-11 | 羅伯特博斯奇股份有限公司 | 製造混合整合構件的方法以及這種混合整合構件 |
| CN105719573A (zh) * | 2014-12-03 | 2016-06-29 | 程君 | 一种复合led铝基玻璃基面板的制造方法 |
| CN105719573B (zh) * | 2014-12-03 | 2018-02-23 | 环视先进数字显示无锡有限公司 | 一种复合led铝基玻璃基面板的制造方法 |
| CN114275732A (zh) * | 2020-09-27 | 2022-04-05 | 诺思(天津)微系统有限责任公司 | Mems器件及其封装结构、基底结构和制造方法、滤波器及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120009712A1 (en) | 2012-01-12 |
| TWI458058B (zh) | 2014-10-21 |
| US8975106B2 (en) | 2015-03-10 |
| CN102311093B (zh) | 2015-02-25 |
| TW201203479A (en) | 2012-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1247293B1 (en) | Methods for producing packaged integrated circuit devices & packaged integrated circuit devices produced thereby | |
| CN102311093A (zh) | 晶片封装体的形成方法 | |
| TWI569400B (zh) | 晶片封裝體及其形成方法 | |
| TWI575779B (zh) | 晶片封裝體及其製造方法 | |
| EP1884994B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20080211043A1 (en) | Method and system for flip chip packaging of micro-mirror devices | |
| CN102751266A (zh) | 晶片封装体及其形成方法 | |
| US9153528B2 (en) | Chip package and method for forming the same | |
| US20130341747A1 (en) | Chip package and method for forming the same | |
| TW201347122A (zh) | 晶片封裝體及其形成方法 | |
| CN104979426A (zh) | 晶片封装体的制造方法 | |
| US9064950B2 (en) | Fabrication method for a chip package | |
| US9024437B2 (en) | Chip package and method for forming the same | |
| JP5145593B2 (ja) | 重ねられた要素から成る微細構造の集合的な製作方法 | |
| TWI431741B (zh) | 晶片封裝體及其形成方法 | |
| TWI525763B (zh) | 晶片封裝體及其形成方法 | |
| US20240242998A1 (en) | Micro-device substrate structures with posts and indentations | |
| CN106558525A (zh) | 晶片封装体及其制造方法 | |
| WO2004068665A2 (en) | Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby | |
| US20250210590A1 (en) | Asic integrated mems device with exposed bond pads from bottom attached asic and making the same | |
| CN110970362A (zh) | 芯片封装体的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150225 Termination date: 20190708 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |