TW201203400A - Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material - Google Patents

Description

201203400 六、發明說明： 【發明所屬之技術領域】 本發明大體上關於半導體裝置，且更特別土也，關於一 種半導體裝置及於覆晶疊合式封裝組件之底部基板中形成 一穿孔開口以減少超額底部填充材料流出之方法。 【先前技術】 半導體裝置通常係見於現代電子產品中。半導體裝置 隨著電性元件之數量及密度^。》 上包含-種電性元件類型，例如，發光二極體(LED): 電晶體、電阻11、電容器、電威器或功率金屬氧化物半 導體昜效電aa體（MC)SFET)。整合式半導體裝置典型地包含 成，上萬的電性元件。整合式半導體裝置之範例包含微控 制器 '微處理器、電荷耦合裝置(CCD)、太陽電池及數位微 型反射鏡裝置（DMD)。 半導體農置執行例如高速計算、收發電磁波訊號、控 制=子裝置、轉換太陽光成為電力和產生電視顯示器之視 覺奴衫。半導體裝置係見於娛樂、通訊、電力轉換、網路、 電月1^及消費性彦σ0 產。σ領域中。半導體裝置也見於軍事應用、 航二、八車、工業控制及辦公室設備中。 半V組裝置利用半導體材料的電性特性。半導體材料 之原子結構允_ 0 /Λ、# 午匕的導電性受到施加電場或基極電流或透 過摻雜製程來極玳 ,Δ ^ 保縱。摻雜製程將雜質引入該半導體材料中 以操縱並控制該半導體裝置之導電性。 201203400 一半導體裝置包含主動和被動電性結構。包含二極體 及場效電晶體之主動結構控制電流之流動。藉由改變換雜 位準及施加一電場或基極電流，該電晶體不是增進就是壓 制該電流流動。包含電阻器、電容器及電感器之被動結構 建立執行各種電性功能所需之電壓及電流間之關係。該些 主動及被動結構係電性連接以形成致能該半導體裝置來執 行南速計算及格其它有用功能之電路。 半導體裝置大體上係使用例如前端製程及後端製程之 二複雜製程來製造，每一個製程可能涉及成千上萬步驟。 前端製程涉及在一半導體晶圓表面上形成複數個晶粒。每 一個晶粒典型地係一模一樣且包含由電性連接主動及被動 元件所形成之電路。後端製程涉及將來自已完成晶圓中之 個別晶粒進行單粒化並封裝該晶粒以提供結構支撐及環境 隔離。 < 兄 半導體製程之-目標係製造更小的半導體裝置。較小 的裝置典型地耗用較少電力，具有較高執行效率以及可更 有效率地被製造。此外，較小的半導體裝置具有可期待用 於更小終端產品之較小佔用空間。一較小晶粒尺寸可藉由 改善該前端製程而產生具有較小且較高密度之主動及 =之晶粒而得。後端製程可藉由改善電性互連及封裝材 枓來產生具有較小佔用空間之半導體裝置封裝。 第！圖顯示-傳統覆晶疊合式封裝結構1〇。 半導體晶粒12係安裝至具有凸塊16 榭^ + 之基板14。例如環氧 -之底部填充材料18係沉積於半導體晶粒12及基板Μ 201203400 間。凸塊19係形成於基板14相對側上以提供進—步電性 内連線。半導體晶粒2()、22及24被堆疊在基板％上並由 密封劑28所覆蓋。半導體晶粒2()_24係電性連接至具有凸 塊32之基板26。 、 如第2a圖所示’該底部填充材料丨8係使用填封工具 34自半導體晶粒12 一側開始沉積。若底部填充材料a : 均勻散佈，或者該底部填充材料係超量填佈，則該底部填 充材料會如第2b圖所示地流出至基板26之接觸墊片％ 上。在該些接觸墊片典型地被放置於較靠近半導體晶粒12 之佔用空間時’該底部填充材料的流出對於具有高輸入/輸 出（I/O)密度之半導體裝置係特別地敏銳。在接觸墊片刊上 之超額底部填充材料18的流出防止凸塊32電性連接至基 板14上之接觸墊片，其產生缺陷並減少製造良率。 【發明内容】 存在著減少超額底部填充材料自該半導體晶粒下方流 至該基板之接觸塾片上之需求。據此，在一實施例中本 發明係一種半導體裝置之製造方法，包括之步驟為提供一 覆晶型半導體晶粒及第—基板、在該第—基板中放置該覆 晶型半導體晶粒至該第一基板之中心位置處形成一開口、 將忒设晶型半導體晶粒安裝至在該第一基板中之開口上之 第一基板、安裝複數個半導體晶粒至一第二基板、在該複 數個半導體晶粒及第二基板上沉積一密封劑、將該第二基 板女裝至該第一基板、透過該覆晶型半導體晶粒及第一基 201203400 板之間的開π填佈底部填充材料至第_基板内'及在該底 Ρ真充材料接近或到達該覆晶型半導體晶粒周圍時，中斷 該底部填充材料之填佈以減少該底部填充材料的流出。 在另-實施例中，本發明係一種半導體跋置之製造方 法包括之步驟為提供一第一半導體晶粒及第―基板；在 該第一基板内形成-開σ;將該第-半導體晶粒安裝至在 »亥第基板中之開口上之第一基板；安裝複數個第二半導 體曰曰粒至第_基板；將該第二基板安裝至該第一基板； 透過該第-半導體晶粒及第—基板間的開σ填佈底部填充 材料至第一基板内；及在該底部填充材料接近或到達該半 導體晶粒周圍時中斷該底部填充材料之填佈。 在另貫施例中，本發明係一種半導體裝置之製造方 法，包括之步驟為提供一半導體晶粒及基板、在該第一基 板内形成一開口、將該第一半導體晶粒安裝至在該第一基 板中之開口上之第一基板、提供一疊合式封裝半導體組 件、安裝該疊合式封裝半導體組件至該半導體晶粒上之基 板、及透過該半導體晶粒及基板間之開口填佈底部填充材 料至基板内β 在另一實施例中，本發明係一種包括具有一開口之基 板之半導體裝置。一半導體晶粒被安裝至具有該開口之基 板中’位在該基板中放置該半導體晶粒至該基板之中心 處。一藝合式封裝半導體組件係安裝至該半導體晶粒上之 基板。一底部填充材料透過半導體晶粒及基板間之開口被 填佈至該基板内。 201203400 【實施方式】 本發明係描述於參考該些圖形以進 〜Ί』卜列夺日Η ·> JL· 更多實施例中，其令，類似編號代表 ° 5 ―丄* ,J或類似構件。德 官本毛明已就取得本發明目的之最佳模式做說明， 些熟知此項技術之人士會理解到想要 :而那 ―之所附申請專利範圍和它們等 發明圍内之替代例、修改例及等效例涵 +導體裝置大體上係使用二複合製程來製造 程及後端製程。前端製程涉及在一半導體曰圓表θ 複數個晶粒。在★”圓…广體"圓表面上形成 性元件，其传晶粒内含主動及被動電 體及二極體==以形成功，能性電性電路。例如電晶 如電容哭：元件具有控制電流流動之能力。例 用以執/雷,!·感森、電阻器和變壓器之被動電性元件建立 仃。生電路功能所需之電壓及電流間之關係。 刻及===含摻雜、沉積、微影m 上。捧雜藉由例如离Γ 來形成於該半導體晶圓表面 ^ 子植入或熱擴散技術將雜質引入該半 電性，以°“雜製程改變主動裝置内之半導體材料導 地改變體材料成為一絕緣體、導體，或動態 文0茨半導體材料道_ f ω 晶體内含用以依據該電場：應一電場或基極電流。電 體，以增進或限制電产極電流之應用來致能該電晶 程度之區域。 L "L動所需而安排之不同摻雜類型及 #被動7L件係由具有不同電性特性之材料層所形 9 201203400 成-亥二層可藉由依沉積材料類㈣$ 技術來形成。你丨* #似 甘裡，儿積 例如，薄膜沉積技術可涉及化學氣相沉積 —)、物理氣相沉積（PVD)、電解電鍍及無電鍍製程。將 每-層大體上進行圖案化以形成主動元件'被動元件或元 件間之電性連接之各部分。 。亥些層可使用微影成像技術來進行圖案化，其涉及將 例如光阻劑之感光性材料沉積在欲圖案化層上。利用光來 使一圖案自一光罩轉移至該光阻劑。使用一溶劑將受光之 光阻劑圖案部分移除，以露出圖案化下層部分。將剩餘光 阻劑移除’而留下一圖案化層。替代性地，一些材料類型 係藉由使用例如無電鍍及.電解電鍍技術，將該材料直接沉 積至前一沉積/蝕刻製程所形成之區域或孔隙内。 將一薄膜材料沉積於一現存圖案上可擴大下層圖案並 產生不均勻平坦表面。需要一均勻平坦表面以產生較小且 更咼密度包裝之主動及被動元件。平坦化可被使用以移除 來自該晶圓表面之材料並產生一均勻平坦表面。平坦化涉 及利用一拋光片來拋光該晶圓表面。一研磨材料及腐蝕性 化學藥品係於拋光期間添加至該晶圓表面。該化學藥品之 研磨及腐触.動作所結合之機械動作移除任何不規則抬樸， 而產生一均勻平坦表面。 後端製程涉及切割或單粒化該已完成晶圓成為個別晶 粒’並接著封裝該晶粒以提供結構性支撐和環境隔離。為 了早粒化該晶粒’該晶圓係沿者所謂切割道或劃線之晶圓 無功能區域來劃線並切斷。使用一雷射切割工具或鋸刀來

S 10 201203400 早粒化忒晶圓。在單粒化後，該個別晶粒被安裝至包含接 腳或接觸墊片以與其它系統元件互相連接之封裝基板。形 成於該半導體晶粒上之接觸塾片接著被連接至該封裝内之 =墊片。可利用銲接凸塊、短柱凸塊1電膏或接線來 製造3亥些電性連接…密封劑或其它密封材料係沉積於該 封裝上以提供物理性支模及電性隔離。該已完成封裝接著 被插入至一電性系統中，且所產生之半導體裝置功能可由 其它系統元件利用之。 第3圖說明具有内含將複數個半導體封裝安裝於它的 表面上之晶片載體基板或印刷電路板（PCB)52之電子裝置 5〇。電子裝£ 50 ·=]視應用而具有一半導體封裝類型或多種 半導體封裝類型。不同本遵_ _去+ # 讲_丨& # 个丨』牛導體封裝類型係基於說明目的而 顯示於第3圖。 電子裝置5 0可為一獨立系統，其使用該些半導體封裝 來執行一或更多電性功能。替代性地，電子裝置50可以是 一較大型系統之子元件。例如’電子裝置50可以是一圖形 卡/罔路；|面卡、或可插入至一電腦中之其它訊號處理卡。 /半導體封裝可包含微處理器、記憶體、特殊用途積體電 路(ASIC)、邏輯電路、類比電路、射頻電路、或其它半導體 晶粒或電性元件。 在第3圖中，印刷電路板52提供一般性基板以提供安 裝於該印刷電路板上之半導體封裝之結#支撐及電性連 接。fl號導線54係使用蒸鑛、電解電錄、無電鍵、網印或 其它合適金屬沉積.製程來形成於印刷電路板52 一表面上或 11 201203400 各層内。訊號導線54提供該些半導體封裝、安裝元件及其 它外部系統元件之每一個間之電性通訊。導線54也提供該 些半導體封裝中每一個之電力及接地。 在一些實施例中，一半導體裝置具有二封裝層級1 一層級封裝係提供機械性及電性附接該半導體晶粒至一中 間載體之技術。第二層級封裝涉及機械性及電性附接該中 間載體至該印刷電路板上。在其它實施財，—半導體裝 置可以只具有該第一層級封裝，纟中，該晶粒係機械性及 電性地直接安裝至該印刷電路板上。 基於說明目的，一些包含打線封裝56及覆晶封裝Μ 之第一層級封裝類型係示於印刷電路板52上。此外/所示 一些包含球狀柵格陣列（BGA)6〇、凸塊晶片載體（Bcc)62、 雙列式封裝（DIP)64、平面栅格陣列（LGA)66、多晶片模組 (MCM)68、θ邊扁平無接腳封裝（QFN)7〇細邊扁平封裝 72之第二層級封裝類型係安裝於印刷電路板52上。依據系 統需求，Μ用任何第一和第二層級封裝型結合所架構之任 何半導體封裝結合以及其它電子元件可被連接至印刷電路 板52。在-些實施例中，電子裝置5()包含單—附接半導體 封裝’而其它實施例需要多個互相連接之封袭。藉由結合 單一基板上之一或更多半導體封裝，製造商可整合預製元 件至電子裝置及系統中。因為該些半導體封裝包含複雜功 旎’故電子裝置可使用較便宜元件及一貫化製程來製造 之。產生之裝置較不會失敗且製造費用也較少，因而對於 消費者而言成本也較低。 、

S 12 201203400 第4a-4c圖顯示示範性半導體封裝。第鈍圖說明安裝 於印刷電路板52上之雙列式封裝斜的進一步細節。半導 體晶粒74包含一作用區，内含類比或數位電路，配置成形 成於該晶粒内並根據該晶粒之電性設計產生電性互連之主 動裝置、被動裝置、導電層及介電層。例如，該電路可包 含-或更多電晶體、二極體、電感器、電容器、電阻器及 形成於該半導體晶粒74之作用區内的其它電路構件。接觸 塾片76係例如紹㈧）、鋼（Cu)、錫㈣、錄⑽、金㈣或 銀（Ag)之-或更多導電材_，且被電性連接至形成於半導 體晶粒74内之電路構件。在雙列式封裝64組合期間，半 導體晶粒74係使用_切共炫合金層或例如熱環氧化物或 環氧樹脂之黏性材料來安裝至一中間載體78。該封裝本體 包含例如聚合物或陶究之絕緣封裝材料。導體接腳或接 線82提供半導體晶粒74及印刷電路板52間之電性互連。 密封劑84係沉積於該封裝上，.藉此阻止濕氣及微粒進入該 、于4並/亏木日日粒74及接線82而提供環境保護。 第4 b圖說明安褒於g 62的進-步細節。半導體：： 黏性材料92來安"二；使用一底膠或環氧樹脂 及％間之第—声級封广接線％提供接觸塾片96 / I㈣U連線。密封化合物或密封劑100 導體晶粒88及接…，以提供該裝置物理 接㈣102係使用例如電解㈣或 製程來形成於印刷電路板-表面上 匕作用°接觸塾片102係電性連接至印刷電路板 13 201203400 52内之一或更多訊號導線54。凸塊1 〇4係形成於凸塊晶片 載體62之接觸墊片98及印刷電路板52之接觸塾片1〇2之 間。 在第4c圖中，利用一覆晶型第一層級封裝技術將半導 體晶粒58面向下地安裝至中間載體i 06。半導體晶粒58之 作用區108包含類比或數位電路’配置成根據該晶粒的電 性設計所形成之主動裝置、被動裝置、導電層及介電層。 例如’該電路可包含一或更多電晶體、二極體、電感器、 電谷器、電阻器及在作用區108内之其它電路構件。半導 體晶粒5 8係透過凸塊π 〇來電性及機械性地連接至載體 106 ° 球狀柵格陣列60係利用一球狀柵格陣列型第二層級封 裝技術，使用凸塊Π 2來電性及機械性地連接至印刷電路 板52。半導體晶粒58係透過凸塊u〇、訊號線i 14及凸塊 11 2來電性連接至印刷電路板52中之訊號導線54。一密封 化合物或密封劑116係沉積於半導體晶粒58及載體1〇6 上，以提供該裝置物理性支撐及電性隔離。該覆晶半導體 裝置提供自半導體晶粒58上之主動裝置至印刷電路板Μ 上之導線的短導電路徑，用以減少訊號傳送距離、降低電 谷並改善整體電路執行效率。在另一實施例中可使用覆 晶型第一層級封裝技術將該半導體晶粒58直接機械性且電 性地連接至印刷電路板52而不使用中間載體i 〇6。 第5a-5k圖說明與第3圖及第4a_4c圖相關之一種透過 覆晶疊合式封裝組件之底部基板中的穿孔開口來填佈底部 14 201203400 填充材料以控制該底部填充材料流出之製程。第5a圖顯示 具有内含類比或數位電路之作用表面122之覆晶型半導體 晶粒120’該些類比或數位電路配置成形成於該晶粒内並根 據該晶粒之電性設計和功能產生電性互連的主動裝置、被 動哀置、電層及介電層。例如，該電路可包含—或更多 電晶體、二極體及形成於該作用表面122内之其它電路構 件，以配置例如數位訊號處理（Dsp)、特殊用途積體電路、 記憶體或其它訊號處理電路之類比電路或數位電路。半導 體晶粒122也可包含例如電感II、電容器及t阻器之整合 被動70件以提供射頻訊號處理。複數個凸塊124係形成於 作用表面122上以提供電性内連線。 一基板1 26包含形成於該基板中以根據半導體晶粒】2〇 之電性設計和功能來提供電性内連線之導電層或導線 128。忒些導電層及導線128延伸橫過基板126至由絕緣層 134所電性隔離之頂部表面i 3〇及相對底部表面^ 32間之基 板。複數個接觸墊片136係形成於半導體晶粒12〇之晶粒 附接區135或佔用空間外的基板126之頂部表面13〇上。 複數個接觸墊片137係形成於晶粒附接區135内之基板126 的頂部表面130上。一穿孔開口 138係貫穿基板126而形 成於線1 3 9之對應位置，其為相對於晶粒附接區丨3 5内之 基板126所放置之半導體晶粒12〇之中心。該穿孔開口 138 自頂部表面130延伸至底部表面13。複數個凸塊14〇係形 成於底部表面1 3 2上以提供電性内連線。 苐5b圖顯示具有穿孔開口 138及凸塊ι4〇之基板126 15 201203400 的底部表® 132之圖形。該穿孔開σ 138係位在基板上i26 放置半導體晶粒120之中心之線139處。第5c圖顯示具有 複數個穿孔開口 142及凸塊14〇之底部表面132之替代性 實施例。該些穿孔開口 142係環繞在基板126上放置半導 體晶粒1 20之中心位置進行均勻散佈。 在第5 d圖中，半導體晶粒！ 2〇係藉由迴銲凸塊丨24而 以金屬冶金方式電性連接該些凸塊至接觸墊片137來安裝 至基板1 2 6。 第5e圖顯示具有内含類比或數位電路之作用表面^2 之半導體晶粒150，該些類比或數位電路配置成形成於該晶 I内並根據”亥曰曰粒之電性設計和功能產生電性互連的主動 裝置、被動裝置、導電層及介電層。例如，該電路可包含 一或更多電晶體、二極體及形成於該作用表面152内之其 它電路構件，以配置例如數位訊號處理、特殊用途積體電 路°己隐體或其它訊號處理電路之類比電路或數位電路。 半導體晶粒1 52也可包含例如電感器、電容器及電阻器之 整合被動元件以提供射頻訊號處理。 基板1 54包含形成於該基板中以根據半導體晶粒i 5〇 之電性設計和功能來提供電性内連線之導電層或導線 156。該些導電層及導線156延伸橫過基板154至由絕緣層 162所電性隔離之頂部表面158及底部表面16〇間之基板。 複數個接觸墊片164係形成於放置半導體晶粒15〇之外的 基板1 54之頂部表面丨58上。複數個接觸墊片丨66係形成 於基板154之底部表面16〇上。如第5f圖所示，半導體晶

S 16 201203400 粒150係安裝至具有晶粒黏接層168之基板154。 一半導體晶粒170具有内含類比或數位電路之作用表 面172,該些類比或數位電路配置成形成於該晶粒内並根據 邊日日粒之電性設計和功能產生電性互連的主動裝置、被動 裝置、導電層及介電層。例如’，玄電路可包含一或更多電 晶體、二極體及形成於作用表面172内之其它電路構件， 以配置例如數位訊號處理、特殊用途積體電路、記憶體或 ，、匕Λ 5虎處理電路之類比電路或數位電路。半導體晶粒 也可包含例如電感器、電容器及電阻器之整合被動元件以 提供射頻訊號處理。半導體晶粒17〇係安裝至具有晶粒黏 接層174之半導體晶粒ι5〇。 一半導體晶粒176具有内含類比或數位電路之作用表 面:78 ’該些類比或數位電路配置成形成於該晶粒内並根據 4 a曰粒之電性設計和功能產生電性互連的主動裝置、被動 裝置、導電層及介電層。例如，該電路可包含一或更多電 曰曰體、-極體及形成於作用表面178内之其它電路構件， =配置例如數位訊號處理、特殊用途積體電路、記憶體或 其它訊號處理電路之類比電路或數位電路。半導體晶粒176 ，可包3例如電感H、電容器及電阻器之整合被動元件以 提供射頻訊號處理。半導體晶粒176係安裝至具有晶粒黏 接層180之半導體晶粒17〇。堆疊半導體晶粒"O ' I?。及 可具有如第5 f圖所不之類似佔用空間或不同佔用空間。 在第5g圖中，半導體晶粒15〇、及176係利用接 線來電性連接至絲154之接觸塾片164。使用—錫膏印 17 201203400 刷、壓縮成型、轉注成型、液體密封成型、真空疊合、旋 塗或其它合適塗抹器將一密封劑丨84沉積於半導體晶粒 150、170、176及基板154上。密封劑184可為聚合物複合 材料，例如，具有填充劑之環氧樹脂 '具有填充劑之環氧 丙烯酯或具有獨特填充劑之聚合物。密封劑184係無導電 性且在環境上保護該半導體裝置隔離於外部構件及污染。 複數個凸塊丨86係形成於基板154之接觸墊片166上以提 供電性内連線β安裝至基板154之堆疊半導體晶粒i5〇、i7〇 及176構成一疊合式封裝半導體組件ι88。 …在第5h圖及第5i圖中，該疊合式封裝半導體組件188 係藉由迴銲凸塊186在該些凸塊及接觸墊片136間形成一 金屬冶金性及電性連接而安裝至基板126。疊合式封裝半導 體組件188與具有半導體晶粒12〇之基板126之結合被稱 為覆晶#合式封裝組件190。第圖顯示第二次迴銲以改 進至接觸墊片136之電性連接之凸塊186。 /在該疊合式封裝半導體組件188被安裝至基板126 麦。亥覆曰曰整σ式封裝組件i 9〇被反轉而如第5 底部表面132及凸塊14f)古办& L * 凸塊140方位向上，一填封工具194將例 如環氧樹脂之底部填充材料196自基板126之底部表面132 透過穿孔開口 138(或穿孔開口·142)來填佈至半 120及基板126間之F μ m Λ 體日日拉 曰 ]之£域。因為穿孔開口 1 38相對於半導體 晶粒120係位於中、、忐 ^ Τ ^處，故底部填充材料196係均 地自開口 138之中心办……， ”勺勾千坦 置放佈至s亥晶粒周圍。底部埴奋好 料1 9 6的填佈量；5 4 r- a 、 及该底部填充材料的散佈方式可受.到控制

S 18 201203400 以極小化或消除材料流出並減少該底部填充材料中之空隙 的形成。在該底部填充材料接近或到達半導體晶粒】2〇周 ® 4 ㈣t 來自填封工具i 94之底部填充材料1 % 的填佈。 舜7 ^圓顯示硬化底部填充材料196並進行電子測試後 之覆晶疊合式封裝組件刚。既然底部填充材料196係自基 板126上放置半導體晶粒120之中心位置開始向外填佈至 該晶粒所有側g ’該底部填充材料係平坦地散佈於該晶粒 ^基板之間。該底部填充材料196應同時到達環繞半導體 曰日粒120周®之所有側邊。沒有丰·導體晶粒丨2〇之側邊會 〃有長填充劑寬度。藉由極小化或消除底部填充材料流 出而減^電性内連線缺陷。該開口 1 38同時減少内部應力 亚增加可靠.H 〇隨著較少底部填充材料流出，該輸入/輸出 密度及佈局可被改進，也就是，接觸墊片136可被放置於 較接近半導體晶粒1 20之佔用空間。 儘官本發明一或更多實施例已被詳述，但熟知此項技 術之人士會理解到那些實施例之修正及改寫可被進行而不 偏離下列申請專利範圍所提出之本發明範圍。 【圖式簡單說明】 第1圖說明一傳統覆晶型半導體晶粒的疊合式封裝結 構。 … 第2a_2b圖顯示自產生缺陷之不均勻或過量填佈之底 部填充材料的流出。 19 201203400 第3圖說明 刷電路板。 圖說明具有不同封裳類 型被安裝至它表面上之印 圖5兒明安裝至該印刷電路板 之代表性半導體 第4a-4c圖說£ 封裝之進一步細部。

第6圖說明硬化該底部填充材料後之覆晶疊入 。 。八封裝 第5; — 中形成一 【主要元件符號說明】 10 :覆晶疊合式封裝結構 12 ·覆晶型半導體晶粒 14 :基板 16 :凸塊 18 .底部填充材料 19:凸塊 20 :半導體晶粒 22 :半導體晶粒 24 :半導體晶粒 26 :基板 2 8 :密封劑 32 :凸塊 3 4 :填封工具 3 6 :接觸墊片 201203400 50 :電子裝置 5 2 :印刷電路板 5 4 :導線 5 6 :打線封裝 58 :覆晶封裝 60 :球狀柵格陣列 62 :凸塊晶片載體 64 :雙列式封裝 66 :平面栅格陣列 68 :多.晶片模組 70 :四邊扁平無接腳封裝 72 :四邊扁平封裝 74 :半導體晶粒 76 :接觸墊片 78 :中間載體 8 0 :導體接腳 82 :接線 84 :密封劑 88 :半導體晶粒 90 :載體 92 :底膠或環氧樹脂黏性材料 94 :接.線 96:接觸墊片 98 :接觸墊片 21 201203400 100 :密封化合物或密封劑 102 :接觸墊片 104 :凸塊 106 :中間載體 108 :作用區 110 :凸塊 Π 2 :凸塊 I 1 4 :訊號線 II 6 :密封化合物或密封劑 120 :覆晶型半導體晶粒 122 :作用表面 124 :凸塊 1 2 6 :基板 128 :導線 130 :頂部表面 1 3 2 :底部表面 134 :絕緣層 1 3 5 .晶粒附接區 136 :接觸墊片' 137接觸墊片 1 3 8 :穿孔開口 139 :線 140 :凸塊 142 :穿孔開口

22 201203400 150 :半導體晶粒 1 5 2 :作用表面 154 :基板 156 :導電層或導線 1 5 8 :頂部表面 160 :底部表面 162 :絕緣層 164 :接觸墊片 166 :接觸墊片 1 6 8 .晶粒附接層 170 :半導體晶粒 172 :作用表面 1 7 4 ·晶粒附接層 176 :半導體晶粒 178 :作用表面 1 8 0 .晶粒附接層 182 :接線 184 :密封劑 186 :凸塊 188 :疊合式封裝半導體組件 190 :覆晶疊合式封裝組件 194 :填封工具 1 9 6 :底部填充材料 23

Claims (1)

1. 201203400 七、申請專利範圍： 1.一種半導體裝置之製造方法，包括： 提供一覆晶型半導體晶粒及第一基板； 在該第一基板中形成一開口，其在放置於第一基板之 該覆晶型半導體晶粒之中心位置處； 安裝該覆晶型半導體晶粒至在該第一基板中之開口上 之第一基板； 安裝複數個半導體晶粒至一第二基板； 在該複數個半導體晶粒及第二基板上沉積一密封劑； 安裝該第二基板至該第一棊板；- 透過在該覆晶型半導體晶粒及第一基板間之開口填佈 底部填充材料至第一基板内；及 在該底部填充材料接近或到達該覆晶型半導體晶粒周 圍時’中斷該底部填充材料之填佈以減少該底部填充材料 的流出。 2 ·如申μ專利範圍第1項之方法，進一步包含在該第一 基板中形成均勻地散佈的複數個開口於接近放置該覆晶型 半導體晶粒至該第一基板之中心處。 3·如申請專利範圍第丨項之方法，進一步包含： 在戎第一基板之表面上形成複數個凸塊；及 迴銲該些凸塊以安裝該第二基板至該第一基板。 4.如申請專利範圍第3項之方法，進一步包含第二次迴 銲該些凸塊。 5·如申請專利範圍第1項之方法’進一步包含： 24 201203400 在該覆晶型半導體晶粒之表面上形成複數個凸塊；及 迴銲該些凸塊以安裝該覆晶蜇半導體晶粒至該第一基 板。 6. 如申請專利範圍第1項之方法，進一步包含硬化該底 部填充材料。 7. —種半導體裝置之製造方法，包括： 提供一第一半導體晶粒及第一基板； 在該第一基板内形成一開口； 安裝該第一半導體晶粒至在該第一基板中之開口上之 第一基板； 安裝複數個第二半導體晶粒至一第二基板； 安裝該第二基板至該第一基板； 透過在該第一半導體晶粒及第一基板間之開口填佈底 部填充材料至第一基板内；及 在該底部填充材料接近或到達該覆晶型半導體晶粒周 圍時，中斷該底部填充材料之填佈。 8. 如申請專利範圍第7項之方法，其中，該第一基板内 之開口係位在該第一基板之第—半導體晶粒的中心位置 處。 9. 如申請專利範圍第7項之方法，進一步包含在該第一 基板中形成均勻地散佈的複數個開口於接近放置該第一半 導體晶粒至該第一基板之中心處。 10. 如申請專利範圍第7項之方法，進一步包含在該第 25 201203400 二半導體晶粒及第二基板上沉積一密封劑。 ，：1 1 ·如申請專利範圍第7項之方法，進一步包含： 在》亥第一半導體晶粒之表面上形成複數個凸塊；及 迴鲜該些凸塊以安裝該第二基板至該第一基板。 1 2.如申請專利範圍第7項之方法，其中，該第一半導 體晶粒係覆晶型半導體晶粒。 1 3.如申請專利範圍第7項之方法，進一步包含硬化該 底部填充材料。 14. 一種半導體裝置之製造方法，包括： 提供一半導體晶粒及基板； 在該第一基板内形成一開口； 安裝該第一半導體晶粒至在該第一基板中之開口上之 第一基板； 提供一疊合式封裝（POP)半導體組件； 安農該#纟式封裝半導體組件至該+導體晶粒上之基 板；及 口填佈底部填充材料 透過該半導體晶粒及基板間之開 至基板内。 15.如申請專利範圍第14項之方法，進—步包含在卞 部填充材料接近或到達該半導體晶粒周圍時， & T % s亥底部 真充材料之填佈。 開口係 導 基板之中心 26 201203400 處。 i:.如申請專利範圍f 14帛之方法，進一步包含在該基 反』七成均勻地散佈複數個開口於接近放置該半導體晶粒 至該基板之中心處。 18.如申請專利範圍第14項之方法，進一步包含： 在3亥基板一表面上形成複數個凸塊；及 迴銲該些凸塊以安裝該疊合式封裝半導體組件至該基 板。 19.如申請專利範圍第14項之方法，其中，該半導體晶 粒係一覆晶型半導體晶粒。 2〇·如申請專利範圍第14項之方法，進一步包含硬化該 底部填充材料。 21_—種半導體裝置，包括： 一基板，具有一開口； 一半導體晶粒’安裝至具有該開口之基板中，位於該 基板中放置該半導體晶粒至該基板之中心處； a:合式封裝（P〇P)半導體組件，安裝至該半導體晶粒 上之基板；及 一底部填充材.料’透過半導體晶粒及基板間之開口填 佈至該基板内。 22.如申請專利範圍第21項之半導體裝置，進一步包含 在該基板中形成均勻地散佈複數個開口於接近放置該半導 體晶粒至該基板之中心處。 27 201203400 23 ·如申請專利範圍第2 1項之半導體裝置，其中，該半 導體晶粒係一覆晶型半導體晶粒。 24.如申請專利範圍第21項之半導體裝置，進一步包含 複數個凸塊，形成於該基板之表面上以安裝該疊合式封裝 半導體組件至該基板。 .25.如申請專利範圍第21項之半導體裝置，其中，該底 部填充材料被硬化。 、圖式· (如次頁） 28