TWI590408B - 半導體裝置和自基板形成基礎導線作為支座以堆疊半導體晶粒之方法 - Google Patents

Description

半導體裝置和自基板形成基礎導線作為支座以堆疊半導體晶粒之方法

本發明大體上關於半導體裝置，且更特別地，關於一種半導體裝置和自基板形成複數個基礎導線作為支座以堆疊半導體晶粒之方法。

半導體裝置通常係見於現代電子產品中。半導體裝置隨著電性元件之數量和密度而變。分立式半導體裝置大體上包含一種電性元件類型，例如，發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器或功率金屬氧化物半導體場效電晶體(MOSFET)。整合式半導體裝置典型地包含成千上萬的電性元件。整合式半導體裝置之範例包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽電池和數位微型反射鏡裝置(DMD)。

半導體裝置執行例如訊號處理、高速計算、收發電磁波訊號、控制電子裝置、轉換太陽光成為電力和產生電視顯示器之視覺投影之廣大範圍功能。半導體裝置係見於娛樂、通訊、電力轉換、網路、電腦和消費性產品領域中。半導體裝置也見於軍事應用、航空、汽車、工業控制和辦公室設備中。

半導體裝置利用半導體材料的電性特性。半導體材料之原子結構允許它的導電性受到施加電場或基極電流或透過摻雜製程來操縱。摻雜製程將雜質引入該半導體材料中以操縱並控制該半導體裝置之導電性。

一半導體裝置包含主動和被動電性結構。包含二極體和場效電晶體之主動結構控制電流之流動。藉由改變摻雜位準並施加一電場或基極電流，該電晶體不是增進就是壓制該電流流動。包含電阻器、電容器及電感器之被動結構建立執行各式各樣電性功能所需之電壓及電流間之關係。該些主動及被動結構係電性連接以形成致能該半導體裝置來執行高速計算及格其它有用功能之電路。

半導體裝置大體上係使用例如前段製程及後段製程之二複雜製程來製造，每一個製程涉及成千上萬的步驟。前段製程涉及在一半導體晶圓表面上形成複數個晶粒。每一個晶粒典型地係一模一樣且包含由電性連接主動及被動元件所形成之電路。後段製程涉及將來自已完成晶圓中之個別晶粒進行單粒化並封裝該晶粒以提供結構支撐及環境隔離。

半導體製程之一目標係製造更小的半導體裝置。較小的裝置典型地耗用較少電力，具有較高執行效率且可更有效率地被製造。此外，較小的半導體裝置具有較小佔用空間，其可期待提供更小終端產品。一較小晶粒尺寸可藉由改善該前段製程而產生具有較小且較高密度之主動和被動元件之晶粒而得。後段製程可藉由改善電性互連和封裝材料來產生具有較小佔用空間之半導體裝置封裝。

半導體裝置常被堆疊以提供有效整合。在多層級(三維裝置整合)上例如內含半導體晶粒之晶圓級晶片尺寸構裝(WLCSP)之半導體裝置和外部裝置間之電性互連可利用矽穿孔(TSV)、貫穿導通孔(THV)、鍍銅導電柱及導電凸塊來達成。這些垂直內連線結構在製造過程中係昂貴又費時，且在形成期間易受高應力、破裂、崩潰和其它缺陷所影響。

現存有提供可堆疊半導體裝置簡單且具成本效益之垂直內連線結構。據此，在一實施例中，本發明係一種半導體裝置之製造方法，包括之步驟為提供具有第一和第二相對表面之基板、在該基板之第一表面上形成一第一抗蝕刻導電層、在該基板之第二表面上形成一第二抗蝕刻導電層、提供具有複數個凸塊形成於第一半導體晶粒之作用表面之接觸墊片上之第一半導體晶粒、利用結合至該第一抗蝕刻導電層第一表面之凸塊將該第一半導體晶粒安裝至該基板、在該第一半導體晶粒和基板上沉積一密封劑、移除一部分基板以在該第一抗蝕刻導電層和第二抗蝕刻導電層之相對部分之間形成電性隔離基礎導線、及安裝一第二半導體晶粒至該密封劑和該些基礎導線間之第一抗蝕刻導電層之第二表面。

在另一實施例中，本發明係一種半導體裝置之製造方法，包括之步驟為提供具有第一和第二相對表面之基板、在該基板之第一表面上形成一第一導電層、在該基板之第二表面上形成一第二導電層、安裝一第一半導體晶粒至該基板上之第一導電層、在該第一半導體晶粒和基板上沉積一密封劑、移除一部分基板以在該第一導電層和第二導電層之相對部分間形成電性隔離基礎導線、及安裝一第二半導體晶粒至該些基礎導線間之密封劑和第一導電層。

在另一實施例中，本發明係一種半導體裝置之製造方法，包括之步驟為提供具有第一和第二相對表面之基板、在該基板之第一表面上形成一第一導電層、在該基板之第二表面上形成一第二導電層、安裝一第一半導體晶粒至該基板上之第一導電層、在該第一半導體晶粒和基板上沉積一密封劑、及移除一部分基板以在該第一導電層和第二導電層間形成電性隔離基礎導線。

在另一實施例中，本發明係一種半導體裝置，包括具有第一和第二相對表面之基板。一第一導電層係形成於該基板之第一表面上。一第二導電層係形成於該基板之第二表面上。一第一半導體晶粒係安裝於該第一導電層上。一密封劑係沉積於該第一半導體晶粒和基板上。一部分基板被移除以在該第一導電層和第二導電層之相對部分間形成電性隔離基礎導線。一第二半導體晶粒係安裝於該些基礎導線間之密封劑和第一導電層上。

本發明係描述於參考該些圖形進行下列說明的一或更多實施例中，其中，類似編號代表相同或類似構件。儘管本發明已就取得本發明目的之最佳模式做說明，然而那些熟知此項技術之人士會理解到想要將包含於下列揭示和圖式所支持之所附申請專利範圍和它們等效例所定義的本發明精神和範圍內之替代例、修改例及等效例涵蓋在內。

半導體裝置大體上係使用二複合製程來製造：前段製程和後段製程。前段製程涉及在一半導體晶圓表面上形成複數個晶粒。在該晶圓上之每一個晶粒內含主動和被動電性元件，其係電性連接以形成功能性電性電路。例如電晶體和二極體之主動電性元件具有控制電流流動的能力。例如電容器、電感器、電阻器和變壓器之被動電性元件建立用以執行電性電路功能所需電壓及電流間之關係。

被動和主動元件係由包含摻雜、沉積、微影成像、蝕刻和平坦化的一系列製程步驟來形成於該半導體晶圓之表面上。摻雜技術藉由例如離子植入或熱擴散技術將雜質引入該半導體材料中。該摻雜製程改變主動裝置內之半導體材料導電性，轉換該半導體材料成為一絕緣體、導體，或動態地改變該半導體材料導電性以回應一電場或基極電流。電晶體內含用以依據施用之電場或基極電流來致能該電晶體，以增進或限制電流流動所需而安排的不同摻雜類型及程度之區域。

主動和被動元件係由具有不同電性特性之材料層所形成。該些層可藉由依沉積材料類型所部分決定之各種沉積技術來形成。例如，薄膜沉積可涉及化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍和無電鍍製程。每一層大體上被圖案化以形成主動元件、被動元件或元件間之電性連接各部分。

該些層可使用微影成像技術來進行圖案化，其涉及將例如光阻劑之感光性材料沉積於想要圖案化之層上。利用光來使一圖案自一光罩轉移至該光阻劑。使用一溶劑將受光之光阻劑圖案部分移除，以露出想要圖案化之下層部分。將剩餘光阻劑移除，而留下一圖案化層。替代性地，一些材料類型係藉由使用例如無電鍍及電解電鍍技術將該材料直接沉積至前一沉積/蝕刻製程所形成之區域或孔隙中。

將一薄膜材料沉積於一現存圖案上可擴大下方圖案並產生不均勻平坦表面。產生較小且更高密度包裝之主動和被動元件需要一均勻平坦表面。平坦化技術可被使用以移除來自該晶圓表面之材料並產生一均勻平坦表面。平坦化技術涉及以一拋光片來拋光該晶圓表面。一研磨材料及腐蝕性化學藥品係於拋光期間添加至該晶圓表面。該化學藥品之研磨及腐蝕動作之結合式機械動作移除任何不規則拓樸，產生一均勻平坦表面。

後段製程涉及切割或單粒化該已完成晶圓成為個別晶粒，並接著封裝該晶粒以提供結構支撐和環境隔離。為了單粒化該晶粒，該晶圓係沿著所謂切割道或劃線之晶圓無功能區域來劃線並切斷。使用一雷射切割工具或鋸刀來單粒化該晶圓。在單粒化後，該個別晶粒被安裝至包含接腳或接觸墊片以與其它系統元件互相連接之封裝基板。形成於該半導體晶粒上之接觸墊片接著被連接至該封裝內之接觸墊片。可利用焊接凸塊、短柱凸塊、導電膏或接線來製造該些電性連接。一密封劑或其它密封材料係沉積於該封裝上以提供物理性支撐及電性隔離。該已完成封裝接著被插入至一電性系統中，且所產生之半導體裝置功能可由其它系統元件利用之。

第1圖說明具有內含複數個半導體封裝安裝於它的表面上之晶片載體基板或印刷電路板(PCB)52之電子裝置50。電子裝置50可視應用而具有一半導體封裝類型或多種半導體封裝類型。不同半導體封裝類型係基於說明目的而示於第1圖。

電子裝置50可為使用該些半導體封裝來執行一或更多電性功能之獨立系統。替代性地，電子裝置50可以是一較大型系統之子元件。例如，電子裝置50可以是一行動電話、個人數位助理(PDA)、數位攝影機(DVC)或其它電子通訊裝置之部件。替代性地，電子裝置50可以是一圖形卡、網路介面卡或可插入至一電腦之其它訊號處理卡。該半導體封裝可包含微處理器、記憶體、特殊用途積體電路(ASIC)、邏輯電路、類比電路、射頻電路、分立式裝置或其它半導體晶粒或電性元件。小型化和減重對於這些產品是否被市場接受而言係重要的。半導體裝置間之距離必須下降以獲得較高密度。

在第1圖中，印刷電路板52提供一般性基板以提供安裝於該印刷電路板上之半導體封裝之結構支撐及電性連接。訊號導線54係使用蒸鍍、電解電鍍、無電鍍、網印或其它合適金屬沉積製程來形成於印刷電路板52一表面上或各層內。訊號導線54提供該些半導體封裝、安裝元件及其它外部系統元件中每一個之間之電性通訊。導線54也提供該些半導體封裝中每一個之電力及接地。

在一些實施例中，一半導體裝置具有二封裝層級。第一層級封裝係提供機械性及電性附接該半導體晶粒至一中間載體之技術。第二層級封裝涉及機械性及電性附接該中間載體至該印刷電路板上。在其它實施例中，一半導體裝置可以只具有該第一層級封裝，其中，該晶粒係機械性及電性地直接安裝至該印刷電路板上。

基於說明目的，包含打線封裝56和覆晶封裝58之一些第一層級封裝類型係示於印刷電路板52上。此外，包含球狀柵格陣列(BGA)60、凸塊晶片載體(BCC)62、雙列式封裝(DIP)64、平面柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無接腳封裝(QFN)70和四邊扁平封裝72之一些第二層級封裝類型被顯示安裝於印刷電路板52上。依據系統需求，利用任何第一和第二層級封裝型結合所架構之任何半導體封裝結合以及其它電子元件可被連接至印刷電路板52。在一些實施例中，電子裝置50包含單一附接半導體封裝，而其它實施例需要多個互相連接之封裝。藉由結合單一基板上之一或更多半導體封裝，製造商可整合預製元件至電子裝置和系統中。因為該些半導體封裝包含複雜功能，故電子裝置可使用較便宜元件及一貫化製程來製造之。產生之裝置較不會失敗且製造費用也較少，因而對於消費者而言成本也較低。

第2a-2c圖顯示示範性半導體封裝。第2a圖說明安裝於印刷電路板52上之雙列式封裝64之進一步細節。半導體晶粒74包含一作用區，內含類比或數位電路，配置成形成於該晶粒內之主動裝置、被動裝置、導電層及介電層，並根據該晶粒之電性設計產生電性互連。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器及形成於該半導體晶粒74之作用區內之其它電路構件。接觸墊片76係例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)之一或更多導電材料層，且電性連接至形成於半導體晶粒74內之電路構件。在雙列式封裝64組合期間，半導體晶粒74係使用一金矽共熔合金層或例如熱環氧化物或環氧樹脂之黏性材料來安裝至一中間載體78。該封裝本體包含例如聚合物或陶瓷之絕緣封裝材料。導體接腳80或接線82提供半導體晶粒74及印刷電路板52間之電性互連。密封劑84係沉積覆蓋於該封裝上，藉此阻止濕氣及微粒進入該封裝並污染晶粒74及接線82以提供環境保護。

第2b圖說明安裝於印刷電路板52上之凸塊晶片載體62之進一步細節。半導體晶粒88係使用一底膠或環氧樹脂黏性材料92來安裝於載體90上。接線94提供接觸墊片96及98間之第一層級封裝互連。密封化合物或密封劑100係沉積於半導體晶粒88及接線94上，以提供該裝置物理性支撐和電性隔離。接觸墊片102係使用例如電解電鍍或無電鍍之合適金屬沉積製程來形成於印刷電路板一表面上以阻止氧化作用。接觸墊片102係電性連接至印刷電路板52內之一或更多訊號導線54。凸塊104係形成於凸塊晶片載體62之接觸墊片98及印刷電路板52之接觸墊片102之間。

在第2c圖中，利用一覆晶型第一層級封裝技術將半導體晶粒58面向下地安裝至中間載體106。半導體晶粒58之作用區108包含類比或數位電路，配置成根據該晶粒之電性設計所形成之主動裝置、被動裝置、導電層及介電層。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器及在作用區108內之其它電路構件。半導體晶粒58係透過凸塊110來電性及機械性地連接至載體106。

球狀柵格陣列60係利用使用凸塊112之球狀柵格陣列型第二層級封裝技術來電性及機械性地連接至印刷電路板52。半導體晶粒58係透過凸塊110、訊號線114和凸塊112來電性連接至印刷電路板52中之訊號導線54。一密封化合物或密封劑116係沉積於半導體晶粒58和載體106上，以提供該裝置物理性支撐及電性隔離。該覆晶半導體裝置提供自半導體晶粒58上的主動裝置至印刷電路板52上的導線之短導電路徑，用以減少訊號傳送距離、降低電容並改善整體電路執行效率。在另一實施例中，可不使用中間載體106而使用覆晶型第一層級封裝技術將該半導體晶粒58直接機械性且電性地連接至印刷電路板52。

第3a圖顯示具有例如矽、鍺、鎵、砷、磷化銦或碳化矽之底部基板材料122以提供結構支撐之半導體晶圓120。複數個半導體晶粒或元件124係形成於由上述切割道126所分開之晶圓120上。

第3b圖顯示一部分半導體晶圓120之剖面圖。每一個半導體晶粒124具有一背面128及內含類比或數位電路之作用區域130，該些電路被配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用區域130內之其它電路構件，以配置例如數位訊號處理器(DSP)、特殊用途積體電路、記憶體或其它訊號處理電路之類比電路或數位電路。半導體晶粒124也可包含用於射頻訊號處理之整合被動元件(IPD)，例如，電感器、電容器和電阻器。

一導電層132係使用物理氣相沉積、化學氣相沉積、電解電鍍、無電鍍製程、或其它合適金屬沉積製程來形成於作用表面130上。導電層132可為一或更多鋁、銅、錫、鎳、金、銀或其它合適導電材料層。導電層132充當電性連接至作用表面130上之電路之接觸墊片來操作之。凸塊134係形成於接觸墊片132。在一實施例中，半導體晶粒124係一覆晶型半導體晶粒。

在第3c圖中，半導體晶圓120係使用一鋸刀或雷射切割工具136透過切割道126來單粒化成個別半導體晶粒124。每一個半導體晶粒124具有形成於接觸墊片132上之凸塊。

第4a-4j圖說明與第1圖及第2a-2c圖相關之自基板形成複數個基礎導線作為支座以堆疊半導體晶粒之方法。第4a圖顯示內含銅、銅合金、鋁或其它合適導電材料之晶圓級基板或導線架140。基板140具有表面142和相對表面144。晶圓級基板140如下所述地具有充足區域來處理多個半導體晶粒。

在第4b圖中，使用圖案化及電解電鍍或無電鍍製程將導電層146形成於基板140之表面142上並將導電層148形成於基板140之表面144上。導電層146和148可為一或更多鋁、銅、錫、鎳、金、銀或其它合適導電材料層。在一實施例中，導電層146和148每一個在一預先電鍍導線架(銀/預鍍導線架電鍍)上內含金、銀或其它抗蝕刻材料。導電層146和148充當稍後安裝之半導體晶粒或內連線結構之例如凸塊之接觸墊片來操作之。

第4c圖顯示形成於基板140之表面142上之導電層146平面圖。導電層146包含接觸墊片146a、接觸墊片146b和重分佈層(RDL)146c。接觸墊片146a、重分佈層(RDL)146c和接觸墊片146b在基板140之表面142上係為電連續性。一重分佈層也可被形成於半導體晶粒124之作用表面130上。一些接觸墊片146b不具有相對應重分佈層。第4d圖顯示形成於基板140之表面144上之導電層148平面圖。導電層148包含形成於與表面142上之接觸墊片146a直接相對之基板140之表面144上之接觸墊片。

在第4e-4f圖中，第3a-3c圖之半導體晶粒124係使用一點放操作來定位安裝於基板140之表面142上之導電層146。更特別地，凸塊134係視半導體晶粒124之電性功能而冶金式地電性連接至導電層146某些部分，也就是接觸墊片146b。

在第4g圖中，使用一錫膏印刷、壓縮成型、轉注成型、液體封膠成型、真空疊合、旋轉塗佈或其它合適塗抹器將一密封劑或密封化合物150沉積於半導體晶粒124和基板140上。密封劑150可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具有填充劑之環氧丙烯酯或具有獨特填充劑之聚合物。在一實施例中，密封劑150係沉積作為覆蓋基板140、半導體晶粒124之頂部和側部表面以及半導體晶粒和基板間之區域之密封底膠(MUF)。該密封底膠可利用反側真空輔助抽取封膠設備使用一側邊注入來完全地填充半導體晶粒124和基板140間之區域。密封劑150並無導電性且在環境上保護該半導體裝置隔離於外部構件及污染。

在第4h圖中，一部分基板140係藉由一蝕刻製程來移除以在相對導電層146a和148間形成電性隔離之基礎導線140a-140b。導電層146和148之銀/預鍍導線架電鍍天性係抵抗該蝕刻製程。該蝕刻劑在移除基板140內之材料時比移除導電層146和148內之材料時反應更具侵略性。結果，因為沒有相對導電層148，故基板的中間部分，也就是導電層146b和146c下方被移除。該基板140中間部分被保留作為下一堆疊半導體晶粒之區域。相對抗蝕刻導電層146a和148間之基板140部分保留為用於z方向垂直互連之電性隔離基礎導線140a-140b。在該蝕刻製程後，部分內嵌且曝露自密封劑150之導電層146b和146c也保留下來。

第4i圖顯示具有內含類比或數位電路之作用表面154之半導體晶粒152，該些電路被配置為形成於該晶粒內並根據該晶粒之電性設計及功能進行電性互連之主動元件、被動元件、導電層和介電層。例如，該電路可包含一或更多電晶體、二極體和形成於作用表面154內之其它電路構件，以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之類比電路或數位電路。半導體晶粒152也可包含用於射頻訊號處理之整合被動元件，例如，電感器、電容器和電阻器。在一實施例中，半導體晶粒152係一覆晶型半導體晶粒。接觸墊片156係形成於作用表面154上並電性連接至該作用表面上之電路。複數個凸塊158係形成於接觸墊片156上。半導體晶粒152係一經過測試的良品(KGU)。

如第4j圖所示，半導體晶粒152被安裝於導電層146b上。更特別地，凸塊158係冶金式地電性連接至導電層146b。一些凸塊158係電性連接至與凸塊134共同的導電層146b部分。基礎導線140a-140b提供半導體晶粒124和152垂直電性連接，以及一垂直支座或淨空空間以在基礎導線140a-140b之高度大於半導體晶粒152和凸塊158之厚度時出空半導體晶粒152。在另一實施例中，一分立半導體元件或半導體封裝可被安裝於導電層146b上。

晶圓級基板140係使用鋸刀或雷射切割工具透過密封劑150來單粒化以分開該半導體晶粒並提供個別內嵌式晶圓級球狀柵格陣列(eWLB)、晶圓級晶片尺寸封裝(WLCSP)和四邊扁平無接腳封裝(QFN)之半導體封裝160以進行進一步整合。在半導體封裝160內，半導體晶粒124係電性連接至基礎導線140a-140b及導電層146和148。也就是，凸塊134係結合至接觸墊片146b一側。半導體晶粒152係電性連接至接觸墊片146b另一側。據此，一些接觸墊片146b係共有於凸塊134和凸塊158。其它接觸墊片146b不是電性連接至該接觸墊片一側上之凸塊134就是電性連接至該接觸墊片另一側上之凸塊158。對於共有於凸塊134和凸塊158之那些接觸墊片146b而言，半導體晶粒124和152間之電性路徑係短的，其增強電性執行效率。導電層146和148內含抗蝕刻材料，所有用以移除基板140之蝕刻製程留下電性隔離之基礎導線140a-140b。基礎導線140a-140b提供半導體晶粒124和152垂直電性連接，以及一垂直支座或淨空空間以在基礎導線140a-140b之高度大於半導體晶粒152和凸塊158之厚度時出空半導體晶粒152。基礎導線140a-140b也充當半導體晶粒124和152之散熱路徑。半導體晶粒124和152之垂直互連可以具成本效益之方式得之。

第5圖顯示類似於第4a-4j圖之另一半導體封裝164實施例，其中利用晶粒黏接劑166將半導體晶粒152安裝至密封劑150及導電層146b和146c之背面165。半導體封裝164係安裝於印刷電路板168上。導電層148係透過基礎導線140a-140b來電性連接至形成於印刷電路板168上之接觸墊片170。凸塊158係電性連接至形成於印刷電路板168上之接觸墊片172。

第6圖顯示類似於第4a-4j圖之另一半導體封裝174實施例，其中在第3a-3c圖所見晶圓形式下，使用雷射鑽孔、機械鑽孔或深反應式離子蝕刻(DRIE)技術形成穿過半導體晶粒124之複數個通孔。使用電解電鍍、無電鍍製程或其它合適金屬沉積製程將該些通孔填充著鋁、銅、錫、鎳、金、銀、鈦(Ti)、鎢(W)、多晶矽或其它合適導電材料以形成z方向垂直導電矽穿孔(TSV)175。利用一研磨機來平坦化密封劑150，向下到達半導體晶粒124之背面128以露出導電矽穿孔175。

一半導體晶粒176具有內含類比或數位電路之作用表面178，該些電路被配置成形成於該晶粒內並根據該晶粒之電性設計產生電性互連之主動裝置、被動裝置、導電層及介電層。例如，該電路可包含一或更多電晶體、二極體、電感器、電容器、電阻器及形成於作用表面178內之其它電路構件，以配置例如數位訊號處理器、特殊用途積體電路、記憶體或其它訊號處理電路之類比電路或數位電路。半導體晶粒176也可包含用於射頻訊號處理之整合被動元件，例如，電感器、電容器和電阻器。在一實施例中，半導體晶粒176係一覆晶型半導體晶粒。接觸墊片180係形成於作用表面178上並電性連接至該作用表面上之電路。複數個凸塊184係形成於接觸墊片180上。利用電性連接至導電矽穿孔175之凸塊184將半導體晶粒176堆疊至半導體晶粒124上。

儘管已詳示本發明一或更多實施例，然而熟知此項技術之人士會理解到可對那些實施例進行修正及改寫而不偏離下列申請專利範圍所提之本發明範圍。

50．．．電子裝置

52．．．印刷電路板

54．．．導線

56．．．打線封裝

58．．．覆晶封裝

60．．．球狀柵格陣列

62．．．凸塊晶片載體

64．．．雙列式封裝

66．．．平面柵格陣列

68．．．多晶片模組

70．．．四邊扁平無接腳封裝

72．．．四邊扁平封裝

74．．．半導體晶粒

76．．．接觸墊片

78．．．中間載體

80．．．導體接腳

82．．．接線

84．．．密封劑

88．．．半導體晶粒

90．．．載體

92．．．底膠或環氧樹脂黏性材料

94．．．接線

96．．．接觸墊片

98．．．接觸墊片

100．．．密封化合物或密封劑

102．．．接觸墊片

104．．．凸塊

106．．．中間載體

108．．．作用區

110．．．凸塊

112．．．凸塊

114．．．訊號線

116．．．密封化合物或密封劑

120．．．半導體晶圓

122．．．底部基板材料

124．．．半導體晶粒

126．．．切割道

128．．．背面

130．．．作用表面

132．．．導電層

134．．．凸塊

136．．．鋸刀或雷射切割工具

140．．．晶圓級基板或導線架

140a．．．基礎導線

140b．．．基礎導線

142．．．表面

144．．．相對表面

146．．．導電層

146a．．．接觸墊片

146b．．．接觸墊片

146c．．．重分佈層

148．．．導電層

150．．．密封劑或密封化合物

152．．．半導體晶粒

154‧‧‧作用表面

156‧‧‧接觸墊片

158‧‧‧凸塊

160‧‧‧半導體封裝

164‧‧‧半導體封裝

165‧‧‧背面

166‧‧‧晶粒黏接劑

168‧‧‧印刷電路板

170‧‧‧接觸墊片

172‧‧‧接觸墊片

174‧‧‧半導體晶粒

175‧‧‧矽穿孔

176‧‧‧半導體晶粒

178‧‧‧作用表面

180‧‧‧接觸墊片

184‧‧‧凸塊

第1圖說明具有不同封裝類型安裝於它的表面上之印刷電路板。

第2a-2c圖說明安裝至該印刷電路板上之半導體封裝之進一步細部。

第3a-3c圖說明具有由切割道所分開之複數個半導體晶粒之半導體晶圓。

第4a-4j圖說明自基板形成複數個基礎導線作為支座以堆疊半導體晶粒之方法。

第5圖說明具有自基板所形成之基礎導線作為支座以堆疊安裝於印刷電路板上之半導體晶粒之半導體封裝。

第6圖說明安裝於具有自基板所形成之基礎導線作為支座以堆疊半導體晶粒之半導體封裝上之半導體晶粒。

124．．．半導體晶粒

128．．．背面

130．．．作用表面

132．．．導電層

134．．．凸塊

140a．．．基礎導線

140b．．．基礎導線

146a．．．接觸墊片

146b．．．接觸墊片

146c．．．重分佈層

148．．．導電層

150．．．密封劑或密封化合物

152．．．半導體晶粒

154．．．作用表面

156．．．接觸墊片

158．．．凸塊

164．．．半導體封裝

165．．．背面

166．．．晶粒黏接劑

168．．．印刷電路板

170．．．接觸墊片

172．．．接觸墊片

Claims (15)

1. 一種半導體裝置之製造方法，包括：提供具有第一和第二相對表面之基板；使用圖案化和電鍍製程在該基板之第一表面上形成一第一抗蝕刻導電層，其中該第一抗蝕刻導電層包含第一接觸墊片和第二接觸墊片；在該基板之第二表面上形成一第二抗蝕刻導電層，其中該第二抗蝕刻導電層包含第三接觸墊片，其被直接形成相對於該第二接觸墊片；提供具有第一導電凸塊形成於第一半導體晶粒之作用表面上之第一半導體晶粒；利用冶金式地結合和電性地接觸至該第一抗蝕刻導電層的該第一接觸墊片之第一導電凸塊而將該第一半導體晶粒安裝至該基板；在該第一半導體晶粒和基板上沉積一密封劑；移除一部分基板以在該第一抗蝕刻導電層和第二抗蝕刻導電層之相對部分之間形成電性隔離基礎導線，包含第一基礎導線在該第二接觸墊片和該第三接觸墊片之間；提供具有第二導電凸塊形成於第二半導體晶粒之作用表面上之第二半導體晶粒；利用冶金式地結合和電性地接觸至相對於該第一半導體晶粒的該第一接觸墊片之該第一導電凸塊的該第二導電凸塊而將該第二半導體晶粒安裝至該密封劑和該第一抗蝕刻導電層；及 在安裝該第二半導體晶粒之後穿透該密封劑以單一化該基板。
2. 如申請專利範圍第1項之方法，其中，該些基礎導線之高度係大於該第二半導體晶粒之厚度。
3. 如申請專利範圍第1項之方法，其中，該第一抗蝕刻導電層進一步包含重分佈層。
4. 如申請專利範圍第1項之方法，進一步包含使用一封膠製程來沉積該密封劑。
5. 一種半導體裝置之製造方法，包括：提供具有第一和第二相對表面之基板；將一第一導電層鍍至該基板之第一表面上，其中該第一導電層包含接觸墊片；在該基板之第二表面上形成一第二導電層；提供一第一半導體晶粒，該第一半導體晶粒包含一第一導電凸塊被形成在該第一半導體晶粒的一作用表面上；利用該第一導電凸塊被冶金式地結合至該接觸墊片而將該第一半導體晶粒安裝至該基板；在該第一半導體晶粒和基板上沉積一密封劑；移除一部分基板以在該第一導電層和第二導電層之相對部分之間形成電性隔離基礎導線；提供一第二半導體晶粒，該第二半導體晶粒包含一第二導電凸塊被形成在該第二半導體晶粒的一作用表面上；及利用該第二導電凸塊被冶金式地結合至該接觸墊片而 將該第二半導體晶粒安裝至該第一導電層相對於該第一半導體晶粒。
6. 如申請專利範圍第5項之方法，其中，該第一導電層包含一抗蝕刻材料。
7. 如申請專利範圍第5項之方法，其中，該第二導電層包含一抗蝕刻材料。
8. 如申請專利範圍第5項之方法，其中，該些基礎導線之高度係大於該第二半導體晶粒之厚度。
9. 如申請專利範圍第5項之方法，進一步包含安裝一第三半導體晶粒至該第一半導體晶粒上。
10. 如申請專利範圍第5項之方法，進一步包含：形成穿過該第一半導體晶粒之複數個導電通孔；及在電性連接至該些導電通孔之第一半導體晶粒上安裝一第三半導體。
11. 一種半導體裝置，包括：一基板，具有第一和第二相對表面；一第一導電層，其包含第一接觸墊片被形成於該基板之第一表面上；一第二導電層，形成於該基板之第二表面上；一第一半導體晶粒，其包含第二接觸墊片，該第二接觸墊片在該基板上方的該第一半導體晶粒的主動表面上；一第一導電凸塊，被放置在該第一半導體晶粒的該第二接觸墊片上並且延伸至該第一導電層的該第一接觸墊片； 一密封劑，沉積於該第一半導體晶粒和基板上，其中，一部分基板被移除以在該第一導電層和第二導電層之相對部分之間形成電性隔離基礎導線；一第二半導體晶粒，其包含第三接觸墊片，該第三接觸墊片在被放置於該密封劑上和該些基礎導線之間的該第二半導體晶粒的主動表面上；及一第二導電凸塊，其被放置在該第二半導體晶粒的該第三接觸墊片上並且延伸至該第一導電層的該第一接觸墊片，其中，該第一導電凸塊和該第二導電凸塊是冶金式地電性連接至該第一接觸墊片的一共同部分。
12. 如申請專利範圍第11項之半導體裝置，其中，該第一導電層包含一抗蝕刻材料。
13. 如申請專利範圍第11項之半導體裝置，其中，該第二導電層包含一抗蝕刻材料。
14. 如申請專利範圍第11項之半導體裝置，其中，該些基礎導線之高度係大於該第二半導體晶粒之厚度。
15. 如申請專利範圍第11項之半導體裝置，其中，該第一導電凸塊接合至該第一導電層的該第一接觸墊片且直接地相對於該第二導電凸塊。