[go: up one dir, main page]

TW201203376A - Low gate charging rectifier having MOS structure and P-N junction, and method of manufacturing the same - Google Patents

Low gate charging rectifier having MOS structure and P-N junction, and method of manufacturing the same Download PDF

Info

Publication number
TW201203376A
TW201203376A TW099122707A TW99122707A TW201203376A TW 201203376 A TW201203376 A TW 201203376A TW 099122707 A TW099122707 A TW 099122707A TW 99122707 A TW99122707 A TW 99122707A TW 201203376 A TW201203376 A TW 201203376A
Authority
TW
Taiwan
Prior art keywords
layer
metal
gate
substrate
ion implantation
Prior art date
Application number
TW099122707A
Other languages
English (en)
Other versions
TWI425575B (zh
Inventor
Tzu-Hsiung Chen
Original Assignee
Tzu-Hsiung Chen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tzu-Hsiung Chen filed Critical Tzu-Hsiung Chen
Priority to TW099122707A priority Critical patent/TWI425575B/zh
Priority to US13/177,727 priority patent/US8415719B2/en
Publication of TW201203376A publication Critical patent/TW201203376A/zh
Application granted granted Critical
Publication of TWI425575B publication Critical patent/TWI425575B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/411PN diodes having planar bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/043Manufacture or treatment of planar diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

201203376 六、發明說明: 【發明所屬之技術領域】 本案係為一種低閘容金氧半ρ·Ν接面⑸w Ga 細伽)二極體結構及鄕齡法,尤指具紐 I g 通壓,(VF),較高反向耐電壓值,與較低反向^時= ,種低閛谷金氧半P-N接面二極體結構。 【先前技術】 蕭基二極體相t子作域仅單錄 快與正向細_(戰,咖纖 半導體摻雜濃度所造成之蕭基能障值有關),且因(為 作為載子之早極性讀,沒有少數載子復合之因素,反向回復 間較短。而P-N二極體,為一種雙載子元件’傳導電流量大。作 元件的正向操作壓降值(Vf)—般較蕭基二極體高,且因電洞載仅 作用使P-N二極體反應速度較慢,反向回復時間較長。 為綜合蕭基二極體與P-N二極體的優點,一種間式二極體的 架構:利时面式金氧半場效電晶體之·與源極料位設定 為陽極。而晶背(WaferBack-side)沒極設定為陰極之二極體被提出 來。該元件具有與蕭基二極體相匹敵或更低之正向導通壓降值 (VF)。反向偏壓漏電流的性能接近p_N二極體,較蕭基二極體為 低。在南溫的反向回復時間與蕭基二極體相近。元件的介面可而j 受溫度則較蕭基二極體更高。在應用上為較蕭基二極體性能更優 良之元件。 關於閘式二極體裝置,其代表性前案可參閱2〇〇3年之美國專
利,第 6624030 號提案名稱 RECTIFIER DEVICE HAVING A LATERALLY GRADED P-N JUNCTION FOR A CHANNEL REGION所揭露之元件結構為代表。請參閱第一圖⑻〜(!)所示, 201203376 其製作方法主要包括步驟··首先,如第一圖⑻所示,提供基板2〇 與已長好之層22,於其上成長氧化層奶祝〇别幻50。 而後如第-_麻,於氧化層5G上形成絲物h倉6娜52 後進行微影製程及侧製程,以移除部分氧化層5〇,然後進行第 -離子佈植層硼軒之植人㈣驗⑽鄉丨⑽論中之後如 第-圖(〇所示’於光阻去除後,進行第一離子佈植層娜子之熱 驅入(Thermal Diffusion),形成邊緣之p型層(1>_)28與中心之p型 層(P-)30。然後進行第二離子佈植層氟化瓣子之植入(_^即2 I〇nImplantation)。接著如第一圖(d),(e)所示,進行第二微影製程 及飿刻製程’利用光阻層54以移除部分氧化層5〇。如第一圖(f) 所示’移除光阻層54後成長閘氧化層(gate〇xide)56,閘極複晶矽 層(gatep〇ly)58 ’與氮化矽層(Nitride)6〇,並進行碎離子之植入(As Ion Implantation)。接著如第一圖(g)所示,披覆一化學氣相沉積之 氧化層(CVDOxide)62 ’並於其上進行第三微影製程,留下閘極圖 案之光阻層64。然後,如第一圖⑻所示,對化學氣相沉積之氧化 層62,進行濕式餘刻。於第一圖⑺所示,對基板進行一乾式餘刻 以移除,分之氮化補6〇 ’然後進行—第三離子佈植層硼離子之 • 植入kn Implantation)。接著如第一圖①所示,於去除光 阻層64之後,進行一第四離子佈植層硼離子之植入(心工⑽ ImPlantation),以形成p型包覆層(ρ·^ p〇cke〇 %。如第一圖㈨ 所=,對基板進行-濕式侧,以移除氧化層62,然後再對基板 進行-乾式侧以移除-部分之職複晶韻58。然後,如第一 石圖(1)所示’航化韻6〇以紐狀方式去除,紐對基板進行 :離子之植入(As Ion Implantati〇n)。元件之製程部分於此完成,後 =則陸續上表面金屬層,微影製程無刻製料,以完成晶圓之 201203376 導、法製作之閘式二極體,觸基二極體相較,正向 产;之妹果當’反向漏電流低’界面耐受溫度較高,可靠 ;)?、、,。果較佳’而反向回復時間則較蕭基二極體高(於室溫 【發明内容】 法,=所簡容金辭P_N接面二極體結構及其製作方 =設計上,為金氧半N型通道場效元件結構與 —赠共構之架構,並將部分之咖蓋覆明由—厚^ 2電層或低導電多砂層來取代,藉由此種元件結構3,= =正操作時為金氧半N型通道場效元件與P_N面‘體 、y’八接近蕭基二極體之反應速度快與正向導通壓降 低的特性。而於反向偏壓操作時,藉由元件P_N接面二極體= 型通道_之行為,使元件具有非常低‘ 施蓋_域_,叫低_寄生電容, 具有較低之反向回復時間trr。因為降低無效 1=,Γ降低元件之閘極漏電流。所用之閘極氧化層可進一 ^底,因而正向導通壓降值(VF)亦進—步降低。因此,本案元件 同時具有蕭基二極體與Ρ·Ν二極體之優點。且處、 快,正向導通壓降值(VF)值低,然後又有反向偏摩漏/雷法α速: 低之反向回復時間㈣等特性的二極體元件°。 /·冰小,有較 為完成上述結構,本案所述之製作方法至少包含下 棱供一基板;於該基板上形成一第一罩幕層;對嗜美^ 蝴一罩幕層形二第-= 基板進行一乾式蝴,進而於 構内成長一氧化層;對該基板進行一第二微影餘刻製ί,進 201203376 而去除部分該第一罩幕層以形成 區域之底部成長-閘氧化層;於二凹陷區域;於該第二凹陷 該第-氧化層上’披覆一多晶石夕°層甲^層上、該第-罩幕層上、 植製程,以於該基板形成—第基板進行離子佈 沉積-第二罩幕層;對該第佈植區域;於該多晶石夕層上 移除部分該第二罩幕層,並^ :進行一乾式回蝕刻製程,以 側壁上與該第-溝渠結構内之;7凹陷區域内之該多晶石夕層的 之包覆結構;對該多晶矽層—=的側壁上形成-邊壁狀 晶石夕層’進而形成-閘極結構 U程,以移除部分之該多 :,以_基板形成一第二離子d::::離子佈植製 處理,以活化該第-離子佈植層與該板進行-熱退火 效之- P型區域;以一濕、韻/?佈植層,以形成有 狀之包覆結構;移除裸露部/之該第^罩幕層之該邊壁 該第二凹陷區域之底部與側壁、&多晶9,於5亥第一溝渠結構、 第-罩幕層與該第一氧化層甲5之表面與側壁、該 屬濺鍍層,·以及對該金屬濺鍍層 以形成一金 除部分該金屬濺鍍層。4如帛二微職職程,以去 體,ί;=結=案所述之低閘容金氧接面二極 -閘氣^區域,係形成於該基板上方; 閘氧化層,軸於相陷區域的底部邊緣;—閘骑構 =賴氧化層上且覆蓋該凹陷區域的侧壁;一金屬層,蓋 係以 且該 ^凹=域之底部與該閉極結構;以及一離子佈植區域,偏 複數個冰淺不同之區域形成於該凹陷區域底部的該基板中 離子佈植區域相鄰於該閘極結構。 【實施方式】 本發明提供-種低閘容金氧半Ρ_Ν接面二極體結構及其製作 201203376
Sift 知相異,而此低閘容金氧半P_N接面二極體結 =係大幅減>、閘極蓋覆於閘極氧化層上之面積,因而大幅降低閉 生電容’使侧容金氧半ρ·Ν接面二極體得有較低之反向 門=IΓ,大幅改善元件的性能。同時,因為降低間極蓋覆於 閘極氧化層上之面積,使得閘極漏電流亦同步降低。 並且,在與前案相同的漏電流表現下,本案之 面二極體可以使用較薄之·氧化層,因此正向導通壓降 進-步降低。於侧容金氧半Ρ_Ν接面二極體的製程 2案只使用三層光罩,三次微影製程即可完成。而前案需四 二生產微影製程。因此’本案不僅於元件的性能表現較佳, 於生產成本方面,更可進一步降低。 综合而言,本發明具有較低之反向回復時間tlT,與較低之正 餅值(VF),或較低之反向漏電流,較低之介面電容,較高 ,触高可靠度,絲佳生麵本聽㈣點之整 體1條懈發糊梅半㈣接面二極 失所(㈣姆_手段之缺 較佳接面二極體結構之製作方法,其 ⑷戶提供-基板2〇(如第二圖 與-低掺雜濃度N型蟲日;:型矽基板2〇1(N+矽基板) 濃度之磊晶層202俜^^=層)所構成,而其中低掺雜 假偏:、·# # 綠成於冋心雜遭度之石夕基板2〇1之上,且其 所i之元晶層202係具有一定的厚度,以提供本發明後續 如第二圖⑼所示’透過一氧化製程於該基板之蟲晶層202上 201203376 形成一第一罩幕層210(為一氧化層);並於該第一罩幕層210上形 成一光阻層211(如第二圖(c)所示)。其中,第一罩幕層210可透過 以下任一種方法來實現:(A)透過一氧化製程所完成之一氧化層; (B)以化學氣相沉積所形成之氧化層;(〇以化學氣相沉積所形成之 氣化妙層。 接著,於該光阻層211上定義出有光阻圖形區2111,與無光 阻圖形區2110(如第二圖(d)所示);根據該光阻圖形對無光阻圖形 區2110之該第一罩幕層210進行蝕刻並去除剩餘的該光阻層2111
後而於該第一罩幕層210上形成一第一凹陷區域22(如第二圖(e) 所示)。 接著,以剩餘的第一罩幕層210對基板之磊晶層202,進行一 乾蝕刻製程以形成第一溝渠結構220 (如第二圖⑺所示);於該第一 溝渠結構220内成長一第一氧化層221(如第二圖(g)所示)。 接著,進行一第二微影製程,以於所塗佈之光阻層上定義出 ,光阻圖形區域222i與無光阻區域2220(如第二圖⑼所示); j光阻圖形,對該無光阻區域222〇之剩餘的第一罩幕層2⑴進行 二乾式細j,並去除剩餘的該光阻層222卜賴形成第二凹 =23 (如第二圖(i)所示);於第二凹陷區域223之底部(亦即蟲晶 二之表面)成長一閘氧化層23,並於閉氧化層μ上、第一= 圖、第一氧化層221上,披覆-多晶石夕閘極層24 (如第二 、祕Ϊί,對基板之蠢晶層202進行一離子佈植製程,亦即利用 佈植將硼離子植人,以於基板之私層Μ形成味 離子佈植區域25(如第二圖(k)所示)。 接著’於多晶矽閘極層24上沉積第二罩幕層 26(如第二_所示);接著,對該第二罩幕層,氮切層%石進^ 201203376 -乾式回蝕刻製程,以移除 您内之多晶娜層的側:凹陷區域 層的側壁上形成-邊辟狀j 4狀構内之多晶石夕開極 所形成之lUt# /來實現.⑷崎學氣相沉積 :)晶娜層’進而形成L__•結二
-、、菜基板之蟲晶層2G2進行一離子佈植製程,亦即利用 二=:,離子植入,以於基板之綱㈣形成-ϊ 處理(例t快連^如/^圖⑼所示);接著,對基板進行-熱退火 27,L形=f _),妨化第―與第二離子雜層25、 =成有效之P型區域251、271(如第二_所示)。 著移Ϊί二Γ刻製程,移除邊壁狀之氮化魏覆結_,接 間極結構24ί:ί: 中,該全屬Hi形成一金屬難層3〇。而在此實施例 金屬魏層30係由一第一金屬 屬層32的材料為銘金屬或其他金屬。並且, 屬居处二g形成後更進行—快速氮化製程,進錢得該第-金 印月匕凡王的接著於該凹陷區域、該第_ 極結=之表面與該卜罩幕層、第_^=^底面、該問 ㈣該金屬層3〇進行一第三微影製程,以於所塗佈之光 曰疋義出有光阻圖形區域3011與無光阻區域3〇1〇(如第二^ 201203376 (S)所不),對該金屬層3〇進行一姓刻製 3〇,並去除剩餘的該光阻層則,進 去除部分該金屬層 閘容金氧半P_N接面二極體。 喊如第二_)所示,低 ‘合以上技術說明,相較於㈣的 案所述之製作方法所完成雜錢半心體、、、。構,利用本 有較低閘極電倾,因此具有魏之反㈣極體結構具 覆蓋面積,而降低反向電壓漏a電:之 較,專之閘氧化層,使正向導通壓降值 使用
程上,本案只使用三層光罩,三次微 可- 與四次微影製程,於生產成本方二需 本優勢,,叫酿產成 【圖式簡單說明】 本案得藉由下_式及,俾得-更深人之了解: 第圖⑻①’其係為美國專利第6624030號所揭露之閘式二 極體裝置製作方法示意圖。 第一圖(a)〜⑴’其係為本案為改善習用技術手段之缺失所發展 出一低閘容金氧半P_N接面二極體結構之較佳實施例示意圖。 【主要元件符號說明】 本案圖式中所包含之各元件列示如下: 基板20 尚掺雜濃度N型矽基板211 低掺雜濃度N型磊晶層212 第一罩幕層210 第一凹陷區域22 第一溝渠結構220 201203376 第一氧化層221 第二凹陷區域223 閘極氧化層23 多晶矽閘極層24 第二罩幕層氮化矽層26 第一離子佈植層25 氮化矽之邊壁狀之包覆結構260 第二離子佈植層27 閘極結構241 活化之第一離子佈植層251 活化之第二離子佈植層271 第一金屬層31 第二金屬層32 金屬層30(第一與第二金屬層之合稱) 光阻層211 無光阻圖形區2110、2220、3010 有光阻圖形區2111、2221、3011

Claims (1)

  1. 201203376 七、甲請專利範圍: 1. 一種低閘容金氧半p_N接面二極體. 包含下列料: 極杜作方法,該方法至少 提供一基板; 於该基板上形成一第一罩幕層; ^該基板進行-第-微影_製程,進而絲 第一罩幕層形成一第一凹陷區域; ” 以剩餘之該第一罩幕層,對該 進而於該基板上形成-第-溝渠結構板進订乾式則’ 層;進行-氧化製程,以於該第—溝渠結構内成長一氧化 第一 板進行一第二微雜刻製程,進而去除部分該 弟罩幕層以形成一第二凹陷區域; 於該第二凹陷區域之底部成長1 於該閘氧化層上、該第一罩盖/乳化層」 上,彼覆一多晶石夕層; 罩幕層上、該第一氧化層 -第:第-離子佈植製程’以於該基板形成 ^該多晶梦層上__第二 十該第二罩幕層進 ^, 部分該第二罩幕層, 乾式回蝕刻製程,以移除 石夕層的侧壁上與該θ第^於該第二凹陷區域内之該多晶 上形成一邊壁狀^包一溝渠結構内之該多晶矽層的側壁 對該多晶矽層進%覆_^構; 矽層,進而形成—閘餘刻製程,以移除部分之該多晶 對該基板進行二$結構; 一離子佈植製程,以於該基板形成 m 12 201203376 一第二離子佈植層; 對該基板進行一熱退火處理,以活化該第一離子佈植 層與該第二離子佈植層,以形成有效之一 P型區域; 以濕餘刻製程’移除該第二罩幕層之該邊壁狀之 包覆結構; 移除裸露部分之該閘氧化層;
    層;以及 於該第一溝渠結構、該第二凹陷區域之底部與側 壁、该多晶石夕閘極之表面與側壁、該第—罩幕層與, 第了氧化層上進行一金屬濺鍍製程,以形成—金屬 以去除部 對該金屬濺鍍層進行一第三微影蝕刻製程, 分該金屬賤鑛層。 2. 如申請專利範圍第1項所述之低閘容金氧半P_N接面二極 體製作方法,其中該第一罩幕層係利用—氧化製程所& ,氧化層;以一化學氣相沉積所形成之氧化層;=以^學 氣相沉積所形成之氮化石夕層。 千 3. 如申請專利範圍第!項所述之低閘容金氧半ρ_Ν接面二極 體製作方法,其中該第一微影蝕刻製程包含下列步驟了 於該第一罩幕層上形成一光阻層; 於該光阻層上定義出一光阻圖形;
    根據該光阻圖形對該第一罩幕層進行触刻而形成該 一凹陷區域; Χ 去除該光阻層;以及 以剩餘之第一罩幕層’對該基板進行一乾式姓刻,進 而於該基板上形成該第一溝渠結構。 4.如申請專利範圍第1項所述之低閘容金氧半ρ_Ν接面二極 13 [S] 201203376 巾該基板係為—高掺料度N财基板 (成。夕基板)與一低掺雜濃度N型蟲晶層(N_蟲晶層)所構 5·如利範㈣1賴述之低閘容錢半㈣接面二極 體製作,法,其中該第二微影敍刻製程包含下列步驟: 於該第-罩幕層與該溝渠結構上形成一光阻層; 於該光阻層上定義出一光阻圖形; 曰 根據該光阻圖形對該剩餘之第—罩幕層進雜刻進 而去除部分該第一罩幕層以形成該第二凹陷區域;以及 去除該光阻層。 6. 如體申=專方矛1 範圍甘第1項所述之低問容金氧半阳接面二極 體製作方法,其中該第二罩幕層係利用以化 形成之氮化石夕層;或以化學氣相沉積所形成之積所 7. 如體利範㈣1摘述之賴容金氧半㈣接二二極 =作方法,其中該第—離子佈植係以—淺層離子佈植的 :式將娜子植人,而該第二離子佈植係以—深層離子佈 植的方式將娜子植入,並配合一快速熱退火製程後形成 _ _化之第-離子佈健與該活化之第二離子佈植區。 .如申請專利顧第1項所述之低·金氧半Ρ·Ν接面二極 體製作方法,其中該金屬層係包含: 一第一金屬層,形成於該溝渠結構之底部、該閘極咭 構之表面與該側壁結構上,其係以一鈦金屬或氮化欽所完 成;以及 一第二金屬層,形成於該第一金屬層上,其係以一鋁 金屬完成; 其中,泫金屬濺鍍層更進行一快速氮化製程,使得該 201203376 第一金屬層能完全的接著於該第二凹陷區域該第一溝渠 結構之底面、該閘極結構之表面與該第一罩幕層、第一氧 化層結構上。 9. 如申請專利範圍第1項所述之低閘容金氧半P-N接面二極 體製作方法,其中該第三微影飯刻製程包含下列步驟: 於該金屬層上形成一光阻層; 於該光阻層上定義出一光阻圖形; 根據該光阻圖形對該金屬層進行敍刻,進而去除部分 該金屬層;以及 • 纟除該光阻層。 10. —種低閘容金氧半P-N接面二極體,其至少包含: 一基板; 一凹陷區域,係形成於該基板上方; 一閘氧化層,形成於該凹陷區域的底部邊緣; 一閘極結構,係形成於該閘氧化層上且覆蓋該凹陷區域的 側壁; 一金屬層,係覆蓋於該凹陷區域之底部與該閘極結構;以 • 及 一離子佈植區域,係以複數個深淺不同之區域形成於該凹 陷區域底部的該基板中,且該離子佈植區域相鄰於該閘極結 構。 11. 如申凊專利範圍第10項所述之低閘容金氧半p_N接面二 極體,其中該閘極結構係為多晶矽的_ L形閘極結構。 12. 如申請專利範圍第10項所述之低閘容金氧半p_N接面二 極體,其令該金屬層係包含: 一第金屬層,形成於該溝渠結構之底部、該閘極結構之 15 201203376 表面與該側壁結構上,里在 一第-金眉 、’、一鈦金屬或氮化鈦所完成;以及 或-銅金m料於該第—金屬層上,錢以—銘金屬 明專利範圍第10項所述之低閘容金氧半P-N接面二 極體,其令該離子佈植區域係可為由一第一深度佈植區域 與一第二深度佈植區域所構成之該離子佈植區域。 14.如申睛專利範圍第1〇項所述之低閘容金氧半p_N接面二 極體’其中該離子饰植區威係可為由一第一深度佈植區 域、一第二深度佈植區域以及一第三深度佈植區域所構成
    之該離子佈植區域。 八、圖式:
TW099122707A 2010-07-09 2010-07-09 低閘容金氧半p-n接面二極體結構及其製作方法 TWI425575B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099122707A TWI425575B (zh) 2010-07-09 2010-07-09 低閘容金氧半p-n接面二極體結構及其製作方法
US13/177,727 US8415719B2 (en) 2010-07-09 2011-07-07 Low gate charging rectifier having MOS structure and P-N junction, and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122707A TWI425575B (zh) 2010-07-09 2010-07-09 低閘容金氧半p-n接面二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201203376A true TW201203376A (en) 2012-01-16
TWI425575B TWI425575B (zh) 2014-02-01

Family

ID=45437971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122707A TWI425575B (zh) 2010-07-09 2010-07-09 低閘容金氧半p-n接面二極體結構及其製作方法

Country Status (2)

Country Link
US (1) US8415719B2 (zh)
TW (1) TWI425575B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655091A (zh) * 2012-05-08 2012-09-05 广州晟和微电子有限公司 肖特基二极管的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887389B (zh) * 2012-12-19 2017-10-31 比亚迪股份有限公司 一种外延片结构及其表面粗化的方法
KR20150050877A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 트랜지스터 및 이를 포함하는 반도체 장치
US9620603B2 (en) 2015-04-23 2017-04-11 Macronix International Co., Ltd. Semiconductor device with a P-N junction for reduced charge leakage and method of manufacturing the same
TWI574417B (zh) * 2015-05-21 2017-03-11 旺宏電子股份有限公司 具有用於降低電荷漏洩之p-n接面的三維半導體元件及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430315A (en) * 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5879968A (en) * 1996-11-18 1999-03-09 International Rectifier Corporation Process for manufacture of a P-channel MOS gated device with base implant through the contact window
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
US6624030B2 (en) * 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
EP2259327B1 (en) * 2002-11-14 2014-04-02 STMicroelectronics Srl Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof
US7038260B1 (en) * 2003-03-04 2006-05-02 Lovoltech, Incorporated Dual gate structure for a FET and method for fabricating same
US7625801B2 (en) * 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
US7929321B2 (en) * 2008-08-22 2011-04-19 Force-Mos Technology Corp Depletion mode trench MOSFET for improved efficiency of DC/DC converter applications
CN102254944A (zh) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655091A (zh) * 2012-05-08 2012-09-05 广州晟和微电子有限公司 肖特基二极管的制备方法

Also Published As

Publication number Publication date
TWI425575B (zh) 2014-02-01
US20120007152A1 (en) 2012-01-12
US8415719B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
CN109742148B (zh) 碳化硅umosfet器件及其制备方法
TW200531175A (en) Method of manufacturing a superjunction device
US12419065B2 (en) Schottky device and method of manufacturing the same
TWI431723B (zh) 經接觸窗形成於源極/汲極上之自我對準矽化物
JP5567830B2 (ja) 半導体装置の製造方法
TW200924077A (en) Semiconductor device with (110)-oriented silicon
TW201301366A (zh) 製造絕緣閘極半導體裝置之方法及結構
CN104011865A (zh) 在GaN材料中制造浮置保护环的方法及系统
TW200945451A (en) MOS PN junction schottky diode and method for manufacturing the same
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
CN109326639B (zh) 具有体内场板的分离栅vdmos器件及其制造方法
CN104518006B (zh) 一种耗尽型沟道超势垒整流器及其制造方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
TWI381455B (zh) 金氧半p-n接面二極體結構及其製作方法
TW201203376A (en) Low gate charging rectifier having MOS structure and P-N junction, and method of manufacturing the same
JP2014175470A (ja) 炭化珪素半導体装置の製造方法
CN102969288A (zh) 带有埋置电极的半导体器件
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
US20160133698A1 (en) Semiconductor structure and preparation method thereof
CN108538911B (zh) 优化的l型隧穿场效应晶体管及其制备方法
TWI451498B (zh) 具快速反應速度的金氧半p-n接面二極體及其製作方法
CN115662952B (zh) 沟槽型超结场效应晶体管及其制备方法
JP2013251419A (ja) 炭化珪素半導体装置およびその製造方法
CN108010964A (zh) 一种igbt器件及制造方法