[go: up one dir, main page]

TW201203348A - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
TW201203348A
TW201203348A TW099125078A TW99125078A TW201203348A TW 201203348 A TW201203348 A TW 201203348A TW 099125078 A TW099125078 A TW 099125078A TW 99125078 A TW99125078 A TW 99125078A TW 201203348 A TW201203348 A TW 201203348A
Authority
TW
Taiwan
Prior art keywords
film
etching
pattern
plasma
protective film
Prior art date
Application number
TW099125078A
Other languages
English (en)
Inventor
Kazumasa Ookuma
Akito Kouchi
Kenichi Kuwahara
Michikazu Morimoto
Go Saito
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201203348A publication Critical patent/TW201203348A/zh

Links

Classifications

    • H10P50/244
    • H10P50/73
    • H10P50/283
    • H10P50/287
    • H10P76/2041

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

201203348 六、發明說明: 【發明所屬之技術領域】 本發明關於使用電漿對被處理基板進行電獎 法,特別是以微細加工爲目的之使用多層阻劑遮 蝕刻方法。 【先前技術】 近年來半導體積體電路之微細化進展,使用 遮罩之電漿蝕刻成爲主流。多層阻劑遮罩通常係 劑膜、無機系中間膜、下層阻劑膜之3層構造, 阻劑、下層阻劑之2層構造構成,和單層之ArF 比較,乾蝕刻之加工工程變爲複雜,需要高的加 另外,爲達成多層阻劑遮罩之更微細化要求 用細化(slim )技術針對多層阻劑遮罩之上層阻 施微細化方法,或針對中間膜實施細化技術之微 〇 利用多層阻劑遮罩之流量細化技術進行更微 上層阻劑膜或下層阻劑膜產生之圖案損傷或者變 4所示,上述圖案損傷或者變形會轉印至被蝕刻 加工圖案形狀會產生損傷或變形。該損傷或變形 扭曲(Line-weggling)或條紋(striation)。 作爲線扭曲(L i n e - w e g g 1 i n g )或條紋之防止 利文獻1揭示:在阻劑圖案作成後,將薄的矽氧 於阻劑圖案上之後予以加工之技術。但是,於該 蝕刻之方 罩之電漿 多層阻劑 由上層阻 或者上層 阻劑遮罩 工技術。 ,可以利 劑遮罩實 細化方法 細化實, 形,如圖 膜,導致 被稱爲線 方法,專 化膜形成 習知技術 -5- 201203348 會增加工程數,使加工之難易度變高。 專利文獻1 :特開2004-80033號公報 【發明內容】 (發明所欲解決之課題) 又,於上層阻劑膜或無機系中間膜越是細化加工尺寸 時,無機系中間膜正下方之有機膜、亦即下層阻劑膜之蝕 刻後之深寬比(縱高與橫尺寸之比)會增大,在進行下層 阻劑膜之蝕刻期間,或者以下層阻劑膜作爲遮罩進行被蝕 刻膜之蝕刻期間,會產生圖案破壞等之圖案損傷。圖案損 傷產生之後,被轉印至被蝕刻膜,加工圖案形狀會產生手 損之線扭曲或條紋。引起該線扭曲或條紋之圖案破壞之產 生之機制可以考慮以下幾個要因。亦即,不論下層阻劑膜 、被蝕刻膜,可以考慮在蝕刻進行期間之真空處理室內之 電漿氣體之排氣進行時之影響,或進行被蝕刻膜之蝕刻期 間不均勻地附著於下層阻劑膜側壁兩側之反應生成物所引 起之應力之影響。基於上述影響,在使用產生過多之反應 生成物之電漿時,或者力學上而言下層阻劑膜材質強度變 爲更脆弱時會產生圖案破壞。 在使用多層阻劑遮罩之矽氧化膜等絕緣膜之蝕刻時, 會產生上述之圖案破壞。通常,在矽氧化膜等絕緣膜之蝕 刻時,係使用沈積性高之氟碳氣體爲主體之電漿,射入高 能量之離子而進行絕緣膜之蝕刻。進行絕緣膜之蝕刻時, 由於高沈積性與高能量之離子之影響’反應生成物對於圖 -6- 201203348 案側壁兩側之沈積不均勻性變爲顯著,因此,當上述絕緣 膜蝕刻用之電漿對下層阻劑膜具有高選擇比時或者高深寬 比時,遮罩圖案之產生線扭曲或條紋變爲顯著。因此,作 爲抑制或防止該線扭曲或條紋之產生之方法,而欲增加下 層阻劑膜之搶度時下層阻劑膜之材質變更乃有效者。另外 ,於使用多層阻劑遮罩之絕緣膜蝕刻時,可考慮抑低絕緣 膜蝕刻之電漿之沈積性,降低離子射入能量,或爲降低排 氣影響而降低排氣速度之方法等,但是,截至目前乃未有 針對使用多層阻劑遮罩之乾蝕刻中,圖案加工後成爲和所 要之圖案形狀不同的加工形狀等,之線扭曲或條紋之產生 之防止或抑制等提出有效解決之方法。 因此,本發明目的在於提供乾蝕刻方法,其可以防止 或抑制使用多層阻劑遮罩之乾蝕刻中之線扭曲或條紋之產 生。 (用以解決課題的手段) 本發明之電漿蝕刻方法,係使用多層阻劑遮罩進行被 蝕刻膜之電漿蝕刻者,其特徵爲··上述多層阻劑遮罩,係 包含:上層阻劑、無機膜系中間膜以及下層阻劑;具有: 側壁保護膜形成工程,用於在上述下層阻劑之側壁形成側 壁保護膜。 (發明效果) 依據本發明’在使用多層阻劑遮罩進行被處理基板之 201203348 乾蝕刻時,可防止或抑制加工圖案之破壞。因此,可以防 止或抑制線扭曲或條紋之產生。 【實施方式】 以下使用圖1〜3說明本發明各實施形態。 圖1表示本發明實施形態之UHF電漿蝕刻裝置之構 成之說明圖。由電漿源之UHF電源(未圖示)射入之 UHF( Ultra High Frequence)波,係依序通過天線 101、 UHF透過板102到達真空處理室內之後,藉由和以包圍真 空處理室而被配置之磁控管線圈103所產生之磁場間之相 互作用,伴隨製程氣體而產生 ECR(Electron cyclotron Resonance :電子回旋共振),於真空處理室內產生高密 度之電漿1 04。 在真空處理室內產生電漿104之後,被處理基板之晶 圓105藉由靜電吸附電源106所施加之直流電壓而被靜電 吸附於下部電極107。另外,該下部電極107係藉由高頻 電源108被施加高頻偏壓電力,對電漿中之離子提供朝向 晶圓1 05方向側(下側)之加速電壓而將離子予以引入, 開始製程處理。 另外,於下部電極107內部被連接有:使氟系惰性液 體循環(未圖示),而具有設於電漿蝕刻裝置外部之溫度 調節機構(未圖示)的溫度控制裝置(未圖示),因此, 介由上述循環之氟系惰性液體可使載置於下部電極107之 晶圓1 05之表面溫度可以控制。 -8- 201203348 另外,電漿蝕刻中’可以藉由乾式泵、渦輪分子泵及 設於該渦輪分子泵與真空處理室之間的可變閥構成之排氣 手段,而將真空處理室內壓力調節成爲特定壓力。 (第1實施形態) 圖2〜3表示使用上述圖1之UHF電漿蝕刻裝置,以 有機系膜之上層阻劑膜201、無機系中間膜202、有機系 膜之下層阻劑膜203所構成之多層阻劑作爲遮罩,對矽氧 化膜204進行電漿蝕刻之例。 圖2 ( a )表示蝕刻前形成於晶圓之膜之構造。多層 阻劑由上而下依序爲,藉由微影成像技術被曝光施予圖案 化之上層阻劑膜201、無機系中間膜202、及耐電漿性較 上層阻劑膜20 1強的下層阻劑膜203之3層所構成,於多 層阻劑遮罩之下有被蝕刻膜之矽氧化膜204被形成於矽基 板205上。以下說明使用如圖2 ( a )所示多層阻劑遮罩 之矽氧化膜204之蝕刻方法。首先,以上層阻劑膜20 1爲 遮罩使用SF6及CHF3構成之混合氣體,進行無機系中間 膜2 0 2之蝕刻(圖2 ( b ))。之後,以上層阻劑膜2 〇 1 及無機系中間膜202作爲遮罩,使用02及HBr及N2構成 之混合氣體,進行下層阻劑膜203之蝕刻(圖2(c)) 〇 之後,如圖表所示,使用SiCl4、CHF3以及N2構成 之混合氣體,進行電漿處理。 -9- 201203348
表1 側壁保護膜ί 衫成條件 氣體流量(ml/min) 處理壓力 UHF電力 高頻偏壓電力 電極溫度 處理時間 chf3 n2 SiCU (Pa) (W) (W) ΓΟ ⑻ 100 50 5 0.6 800 100 30 20 藉由該電漿處理,如圖3(a)所示,於下層阻劑膜 203之側壁被形成側壁保護膜206。之後,以形成有如圖 3 ( a)所示側壁保護膜206的下層阻劑膜203作爲遮罩, 使用含有氟碳系之混合氣體進行矽氧化膜204之蝕刻結果 ,可獲得如圖3(b) 、3 ( c )所示可以防止線扭曲或條 紋,各向異性良好之蝕刻形狀。又,圖3 ( c )係由上觀 察3(b)、之蝕刻形狀之圖。之所以能獲得如圖3(b) 、3 ( c )所示可以防止線扭曲或條紋,各向異性良好之蝕 刻形狀之理由可考慮如下。於下層阻劑膜203之蝕刻後, 藉由進行如圖2 ( c )、表1所示CHF3、N2以及SiCl4構 成之混合氣體之電漿處理,如此則,除來自N2之N元素 與來自CHF3氣體之C元素所產生CxNy以及CxFy等之碳 系反應生成物以外,亦由SiCl4氣體產生SiC、SiN之反 應生成物,該數種類之反應生成物被沈積於下層阻劑膜 203之側壁。沈積於下層阻劑膜203之側壁的膜係作爲保 護側壁之膜之功能,而使下層阻劑膜203之強度增強,藉 由反應生成物來增加對應力之耐力,如此則,可以抑制圖 案破壞。 -10- 201203348 本實施形態之側壁保護膜形成條件’係如表1所示, 相對於全部氣體流量(CHF3氣體流量、N2氣體流量以及 SiCl4氣體流量之和)’將SiCl4氣體添加之比例設爲約3 %,處理壓力設爲〇.6Pa,對晶圓施加之高頻偏壓電力設 爲100W。上述約 3%係指2.7〜3.3%。另外,電漿處理 時間設爲20秒。 以防止圖案破壞爲目的時,SiCl4氣體添加之比例較 好是設爲全部氣體流量之1〜5%。藉由SiCl4、CHF3、以 及N2構成之混合氣體而於下層阻劑膜203形成側壁保護 膜時,在蝕刻圖案與蝕刻圖案之間隔較密配列之圖案密部 ,和蝕刻圖案與蝕刻圖案之間隔較疏配列之圖案疏部,彼 等之側壁保護膜形成效果不同。1 %以下時側壁保護膜形 成效果未顯現,5 %以上時圖案疏部相較於圖案密部之側 壁保護膜形成效果較強,因此圖案疏部與圖案密部間之疏 密蝕刻形狀差變爲顯著。另外,進行蝕刻處理時之處理壓 力較好是〇」Pa〜0.8Pa。O.lPa以下時側壁保護膜形成效 果較小,0.8Pa以上時,如上述說明,圖案疏密蝕刻形狀 差變爲顯著。另外,處理時間較好是1 0秒〜6 0秒。1 〇秒 以下時側壁保護膜形成效果不顯著,無法達成圖案破壞之 ' 抑制,60秒以上時圖案疏密蝕刻形狀差變爲顯著。另外 ,對晶圓施加之高頻偏壓電力較好是0〜200W。200W以 上時,遮罩之殘留會減少,矽基板205之削去量會增大。 高頻電源108爲400kHz之正弦波之高頻電源,但本 實施形態中亦可使用以斷續方式施加400kHz高頻偏壓電 -11 - 201203348 力之時間調變偏壓(以下稱爲TM偏壓)。使用TM偏壓 係如表2所示設定高類偏壓電力爲2〇〇w。另外,ΤΜ偏 壓之ON (導通)時間設爲u,τΜ偏壓之〇FF (非導通 )時間設爲t2時’ tl/ ( tl + t2 )之工作比設爲5〇%。
表2 護膜形成條件 氣體流量(ml/min) 處理 壓力 UHF 電力 高頻偏壓電力 (TM偏壓) 電極溫度 處理時間 chf3 n2 SiCL, (Pa) (W) (W) (°C) ⑴ 100 50 5 0.6 800 200 30 20 使用TM偏壓,在tm偏壓之OFF時,反應生成物難 以沈積於遮罩或矽氧化膜204。因此,亦可獲得遮罩殘留 之提升或矽氧化膜204之削薄抑制等效果。 另外,本實施形態中,電極溫度雖設爲30 °C進行實 施,但是藉由電極溫度之低溫化更能提高側壁保護膜形成 效果。但是,電極溫度之低溫化會使反應生成物之沈積性 變強,蝕刻後之蝕刻形狀之尺寸變大。因此,需要減少 CHF3氣體流量等針對CHF3、N2與SiCl4之氣體流量比實 施最佳化》 (第2實施形態) 本實施形態係進行下層阻劑膜203之蝕刻之後,使用 -12- 201203348
SiCl4以及HBr構成之混合氣體,在下層阻劑膜203之側 壁形成側壁保護膜之例。 下層阻劑膜203之圖案形成爲止係和第1實施形態同 樣,因此省略說明。 下層阻劑膜2〇3之圖案形成後,於如圖2 ( c )表3 所示條件下,以形成有側壁保護膜的下層阻劑膜203爲遮 罩進行矽氧化膜204之蝕刻結果,可獲得未產生圖案破壞 ,可以防止線扭曲或條紋之各向異性良好之蝕刻形狀。該 效果之理由可推測如下。反應生成物之Si xBry被沈積於下 層阻劑膜203之側壁,下層阻劑膜203之強度增加,基於 反應生成物而增加對應力之耐性,因此可抑制圖案破壞。 和碳系反應生成物、亦即CxNy以及CxFy比較,含Si之 反應生成物、亦即SixBry之側壁保護膜形成效果較高,因 此可以僅藉由SixBry來增強下層阻劑膜203之反應生成物 對應力之耐性。 (表3 ) 表3 側壁保護膜ί 彡成條件 氣體流量(ml/min) 處理壓力 UHF電力 高頻偏壓電力 電極溫度 處理時間 HBr SiCl4 (Pa) (w) (W) (°〇 ⑻ 90 10 0.6 800 100 30 20
SiCl4氣體添加之比例較好是設爲全部氣體流量之! 〜1 2 %。1 %以下時側壁保護膜形成效果未顯現,丨2 %以 13- 201203348 上時,相較於圖案密部,圖案疏部之側壁保護膜形成效果 較強,因此圖案疏部與圖案密部間之疏密蝕刻形狀差變爲 顯著。處理時間較好是1 〇秒〜60秒。1 0秒以下時無法抑 制圖案破壞,60秒以上時圖案疏密差變爲顯著。構成電 漿之氣體並未包含含碳之氟碳氣體,難以產生碳系反應生 成物之CxNy以及CxFy,因此,和第1實施形態比較,可 以獲得圖案疏密差較少的蝕刻形狀。另外,會成爲異物來 源之碳系反應生成物變少,因此可以抑制異物,另外,可 以減少異物除去用之電漿潔淨之頻度。 第 3 本 膜 劑 阻 層 下 行 進 ) 係 態態 形形 施施 用 使 後 之 刻 蝕 之
SiCl4以及CH2F2構成之混合氣體,在下層阻劑膜203之 側壁形成側壁保護膜之例。下層阻劑膜203之圖案形成爲 止係和第1實施形態同樣,因此省略說明。 下層阻劑膜203之圖案形成後,於如圖2 ( c )、表4 所示條件下,以形成有側壁保護膜的下層阻劑膜203爲遮 罩進行矽氧化膜204之蝕刻結果,可獲得未產生圖案破壞 ,可以防止線扭曲或條紋之各向異性良好之蝕刻形狀。該 效果之理由可推測如下。反應生成物之CxFy與SiC被沈 積於下層阻劑膜203之側壁,下層阻劑膜203之強度增加 ,反應生成物對應力之耐性增加,因此可抑制圖案破壞。 -14- 201203348 (表Ο 表4 側壁保護膜形成條件 氣體流1 t(ml/min) 處理壓力 UHF電力 阔頻偏壓電力 電極溫度 處理時間 ch2f2 SiCl4 (Pa) (w) (W) (°〇 (S) 95 5 0.6 800 100 30 20
SiCl4添加之比例較好是設爲全部氣體流量之1〜10 %。1 %以下時側壁保護膜形成效果未顯現,1 〇 %以上時 ’相較於圖案密部,圖案疏部之側壁保護膜形成效果較強 ,因此圖案疏部與圖案密部間之疏密蝕刻形狀差變爲顯著 。處理時間較好是1 〇秒〜6 0秒。1 0秒以下時無法抑制圖 案破壞,60秒以上時圖案疏密差變爲顯著。和第1實施 形態使用之CHF3氣體比較,氟碳之CH2F2氣體較容易產 生碳系反應生成物CxFy,因此,即使不添加N2氣體之情 況下,亦可獲得和第1實施形態同樣效果。因此,相較於 第1實施形態,本實施形態可以用較少之混合氣體來抑制 圖案破壞,可提升量產穩定性。 (第4實施形態) 本實施形態中說明矽氧化膜2 0 4之蝕刻係由以下3工 程構成之例,亦即由:使用含有氟碳系之混合氣體進行矽 氧化膜2〇4之蝕刻之工程,及使用HBr以及N2構成之混 合氣體在下層阻劑膜203之側壁形成側壁保護膜2 06之工 程,以及使用含有氟碳系之混合氣體進行矽氧化膜204之 -15- 201203348 蝕刻之工程。下層阻劑膜203之圖案形成爲止係和第1實 施形態同樣,因此省略說明。下層阻劑膜203之圖案形成 後(圖2 ( c)),以該下層阻劑膜203爲遮罩,使用SF6 及CHF3構成之混合氣體進行矽氧化膜204之蝕刻直至特 定深度(未到達矽基板205之深度)。之後,使用如表5 所示HBr及N2構成之混合氣體,在下層阻劑膜203之側 壁形成側壁保護膜。以在表5所示條件下形成有側壁保護 膜的下層阻劑膜203作爲遮罩,進行殘餘之深度之矽氧化 膜2 04之蝕刻結果,可獲得未產生圖案破壞,可以防止線 扭曲或條紋之各向異性良好之蝕刻形狀。
表5 側壁保護膜形 成條件 氣體流量(ml/min) 處理壓力 UHF電力 高頻偏壓電力 電極溫度 處理時間 HBr n2 (Pa) (W) (W) ΓΟ (s) 100 10 1.6 800 0 30 20 其理由可推測如下。藉由蝕刻矽氧化膜204直至中途 ,如此則,遮罩之無機系中間膜202被蝕刻除去,在下層 阻劑膜203露出之時點,藉由側壁保護膜將下層阻劑膜 203之側壁及上部予以覆蓋,因此可以減少圖案破壞。 本實施形態中,未施加高頻偏壓電力,因此相較於其 他實施形態,可以減少消費電力,因此亦可降低營運成本 -16- 201203348 於第1〜第4實施形態之中除第4實施形態以外,可 以藉由SiCl4氣體之添加,將SiN或SiC等之反應生成物 沈積於下層阻劑膜203之側壁舉以提高側壁保護效果,可 以抑制矽氧化膜蝕刻中之線扭曲或條紋。另外,本發明中 雖說明矽氧化膜蝕刻之例,但並不限定於此。亦可以廣泛 應用於針對矽氮化膜等其他絕緣膜或閘極電極之形成用的 多晶矽膜等,以多層阻劑作爲圖案遮罩而進行電漿蝕刻之 情況。 以上本發明係說明適用利用UHF波作爲電漿源之磁 場間之相互作用的電漿蝕刻裝置之例,但本發明不限定於 此。例如亦可廣泛應用於使用微波ECR、螺旋波、感應耦 合型或容量耦合型電漿源之電漿蝕刻裝置。另外,本發明 雖說明以Φ 300mm之晶圓爲對象,但亦可適用φ 200mm 或必450mm之晶圓。 【圖式簡單說明】 圖1表示本發明之一實施形態之UHF電漿蝕刻裝置 之構成之槪略斷面圖。 圖2表示本發明之一實施形態之形成多層阻劑遮罩之 工程流程圖。 圖3表示本發明之一實施形態之適用側壁保護膜形成 工程時之矽氧化膜蝕刻結果之圖。 圖4表示習知多層阻劑遮罩之矽氧化膜蝕刻結果之圖 -17- 201203348 【主要元件符號說明】 1 0 1 :天線 1 02 : UHF透過板 1 〇 3 :磁控管線圈 1 04 :電漿 105 :晶圓 1 0 6 :靜電吸附電源 1 07 :下部電極 1 〇 8 :筒頻電源 201 :上層阻劑膜 202 :無機系中間膜 203 :下層阻劑膜 204 :矽氧化膜 205 :矽基板 206 :側壁保護膜

Claims (1)

  1. 201203348 七、申請專利範圍: 1 . 一種電獎蝕刻方法,係使用多層阻劑遮罩進行被 蝕刻膜之電獎餓刻者,其特徵爲: 上述多層阻劑遮罩’係包含:上層阻劑、無機膜系中 '間膜以及下層阻劑; 具有:側壁保護膜形成工程,用於在上述下層阻劑之 側壁形成側壁保護膜。 2.如申請專利範圍第1項之電漿蝕刻方法,其中 上述側壁保護膜形成工程,係於上述下層阻劑蝕刻工 程之後被進行。 3 ·如申請專利範圍第〗項之電漿蝕刻方法,其中 上述側壁保護膜形成工程,係藉由含有C H F 3、N 2、 以及SiCl4之混合氣體之電漿來進行。 4.如申請專利範圍第1項之電漿蝕刻方法,其中 上述側壁保護膜形成工程,係於上述下層阻劑蝕刻工 程之後被進行,而且藉由含有CHF3、N2、以及SiCl4之 混合氣體之電漿來進行。 -19-
TW099125078A 2010-07-01 2010-07-29 Plasma etching method TW201203348A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010150710A JP2012015343A (ja) 2010-07-01 2010-07-01 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
TW201203348A true TW201203348A (en) 2012-01-16

Family

ID=45400037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125078A TW201203348A (en) 2010-07-01 2010-07-29 Plasma etching method

Country Status (4)

Country Link
US (1) US20120003838A1 (zh)
JP (1) JP2012015343A (zh)
KR (1) KR101203914B1 (zh)
TW (1) TW201203348A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668735B (zh) * 2017-08-31 2019-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. 半導體裝置及其製造方法
US11244858B2 (en) 2017-08-31 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637212B2 (ja) * 2010-08-27 2014-12-10 東京エレクトロン株式会社 基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子
JP6173684B2 (ja) * 2012-12-25 2017-08-02 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
KR102106256B1 (ko) 2013-07-03 2020-05-04 삼성전자 주식회사 포토 마스크 및 그 제조 방법
JP6748354B2 (ja) 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
WO2017170405A1 (ja) 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6770848B2 (ja) 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
KR102375256B1 (ko) * 2017-05-26 2022-03-16 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
JP6363266B2 (ja) * 2017-06-22 2018-07-25 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP7045954B2 (ja) 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
KR102756671B1 (ko) 2019-02-21 2025-01-17 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법
CN111785613B (zh) * 2019-04-04 2025-03-28 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372087A (ja) * 1989-08-10 1991-03-27 Toshiba Corp ドライエッチング方法
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7981810B1 (en) * 2006-06-08 2011-07-19 Novellus Systems, Inc. Methods of depositing highly selective transparent ashable hardmask films
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668735B (zh) * 2017-08-31 2019-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. 半導體裝置及其製造方法
US10475700B2 (en) 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling
US11244858B2 (en) 2017-08-31 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling
US12322651B2 (en) 2017-08-31 2025-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling

Also Published As

Publication number Publication date
JP2012015343A (ja) 2012-01-19
US20120003838A1 (en) 2012-01-05
KR20120002900A (ko) 2012-01-09
KR101203914B1 (ko) 2012-11-23

Similar Documents

Publication Publication Date Title
TW201203348A (en) Plasma etching method
JP5932599B2 (ja) プラズマエッチング方法
US7364956B2 (en) Method for manufacturing semiconductor devices
KR102023784B1 (ko) 질화규소막 에칭 방법
TWI878262B (zh) 基板處理方法
TW201703116A (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
KR100702723B1 (ko) 드라이 에칭 방법
CN104303274B (zh) 等离子体蚀刻方法及等离子体处理装置
TWI746622B (zh) 用以製造自對準塊體結構之矽氮化物心軸的不等向性抽出方法
JP7578627B2 (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
JP4184851B2 (ja) プラズマ処理方法
CN111312588A (zh) 以自对准多重图案化对间隔物轮廓进行再成形的方法
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
CN103779203B (zh) 等离子蚀刻方法
KR102638422B1 (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
JP6208017B2 (ja) プラズマエッチング方法
TWI497586B (zh) Plasma etching method
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법
JP2015088696A (ja) プラズマ処理方法
JP2013058523A (ja) 半導体装置の製造方法
JP5171091B2 (ja) プラズマ処理方法
JP2013243271A (ja) ドライエッチング方法
JP7202489B2 (ja) プラズマ処理方法
JP4778715B2 (ja) 半導体の製造方法
Honda et al. Plasma-enhanced quasi-ALE and ALD processing for leading-edge microfabrication