JP2013243271A - ドライエッチング方法 - Google Patents

Abstract

【課題】ハードマスクを用いて疎パターン領域と密パターン領域とを含むパターンを形成する場合において、所定の設定値疎密差でパターンを形成できるドライエッチング方法を提供する。
【解決手段】被処理膜２０５に密部と疎部とを有するパターンを形成するドライエッチング方法において、密部の寸法が所定の寸法であり、疎部の寸法が所定の寸法よりも大きな寸法であるパターンをマスクに形成する第一の工程と（Ｂ）（Ｃ）（Ｄ）、第一の工程後の密部の寸法を維持しながら、疎部の寸法を細らせて所定の設定値疎密差とする第二の工程（Ｅ）とを有する。
【選択図】図２

Description

本発明は、プラズマを用いたドライエッチング方法に関する。

近年、半導体デバイスの処理速度の高速化に伴う高集積化の進展により、ゲート配線の加工技術においてもさらに微細な疎密差の制御が求められている。一般的に、半導体デバイスを製造するためには、半導体基板の上に積層された、いくつかの層に対して、所定の設計値に基づくパターン寸法で微細パターンを形成するエッチング処理が行われる。

このエッチング処理には、例えば、パターニングされたマスク層がフォトレジストの場合は、被エッチング層を加工する前に、フォトレジストパターンをドライエッチングによる縮小処理を用い、疎密パターンを所定のパターン寸法に加工する方法（特許文献１）や、例えばマスク層がハードマスクの場合は、ハードマスク層の上に積層された膜に微細パターンを形成するエッチング処理を行い、その膜をマスク層として用いて、ハードマスクを選択的にエッチング処理し、疎密パターンを所定のパターン寸法に形成する加工が行われている（特許文献２）。

特開平９−２３７７７７号公報 特開２００７−２３４８７０号公報

しかしながら上記ハードマスク層の加工方法は、さらにパターンの微細化が進んだ近年において、例えば、密パターンのスペース幅が２０ｎｍ以下のような微細な間隔の密パターンを有するメモリセル領域と疎パターンによって構成される半導体デバイスのハードマスク層を加工する場合、ハードマスク層のエッチング処理条件の調整だけでは、密パターンの寸法変動に対し疎パターンの寸法変動が大きく、所定の疎密パターン寸法による疎密差の制御が困難になってきており、この傾向は、密パターンのスペース幅が狭まるほど顕著になる。

本発明の目的は、ハードマスクを用いて疎パターン領域と密パターン領域とを含むパターンを形成する場合において、所定の設定値疎密差でパターンを形成できるドライエッチング方法を提供することにある。

上記目的を達成するための一実施形態として、マスクを用いて被処理膜をプラズマエッチングし、前記被処理膜に密部と疎部とを有するパターンを形成するドライエッチング方法において、前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを前記マスクに形成する第一の工程と、前記第一の工程後の密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする第二の工程と、を有することを特徴とするドライエッチング方法とする。

また、被処理膜に密部と疎部とを有するパターンを形成するドライエッチング方法において、前記被処理膜と、前記被処理膜上に形成され、前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを備えたマスクとが積層された基板を準備する工程と、前記密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする工程と、前記第二の工程後の前記マスクを用いて前記被処理膜をエッチングする工程と、を有することを特徴とするドライエッチング方法とする。

また、被処理膜と、前記被処理膜上に順次積層して形成された第４、第３、および第２の膜と、前記第２の膜上に形成され、密部と疎部とを有するパターンを備えた第１の膜とを含む基板を準備する工程と、前記第１の膜をマスクとして、前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを前記第２の膜に形成する工程と、前記第２の膜に形成された前記パターンを前記第３の膜に転写する工程と、前記第３の膜に転写された前記パターンを前記第４の膜に転写する工程と、その後、前記第４の膜に転写された前記密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする工程と、その後、前記第４の膜をマスクとして、前記被処理膜をエッチングすることを特徴とするドライエッチング方法とする。

本発明によれば、ハードマスクを用いて疎パターン領域と密パターン領域とを含むパターンを形成する場合において、所定の設定値疎密差でパターンを形成できるドライエッチング方法を提供することができる。

本発明の実施例に係るドライエッチング方法を実施する際に用いたプラズマエッチング装置の一例を示す概略全体構成断面図である。 本発明の実施例に係るドライエッチング方法を説明するための半導体基板の構造を示す概略断面図であり、（Ａ）は初期状態、（Ｂ）はＳｉＯＮ層エッチング処理後の状態、（Ｃ）はポリシリコン層エッチング処理後の状態、（Ｄ）はハードマスク層エッチング処理後の状態、（Ｅ）はハードマスクパターン縮小化処理後の状態を示す。 ＳｉＯＮエッチング処理条件のＯ_２ガス流量によるハードマスク層エッチング処理後のパターン寸法及び寸法疎密差の関係を示すグラフである。 縮小化処理における処理時間と縮小化処理後のハードマスク層のパターン寸法及び寸法疎密差の関係を示すグラフである。

発明者等は、上記課題について検討した結果、半導体基板の上にハードマスク層及びハードマスク層加工用の膜を含む層を介してポリシリコンを有する構造の半導体デバイスにおいて、ハードマスク層加工用に積層されたマスク層の疎密パターンの寸法を調整しつつエッチング処理を行い、そのマスク層をマスクとして加工を行ったハードマスク層に形成されたハードマスクのパターンに対して、さらに縮小化の加工を加えることで、所定の疎密差で被エッチング膜を加工できる微細なハードマスクパターンを形成することができることに思い至った。
以下、実施例により詳細に説明する。

以下、本発明の一実施例を添付図面により説明する。図１は、本発明の実施例に係るドライエッチング方法を実施する際に用いるプラズマエッチング装置の一例を示す。上部が開放された真空容器１０１の上部に、真空容器１０１内に処理ガスを導入するためのシャワープレート１０４（例えば石英製）、誘電体窓１０５（例えば石英製）を設置し、密封することにより処理室１０６を形成する。シャワープレート１０４には処理ガスを流すためのガス供給装置１０７が接続される。また、真空容器１０１には真空排気口１０８を介し真空排気装置（図示せず）が接続されている。

プラズマを生成するための電力を処理室１０６に伝送するため、誘電体窓１０５の上方には電磁波を伝送する導波管１０９を設けている。導波管１０９へ伝送される電磁波（プラズマ生成用高周波）は電磁波発生用電源１０３から発振させる。電磁波の周波数は特に限定されないが、本実施例では２．４５ＧＨｚのマイクロ波（プラズマ生成用高周波）を使用する。処理室１０６の外周部には、磁場を形成する磁場発生用コイル１１０が設けてあり、電磁波発生用電源１０３より発振された電力（マイクロ波電力）は、形成された磁場との相互作用により、処理室１０６内に高密度プラズマを生成する。

また、シャワープレート１０４に対向して真空容器１０１の下部にはウエハ載置用電極１０２を設けている。ウエハ載置用電極１０２は電極表面が溶射膜（図示せず）で被覆されており、高周波フィルタ１１４を介して直流電源１１５が接続されている。さらに、ウエハ載置用電極１０２には、マッチング回路１１２を介してバイアス用高周波電源である高周波電源１１３が接続される。ウエハ載置用電極１０２には、温度調節器（図示せず）も接続されている。

処理室１０６内に搬送された試料であるウエハ１１１は、直流電源１１５から印加される直流電圧の静電気力でウエハ載置用電極１０２上に吸着、温度調節される。次に、ガス供給装置１０７によって所定の処理ガスを供給した後、真空容器１０１内を所定の圧力とし、その後、マイクロ波電力を供給することにより処理室１０６内にプラズマを発生させる。ウエハ載置用電極１０２に接続された高周波電源１１３から高周波電力（ＲＦバイアス電力）を印加することにより、プラズマからウエハへイオンを引き込み、ウエハ１１１がプラズマ処理される。

なお、プラズマエッチング処理装置としては、マイクロ波プラズマエッチング装置、誘導結合型プラズマエッチング装置、ヘリコン波プラズマエッチング装置、２周波励起平行平板型プラズマエッチング装置などが採用される。

図２は、本実施例に係るドライエッチング方法が含まれる半導体装置の製造方法を説明するための図である。図２（Ａ）は、本実施例で使用する半導体基板の部分断面構造を、図２（Ｂ）は、パターニングされたポリシリコンマスク２０１によるＳｉＯＮ層２０２の加工工程後の構造を、図２（Ｃ）は、パターン形成されたＳｉＯＮマスク２０２によるポリシリコン層２０３の加工工程後の構造を、図２（Ｄ）は、パターン形成されたポリシリコンマスクによるハードマスク層２０４の加工工程後の構造を、図２（Ｅ）は、加工後のハードマスクパターン２０４の縮小化処理による加工工程後の構造を示す。

図２（Ａ）に示す半導体基板は、直径１２インチのシリコン基板上に、被エッチング層（被処理膜）であるポリシリコン膜２０５、ハードマスク層２０４を備え、さらにハードマスク層２０４の上に、ハードマスク層２０４加工用のポリシリコン層２０３、ＳｉＯＮ層２０２が順次形成され、パターニングされたポリシリコンマスク２０１を有する。ここで、ハードマスク層２０４は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料として形成されたシリコン酸化膜（ＴＥＯＳ膜）であり、パターニングされたポリシリコン２０１をマスクとし、そのマスク２０１によって加工されたＳｉＯＮ層２０２とポリシリコン層２０３をマスクとして用い選択的に加工される。ハードマスク層２０４下に位置する被エッチング層、例えばポリシリコン膜２０５は、パターニング加工されたハードマスク層２０４を用いて選択的に加工することができる。

先ず、図２を用いて、本実施例で使用する半導体基板におけるハードマスクパターン形成の加工方法を説明する。なお、初期加工時のドライエッチング条件を表１に示す。

図２（Ｂ）は、ＳｉＯＮ層２０２のエッチング処理を行ったときの半導体基板の概略断面図である。ＳｉＯＮ層２０２は、あらかじめパターニングされたポリシリコン２０１をマスクとし、エッチング処理によりＳｉＯＮマスクパターン２０２を形成する。エッチング処理条件として、例えば、ＣＨＦ_３ガス１８０ｃｃｍとＯ_２ガス２０ｃｃｍを混合したガス用い、処理圧力を０．８Ｐａとし、マイクロ波電力６００Ｗで生成したプラズマにＲＦバイアス電力１３０Ｗを印加しエッチング処理を行う(表１のステップ１)。ここで使用するＳｉＯＮ層２０２のエッチング処理条件は、ＳｉＯＮ膜２０２の過剰な縮小がなくパターンが形成されていることが望ましい。ＳｉＯＮ層２０２のエッチング処理は、その下ポリシリコン層２０３の表面を検出した時点で終了する。

次に、図２（Ｃ）に示すように、上記ＳｉＯＮ層２０２のエッチング処理によりパターン形成されたＳｉＯＮをマスクとして用い、選択的にポリシリコン層２０３のエッチング処理を行う。エッチング処理条件としては、例えば、ＨＢｒガスをメインガスとし、これにＨＢｒガス流量の２％程度のＯ_２ガスを混合したガスを用い、処理圧力を０．８Ｐａとし、マイクロ波電力９００Ｗで生成したプラズマにＲＦバイアス電力６０Ｗを印加してエッチング処理を行う(表１のステップ２)。ここで使用するポリシリコン層２０３のエッチング処理条件は、ポリシリコン層２０３の横方向のエッチングを抑制し、ＳｉＯＮマスク２０２で形成されたパターン寸法を維持したまま加工されることが望ましい。ポリシリコン層２０３のエッチング処理は、その下のハードマスク層２０４の表面を検出した時点で終了する。

次に、図２（Ｄ）に示すように、ハードマスク層２０４の加工は、前記ポリシリコン層２０３のエッチング処理によりパターン形成されたポリシリコンをマスクとして、選択的にハードマスク層２０４のエッチング処理を行いハードマスクのパターンを形成する。エッチング処理条件としては、例えば、Ｃ_４Ｆ_８ガス及び、ＡｒガスとＨｅガスの混合ガスを用い、処理圧力を１．４Ｐａとし、マイクロ波電力４００Ｗで生成したプラズマにＲＦバイアス電力４５０Ｗを印加してエッチング処理を行う（表1のステップ３）。なお、ここで用いたハードマスク層２０４のエッチング処理条件は、前記図２（Ｂ）、図２（Ｃ）に示すＳｉＯＮ層２０２及びポリシリコン層２０３のエッチング処理によりパターンを形成したマスクに対して最適化した条件である。ハードマスク層２０４のエッチング処理は、その下の被エッチング材であるポリシリコン層２０５の表面を検出した時点で終了する。

以上のように、前記図２（Ｂ）、図２（Ｃ）、及び図２（Ｄ）に示すエッチング処理により所定の加工形状となった時点でエッチング処理を終了し、先ず、形成されたハードマスクパターン２０４の、疎パターン、密パターンの各パターン寸法、及び疎密差（疎パターン寸法−密パターン寸法）の測定を行った。この結果、所定の設定寸法となる、密パターンの寸法２２ｎｍ、及び疎密差１０４ｎｍに対して、エッチング処理後の実測値は、密パターンの寸法２４ｎｍ、疎パターンの寸法１３７ｎｍ、疎密差は１１３ｎｍとなり、設定値との差は、密パターンで＋２ｎｍ、疎密差においては＋９ｎｍであった。

ここで、所定の設定寸法に加工するため、表１のステップ１からステップ３のエッチング処理において、先ず、ステップ１であるＳｉＯＮ層２０２エッチング処理について、処理条件の調整によるパターン寸法、及び疎密差の調整を行った。

ＳｉＯＮ層２０２のエッチング処理条件は、表１のステップ１に示すようにＣＨＦ_３ガスとＯ_２ガスの混合ガスにより構成されており、このエッチング処理は、酸素ガス流量とパターン寸法や疎密差との関係を示す図３から分かるように、密パターン、疎パターン及び疎密差は、Ｏ_２流量の増加により縮小される。Ｏ_２流量を初期条件の２０ｃｃｍから３０ｃｃｍまで増加させた場合、密パターン寸法は、Ｏ_２流量２０ｃｃｍで処理を行った場合の２４ｎｍに対して、２２ｎｍと２ｎｍの減少となり、所定の設定寸法まで狭められることが分かる。また、この時の疎密差（疎パターン寸法−密パターン寸法）は疎パターンの寸法も狭められることで１０９ｎｍとなり、１０４ｎｍの設定疎密差に対してその差は＋５ｎｍまで低減している。図３のＯ_２流量依存の傾向によれば、さらなる流量の増加により、疎密差は所定の設定値を実現できそうであるが、密パターンの寸法はＯ_２流量３０ｃｃｍですでに設定値２２ｎｍを実現できており、これ以上の増加を必要としない。以上のことから、ＳｉＯＮ層２０２のエッチング処理では、図３のグラフに示す範囲において疎密差の調整を行い、特に、密パターンの寸法を１ｎｍ程度の範囲で微調整を行うための加工方法とし、本実施例では、所定のパターン寸法、及び疎密差でハードマスクパターンを形成するための方法の一つとしてこれを第１工程とした。なお、ＳｉＯＮ層２０２のエッチング処理の調整では、その下の層に構成される、ポリシリコン層２０３、ハードマスク層２０４のエッチング処理条件の変更を行わず、上記表１のステップ２、及びステップ３を用いてハードマスクパターンの形成を行い、その形成されたハードマスクパターンに対してパターン寸法の測定を行った。

次なる方法としては、図２（Ｃ）に示すポリシリコン層２０３のエッチング処理（表１のステップ２）があげられるが、パターン形成されたＳｉＯＮマスク２０２に対して、ポリシリコン層２０３の横方向のエッチングを抑制し、ＳｉＯＮマスク２０２で形成されたパターン寸法を維持したまま加工することが望ましく、既に最適化された処理条件であることから、本実施例では疎密差を調整するためのエッチング処理の調整を行っていない。また、図２（Ｄ）におけるハードマスク層２０４のエッチング処理（表１のステップ３）においても、前述したように、エッチング処理条件の調整だけでは、密パターンの寸法変動に対して、疎パターンの寸法変動が大きく、所定の設定疎密差におけるパターン形成が、より困難であっため、表１のステップ２のポリシリコン層２０３のエッチング処理と同じくエッチング処理条件の変更は行わず、図３のグラフに示すように、密パターン寸法２４ｎｍ、疎パターン寸法１３７ｎｍ、疎密差１１３ｎｍのパターン形成に用いた処理条件を用いることにした。

以上のように、本実施例にかかるドライエッチング方法の第１工程において、図３のグラフから分かるように、ＳｉＯＮ層２０２のエッチング処理条件を調整することで、密パターンの寸法は所定の設定寸法２２ｎｍに加工することができるが、疎密差については、例えば、密パターンの寸法を維持しながら疎パターンの寸法を縮小化するといったようなエッチング処理による加工方法が必要となる。

そこで、あらかじめ、本実施例にかかるドライエッチング方法の第１工程の調整を経てパターン形成されたハードマスク２０４に、さらに上述したような疎密差の調整が可能な加工（第２工程）を追加して行うことで、第１工程において、所定の各設定値に対してずれがあった場合でも、このずれを修正し所定の設定値通りにパターンの形成が可能なエッチング処理方法の例を説明する。なお、第１工程と第２工程とを含むドライエッチング条件を表２に示す。

あらかじめパターニングされたポリシリコン２０１をマスクとして用い、その下にあるＳｉＯＮ層２０２を、ハードマスク形成後の密パターン寸法が、図３のグラフに示すように、所定の設定寸法である２２ｎｍとなるエッチング処理条件、例えば、ＣＨＦ_３ガス流量１８０ｃｃｍ、Ｏ_２ガス流量３０ｃｃｍの混合ガスによる処理を行いＳｉＯＮマスクのパターンを形成する（表２のステップ１）。さらにパターン形成されたＳｉＯＮ層２０２をマスクとして用い、その下にあるポリシリコン層２０３（表２のステップ２）、ハードマスク層２０４を順次エッチング処理することでハードマスク層２０４のパターンを形成する（表２のステップ３）。

次に、形成されたハードマスクパターン２０４に対して、特に疎パターンを縮小するためのエッチング処理を行う（表２のステップ４）。このエッチング処理条件としては、例えば、ＣＨＦ_３ガス１８０ｃｃｍとＳＦ_６ガス３０ｃｃｍの混合ガスを用い、処理圧力を１．６Ｐａとし、マイクロ波電力１０００Ｗで生成したプラズマにＲＦバイアス電力２０Ｗを印加してエッチング処理を行う。ここで、疎密パターンの各寸法、及び疎密差は、縮小処理時間に対するパターン寸法や疎密差の関係を示す図４のグラフから分かるように、縮小化の処理時間に依存しており、第１工程によりパターン形成された疎パターンの寸法が縮小されることで、疎密差（疎パターン寸法−密パターン寸法）が小さくなっている。また、この縮小化の処理においては、密パターンの寸法はほとんど縮小されていないことが分かる。この縮小化の処理による疎パターン寸法の縮小は、前記第１工程によるハードマスク２０４のパターン形成後に、第１工程とは異なるエッチング処理条件を用いて加工を行うことにより、さらに疎密差を減少させることが可能な特徴を有しており、所定の設定値を実現するための加工方法の一つとして用いられている。よって、疎および密の各パターン寸法、及び疎密差を所定の設定値に調整するために、少なくとも２つの工程に分けて実施されることが望ましく、この工程は第２工程として実施される。

これにより、上記第１工程と第２工程からなる本実施例では、第１工程の調整において、密パターン寸法２２ｎｍ、疎パターン寸法１３１ｎｍ、疎密差１０９ｎｍとなる処理条件によりハードマスクパターン２０４形成までの加工を行い、その形成されたハードマスク２０４に対して、上記第２工程からなる、縮小化の処理を１０ｓ実施することで、密パターン寸法２２ｎｍを維持したままで、疎パターン寸法を１２６ｎｍまで縮小することができ、所定の設定値であった、密パターン寸法２２ｎｍ、疎密差１０４ｎｍを実現することができた。その後、このハードマスクを用いて被処理膜をエッチングしたところ、所定の設定値疎密差を有すると共に、所定の寸法を有する疎密パターンを被処理膜に形成することができた。加工した被処理膜は、例えばゲート電極として用いることができる。なお、本ドライエッチング方法は、密パターンの寸法が２５ｎｍ以下の微細パターンに特に有効である。

本実施例は、第１工程と第２工程により加工を行うことで、さらに疎密差の制御を向上させているが、第１工程の加工において所定のパターン寸法、疎密差に到達した場合は、第１工程で加工を終了させてもよい。

本実施例のエッチング条件は、図２（Ａ）に示す半導体基板の構造に対して最適化を行った条件であり、ＳｉＯＮ層２０２、ポリシリコン層２０３、ハードマスク層２０４のエッチング処理及び、第２工程となるハードマスクパターン２０４の縮小化の処理の方法については、実施例のエッチング処理条件に限られたものではない。また、本実施例では、被エッチング層をポリシリコンとして、ハードマスクパターンを所定の設定値に形成し微細パターンを加工する方法を説明したが、被エッチング層の材質については、例えば、シリコン基板、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ）、チタンナイトライド（ＴｉＮ）のなどの微細パターンを加工する場合においても応用することができ、本実施例のポリシリコンの加工に限られたものではない。この場合、加工する材質によってエッチング速度、縮小化処理による加工速度が違うため、材質に応じて使用するガスや処理条件の適正値を求めることが望ましい。

本実施例では、前記第１工程の加工によりハードマスク２０４のパターン形成を必要とする試料を用いたが、例えば、被エッチング膜の上にあらかじめハードマスク、例えばＴＥＯＳ膜がパターニングされた構造の試料についても、被エッチング膜処理前に本実施例の前記第２工程を適用しマスクとなるパターン寸法及び疎密差を調整することが可能である。

本実施例における第２工程では、広いスペース間隔を有する疎パターンに対して、微細なＬ／Ｓ（line and space）を有する密パターンは、縮小化処理によるパターン寸法の減少量が小さい特徴を有していることから、第１工程の調整において、密パターンの寸法を所定の寸法に調整し、そのマスク層をマスクとしてエッチング処理を行うハードマスク層の加工においては、第１工程により調整を行ったパターン寸法を維持できる加工条件を用いることが好ましい。

また、本実施例の一つである第２工程の縮小化処理においては、選択的に疎パターン縮小が可能であることから、ある程度、疎密各パターンの寸法調整が可能な第１工程のＳｉＯＮ層２０２のパターン形成のエッチング処理において、特に疎パターンを所定の設定値パターン寸法とするために、密パターンにとって過剰となるようなエッチング処理を行う必要が無い。このことにより、例えば、疎パターン寸法の調整を行った場合の密パターンにおいて、そのエッチング処理による密パターンのマスクの欠損、及びマスク欠損が要因となるパターンの断線や曲がり、加工形状の異常等の問題を低減することができる。

なお、この加工方法によれば、パターニングされたポリシリコンのマスクが所定の初期設計値のパターン寸法に対して増加方向にずれを有している場合においても、前記第１工程による調整と第２工程の加工により、設定値寸法に対するずれを低減できる。また、密パターンのパターン寸法が所定の設計値寸法から変更された場合においても、第１工程と第２工程の加工を行うことで、所定の疎密差を維持しながらパターンを形成することができる。本実施例に係るドライエッチング方法については、第１工程から第２工程までを同一のエッチング処理室で一貫して加工するために最適化されたものであり、パターン寸法の監視位置を含めて実施例の加工方法に限られたものではない。

以上、本実施例によれば、ハードマスクを用いて疎パターン領域と密パターン領域とを含むパターンを形成する場合において、所定の設定値疎密差でパターンを形成できるドライエッチング方法を提供することができる。

１０１ 真空容器、
１０２ ウエハ載置用電極、
１０３ 電磁波発生用電源、
１０４ シャワープレート、
１０５ 誘電体窓、
１０６ 処理室、
１０７ ガス供給装置、
１０８ 真空排気口、
１０９ 導波管、
１１０ 磁場発生用コイル、
１１１ ウエハ、
１１２ マッチング回路、
１１３ 高周波電源、
１１４ 高周波フィルタ、
１１５ 直流電源、
２０１ ポリシリコンマスク、
２０２ ＳｉＯＮ層、
２０３ ポリシリコン層、
２０４ ハードマスク層、
２０５ 被エッチング材（被処理膜）。

Claims (10)

1. マスクを用いて被処理膜をプラズマエッチングし、前記被処理膜に密部と疎部とを有するパターンを形成するドライエッチング方法において、
   前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを前記マスクに形成する第一の工程と、
   前記第一の工程後の密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする第二の工程と、を有することを特徴とするドライエッチング方法。
2. 請求項１記載のドライエッチング方法において、
   前記被処理膜は、ポリシリコン膜を有し、前記第二の工程後の前記マスクを用いて前記被処理膜をプラズマエッチングすることにより、ゲート電極を形成することを特徴とするドライエッチング方法。
3. 請求項１記載のドライエッチング方法において、
   前記密部のパターンの所定の寸法は、２５ｎｍ以下であることを特徴とするドライエッチング方法。
4. 請求項２記載のドライエッチング方法において、
   前記第一の工程前の前記マスク上には、密部と疎部とを有するパターンが予めパターニングされた第一のポリシリコン膜が形成されており、
   前記第一の工程前の前記マスクは、ＳｉＯＮ膜と第二のポリシリコン膜とＴＥＯＳ膜とが順次積層された膜を備えることを特徴とするドライエッチング方法。
5. 請求項４記載のドライエッチング方法において、
   前記第二の工程は、ＣＨＦ_３ガスとＳＦ_６ガスの混合ガスを用いることを特徴とするドライエッチング方法。
6. 請求項１記載のドライエッチング方法において、
   前記第一の工程は、前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を低減するように行われることを特徴とするドライエッチング方法。
7. 請求項１記載のドライエッチング方法において、
   前記第一の工程と、前記第二の工程とは同一の工程であることを特徴とするドライエッチング方法。
8. 被処理膜に密部と疎部とを有するパターンを形成するドライエッチング方法において、
   前記被処理膜と、前記被処理膜上に形成され、前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを備えたマスクとが積層された基板を準備する工程と、
   前記密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする工程と、
   前記第二の工程後の前記マスクを用いて前記被処理膜をエッチングする工程と、を有することを特徴とするドライエッチング方法。
9. 被処理膜と、前記被処理膜上に順次積層して形成された第４、第３、および第２の膜と、前記第２の膜上に形成され、密部と疎部とを有するパターンを備えた第１の膜とを含む基板を準備する工程と、
   前記第１の膜をマスクとして、前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを前記第２の膜に形成する工程と、
   前記第２の膜に形成された前記パターンを前記第３の膜に転写する工程と、
   前記第３の膜に転写された前記パターンを前記第４の膜に転写する工程と、
   その後、前記第４の膜に転写された前記密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする工程と、
   その後、前記第４の膜をマスクとして、前記被処理膜をエッチングすることを特徴とするドライエッチング方法。
10. 請求項９記載のドライエッチング方法において、
    前記被処理膜、前記第４の膜、前記第３の膜、前記第２の膜、前記第１の膜は、それぞれ第三のポリシリコン膜、ＴＥＯＳ膜、第二のポリシリコン膜、ＳｉＯＮ膜、第一のポリシリコン膜であり、
    前記密部の寸法が所定の寸法であり、前記疎部の寸法が所定の寸法よりも大きな寸法であるパターンを前記第２の膜に形成する工程は、エッチングガスとしてＯ_２ガスとＣＨＦ_３ガスの混合ガスを用い、
    前記第４の膜に転写された前記密部の寸法を維持しながら、前記疎部の寸法を細らせて前記密部のパターン寸法と前記疎部のパターン寸法との差である疎密差を所定の設定値疎密差とする工程は、エッチングガスとしてＣＨＦ_３ガスとＳＦ_６ガスの混合ガスを用いることを特徴とするドライエッチング方法。

Images