[go: up one dir, main page]

TW201201278A - Chemical vapor deposition of ruthenium films containing oxygen or carbon - Google Patents

Chemical vapor deposition of ruthenium films containing oxygen or carbon Download PDF

Info

Publication number
TW201201278A
TW201201278A TW100120404A TW100120404A TW201201278A TW 201201278 A TW201201278 A TW 201201278A TW 100120404 A TW100120404 A TW 100120404A TW 100120404 A TW100120404 A TW 100120404A TW 201201278 A TW201201278 A TW 201201278A
Authority
TW
Taiwan
Prior art keywords
ruthenium
containing film
film
oxygen
deposited
Prior art date
Application number
TW100120404A
Other languages
English (en)
Inventor
Hoon Kim
Sang-Hyeob Lee
Sang-Ho Yu
Wei Ti Lee
Seshadri Ganguli
Hyoung-Chan Ha
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201201278A publication Critical patent/TW201201278A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/694Electrodes comprising noble metals or noble metal oxides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/041Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/711Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10P14/43
    • H10W20/033
    • H10W20/048
    • H10W20/0526

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Description

201201278 六、發明說明: 【發明所屬之技術領域】 本發明的實施例大體上關於半導體元件與製造該半導 體元件的方法。 【先前技術】 當動態隨機存取記憶體(DRAM )元件的特徵結構尺 寸減少時,需要更高的電容密度。不幸的是,習知電容 器的設計(諸如具有氮化鈦(TiN) /高k介電材料/氮化 欽(TiN ) ( TIT )結構者)不能符合下一代(例如,低於 45 nm)的有效氧化物厚度(effective 〇xide thickness, EOT )的需求,這是由於金屬電極(TiN )的低功函數引 發的而漏損之故。 釕(Ru)是一種納入於電容器的電極以達成約5埃 (Angstrom)的E0T需求的候選元素,這是由於釕的高 功函數以及釕與高k材料的低反應性之故。例如,此類 高k介電材料可具有約100以上的介電常數。 不幸的疋,釕的沉積具挑戰性。例如,該沉積可包括 諸如低沉積速率、不良的階梯覆蓋率、高電阻率、以及 難以對氧化物附著等限制。儘f已相—些釕的沉積技 術可滿足-些該等需求,但尚未開發出令人滿意的製程 以滿足所有需求。例如,使用十二幾基三釕(他泰― d〇deCaCarb〇nyl (Ru3(c〇)i2))化學氣相沉帛(cvd)已 201201278 顯示良好的届t M # , 町增電阻率,但該種CVD的附著 '沉積速率、 與階梯覆蓋率比丁 & 益丰白不良,而因此該種CVD不適合用於元件 的應用。 ' 因此,發明人已提供用於沉積含釕膜的改善方法。 【發明内容】 在此提供用於沉積含釕膜的方法。一些實施例中,沉 積一釘膜的方法可包括以下步驟:透過使用-金屬有機 釘刚驅物的一化學氣相沉積製程,沉積一釕膜於—基材 上,該沉積的釕膜具有碳結合於該沉積的釕膜中;以及 將該沉積的釕膜暴露至氧,以從該釕膜移除至少—些該 碳。在一些實施例中,可重覆該釕膜的該沉積以及該後 續對氧的暴露。在-些實施例中,可熱退火該暴露至氧 (oxygen-exposed)的釕膜。 一些實施例中,一種沉積—含釕層於一基材上的方法 可包括以下步驟:使用一含釕前驅物沉積一含釕膜於一 基材上,該沉積的含釕膜具有碳,該碳結合於該沉積的 含釕膜中;以及將該沉積的含釕層暴露至一含氧氣體, 以從該沉積的含釕膜移除至少一些該碳。一些實施例 中,暴露至該含氧氣體的含釕膜可在含氫氣體十退火, 以從該含釕膜移除至少一些氧。一些實施例中,可重覆 該沉積、暴露與退火,以沉積該含釕膜達一期望厚度。 一些貫施例中’一氧化物層可沉積在該含釕膜頂上, 201201278 而-第二含㈣可沉積在該氧化物層頂上。—些實施例 中’可透過-實質上類似於該含釕膜的製程沉積及處理 該第二含釕膜…些實施例中’該含釕臈、該第二含舒 膜、該氧化物層形成—電容器,該電容器例如可經由一 基材耦接一電晶體元件的一源極或汲極的一者。 本發明的其他與進一步的實施例描述於下文中。 【實施方式】 在此揭露用於沉積含釕膜的方法。本發明的方法可有 利地使待沉積的含釕膜具有元件應用上適當的電阻率、 附著、沉積速率、或階梯覆蓋率的任_者或全部。示範 性元件應料包括具有-或多層含㈣的電容器,該等 含釕膜是透過此述的本發明的方法所㈣。在—些實施 例中’該示範性電容器可為更大 里70件(諸如動態隨機 存取記憶體(DRAM)單元)的—部份。 第1圖描繪方法1〇〇的流程圖,該方法ι〇〇用於根據 本發明-些實施例沉積含釕膜。於下文中,針對第一含 釕祺202的製造階段(如第2a 王第2C圖中所不)描 地該方法1 00。透過在此揭露的 膊& @路旳任何方法所形成的含釕 犋的沉積可在設以用於化學氣相 … 予札相儿積(CVD)的製程腔 至中執行。該CVD腔室可為任柯士从 々仕何此技術領域中已知的合 k的CVD腔室。例如,該CVD脉^ ^腔至可為獨立的製程腔 ,或者可為群集工具的一部份,該群集工具為諸如可 201201278 購自美國加州 Santa Clara 的 CENTURA®、PRODUCER®、 或ENDURA®群集工具的一者。 方法100開始於102,此時第一含釕膜202可沉積在 基材200上,如第2A圖所說明。最初沉積時,第一含訂 膜202可包括碳(C ),該碳結合於該第一含釕膜中。例 如’第一含釕膜202可包括約20原子百分比的碳,或範 圍在約2原子百分比至約2〇原子百分比的碳。在最初沉 積的含釕膜202中的高碳含量可造成具有非晶形形態的 層。進一步言之,該高碳含量可造成具有平滑表面及/或 均勻厚度的層。在最初沉積的第一含釕膜2〇2中的高碳 含量可能是由於含碳前驅物結合高沉積速率所造成,該 向沉積速率為每分鐘約60埃以上,或者範圍在每分鐘約 20到約100埃。由於高碳含量之故,該最初沉積的第一 3釕膜202可具有高電阻率。一些實施例中,該最初沉 積的第一含釕膜202中的電阻率範圍可從約丨5〇到約200 微歐姆公分(μΩ-cm )。該最初沉積的第一含釕膜202可 在例如溝槽、介層洞(via )、或其他高深寬比的結構中 具有良好的階梯覆蓋率。一些實施例中,該階梯覆蓋率 可為約95%以上,或範圍從約6〇%到約99〇/〇。 可用於沉積上文所述的第一含釕膜2〇2的化學前驅物 可包括金屬有機前驅物。一些實施例中’該前驅物可包 括:二曱基 丁間二烯基釕 (dimethyl-butadienyl-ruthenium )、環己二烯-釕 _三羰基 (C6H8-Ru_(CO)3 )、 丁間二烯-釕·三羰基 201201278 (c4H6-RU(co)3 )、二曱基丁間二烯-釕三羰基 ((ch3)2-c4h4-ru-(c〇)3)、或以三羰基釕(Ru(c〇)3)改 質的二烯類。每一前驅物可具有液態形式,並且可在起 泡器中提供每一刖驅物,冑氣流經該&泡器以將前驅 物攜帶進人製程腔室。載氣可為任何相容的惰氣,諸如 氮或稀有氣體(諸如氩氣 '氦氣或類似物)。可以約100 至約1000 SCCm或約300到約700 Sccm提供載氣。遞送 到腔室的前驅物量值範圍可從約i至約50 sccm。 在102的第-含釕膜202沉積期間,腔室内的溫度或 基材的溫度範圍可從約150至約300t,或從約200至 約眞。腔室中的壓力範圍可從約3至約1〇Τ〇ΓΓ (托 爾)’或從約1至約30 Torr。+ 可執仃在102的沉積製程 達-第-段時間’該第—段時間適合在如下文所述的繼 2處理第一含釕膜202以減少碳含量(104)或減少氧含 量(1〇6)之前,提供期望厚度的第-含釕膜202。在一 些實施例中’纟102 ’第-含釕膜202可沉積到期望的 厚度,該期望的厚度範圍從約5至約5〇埃:或者,如下 文於刚所討論,可透過依序重複方法!00(例如’重 複步驟102與104或重複步驟1〇2、104與106)直到達 成期望厚度的第—含訂腺9Π9 & 沉積到期望厚I。 為止,而將第一含釘膜加 種可包含㈣適合的材料’諸如半導體材料及/或多 體材料的組合,以用於形成半導體結構。例如, 土可包含一或多種含石夕材料及/或其他材料,該等含石夕 201201278 材料諸如結晶矽(例如以<100>或Si<lu>)、氧化矽 (Si〇2 )、應變矽、摻雜或未摻雜的多晶矽、摻雜或未摻 雜的石夕晶圓、圖案化或未圖案化的晶圓、摻雜的矽,而 其他材料為諸如氮化矽(以3乂)、锶鈦氧化物(SrTi〇3 )、 欽(Ti)、氮化鈦(TiN)、或前述材料的組合。_些實施 例中’基材的上表面包括氧化物或氮化物。舉例而言, 該氧化物或氣化物可充當阻撐層或類似物,卩阻止—或 多種材料進入102的第一含釕膜2〇2的沉積,或者阻止 方法100的後續處理步驟渗透得更深入到基材2⑽中。 彳 在#實施例中,該氧化物或氮化物可充當對氧 化的阻擋層,該氧化是例如來自於用以減少第—含釘膜 2〇2中碳含π的含氧氣體(將於下文中在⑽論述)。 在1〇4’沉積的含舒膜2〇2可暴露至含氧氣體,以從 沉積的第-切膜2〇2移除至少—些碳(〇,如第π 圖中所繪。對含氧氣體的暴露可有利地將c從沉積的含 釘膜加移除,並且改善含釘膜202的結晶度,而不實 質上劣化沉積的含釕膜AAtT· ;犋2〇2的表面形態及/或厚度均勻 ^如第^圖㈣明’含氧氣體可與沉積的含釕 膜Μ2中的碳交互作用,而生成可排出的流出物,該流 出物諸如CXCV此處…為整數。示範性的可排出的 流出物可包括-氧化碳(C〇)、二氧化碳(CO。, 或水蒸氣(H2〇)。 沉積的含釘膜202可在與用於沉積含釕膜202相同的 CVD腔室中暴露至含氧痛 礼體’或者是在設以提供含氧氣 201201278 體的不同腔室(諸如氧化腔室或類似腔室)中暴露至含 氧氣體。可以約500至約100() sccm的範圍提供該含氧 氣體。含釕膜202可暴露至含氧氣體達第二段時間。第 二段時間的歷時可取決於在1〇2所沉積的含釕膜2〇2的 厚度》—些實施例中,第二段時間的範圍從約5到約6〇 秒。可於與上文中所揭露於1〇2用以沉積含釕膜202的 相同的壓力及溫度下’將含釕膜2G2暴露至含氧氣體。 ,含氧氣體可包括氡(〜)、水蒸氣(Η川、或過氧化 氫(η2ο2)的—或多者。―些實施例+,含氧氣體可為 〇2。 104對含氧氣體的暴露,除了造成碳從 層202移除外,還可造成氧結合至沉積的含㈣2〇2。 在刚的對含氧氣體的暴露後,沉積的含㈣如中的 氧含量範圍可從約i原子百分比至15原子百分比,或在 -些實施例中,為5原子百分比至1G原子百分比。一些 實施例中,氧含量可至少為約8原子百分比。當含釘膜 逝薄時,從沉積的含釕層2G2移除碳及/或將氧併入沉 積的含釘層2〇2可能是最有效的。例如(以及在一歧實 施例中),「薄」可包括層厚度㈣從約1G到約埃。 二步Γ’氧含量可取決於對含氧氣體的暴露時間 第-段時間)的長度而改變。例如,倘若期望
純的電阻率及較高的處理量,第二段時心在約U 約60秒之間。沉積的含釕膜2〇2中的氧 獻於含釕膜202於基材2〇2的表 :利地貢 表面上的附著,該基材表 201201278 面㈣如叫或Si3N4的至少一者所構成。_些實施例 中,完成104時,沉積的含釕膜2〇2的電阻率已減少到 約 60 p〇hm-cm 以下。 視情況而定,在106及如第2〇圖中所繪,第—含釕膜 2〇2可在含氫氣體中退火,以從層加移除至少一些氧: 如前文對於其他製程所論述,1〇6的退火可在與1〇2的 沉積相同的CVD腔室中執行,或者可在設以退火的分開 的腔室中執行’該等設以退火的分開的腔室諸如埶氧化 腔室、快速熱製程(RTP)腔室、去氣腔室、或類似的 腔室。基材200可在106被加熱。例如,在—些實施例 中,基材溫度範圍可從約2〇〇到約4〇(rc。一些實施例 中’製程腔室的壓力在退火期間可為約2至約3-"ο": 在1〇6的退火可執行一第三段時間,例士α,該第三段時 間適合從含釕膜202移除期望的氧量。一些實施例中, 第三段時間範圍可從約1到約10分鐘。 :虱氣體可包括氫氣(H2)、HC00H、氫(Η)自由基、 或氫(H2 )電漿的__者或多者。一些實施例中,含氫氣 體可為h2。在1G6從含釕臈逝移除氧可進—步改善層 中的電阻率。例如’在—些實施例中移除氧後,含釕 膜202的電阻率可進—步減少到約30 pOhm-cm以下。 如前文所論述,彳以前述製程的任何數種組合執行方 法100。例如’層202可在1〇2沉積到期望厚度,之後 將層202暴露到含氧氣體’而隨後視情況纟106將層202 暴露到含氫氣體。或者,在1〇8,可重覆在1〇2、⑽及 201201278 106的一個或多個製程,以將層2〇2形成達期望厚度。 例如,右期望厚度實質上比足以在丨〇4有效移除碳及/或 在106有效移除氧的厚度還厚,則隨後反覆沉積製程可 能是最有效的。例如,1〇8的反覆製程可包括以相同次 序及相同的幾段時間重複1〇2、1〇4與視情況任選的 106 ’以在每一次的反冑中達成相同的碳含量及/或氧含 量。或者,可以任何適合的次序重複1〇2、1〇4及1〇6, 以使層202修飾(tail〇r)成期望厚度及/或修飾到使碳含 量及7或氧含量按比例縮放。例如,可更期望在接近基材 2〇0表面處有較高的氧含量以改善附著,並且在層202 的終端表面處有較低的氧含量以得期望的電㈣。可利 用G飾層202性質的其他組合,該等性質諸如基材⑽ 的表面與層202的終端表面之間的附著、電阻率、結晶 度、階梯覆蓋率、沉積速率或類似者。 方法1〇〇可提供包含釕、碳與氧的含釕膜202。 例如在-些實施例巾,含釘膜可主要為釕氧化物 (RU〇2)°進—步而言,含釕膜可包括至少-些碳,該等 碳達到提供如上文所述的期望層性f的含量。或者一些 實施例中’含釕膜202可使所有碳在104移除,並且該 含舒膜2〇2實質上包含釘與氧。一些實施例中,-日完 $方法_,含㈣可具有高沉積速率(例如大於約每 :鐘60埃)、低電阻率(例如小於約—〇hm-cm,或於 好=實施例(諸如退火後)中小於約40 p〇hm_cm)、良 好的階梯覆蓋率(例如約95%以上)、以及在包括氧化物 12 201201278 或氮化物的一者的表面上有良好的附著。 上文所論述的方法可用於形成一元件,例如基底 (pedestal)或冠狀電容器(crovvn capacitor),該元件可耦 接電晶體的源極與汲極的一者,以形成DRAM單元^示 範性電谷器元件說明於第4C圖至第4D圖且於下文中論 述。 例如,第3圖描繪方法3〇〇的流程圖,該方法用於根 據本發明一些實施例製造一多層結構,該多層結構具有 一或多層含釕膜。於下文中針對第4A圖至第4D圖描述 方法300,該等圖式描繪製造多層結構的階段,諸如第 4C圖至第4D圖中所描繪的基底電容器的實施例的一者。 方法3 00開始於302, ,該步驟為沉積第一含釕膜402
的阻擋層408、以及配置在阻擋層4〇8頂上的第二層 例如於第4A圖中所說 配置在第一層406頂上 410。如第4A圖中所示(及在一 壁412可形成在第二層41〇中」 -些貫施例中),開 中並且延伸通過第二 ’開口的側 第二層410 13 201201278 至阻障層408的上表面4M。開口 4〇4的底表面411可 由阻擋層彻的上表面414形成。第二層41〇可包括一 或多種介電材料,例如ΖΑΖ (Ζγ〇2/Α12〇3/Ζγ〇2)或bst (BaxSryTiOz)。阻擋層4〇8可包括鈦(Ti)、氮化鈦(TiN)、 氧化矽(SiCh )、或類似物的一或多者。 第一層406可包括傳導材料或半導體材料,或可為介 電材料。例如(及在一些實施例中),第一層4〇6可由半 導體材料(諸如矽(Si))形成,並且該第一層4〇6具有 摻雜區域416(第4A圖至第4D圖中以虛線所示),該摻 雜區域416配置在第—層4〇6中並且位在開口 下 方。例如,摻雜區域416可為電晶體元件(諸如用在DRam 單元的電晶體元件)的源極或汲極的一者。或者(圖中 未示)’第一層406可由介電材料形成,並且第一層4〇6 具有諸如介層洞、溝槽或類似物的傳導部份,該傳導部 份配置成通過該第一層406以將第一含釕膜4〇2耦接配 置在第一層406下方的電晶體元件(圖中未示)的源極 或汲極的一者。例如,該傳導部份可包括鎢(w )、銅 (Cu )、氮化鈦(TiN )、紹(A1 )、或類似材料。 在304,氧化物層418形成於第一含釘膜402頂上 舉例而言,可將氧化物層418用作為電容器元件的電極 之間的介電材料,此處該等電極可為第一含釕膜4〇2與 第二含釕膜420 ’將於下文論述。氧化物層418可包括 锶鈦氧化物(SrTi〇3 )、多層氧化物層(諸如zaz (Zr〇2/Al2〇3/Zr〇2))、或類似材料的一者或多者。在—此 201201278 貫施例中’氡化物層4 1 8可為SrTi03。氧化物層4 1 8可 具有範圍從約10到約100埃的厚度。在一些實施例中, 氧化物層厚度是約3 0到約5 0埃。 可透過任何此技術領域中已知的適合的方法沉積氧化 物層418。例如’可透過熱氧化、ALD、PVD、或 類似方法沉積氧化物層418。類似於前文所述用於方法 1〇〇的實施例,氧化物層可在與用以形成第一含釕膜4〇2 相同的CVD製程腔室中形成,或者可使用設以用於氧化 製程的第二製程腔室。 在306’第二含釕膜42〇可沉積在氧化物層418頂上, 如第4C圖所#明。類似於第—含釕膜術,可使用任何 上文所述用於沉積含釕膜2〇2的方法ι〇〇的適合實施例 積第一 3釕膜420。舉例而言,第二含釘膜4〇2可透 過實質上類似於第一含舒瞄/ 乐 s对膜4〇2的方法1 〇〇的實施例而 積或者帛於各別沉積第-含釕膜402與第二含釕 膜420的方法10〇的實祐 】*T不同。例如,由於不同的 階梯覆蓋率的需求、層厚产 手度第一含釕膜4〇2與第二含 釕膜420的各者所藉以,ν # L積在上的層類型之故,用於沉 積各層420、420的實施例可不同。 第一含釕膜4〇2輿第二冬和时 一 3釕膜420及氧化物層418可 用於諸如電容器422的元株^时 件(如第4D圖所說明)。例如 在一些實施例中,第—含釘 膜402與第二含釕膜420可 主要為釕氧化物(ru〇 ), 货a 而氧化物層418可為SrTi03。 第一含釕膜4〇2與第二含 釘臈420可包括至少一些碳含 15 201201278 量’該碳含量例如為約0.5原子百分比以下。 例中,電容器422可且右的 <;祕、, 二貫施 * a Τ的有效氧化物厚度 亦可此有替代性的電容器設言十。例如在 圖中所說明,電容器424可形成在―心_ 1 第二層408的上表面428及第一 :开 苺υο的下表面430之 間具有非線性的側壁輪廓。 因此,在此已揭露用於沉積含舒膜的方法。本發明的 方法可有利地使待沉積的含釕膜具有元件應用上適當的 電阻率、附著、沉積速率、或階梯覆蓋率的任—者或全 部。示範性元件應用可包括具有_或多層含釕膜的電容 器’該等含釕膜是透過此述的本發明的方法所形成。在 一些實施例中,該示範性電容器可為更大型元件(諸如 動態隨機存取記憶體(DRAM )單元)的一部份。 雖前文是導向本發明的實施例,然而可不背離本發明 的基本料而設計本發明的其他與進一#的實施例。 【圖式簡單說明】 參考某些繪製在附圖的說明性實施例,可瞭解前文簡 要總結及詳細論述的本發明的實施例。然而應注意,附 圖只繪示本發明的典型實施例,因本發明允許其他同等 有效的實施例,故不將該等圖式視為其範圍的限制。 第1圖描繪一方法的流程圖,該方法用於根據本發明 一些貫施例沉積含釕層。 16 201201278 一些實施例沉積含 第2A圖至第2C圆描繪根據本發明 釕膜階段。 ’該方法用於根據本發明 δ亥結構具有一或多層含釕 第3圖描繪一方法的流程圖 一些實施例製造一多層結構, 膜。 第4Α圖至第4D圖描繪根據本發明一些實施例製造具 有一層或多層含釕膜的多層結構的製造階段。 為助於瞭解’如可能則使用同一元件符號指定各圖中 共通的同一元件。為清楚起見,該等圖式並非按比例尺 繪製,且可能為了明確而經簡化。應考量到一個實施例 的元件可有利地用於其他實施例而無須特別記敛。 【主要元件符號說明】 100方法 102-108 步驟 200基材 202第一含舒膜 3 00方法 302-306 步驟 400基材 402第一含釕膜 404 開口 406第一層 17 201201278 4 〇 8 阻擋層 410 第二層 411底表面 414上表面 416摻雜區域 4 1 8氧化物層 420第二含釕膜 422、424電容器 428上表面 430下表面

Claims (1)

  1. 201201278 七、申請專利範圍: 1. 一種沉積一含釕膜於一基材上的方法,该方法包含以下 步驟: Ο)使用一含釕前驅物沉積〆含釕膜於一基材 上,該沉積的含釕膜具有碳,該碳结合於該沉積的含釕 膜中;以及 (b) 將該沉積的含旬·膜暴露至〆含氧氣體’以從該 沉積的含釕膜移除至少一些該碳。 2 ·如請求項第1項所述的方法,該方法進〆步包含以下步 驟: (c) 重覆(a)-(b),以將該含釕膜沉積達一期望厚度。 3.如請求項第2項所述的方法,其中(3)進一步包含以下 步驟: 將該含釕膜沉積達一第一厚度,該第一厚度為約5 到約50埃。 步包含以下步 4.如請求項第丨項所述的方法,該方法進 驟: (c)在(b)之後於一含氫氣體中 該含釕膜移除至少一些氧。 返火該含釘膜 以從 201201278 5_如請求項第1項所述的方法,該方法進一少包含以下步 驟: (c) 在(b)之後於—含氫氣體中退火該含釕膜,以從 該含釕臈移除至少一些氧;以及 (d) 重複(a)-(c)以將該含釕膜沉積達一期望厚度。 6.如叫求項第4項或第5項任一項所述的方法,其中(c) 進一步包含以下步驟: 將該基材加熱到約200至約4〇(rc的一溫度,以退 火該含釕臈。 7. 如明求項第!項至第5項任一項所述的 材進—步包含: —上表面,該上表面用於沉積該含釕膜於該上表面 上,該上表面包括一氧化物或—氣化物的至少一者。 8. 如請求項第7項所述的 .左”中5玄上表面包含氧化矽 以1% )、氮化矽(Si3N4)、鋩钍s儿, 〇鈦鈦氧化物(SrTi〇3)、或 氣化鈦(TiN )的至少一者。 9.如請求項第1項至第5項 釕剛驅物包括二曱基丁間 基、丁間二烯··釕-三羰基、 或以三羰基釕改質的二缉 項所述的方法,其中該含 二烯基釕、環己二烯-釕-三羰 —曱基丁間二烯-釕-三羰基、 類的至少—者。 20 201201278 1〇.如請求項第丨項至第5項任 進—步包含以下步騾: 項所遮的方法,其中(b) 將該沉積的含釘膜 歷時範圍是從約的1该含氧氣體達—歷時,該 衫至約60秒。 .如請求項第!項至第 、 含氣氣體是氧氣卩 、所述的方法,其中該 、节i米L I 〇2 )、波兮々/ (札〇2)的至少—者。 乳(H20)、或過氧化氫 12.如請求項第 (a)中該沉積的 30原子百分比 1項至第5項任一項所述的方法 3釕膜中所包括的該碳的量是約 其t在 2至約 13.如請求項第1 (b)總結時該經暴 括的該氧的量是 項至第5項任一項所述的方法,其中在 露至含氧氣體的沉積的含釕膜中所包 、力1至約15原子百分比。 14.如請求項第j 含釕膜是一第— 驟: 項至第 含釕膜 項任一項所述的方法,其中該 且該方法進一步包含以下步 在(b)之後, • 積—氧化物層於該第一含釕膜頂 ,Μ及 如在(a)-(b)戶斤、+、Α &般在該氧化物層頂上沉積一第二 21 201201278 含釕膜。 15.如請求項第 下步驟: 14項所 重覆(a)和(b),以 望厚度。 述的方法,該方法進一步包含以 將該第二含釕膜沉積達一第二期 16. 該 如請求項楚1 項所述的方法,其中該第一含釕膜與 第二含釕膜包含氧。 田如明求項第14項所述的方法,其中該氧化物層包含 U鈦氧化物(SrTi〇3 )《-多層氧化物層的一者或多 者該多層氧化物層包含ZAZ (Zr〇2/Al2〇3/Zr〇2)。 吻求項第14項所述的方法,其中該第一含釕膜與 該第二含釕臈及該氧化物層形成一電容器,該電容器經 由該基材耦接一電晶體元件的一源極或一汲極的一者。 22
TW100120404A 2010-06-18 2011-06-10 Chemical vapor deposition of ruthenium films containing oxygen or carbon TW201201278A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35639110P 2010-06-18 2010-06-18
US13/155,520 US20110312148A1 (en) 2010-06-18 2011-06-08 Chemical vapor deposition of ruthenium films containing oxygen or carbon

Publications (1)

Publication Number Publication Date
TW201201278A true TW201201278A (en) 2012-01-01

Family

ID=45329041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100120404A TW201201278A (en) 2010-06-18 2011-06-10 Chemical vapor deposition of ruthenium films containing oxygen or carbon

Country Status (3)

Country Link
US (1) US20110312148A1 (zh)
TW (1) TW201201278A (zh)
WO (1) WO2011159691A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法
TWI795711B (zh) * 2020-03-04 2023-03-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053688A1 (en) * 2016-08-16 2018-02-22 Tokyo Electron Limited Method of metal filling recessed features in a substrate
WO2018129295A1 (en) * 2017-01-06 2018-07-12 Applied Materials, Inc. Water assisted highly pure ruthenium thin film deposition
KR20200118831A (ko) * 2018-02-12 2020-10-16 메르크 파텐트 게엠베하 무산소성 공반응물을 이용한 루테늄의 기상 증착 방법
US11761081B2 (en) * 2018-10-10 2023-09-19 Entegris, Inc. Methods for depositing tungsten or molybdenum films
CN111321388A (zh) * 2020-03-26 2020-06-23 久钻科技(成都)有限公司 一种金刚石薄膜退涂方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
KR100383772B1 (ko) * 2000-12-08 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 커패시터 하부전극 형성 방법
KR20020049124A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 디바이스의 박막 제조 방법
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20030092579A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 루테늄막을 이용한 캐패시터의 제조 방법
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Necエレクトロニクス株式会社 キャパシタの製造方法
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法
TWI795711B (zh) * 2020-03-04 2023-03-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US11728165B2 (en) 2020-03-04 2023-08-15 Kokusai Electric Corporation Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2011159691A3 (en) 2012-06-14
US20110312148A1 (en) 2011-12-22
WO2011159691A2 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI312542B (en) Atomic layer deposited titanium aluminum oxide films
Leskelä et al. Atomic layer deposition (ALD): from precursors to thin film structures
TW589684B (en) Method for depositing refractory metal layers employing sequential deposition techniques
TWI647333B (zh) 利用硼成核層之低溫鉬膜沉積
TWI490945B (zh) 處理基板的方法
TWI411096B (zh) 包含氧化鉭層之方法、結構與裝置
TW201201278A (en) Chemical vapor deposition of ruthenium films containing oxygen or carbon
TW201132790A (en) Processes for passivating dielectric films
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
TW201214532A (en) Metal gate structures and methods for forming thereof
TW200427858A (en) Atomic layer deposition of high k dielectric films
TW200926298A (en) Method of improving oxide growth rate of selective oxidation processes
JPH11238698A (ja) 原子層蒸着工程を用いた金属層形成方法
JPH11330006A (ja) 導体のための超薄単一相障壁層およびその製法
TW201145461A (en) Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
TWI295823B (en) Method for forming a titanium nitride layer and method for forming a lower electrode of a mim capacitor using the titanium nitride layer
TWI322487B (en) Method for fabricating capacitor in semiconductor device
KR100390938B1 (ko) 반도체 소자의 캐패시터 제조 방법
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
TW200929384A (en) Vapor deposition of tungsten materials
TW522552B (en) Method of manufacturing capacitor in semiconductor devices
TWI833823B (zh) 無襯墊連續非晶形金屬膜
TWI343606B (en) A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content
JPH09199445A (ja) 半導体装置の製造方法
JP7425744B2 (ja) ホウ素核形成層を利用した低温モリブデン膜堆積