201142864 六、發明說明： L發明戶斤屬之技術領域3 本發明之實施例係有關用以介於一驅動器終端與多個 裝置連結間提供電氣連結之一種分接傳輸線結構。依據本 發明之其它實施例係有關用以耦接多個待測裝置與自動化 測試設備之一種測試板。依據本發明之另一實施例係有關 一種自動化測試設備。依據本發明之又另一實施例係有關 提供信號給多個裝置之方法。 另一個實施例係有關一種使用分接傳輸線辦法改良測 定多個高速雙倍資料率（DDR)記憶體積體電路(1C)之信號 完整性之方法。 t先前技術3 發明背景 許多情況下，期望將多個裝置連結至單一驅動器。雖 然此項目的容易使用低速裝置達成，但隨著裝置速度及欲 傳輸給裝置之資料之資料率的增高，變成愈來愈困難。後 文中，將討論用以將多個記憶體裝置連結至一驅動器的若 干構想。但本發明也可應用於其它裝置。 高速記憶體應用例如使用遵守所謂的「雙倍資料率3」 (DDR3)標準之裝置應用，其係使用所謂的「線腳系列終端 邏輯電路」（SSTL)來連結雙排内嵌式記憶體模組(DIMM) 的各個記憶體積體電路至用於控制線的記憶體控制器，諸 如「ADDRESS」，其在拓樸學上係相當於分接傳輸線結構。 有關此一構想之細節請參考第13圖。 201142864 第13圖顯示一項應用之示意代表圖，其中多個dram 係耦接一共用記憶體控制器。如第13圖可知，一項應用13〇〇 典型地包含一記憶體控制器1310及多個動態隨機存取記憶 體裝置（也簡單標示為DRAM)132〇a、132〇b、i32〇c。例如 位址信號「ADDRESS_0」等信號係自記憶體控制器131〇提 供予動態隨機存取記憶體裝置1320&、m〇b、l32〇c。該位 址信號可透過第一傳輸線部分133〇&，路徑安排自記憶體控 制器1310至第一分支點134〇a。動態隨機存取記憶體裝置 1320a之一位址輸入端可透過適當電連結而耦接第一分支 點1340a。此外’第二傳輸線部分133的典型地連結第一分 支點1340a與第二分支點134〇b。第二動態隨機存取記憶體 裝置1320b之位址輸入端可透過適當電連結而連結第二分 支點1340b。又復’第三動態隨機存取記憶體裝置132〇(；之 位址輸入端可透過第二傳輸線部分133〇(：及可能透過額外 電氣路徑而連結第二分支點134〇b。傳輸線係藉連結至一終 端電壓Vt而以終端電阻器民結束。 第13圖所示資料匯流排（或位址匯流排）設計類型可具 有高資料率（例如高於每秒2十億位元)之顯著信號完整性議 題及/或有大量積體電路附接至資料匯流排或位址匯流排 (例如8個積體電路而非4個積體電路）。 但參考第13圖所述技術已經成功地用在目前這一代雙 排内嵌式記憶體模組(DIMM)設計（例如依據標準DDR3)及 用在雙倍資料率記憶體(D D R記憶體）的製造測試方面，此項 技術已經運用槓桿作用作為使用較少數自動化測試設備通 201142864 道而測試多個雙倍資料率積體電路之方式，如將參考第14 圖討論。 第14a及14b圖顯示用於動態隨機存取記憶體（DRAM) 之製造測試的電路配置之方塊示意圖。第14a圖顯示依據第 一選項，用於DRAM之製造測試的簡單配置之方塊示意 圖。如圖可知，分開自動化測試設備通道1410a、1410b、 1410c可用來提供分開信號(例如「ADDRESS_0」）給用作為 待測裝置（「dutl」、「dut2」、「dm3」）的個別動態隨機存取 記憶體裝置1420a、1420b、1420c。但第14a圖所示構想係 極為資源無效，要求大量昂貴的自動化測試設備通道 1410a、1410b、1410c。 第14b圖顯示依據第二選項，用於DRAM之更高資源效 率製造測試配置之方塊示意圖。如圖可知，一共用自動化 測試設備通道1460係用來提供一信號(例如「ADDRESSJ)」） 給多個動態隨機存取記憶體1470a、1470b、1470c。共用自 動化測試設備通道1460係透過一共用信號傳輸結構而連結 至動態隨機存取記憶體裝置1470a、1470b、1470c的輸入端 (或更一般言之’連結至多個待測裝置的輸入端）。 但須注意重要的信號完整性議題有待解決。更明確言 之，須注意有關信號完整性(及信號可預測性)要求在襞置測 試比較裝置的正常操作遠更有需求。須注意已經發展出某 些技術來改良雙排内嵌式記憶體模組之所謂的「Sstl (「線 腳系列終端邏輯電路」）介面上的信號完整性。但須注音此 等技術辦法極為簡單，而未靶定於積體電路製造測气。 201142864 後文中’將參考第15圖描述簡單架構及其相關問題。 第15圖顯示組配用以測試多個待測裝置（後文中也標示為 「dut」）之一種自動化測試設備之方塊圖。如第15圖可知， 自動化測試設備驅動器1510係連結至分接傳輸線1520之一 驅動器終端1522，該分接傳輸線1520具有多個傳輸線節段 1520a、1520b、1520c、1520d，而介於相鄰的傳輸線節段 間有分支點1524a、1524b、1524c。傳輸線1520之末端1526 係終結，亦即透過終端電阻器Rterm而連結至終端電壓Vi。 第一分支點1524a係透過導電結構（其可包含一通孔 1530a)而耦接至第一待測裝置1542a之dut輸入端1540a。第 二待測裝置1542b之dut輸入端1540b係透過導電結構1530b 而耦接第二分支點1524b。同理，第三待測裝置1542c之dut 輸入端1540c係透過導電結構1530c而耦接第三分支點 1524c ° 待測裝置 1542a、1542b、1542c 之 dut 輸入端 1540a、 1540b、1540c的電氣表現例如可使用電感、電阻與電容的 串聯加以模型化，藉此描述任何連結（例如封裝體襯墊、打 線接合等）的電感、無法避免的寄生串聯電阻，及輸入電晶 體之輸入電容。 對雙倍資料率測試(DDR測試)使用分接傳輸線辦法之 挑戰為：多個裝置接腳(例如輸入端1540a、1540b、1540c) 係連結至單一自動化測試設備(ATE)驅動器1510;及各個待 測裝置之輸入端1540a、1540b、1540c並未終結（或未以適當 阻抗終結來避免反射），故並無振幅縮小（或只有有限的振幅 201142864 ''' 、。σ此又形成數個反射，該等反射行進橫過整條信號 直至丨被自動化測試設備驅動器1 5 1 〇所吸收，或直到位 在信號路徑152加、1520b、1520c、I520d末端1526的終端 Rterm為止。使用額外待測裝置或與較高資料率相關聯之較 快速升起時間，反射將變惡化。第二，自ATE驅動器發射 的仏號在行進至終端的途中衰減，原因在於待測裝置分接 點的本身，以及電阻損耗、表皮效應損耗及介電損耗。反 射及衰減造成不同信號出現在各個待測裝置，結果導致下 述事貫各個待測裝置「看到」不同的信號，因而有不同 的表見使传找出待測裝置的測試結果之相關性極為困難。 至於相關細節請參考第15圖。 ‘上所述，需要有一種構想，其允許多個裝置輸入端 連結至一共用驅動器環境下的信號完整性改良。 【發^明内容^】 發明概要 此一問題係藉如申請專利範圍第i項之分接傳輸線結 構、如申請專利範圍第10或13項之測試板、如申請專利範 圍第14項之自動化測試設備及如申請專利範圍第17項之方 法予以解決。 依據本發明之一實施例形成一種用以在—驅動器終端 及多個裝置連結間提供電氣連結之分接傳輪線結構。該分 接傳輸線結構包含一主傳輸線及耦接該主傳輪線與位在距 該驅動ϋ終端不同距離之料裝置連結且具錢其相關聯 之信號傳輸部的多個分支結構。該等分支結構具有與其相 201142864 關聯之個別信號傳輸部。不同的信號傳輸部係設計成具有 不同信號傳輸特性來抗衡在不同裝置連結的信號特性差 異。 本發明之關鍵構想為信號完整性，例如跨多個裝置連 結之信號一致性可藉由提供多個不同信號傳輸部加以改 良，各個信號傳輸部係與分支結構中之一者相關聯。藉此 方式，可達成下述目的，習知出現在距分接傳輸線之驅動 器終端不同距離而連結至分接傳輸線裝置之裝置輸入端的 信號特性(例如升起時間，或眼型張開程度(eye-opening))差 異，藉由與不同分支結相關聯之信號傳輸部的差異而減少。 據此，與不同分支結構相關聯之信號傳輸部例如可組 配來至少部分補償沿著主傳輸線行進信號之升起時間的降 級，因而在耦接該主傳輸線的不同裝置之輸入端導致更為 一致的信號。 又，與不同分支結構相關聯之不同信號傳輸部例如可 經組配來比較在較接近裝置連結的眼型張開程度，至少部 分補償在遠端裝置連結的資料信號之眼型張開程度的降級 (其中假設遠端裝置連結係比較較為接近的裝置更進一步 電性遠離驅動器終端）。 據此，本發明構想使用較少數目的通道，於分接傳輸 線辦法測試多個DDR記憶體待測裝置時改良信號的降級。 如此，本發明構想大致上允許連結多個裝置至一共用驅動 器。當應用至自動化測試設備的測試板上時，本發明構想 允許使用較少數通道來測試多個裝置，例如雙倍資料率記 201142864 憶體裝置。又，於若干情況下，本發明辦法允許比較習知 辦法以更高資料率測試裝置。 典型地’本發明構想改良於不同待測裝置連結的信號 之相關性。為了並聯測試多個裝置，要緊地在全部待測裝 置的信號為（至少約略)相同’亦即有些待測裝置接收到良好 效能信號，而有些待測裝置的不良效能信號乃製造測試所 未接收。全部待測裝置需要接收（至少約略)相同信號品質， 即便表示某些待測裝置的信號降級亦如此。 於本發明之實施例’信號傳輸部的不同特性促成獲得 在不同待測裝置連結的信號特性間的平衡，藉此抗衡在不 同裝置連結的信號特性差異。 隨後將參考特定實施例說明本發明構想之進一步細節 及優點。 依據本發明之另一實施例形成一種用以耦接多個待測 裝置與自動化測試設備通道之測試板。該測試板包含用以 接觸該等待測裴置之多個待測裝置插座。該測試板也包含 如刚文讨論之分接傳輸線結構。該分接傳輸線結構係組配 來自該自動化測試設備（或自動化測試設備介面）前傳一信 號至多個待測裝置插座。 依據本發明之另一實施例提供一種用以將多個待測裴 置與自動化蜊試設備耦接之測試板。該測試板包含多個如 月'J文討論之待測裝置及分接傳輸線結構。該分接傳輸線結 構之該等分支結構係組配來將多個待測裝置之輸入端耦接 至该主傳輸線。一第一分支結構之一信號傳輸部係組配來 201142864 形成具-第-待測裝置之_輸人端的輸人電容之—第一低 通滤波器，其係透過該第-分支結構而城該主傳輪線。· -第二分支結構之-信號傳輪部係組配來形成具—第二待 測裝置之-輸入端的輸入電容之—第二低通遽波器，其係 透過該第二分支結構而耗接該主傳輸線。該第—低通渡波 器之時間常數係、大於該第二低通m之〆時間常數， 其中比較該第二分支結構自該主傳輸線分支之—第二分支 點’該第-分支結構自社傳輪線分支之—第—分支點係 更接近該驅動器終端。 如所討論之測試板允許探勘待測裝置之輸入電容，使 得分支結構可_低㈣度。又，藉由使用第-低通據波 器其在驅動H終端附近具有較高時間常數，及使用第二低 通渡波器其在距_器終端較遠輯具有較小時間常數， 可至V。卩刀補償主傳輸線及分支結構對信號完整性的降級 影響(造成跨裝置的信號特性變化）。換言之，低通濾波器的 不同時間常數抗衡在不同裝置連結的信號特性差異，否則 不存在有具不同時間常數_'波器或有相同錢器存在的 情況下將發生信號特性差異。 ▲依據本發明之另—實施例提供—種包含如前文討論之 、_J式板的自動化n史備。該自動化測試設備係組配來測 試附接至朗試板之«待㈣置。為了達成此項目的， /自，m又備係組配來施加—測試信號至具有位元率 大於每&十億位τ〇(1 Gbit)之該分接傳輸線結構。此種測試 、’ n月刀接傳輪線結構之優點獲得信號完整性的 10 201142864 顯著改良，原因在於本發明構想特別有效地用於高位元率 及快速升起時間。 依據本發明之另一實施例提供一種使用一共用主傳輸 線提供信號給多個裝置之方法，該等裝置係透過多個分支 結構而耦接該共用主傳輸線。該方法包含透過該主傳輸線 及耦接該第一裝置至該主傳輸線之一第一分支結構，前傳 一信號自一驅動器終端至該等裝置中之一第一者。該方法 也包含透過該主傳輸線及耦接該第二裝置至該主傳輸線之 一第二分支結構，前傳該信號自該驅動器終端至該等裝置 中之一第二者。當信號前傳時，信號係藉與該第一分支結 構相關聯之一第一信號傳輸部及藉與該第二分支結構相關 聯之一第二信號傳輸部成形，使得藉該第一信號傳輸部及 藉第二信號傳輸部成形之信號抗衡在不同裝置連結之信號 特性差異。 此種方法實現前文討論之優點。 圖式簡單說明 第1圖顯示依據本發明之第一實施例一種分接傳輸線 結構之示意表示型態； 第2 a圖顯示依據本發明之第二實施例一種測試板之示 意表示型態； 第2 b圖顯示依據本發明之第三實施例一種測試板之示 意表示型態； 第3圖顯示依據本發明之第四實施例一種自動化測試 設備通道之示意表示型態； 201142864 第4圖顯示依據本發明之第五實施例一種分接傳輸線 結構之示意表示型態； 第5a、5b、5c圖顯示用以實施信號傳輸部之結構元件 之示意表示型態； 第6圖顯示依據本發明之第六實施例一種分接傳輸線 結構之示意表示型態； 第7圖顯示依據本發明之第七實施例一種分接傳輸線 結構之示意表示型態； 第8a、8b 圖顯示於無信號成形電阻器存在下，在不 同裝置連結之信號眼型圖之線圖表示型態； 第9a、9b圖顯示於信號成形電阻器存在下，在不同裝 置連結之信號眼型圖之線圖表示型態； 第10圖顯示依據本發明之一實施例測試配置之示意剖 面圖； 第11圖顯示依據本發明之一實施例測試板及中介件板 之三維視圖； 第12圖顯示在無中介件存在下及於中介件存在下，在 不同信號連結之眼型圖之線圖表示型態； 第13圖顯示用以連結動態隨機存取記憶體至記憶體控 制器之拓樸學之示意表示型態； 第14a、14b圖顯示用於動態隨機存取記憶體之製造測 試之不同辦法的示意表示型態； 第15圖顯示用以將裝置連結至驅動器之傳輸線結構之 示意表示型態；及 12 201142864 第16圖顯示依據本發明之一實施例一種γ字形分接傳 輸線結構之示意表示型態。 C實施冷式】 較佳實施例之詳細說明 依據第1圖之實施例 第1圖顯示依據本發明之第一實施例一種分接傳輸線 結構100之示意表示型態。分接傳輸線結構100係組配來提 供驅動器終端110與多個裝置連結120a、12〇b間的電連結。 該分接傳輸線結構包含一主傳輸線130及耦接該主傳輸線 丄30與裝置連結i2〇a、i2〇b位在距驅動器終端no不同距離 li、b的多個分支結構14〇a、HOb。 分支結構140a、140b具有與其相關聯之信號傳輸部。 舉例言之，第一分支結構14〇a具有與其相關聯之信號傳輸 部142a及/或信號傳輸部144a。同理，第二分支結構140b具 有與其相關聯之信號傳輸部14 2 b及/或信號傳輸部144b。概 略言之，與該第一分支結構140a相關聯之一或多個信號傳 輪部142a、144a可為第一分支結構140a的一部分或可相鄰 於第一分支結構140a。如圖可知，信號傳輸部142a為分支 結構140a之一部分。信號傳輸部144a係設置於分支結構 140a係自主傳輸線130分支之一分支點的環境。但須注意存 在有與第一分支結構M〇a相關聯之信號傳輸部142a、144a 即足。雖言如此’二信號傳輸部可同時存在於一環境。同 理，一或多個信號傳輸部142b、144b可與第二分支結構140b 相關聯。如圖可知，信號傳輸部142b為分支結構140b之一 13 201142864 部分。信號傳輸部144b係設置於分支結構140b係自主傳輸 線130分支之一分支點的環境。 此外，須注意不同的信號傳輸部142a、144a、142b、 144b係設計成具有不同的信號傳輸特性來抗衡在不同的裝 置連結120a、120b的信號特性差異。換言之，與第一分支 結構140a相關聯之信號傳輸部142a，比較與第二分支結構 140b相關聯之信號傳輸部142b，可包含不同的信號傳輸特 性。同理，與第一分支結構140a及第二分支結構140b相關 聯之信號傳輸部144a、144b可選擇性地包含不同傳輸特性 (若存在有信號傳輸部144a、144b)。 有關分接傳輸線結構100之功能性，須注意分接傳輸線 結構100典型地係自驅動器終端11〇前傳信號至第一裝置連 結12〇3及第二裝置連結120b。但第一分支結構140a係在距 驅動器終端110距離自主傳輸線130分支，而第二分支結構 140b係在距驅動器終端110距離12自主傳輸線130分支。 作為比較實例，現在假設第一分支結構140a係與第二 分支結構H〇b相同，容易瞭解比較到達第一裝置連結120a 的信號組分，回應於在驅動器終端11〇注入的信號而到達第 二裝置連結12〇b的信號組分，將更嚴重受分接傳輸線結構 不完美所降級。原因在於沿著主傳輸線丨3 〇傳播造成某些頻 率相依性衰減，其傾向於造成邊緣的降級(例如藉增加升起 時間）。據此，降級將沿主傳輸線130傳播長度的增長而增 加°此•外’到達第二裝置連結12〇b的信號也被例如出現在 第一裝置連結12〇a的信號反射所降級。據此，可謂到達第 14 201142864 二裝置連結120b的信號之信號特性（例如邊緣陡峭度或眼 型張開程度（eye-opening))將比到達第一裝置連結120a的信 號之信號特性顯著惡化。 但依據本發明，信號傳輸部（例如信號傳輸部142a、 142b及/或信號傳輸部144a、144b)係設計成不同（亦即具有 不同信號傳輸特性），使得比較自驅動器終端110行進至第 二裝置連結120b的信號組分藉信號傳輸部142b(及/或藉信 號傳輸部144b)成形，自驅動器終端110行進至第一裝置連 結120a的信號組分藉信號傳輸部142a(及/或藉信號傳輸部 144a)係受到差異影響（或成形）。 舉例言之，第一分支結構140a的信號傳輸部142a可經 組配來成形為減少邊緣陡峭度達超過第二分支結構14〇b的 信號傳輸部142b。另外或此外，信號傳輸部142a可經組配 來比較信號傳輸部142b執行更強力的減少眼型張開程度。 另外或此外，信號傳輸部142a可經組配來衰減自驅動器終 端110行進至第一裝置連結12〇a的信號組分，超過信號傳輸 部142b衰減自驅動器終端11〇行進至第二裝置連結12〇b的 信號組分。前述信號傳輸部142a、142b特性中之一者或多 者係適用於抗衡在不同裝置連結120a、120b的信號特性差 異（例如’比較其中分支結構具有相同信號傳輸特性的情 況）。 於一較佳實施例，不同分支結構140a、140b包含在主 傳輸線13〇與裝置連結120a、120b間串聯電路的具不同電阻 的電阻器作為信號傳輸部142a、142b(或作為信號傳輸部之 15 201142864 #分）。藉此可能實現具有不同時間常數的低通濾波器。 據此，可能將在第二裝置連結12〇b所見的信號升起時間（或 艮垔張開程度）調適成在第—裝置連結12〇a所見的信號升 (時間（或眼型張開程度）’藉此比較在無不同信號傳輸部存 在的If況，抗衡在第一及第二裝置連結12〇a、12〇b的信號 升起時間（或眼型張開程度）。 於另一較佳實施例，比較在第二分支點而自主傳輸線 130分支的第二分支結構140b之信號傳輸部i42b的串聯電 阻器，在第一分支點而自主傳輸線130分支的第一分支結構 14〇a之31虎傳輸部142a的串聯電阻器包含更大的電阻(例如 更大至少10%，或甚至更大至少3〇%，或甚至更大至少 100%)’其中該第二分支點係比較該第一分支點更加電性遠 離該驅動器終端110。藉由選擇較為遠離驅動器終端11〇的 分支結構140b的較小型串聯電阻器（比較較為接近驅動器 終端110之分支結構14〇a的電阻器），隨著傳播長度的增長 而降級的信號邊緣可至少被部分補償，因而抗衡在不同裝 置連結12 0 a、12 0 b的信號特性(邊緣陡峭度及/或眼型張開程 度）差異。 於又更佳實施例，分支結構14〇a、140b之信號傳輪部 142a、142b包含在主傳輸線13〇與裝置連結120a、120b間電 路連結的低通濾波器《低通濾波器之時間常數隨著分支結 構140a、140b自主傳輸線130分支的分支點距驅動器終端 110之電氣距離1,、丨2的距離增加而減少。 此處須注意於若干實施例，視需求而定，藉由使用用 16 201142864 以獲得不同低通渡波器的不同電阻器，可獲得不同信號傳 輸部142a、142b之不同信號傳輸性。若只使用不同電阻器， 可獲得低通滤波器特性組合連結至裝置連結12〇a、12〇1)的 s亥等裝置之輸入電容。但若不期望只仰賴裝置的輸入電 容’則也可使用完整低通濾波器來實現信號傳輸部142a、 142b。 於較佳實施例’分接傳輸線結構進一步包含設置在驅 動器終端110與第一分支結構14〇4自驅動器終端110觀看時) 自主傳輸線130分支的一第一分支點間之一高通濾波器。該 高通濾波器較佳係組配來至少部分補償一或多個低通濾波 器之效應。 於此種配置中’低通濾波器於第一分支結構140a的效 應經部分補償’使得由第一分支結構14〇&之低通濾波器所 造成的邊緣陡峭降級係至少部分經補償。據此 ，即便於低 通濾波器（電路循環入第一分支結構丨4 〇 a)存在下仍可在第 一裝置連結120a觀察到陡λ肖邊緣。 原文pl3，L4-5—是否已譯出？？ 於一較佳實施例，與分支結構14〇a、14〇b相關聯之信 號傳輸部144a、144b包含相鄰於（或在其環境中）分支結構 140a、140b自主傳輸線130分支的分支點之主傳輸線】3〇部 分。主傳輸線之該等部分比較主傳輸線之其餘部分包含增 高的阻抗。使用此等信號傳輸部，可減少出現在分支點的 額外電容(特別為信號反射)之影響。 於若干實施例，與分支結構相關聯之信號傳輸部 17 201142864 142a、142b包含自傳輸線延伸至多層電路板另一層的通 孔，及與通孔作電氣接觸的襯墊，藉此形成電容。藉由將 電容導入分支結構140a、140b，可獲得分支結構140a、140b 之低通特性，其中不同分支結構140a、140b之低通濾波器 時間常數可作差異選擇，使得較為接近驅動器終端110之分 支結構140a包含比更為遠離驅動器終端11〇之分支結構 140b更長的低通濾波器時間常數。 依據第2a圖之實施例 第2a圖顯示用以耦接多個待測裝置與一自動化測試設 備之測試板200之示意表示型態。測試板2〇〇包含用以接觸 待測裝置之多個待測裝置插座210a、210b。測試板200也包 含如前文討論之分接傳輸線結構100。分接傳輸線結構係組 配來自該自動化測試設備（例如在驅動器終端11〇接收）前傳 信號至多個待測裝置插座210a、210b。 於一較佳實施例’該測試板200包含配置在載有該主傳 輸線130的主印刷電路板與待測裝置插座21〇a、21〇b中之至 少一者間之一中介件型印刷電路板。此種情況下，耦接待 測裝置插座210a之一襯墊與該主傳輸線13〇之該分支結構 140a包含延伸在該中介件型印刷電路板之第一表面與該中 介件型印刷電路板之第二表面間之一垂直電阻器，藉此電 氣搞接該主印刷電路板之一表面與該待測裝置插座2i〇a。 有關此種配置細節將於後文參考第1〇圖說明。 依據第2b圖之實施例 第2b圖顯示用以耦接多個待測裝置26〇a、260b與一自 18 201142864 動化測試設備之測試板250之示意表示型態。測試板250包 含待測裝置260a、260b。測試板250也包含如前文討論之分 接傳輸線結構1〇〇。該分接傳輸線結構之分支結構140a、 140b係組配來耦接多個待測裝置260a、260b之輸入端 262a、262b至該主傳輸線130。該第一分支結構140a之信號 傳輸部142a係組配來形成具第一待測裝置260a之輸入端 262a之輸入電容的一第一低通濾波器，該第一待測裝置係 透過該第一分支結構140a而耦接至主傳輸線130。該第二分 支結構140b之信號傳輸部142b係組配來形成具第二待測裝 置260b之輸入端262b之輸入電容的一第二低通濾波器，該 第二待測裝置係透過該第二分支結構140b而耦接至主傳輸 線13 0。該第一低通濾波器之時間常數係大於該第二低通濾 波器之時間常數，其中第一分支結構140a自該主傳輸線130 分支的第一分支點係比較第二分支結構14 0 b自主傳輸線 130分支的分支點更接近驅動器終端110。 在此種構想下，探討待測裝置260a、260b之輸入電容 用以實現不同的信號傳輸特性，來抗衡在不同待測裝置 260a、260b之裝置連結（或輸入端262a、262b)的信號特性(例 如升起時間或眼型張開程度）差異。 於一較佳實施例，待測裝置中之一者或多者之輸入端 (例如待測裝置260a之輸入端）係透過比較上較為靠近驅動 器終端110而自主傳輸線130分支的一或多個分支結構（例 如分支結構140a)來耦接至該主傳輸線130。於此一實施 例，待測裝置中之一者或多者之輸入端(例如待測裝置260b 19 201142864 之輸入端262b)係透過比較上較為遠離驅動器終端n〇而自 主傳輪線130分支的一或多個分支結構(例如分支結構14〇b) 來耦接至該主傳輸線13〇。比較上較為靠近驅動器終端11〇 而自主傳輸線13〇分支的一或多個分支結構14〇&包含大於 20歐姆之一串聯電阻；而比較上較為遠離驅動器終端ιι〇而 自主傳輸線130分支的一或多個分支結構14〇b包含小於4歐 姆之—串聯電阻。於本實施例，分支結構之串聯電阻的顯 著差異協助抗衡在不同裝置連結之信號特性差異。可知對 較為接近驅動器終端110的耦接主傳輸線13〇之裝置而言， 要緊地須減少反射及減慢升起時間。相反地，對較離 驅動器終端11G_接㈣輸線13Gm言， 免減慢升起時間，也無需如同較為接近驅動器終端般強烈 需要衰減反射。據此’顯示串聯電阻的強大差異造成在不 同待測裝置之輸入端白勺良好平衡之信號特性。 於一較佳實施例’待财置⑽a、鳩為雙倍資料率 記憶體裝置，其巾雙倍資料率輸人端係祕分接傳 構100。 依據第3圖之實施例 第3圖顯示依據本發明之一實施例一種自動化測μ 備之示意表示型態。自動化測試設備3⑻包含—自動化測二 設備通細及-輯板咖測試板而與參考第 述之測試板2_參考第2b_述之測試板洲目同。 化測試設備可透過所謂的「阳⑻ PIN」連結316而搞接主傳輪線13〇之驅動器終端11〇。此外， 20 201142864 在該待測裝置之輸出端與自動化測試設備間可有額外連 結’藉此允許裝置之測試。但自動化測試設備3〇〇較佳係組 配來與附接至測試板320的多個待測裝置並聯測試。又，自 動化測試設備較佳（但非必要）係組配來施加具有大於每秒 十億位元之位元率的測試信號至該分接傳輸線結構1 〇 〇。據 此，即便於高位元率，自動化測試設備3〇〇整體也能夠可靠 地並聯測試多個待測裝置。 依據第4圖之實施例 後文中，將參考第4圖描述分接傳輸線結構4〇〇。分接 傳輸線結構400係基於第15圖所示之傳輸線結構15〇〇。 但如前文討論’反射變差’具有額外待測裝置或於第 15圖之傳輸線結構1500更快的升起時間（與較高資料率相 關聯）。雖言如此，因使用參考第15圖討論之辦法可以更高 資料率測試更多個待測裝置而有顯著優點，及給定下述事 實：於雙倍資料率(DDR)製造測試板，比較雙排内嵌式記憶 體模組設計用於終端使用者應用有更高自由度及更少成本 壓力，可使用更複雜設計來改良信號完整性。依據本發明， 發現設計一串列濾波器其在自動化測試設備驅動器之後與 在各個待測裝置耦接至分接傳輸線之前可相加（或相加）乃 一項優異辦法。 後文中，將參考第4圖討論有關此一辦法之若干細節。 第4圖所示分接傳輸線結構400包含一主傳輸線430,其包含 多個主傳輸線節段430a、430b、430c、430d。第一主傳輸 線節段430a係在分接傳輸線結構之驅動器終端432與第一 21 201142864 分支點（或分支節點)434a間電路連結。在第— 分支結構436a自主傳輸線侧分支，其中該㈣輸__ 透過第二主傳輸線節段機而自第—分支關如連續。耗 接第-裝置44〇a之裝置輸入端442碘分支點43知的分支結 構436a包含一濾波器450及選擇性地，包含—通孔452 ^ = 波器450及選擇性的通孔452係在分支點434a與裝置輸入端 442a間串接電路。 額外分支點434b係設置在主傳輸線430的更下游，例如 δ又置在第二主傳輸線節段430c與（選擇性）第四主傳輸線節 段430d間。第二分支點434b係使用第二分支結構436b耦接 第二裝置440b之輸入端442b。第二分支結構4361)包含一濾 波器460及選擇性地，包含一通孔462。濾波器460及選擇性 的通孔462係在分支點434b與裝置440b之輸入端442b間串 接電路。 此外，主傳輸線430可終結。舉例言之，主傳輸線430 之末端433可使用終端電阻器R而搞接至終端電位vt。 此外，分接傳輸線結構可選擇性地包含平衡濾波器 470，其可在驅動器終端430與第一分支點444a間電路連 結。但平衡濾波器470也可構成驅動分接傳輸線結構之驅動 的一部分。 後文中，可描述有關濾波器450、460之細節及功能性。 此處須注意含括於第一分支結構436a的濾波器較佳為低通 濾波器。據此，頻率傳輸響應典型地係隨頻率的增高而單 調地衰減，使得濾波器450包含低頻之低插入衰減及增高頻 22 201142864 率之增高插入衰減。同理’濾波器460較佳為包含隨頻率而 增加之插入損耗的一低通慮波器。 但第一分支結構436a之濾波器450典型地包含比第二 分支結構436b之濾波器460更長的低通濾波器時間常數（或 更小的戴頻）。低通濾波器時間常數係定義為對在濾波器輸 入端施加的步進信號，於該時間後，低通濾波器之輸出值 達到輸入信號值之預定百分比（例如50%或63%)之衰減時 間。換言之，第一分支結構436a之濾波器450之臨界頻率（例 如3分貝臨界頻率，或6分貝臨界頻率，或10分貝臨界頻率， 或20分貝臨界頻率）係低於第二分支結構436b之濾波器460 之相對應臨界頻率。藉此方式，可達成到達待測裝置輸入 端442a、442b之信號包含類似信號特性。 選擇性地，高通濾波器470進一步促成到達裝置輸入端 442a、442b之信號的信號特性改良。舉例言之，濾波器47〇 包3问通特性，使得預定的較高頻範圍比較低頻範圍更加 強調。舉例言之，可有自直流電(DQ至第—給定頻率之第 一頻率範圍，其中該攄波器稱可包含約略怪定振幅傳輸。 在第；頻率$&圍之後（於頻率增加方向）可有第二頻率範 圍，於6玄第二頻率範圍’濾波器470具有大於第-頻率範 的振幅響應之經強調的振幅響應。對高於第二頻率範^ 響應可能衰減。據此，據波器- 升起時間。通其係組配來縮短信號傳輸的 濾波器實務 23 201142864 後文中將解說明關如前文討論之濾波器的實務。須注 意此等濾波器如何實施極具關鍵性，原因在於大型結構傾 向於極其大為降級信號完整性遠超過任何可能得自濾波器 450、460的好處。較佳係使用效能代價不會太昂貴的濾波 器設計。 該等技術中’部分欲在貫穿至裝置（或待測裝置)44〇a、 440b的通孔前方(例如通孔452前方，或通孔462前方）改變信 號線跡(例如主傳輸線430)厚度來藉由使用印刷電路板上的 埋設式被動元件來增加電感或電容、加銅襯墊至通孔452、 462上來增加電容，或加串聯電阻器至通孔452、462。 當然也可組合前述技術（在通孔前方改變信號線跡厚 度、加銅襯整至通孔、加㈣電阻器至通孔），該等技術將 參考第5a、5b及5c圖容後詳述。 第5 a圖顯示用以實現渡波器例如渡波器或滤波器 460之第-技術之示意表示型態。如第5圖可知，主傳輸線 430之第一節段430a可包含寬度w〇。又，主傳輸線43〇之第 二節段働可包含相同寬度％。但於_分支點他至裝 置輸入端442a的該通孔452之環境5附，主傳輸線43〇寬度 可經歷長度W而縮短至寬度〜_。此種在分支點他環境 的主傳輸線430寬度之縮小可有效地作為在第—主傳輸線 節段伽與分支點434a間電路連結㈣聯電感，以及也作 為在分支點434a與第二主傳輪線節段娜間電路連结的串 聯電感。同理，若有所需’主傳輪線的另-縮窄部可設置 於第二分支點434b的環境512。 24 201142864 另—項實施濾波器450、460的技術係加一襯墊至一或 多個通孔452、462其獲得額外電容。舉例言之，可加上電 性耦接通孔452之銅襯墊540。據此，通孔452或至少其部分 可電性耦接襯墊540與主傳輸線430間。據此，通孔452(或 通孔452之部分）可作為電路循環在主傳輸線430與由襯墊 540所組成的電容間之電感。如此，通孔452與襯墊54〇之組 合可用作為低通濾波器結構（此處也標示為「信號傳輸部」)。 貫施渡波器450 ' 460的又一技術係顯示於第5c圖。如 圖可知，分支點434a係使用通孔452而連結至裝置輸入端 442a ’該通孔被視為建立通過一或多層印刷電路板層之 「豎」連結，其係約略垂直於主傳輸線所延伸的平面。通 孔452包含電阻器（或專用電阻器）57〇。電阻器570之電阻可 經選擇使得電阻器570之比電阻(每單位長度）比通常低電阻 通孔材料的比電阻至少更大因數10。典型地，電阻器570之 電阻係大於5歐姆，或甚至大於10歐姆，該電阻係顯著高於 「良好」通孔的「正常」電阻。但電阻器570可組合額外電 容(例如如第5b圖所示，或藉裝置之輸入電容實現)作為低通 濾波器。 此處須注意參考第5a、5b及5c圖所示技術可經組合來 實現濾波器450、460。但於其它實施例，第5a、5b及5(：圖 所示構想中之單一者即足以實現如前文討論之不同信號傳 輸部。又於某些情況下，第5a、5b及5c圖所示構想中之不 同者可施用於與不同分支結構（或不同装置）相關聯之不同 信號傳輸部。又於若干實施例，可使用全然不同構想來實 25 201142864 現與分支結構相關聯之信號傳輸部。 依據第6圖之實施例 第6圖顯示依據本發明之第六實施例一種分接傳輸線 結構之示意表示型態。 此處須注意第6圖之傳輸線結構600之概略相樸學係極 為類似第4圖之傳輸線結構400。如此’相同元件符號將用 於相同的特徵結構。據此，請參考前文描述以求簡明。 如第6圖可知，可刪除參考第4圖描述之選擇性滤波器 470。又，由第6圖可知，於某些情況下可刪除參考第4圖描 述之通孔452、462。濾波器450可由低通濾波器65〇所置換， 而濾波器460可由低通遽波器660所置換。如此，低通滤波 器650係電路連結在分支點434a與第一裝置440a之裝置輸 入端442a間。同理’低通渡波器660係電路連結在分支點 434b與第二裝置440b之裝置輸入端4421^間。 第6圖之結構解決下述發現，於測試多個雙倍資料率記 憶體的分接傳輸線結構之情況下’挑戰為在自動化測試設 備驅動器431之後，頭（一或多個)待測裝置(例如第一待測裝 置440a)比較分接傳輸線430終端433 (或在終端433附近）的 待測裝置(例如待測裝置440b) ’將（習知地)具有遠更快速升 起時間。 但發現當測試若干裝置時，期望對多個裝置提供經良 好控制及(至少約略)相同條件(例如信號特性），使得測試條 件（例如信號特性）可良好複製且對任何裝置為（至少約略) 相同。 26 201142864 使用第4圖所述技術來解決此一議題的一項辦法係當 移動至分接傳輸線終端433時，在各個待測裝置440a、440b 之前加上低通濾波器650、660而低通濾波器時間常數縮 短。至於其細節例如可參考第6圖。 也特別參考低通濾波器650、660之頻率表現的線圖表 示型態。第一低通濾波器650之頻率響應係以線圖表示型態 顯示於元件符號652，及第二低通濾波器660之頻率響應係 以線圖表示型態顯示於元件符號662。橫座標652a描述頻 率，及縱座標652b描述振幅響應。同理，橫座標662a描述 頻率，及縱座標662b描述振幅響應。曲線652c、662c描述 對濾波器650、660之振幅響應相對於頻率之演變。如圖可 知，第二低通濾波器660係組配來具有比第一低通濾波器 650更高的頻寬。換言之，第一低通濾波器65〇之振幅響應 隨頻率之衰減係比第二濾波器660之振幅響應更快。 依據第7圖之實施例 後文中，將參考第7圖描述可能的實施例。因第7圖之 分接傳輸線結構7 00係極其類似第7圖之分接傳輸線結構 600，故將使用相同的元件符號來標示相同的特徵結構。 如圖可知’分接傳輸線結構6〇〇包含主傳輸線43〇，其 包含多個主傳輸線節段43〇a_430d。如第7圖也可知電阻器 R!及通孔750係電路串接在分支點43如與（用於）第一裝置 440之輸入端（或裝置連結)442a間。同理，電阻器匕及通孔 760係電路串接在分支點434b與（用於）裝置440b之輸入端 (或裝置連結)442b間。再度’係假設裝置44〇a之輸入端糾“ 27 201142864 係至少約略藉電感LDut、電阻RDut、及輸入電容cDut的串接 加以模型化。 此外，分接傳輸線結構700選擇性地包含高通濾波器 770，其係連結在分接傳輸線結構7〇〇之驅動器終端432與分 支節點434a間。但高通濾波器77〇可選擇性地成為驅動分接 傳輸線結構的自動化測試設備驅動器431之一部分。 選擇性的高通濾波器770例如可包含T字形結構。舉例 言之，第一高通濾波器電阻器77 2係連結在高通濾波器之輪 入端780與高通濾波器之中心節點752間之電路。第二高通 濾波器電阻器774係連結在高通濾波器之中心節點782與輸 出端784間之電路。此外，第三高通濾波器電阻器776及高 通濾波器電感器778係串接在中心節點782與參考電位連結 GND間之電路。此外，高通濾波器旁路電容器779係連結在 尚通濾波器輸入端780與高通濾波器輸出端784間之電路。 據此，尚通濾波器770可衰減DC信號及低頻信號，該等信 號具有高通濾波器電容器779的阻抗頻率，該阻抗係大於高 通濾波器電阻器772、774、776電阻R。相反地，高通濾波 器770可通過高頻，例如高通濾波器電容器779的阻抗係小 於咼通濾波器電阻器772、774、776電阻R之該等頻率。據 此，高通濾波器770可經組配來強調邊緣或變遷通過穩定信 號，藉此縮短透過主傳輸線430前傳的經濾波信號之升起時 間。此外，濾波器之R、L、C值可經選擇使得高通濾波器 之阻抗係等於或類似主傳輸線阻抗。 後文中，將簡短摘述第7圖之電路構想。已經參考第6 28 201142864 圖討論，實施低通表現之一項辦法係在至各個待測裝細 如裝置4他、44%)的通孔(例如通孔750、76〇)前方，使用 埋設式電阻器（例如電阻器其中各個電_值⑽ 如值RJRn)係'取決於待測裝置沿分接傳輸線的位置而有 不同，來產生低通濾波器要求的時間常數。 此種電阻器（例如電阻器RjRn)與待測震置（例如 444a、444b)之輸入電容(例如CDut)之交互作用將產生低通濾 波器。經由妥當選擇電阻器值(例如RjRN)，可調整各個 待測裝置之此種濾波器之時間常數。 藉由將平衡型高通濾波器770加在自動化測試設備驅 動器431後方，使得在分接傳輸線結構的最末待測裝置（例 如裝置440b及可能相鄰裝置）可得較快速的升起時間，而未 因在初始（接近驅動器終端43 2)待測裝置的R/c電路的低通 表現（包含例如裝置440a之電阻器R〗及輸入電容導致 對第一個待測裝置（例如裝置440a及可能相鄰裝置）造成不 良後果，可進一步改良效能。有關此一配置細節已顯示於 第7圖。 參考第8及9圖之效能討論 後文中，將參考第8及9圖討論藉本發明構想所態達成 立效能改良的細節。第8圖顯示第7圖有8個待測裝置之電路 配置模擬結果的線圖表示型態，此處假設待測裝置具有j 3 PF之輸入電容及5歐姆之電阻及〇·5 nH之電感。又，對第8 圖所示模擬結果，假設插座（連結待測裝置440a、440b與測 試板或通孔750、760)具有1 nH電感。又，假設在自動化測 29 201142864 試設備驅動器431後方未使用高通濾波器770。全部傳輸線 皆具有50歐姆阻抗。 用於參考模擬，結果顯示於第8圖，假設電阻器比至1^ 為可忽略，亦即電阻器心至1^之電阻係等於0。用於本發明 構想之模擬，其結果顯示於第9圖，對各個待測裝置(DUT) 加如下電阻器值（電阻器1^至1^): DUT1 : 70歐姆；DUT2 : 30歐姆；DUT3 : 0歐姆；DUT4 : 0歐姆； DUT5 : 0歐姆；DUT6 : 0歐姆；DUT7 : 0歐姆；DUT8 : 0歐姆。 此處假設DUT1為電氣上最接近驅動器終端432之裝 置’及DUT8為電氣上最遠離驅動器終端432之裝置。換言 之，比較耦接DUT440b(DUT8)的輸入端442b之分支結構自 主傳輸線分支之分支點434b ’耦接DUT 440a(DUTl)的輸入 端442a之分支結構自主傳輸線分支之分支點43知係更為靠 近驅動器終端432。 第8圖顯示眼型圖之線圖表示型態，其表示在8個待測 裝置DUT1至DUT8之裝置連結442a、442b之信號。如此， 第8圖顯示在各個待測裝置(〇1;丁1至1)1;丁8)資料眼型及升起 時間，若未加電阻器（亦即若刪除電阻器心至尺。。 第9圖顯示增加電阻器（如前文討論)之在各個dut之資 料眼型的線圖表示型態。又，第9圖顯示升起時間之結果。 第8圖顯示於無電阻器Rl至RN存在下之資料眼型，如該 圖可知，比較最末待測裝置DUT8(其係電性最遠離驅動器 30 201142864 終端）’第一待測裝置DUT1 (最接近驅動器終端）之眼型張開 程度顯著較大。又’如圖可知，不存在有電阻器心至尺〜， 第一裝置DUT1(97皮秒）與最末裝置DUT8(199皮秒）間之升 起時間顯著改變達大於2之因數。 相反地，第9圖顯示對加上前述電阻器（Rl=7〇n、 R2=3〇q、R3...R8=〇n)的情況，就一致性而言顯著改良。如 圖可知，跨裝置DUT1至DUT8資料眼型型張開程度顯著更 一致。又，升起時間顯著更一致。升起時間變化縮短至146 , 皮秒(DUT1)至206皮秒(DUT8)之範圍。 如此，可知實施本發明構想，增加具有不同值電阻器 至耦接裝置輸入端與主傳輸線之分支結構，獲致存在於裝 置輸入端之信號一致性的顯著改良。允許並聯測試多個裝 置，原因在於唯有在欲測試之不同裝置的信號包含相似的 特性，才可獲得有意義且可靠的測試結果。又，因頭一個 或數個裝置（電性最接近驅動器終端）的升起時間增加，反射 減少，信號完整性特別為較遠裝置的信號完整性增高。如 第9圖可知，比較第8圖所示於無電阻器Ri ' 、Rn存在下 的情況，在電阻器Rl、·..、Rn存在下於DUT8之資料眼型較 為「平滑」。 要言之’第8圖顯示若未添加電阻器，於各個待測裝置 之升起時間的資料眼型，而第9圖表示增加電阻器的結果。 第9圖結果顯示升起時間之變異較小(橫跨各裝置)及橫跨8 個待測裝置之資料眼型相關性較佳。 、 貫施細卽-第10及11圖所示中介件之使用 31 201142864 後文將參考第ι〇及11圖討論前述分接傳輸線結構可能 的實務。 第1 〇圖顯示依據本發明之一實施例一種分接傳輸線結 構之剖面圖。第10圖所示分接傳輸線結構1000包含主印刷 電路板(pcb)1010。包含多個主傳輸線節段430a、430b、 430c、430d之主傳輸線430係埋設在主印刷電路板1〇1〇之内 層或外層。舉例言之，主傳輸線430可實施為條帶線路或微 條帶線路，埋設在主印刷電路板1010的兩層或多層間。又 復，主印刷電路板1010包含多個通孔750、760，其典型地 係自主傳輸線430延伸至主印刷電路板1〇1〇之一主面 1011。通孔典型地係約略垂直於主印刷電路板1〇1〇之主面 1011延伸’藉此建立主傳輸線430與主印刷電路板1〇1〇之主 面1011上襯墊1050、1060間之電耦接。多個通孔中之二者 標示以750及760係在距主傳輸線430之驅動器終端432不同 距離而自主傳輸線430分支。此外’另一個通孔1〇7〇係在主 傳輸線430之驅動器終端432與設置於主印刷電路板1〇1〇之 第二主面1012上的一驅動器襯墊1072間延伸。自動化測試 設備通道431(或其輸出驅動器）例如可透過所謂的「P〇Gj〇 ASSEMBLY」纜線而連結至驅動器襯墊1〇72。 一中介件（或中介件印刷電路板）1〇8〇係設置在主印刷 電路板1010之第一主面1〇11上，使得中介件1080鄰近在襯 墊1050環境的主印刷電路板1〇1〇之第一主面1011。待測裝 置插座1090係堆疊在中介件1〇8〇上，使得中介件1〇8〇係被 待測裝置插座1090與主印刷電路板1〇1〇所夾置。中介件 32 201142864 1080包含一埋設式電阻器1082，其係自中介件1〇8〇下表面 (該下表面係接觸主印刷電路板1010)至中介件1080上表面 (該中介件1080之上表面係接觸待測裝置插座丨〇9〇)「直立」 延伸，亦即約略垂直主印刷電路板1010之主面1011延伸。 據此，埋設式電阻器1082係組配來建立襯墊1〇50與待測裝 置插座1090之連結1092間之電連結。據此，該配置係經組 配使得若裝置1094係插入待測裝置插座1090，則在主傳輸 線430與裝置1094之裝置連結1〇96間建立電連結。可透過通 孔750、襯墊1050、埋設式電阻器1〇82及待測裝置插座連結 1092來建立主傳輸線430與待測裝置連結1096間之電連 結。據此’就本案定義而言，通孔750及埋設式電阻器1082 可視為信號傳輸部。 此外，須注意可使用不同中介件，亦即具有不同電阻 值之電阻器埋設於其中的中介件。據此，耦接至靠近主傳 輸線430末端433(例如透過通孔760及分接點1060)的待測裝 置插座（未顯示於第10圖）可見比較接近驅動器終端432而輕 接主傳輸線的待測裝置插座（例如DUT插座1090)，連結待測 裝置插座與主傳輸線對應分支點間之電路的串聯電阻較 小。如此，待測裝置插座設置成愈遠離（以電氣意義言之) 驅動器終端432，則在對應中介件的埋設式電阻器之電阻愈 小。於某些情況下，耦接至靠近主傳輸線430末端433之主 傳輸線430的待測裝置插座中之一者或多者可未使用中介 件而耦接主傳輸線，或使用不含埋設式電阻器之中介件。 第11圖顯示主印刷電路板1〇1〇及中介件1080之三維表 33 201142864 示型態，該中介件尚未附接至該主印刷電路板。如圖可知， 中介件1080之接點圖案1係至少約略與主印刷電路板 1010之接點圖案I110相同。據此’中介件1080係組配來安 排信號路徑自主印刷電路板1010的第一主面1011上之一襯 墊1050傳送至欲附接至中介件1080頂面的裝置插座1090。 當安排信號路徑係垂直通過時，可能涉及電阻器1082，該 電阻器1082係埋設於中介件1080 ’如參考第1〇圖討論。 但中介件之不同實施例亦屬可能。舉例言之，另一項 可能的實施例為中介件係埋設於印刷電路板插座板上。例 如，頂層（例如印刷電路板插座板)係設計成藉由具有電阻器 整合於其中而作為前述中介件的相同功能。如此可免除使 用分開中介件的需求，但仍要求插座板之更複雜製程。 综上所述，將不同電阻器導入自主傳輸線分支的分支 結構之技術已經使用維里吉（Verigy)接腳電子裝置板而在 實際原型上實施’該接腳電子裝置板已經包括高通型主動 平衡濾波器（例如於自動化測試設備驅動器431)。需要的電 阻器（例如第7圖所示電阻器Rl)係在中介件型印刷電路板 1080上實施，如第10圖所示，該電路板係設置（工作中）在連 結至自動化測試設備系統的印刷電路板插座板（例如主印 刷電路板1010)與待測裝置插座1〇9〇間。此一電阻器Ri可在 極為薄型中介件1〇8〇實施為埋設式被動組件1〇82用以獲得 最大信號完整性，如第u圖所示。中介件板為市售可得。 於中介件層存在下測量結果 後文中將討論若干測量結果。第12圖顯示一條8個待測 34 201142864 裝置分接傳輸線之測量結果之線圖表示型態，此處單一33 歐姆電阻器係設置在DUT1位址。第12圖顯示未使用中介件 所得在DUT1位置之資料眼型之第一線圖表示型態121〇 ;及 未使用中介件所得在DUT8位置之資料眼型之線圖表示型 態1220。此外，第12圖顯示於中介件存在下所得在DUT1位 置之資料眼型之線圖表示型態123〇 ;及於中介件存在下所 得在DUT8位置之資料眼型之線圖表示型態丨24〇。如線圖表 示型態1210、1220可知，於無中介件存在下，DUT1位置與 DUT8位置之資料眼型顯著不同。於無中介件存在下的眼型 張開程度差異為85皮秒。相反地，線圖表示型態123〇及124〇 顯示於中介件（設置於DUT1位置）存在下，DUT1位置與 DUT8位置之資料眼型型張開程度較為類似。此種情況下， 眼型張開程度的差異只有29皮秒。如此，由第12圖顯然易 知使用中介件可改良在不同DUT位置之信號相關性。 綜上所述，第12圖顯示一條8個待測裝置分接傳輸線之 測量結果，此處單—33歐姆電阻器係設置在DUT1位址。在 DUT1與DUT8間之升起時間相關性可見顯著改良。 即便第12圖所示結果已經驗證顯著改良但須注意第5 圖所示技術可進—步用來將歧器調整成最佳結果，包括 在分接傳輸線末端的終端電阻器之最佳化。據此，於若干 實施例可得又更佳結果。 Y字形分接傳輸線 須注意本發明構想也可應用於分接傳輸線結構，如將 參考第16®解說，該®顯示此種分接傳輸線結構1600之示 35 201142864 意表示型態β 分接傳輸線1600包含一第一主傳輸線43〇及一第二主 傳輸線163G’二者皆係在γ字形分支點咖自—共用線部分 1620分支。 第—主傳輸線430及與其耦接的分支結構可包含前文 °寸,之任一種特徵結構及功能性。為求簡明，相同元件符 號用來標示第16圖實施例的相同裝置，如前文討論。 第二主傳輸線1630例如相對於苐—主傳輸線43〇為對 稱’具有部分咖祕仙、獅c。同理，包含低通渡波器 結構165G、_之分支結構可在分支點1634&、16她自主 傳輸線1630分支。 要言之，Y字形傳輸線組成額外拓樸學。此種拓樸學已 經驗證，可知也提供顯著改良。該拓樸學具有「γ字形共享 分接傳輸線」。此種拓樸學之缺點為有來自γ字形共享電略 之信號振幅損耗。雖言如此，因各分支具有較少數待測裝 置(例如每一分支或「主傳輸線」4個待測裝置來達成8個並 聯待測裝置組態，與正常分接線的8個待測裝置作比較）， 比較標準分接傳輸線，此種拓樸學允許更佳的信號完整性 改良及/或允許測試更多個待測裝置。 前文討論證實本發明構想可應用於多種不同拓樸學， 其中部分已經描述於此處。雖言如此，本發明構想之應用 並未囿限於此處討論之拓樸學。 ϋ圖式簡單明；3 第1圖顯示依據本發明之第一實施例一種分接傳輸線 36 201142864 結構之示意表示型態； 第2 a圖顯示依據本發明之第二實施例一種測試板之示 意表示型態； 第2 b圖顯示依據本發明之第三實施例一種測試板之示 意表示型態； 第3圖顯示依據本發明之第四實施例一種自動化測試 設備通道之示意表示型態； 第4圖顯示依據本發明之第五實施例一種分接傳輸線 結構之示意表示型態； 第5a、5b、5c圖顯示用以實施信號傳輸部之結構元件 • 之示意表示型態； . 第6圖顯示依據本發明之第六實施例一種分接傳輸線 結構之示意表示型態； 第7圖顯示依據本發明之第七實施例一種分接傳輸線 結構之示意表示型態； 第8a、8b圖顯示於無信號成形電阻器存在下，在不同 裝置連結之信號眼型圖之線圖表示型態； 第9a、9b圖顯示於信號成形電阻器存在下，在不同裝 置連結之信號眼型圖之線圖表示型態； 第10圖顯示依據本發明之一實施例測試配置之示意剖 面圖； 第11圖顯示依據本發明之一實施例測試板及中介件板 之三維視圖； 第12圖顯示在無中介件存在下及於中介件存在下，在 37 201142864 不同信號連結之眼型圖之線圖表示型態； 第13圖顯示用以連結動態隨機存取記憶體至記憶體控 制器之拓樸學之示意表示型態； 第14a、14b圖顯示用於動態隨機存取記憶體之製造測 試之不同辦法的示意表示型態； 第15圖顯示用以將裝置連結至驅動器之傳輸線結構之 示意表示型態；及 第16圖顯示依據本發明之一實施例一種Y字形分接傳 輸線結構之示意表示型態。 【主要元件符號說明】 100,400,600,700,1000…分接傳輸線結構 110.432.. .驅動器終端 120a，120b...裝置連結 130,430…主傳輸線 140a,140b，436a,436b...分支結構 142a, 142b，144a, 144b...信號傳輸部 200,250,320…測試板 210a，210b.··待測裝置插座 260a,260b...待測裝置 262a,262b...輸入端 300.. .自動化測試設備 310.. .自動化測試設備(ATE)通道、ATE通道 312.. .輸出驅動器 316.. .pogo連結、POGOPIN連結 38 201142864 340.540.. .銅襯墊 430a〜d...主傳輸線節段 431.. . ATE驅動器 433.. ·末端 434a〜d...分支點 440a，440b...裝置 442a，442b…裝置輸入端 450.460.. .濾波器 452.462.750.760.. .通孔 470.. .平衡濾波器、高通濾波器 510.512.. .環境 570.. .電阻器或專用電阻器 650,660. ·.低通濾.波器 652.662.. ·線圖表示型態 652a,662a...橫座標 652b,662b...縱座標 652c,662c.._ 曲線 770. ·. rfj 通滤波 772.774.776.. .高通濾波器電阻器 778…ifj通遽波電感Is 779.. .高通濾波器旁路電容器 780.. .輸入端 782.. .中心節點 784.. .高通濾波器輸出端 39 201142864 1010.. .主印刷電路板 1011.. .主面 1012.. .第二主面 1050.1060.. .襯墊 1070.. .通孔 1072.. .驅動器襯墊 1080.. .中介件或中介件印刷電路板 1082.. .埋設式電阻器 1090.. .待測裝置插座、DUT插座 1092.. .電連結 1094…裝置 1096.. .裝置連結 1110.1120.. .接點圖案 1210.1220.1230.1240.. .線圖表示型態 1300.. .應用 1310.. .記憶體控制器 1320a~c、1420a~c、1470a~c...動態隨機存取記憶體裝置(DRAM) 1330a~c...傳輸線部分 1340a,1340b...分支點 1410a~c...自動化測試設備(ATE)通道 1460.. .共用自動化測試設備通道 1500.. .自動化測試設備(ATE) 1510.. .自動化測試設備驅動器 1520.. .傳輸線、分接傳輸線結構 40 201142864 1520a~d...傳輸線節段 1522.. .驅動器終端 1524a〜c...分支點 1526.. .終端 1530a~c...通孔 1540a~c...dut 輸入端 1542a~c...待測裝置(dut) 1600.. .分接傳輸線結構 1601.. .分接傳輸線 1620.. .共用線部分 1622.. . Y字形分支點 1630.. .第二主傳輸線 1630a，1630b，1630c...部分 1634a,1634b...分支點 1650,1660…低通濾波器結構 41