CN118301840B - 一种注入串扰噪声的pcb布局结构及设计方法 - Google Patents

Abstract

本申请涉及印制电路板技术领域，公开了一种注入串扰噪声的PCB布局结构及设计方法，PCB布局结构包括一对差分的受害线和多对差分的攻击线，在受害线的传输方向上，包括输入区域、S型绕线区域、直线传输区域、以及输出区域，多对攻击线分为两组并对称分布在直线传输区域的两侧，在直线传输区域上具有多个耦合区域；在攻击线的传输方向上，包括输入布局区域、耦合区域、以及输出布局区域，部分还具有攻击线换层过孔区域。设计方法包括PCB叠层设计、PCB版图设计、三维电磁仿真、时域噪声计算和PCB版图定稿。该布局结构具有极高测试自由度，可供选择注入串扰噪声的强度和攻击方式，具有紧凑的布局布线，制板成本低，具有较强的鲁棒性，测试稳定性高。

Description

一种注入串扰噪声的PCB布局结构及设计方法

技术领域

本申请涉及印制电路板(PCB)技术领域，更具体地涉及一种注入串扰噪声的PCB布局结构及设计方法。

背景技术

随着人工智能、大数据等技术的深入发展，人们对于数据传输速率的需求不断提升，高速串行接口(SerDes)技术逐步取代传统的并行数据传输技术。不同于传统的时钟、信号分两路走的并行数据传输方式，高速串行接口直接采用了差分信号传输的方式，在拓展信道带宽的同时需要极大地优化信噪比，从而实现千兆及以上速率的数据传输。当前，高速串行接口技术已广泛运用于光模块、板卡、交换机、服务器、数据中心、超算中心、智能驾驶、虚拟现实等各类需要传输大量数据的运用场景。

然而，数据传输速率的快速提升意味着信号上升沿越来越快，也意味着传输链路需要支持更多的带宽。考虑到光纤相比于PCB具有更小损耗、更多带宽、更加轻便、隔离度好等诸多优势，几十米及以上距离的大数据传输当前以光纤作为主要传输媒介。然而，电信号的发射、接收、处理、判决等复杂功能均在电芯片上完成。光模块，在内部集成了SerDes接口芯片、光收发射组件等核心器件，可以将发射端的电信号转换成光信号、又可以将接收端的光信号重新恢复成电信号，巧妙地充当光/电信号转换的媒介使得光纤传输大数据变成现实可用的技术。在光模块内部，SerDes接口芯片、光收发射组件、供电模块、电阻电容器件等主要通过PCB为载体进行互联。在通讯行业内，作为芯片供应方的上游厂商需要为自家研发的芯片提供一定形式的PCB设计指标约束，以方便下游厂商能够合理设计PCB，让整合系统的整体功能正常运行。

为了能确保SerDes接口芯片实现低误码率传输，就需要对SerDes接口芯片所处的PCB环境提出一定的信号完整性要求，包括但不局限于传输系数、反射系数、串扰噪声等。其中，传输系数的管控主要通过选择较低介电常数(DK)和介电损耗(DF)的板材以及粗糙度更小的铜箔来实现；反射系数的管控主要通过优化过孔、焊盘等阻抗不连续的程度来实现。

然而，为了能在有限的PCB布局尺寸内(尤其是光模块这类极度紧凑狭小的PCB布局尺寸)实现高密度多通道高速串行接口芯片收发互联，信道与信道之间是无法做到完美的隔离，必然会产生一定程度的串扰噪声。随着信号速率几乎是遵循摩尔定律翻倍的增加，串扰噪声在频域上呈现明显增强的趋势，高密度多通道高速串行接口芯片究竟能承受多大程度的串扰噪声显得尤为重要，这关系到该芯片对应PCB设计的指标约束，也可用于对比不同厂商接口芯片性能差异性的重要参照指标。

传统的串扰测试板自由度较低，无法较自由地注入串扰噪声的强度和攻击线的数量；测试板面积较大，布局不紧凑，制作陈本高；主要靠连接器的空间电磁场耦合，这种串扰的耦合方式受连接器插拔松紧有关，反复测试的鲁棒性较低。

发明内容

本申请的目的在于提供一种注入串扰噪声的PCB布局结构及设计方法，该布局结构具有极高的测试自由度，可供测试人员自由选择注入串扰噪声的强度和攻击方式。

本申请公开了一种注入串扰噪声的PCB布局结构，包括：一对差分的受害线和多对差分的攻击线，其中：

在所述受害线的传输方向上，依次包括受害线的差分信号输入区域、S型绕线区域、直线传输区域、以及受害线的差分信号输出区域，所述多对攻击线分为两组并对称分布在所述直线传输区域的两侧，其中在所述直线传输区域上具有分别与所述多对攻击线耦合的多个耦合区域；

在所述攻击线的传输方向上，依次包括攻击线的输入布局区域、所述耦合区域、以及攻击线的输出布局区域，其中所述多对攻击线的一对或多对在与所述一对受害线耦合之前还具有攻击线换层过孔区域；

其中，用于测试的信号从所述受害线的差分信号输入区域进入受害线，经过长度可调节的所述受害线的S型绕线区域以满足受害线不同传输系数的要求，经过所述攻击线和受害线的耦合区域模拟添加各种复杂串扰噪声，从所述受害线的差分信号输出区域输出并接入高密度多通道高速串行接口芯片。

在一个优选例中，该PCB布局结构由一对差分的受害线和八对差分的攻击线构成，差分线的线宽为6mil，差分线之间的线间距为12mil。

在一个优选例中，所述受害线的差分信号输入区域和所述受害线的差分信号输出区域均是采用2枚1.85mm内径的SMA连接器作为同轴信号的输入输出；

所述攻击线的输入布局区域和所述攻击线的输出布局区域选用8通道集成式的电缆组件。

在一个优选例中，所述攻击线换层过孔区域包括过孔，其中，所述过孔的过孔残桩不大于5mil以用于支持至少112G bps PAM4信号，所述过孔的过孔残桩不大于3mil以用于支持224G bps PAM4信号。

在一个优选例中，所述攻击线换层过孔区域还包括位于所述过孔周围的多个伴地孔，所述伴地孔连接所述PCB布局结构中的其它层的地端。

在一个优选例中，所述受害线的S型绕线区域的绕弯半径至少是所述差分的受害线的线宽的二十倍，所述受害线的S型绕线区域中所述受害线的长度范围在10inch～25inch。

在一个优选例中，在所述攻击线和受害线的耦合区域，所述受害线与所述攻击线之间的距离为1倍所述差分的受害线的线宽。

在一个优选例中，一组攻击线对应的的输入布局区域和输出布局区域位于所述受害线的直线传输区域同侧并且远离所述耦合区域的位置，其中每一对攻击线分别从所述攻击线的输入布局区域经过多次弯折到达对应的所述攻击线的输出布局区域。

本申请还公开了一种注入串扰噪声的PCB布局结构的设计方法包括：

步骤101，进行PCB叠层设计，确定由一对差分的受害线和多对差分的攻击线组成的PCB叠层；

步骤102，进行初始PCB版图设计；

步骤103，进行三维电磁仿真提取S参数，所述S参数用于描述所述多对差分的攻击线和所述一对差分的受害线之间的耦合关系；

步骤104，进行时域噪声仿真计算；

步骤105，根据时域噪声仿真的趋势来修改所述初始PCB版图设计，并迭代直到时域噪声满足目标要求。

在一个优选例中，所述步骤104的时域噪声计算方法如下：

步骤201，先计算一对攻击线对受害线的单位冲击响应，再通过一系列单位冲击响应的卷积计算该对攻击线造成的时域噪声，并采用均方根来衡量该对攻击线对受害线时域噪声的大小；

步骤202，计算其他对攻击线对受害线的时域噪声大小；

步骤203，通过累加各对攻击线的时域噪声的平方得到受害线上最终叠加的有效噪声功率。

本申请实施方式与现有技术相比，主要区别及其效果在于：

本申请实施方式中，PCB布局结构具有极高的测试自由度，可供测试人员自由选择注入串扰噪声的强度和攻击模式。

进一步地，PCB布局结构选用集成式的电缆组件和S型绕线等方式，具有紧凑的布局布线，制板成本低。

进一步地，攻击线和受害线进行耦合的关键局部结构处于同一层，考虑到PCB加工的工艺偏差，此攻击线、受害线耦合的设计方式具有较强的鲁棒性，测试稳定性高。

本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本申请一个实施例中的注入串扰噪声的PCB布局结构示意图；

图2是根据本申请一个实施例中的PCB布局结构的S型绕线区域示意图；

图3是根据本申请一个实施例中的PCB布局结构的攻击线与受害线的耦合区域示意图；

图4是根据本申请一个实施例中的PCB布局结构的攻击线的输入/输出布局区域示意图；

图5是根据本申请一个实施例中的不同层的攻击线及换层过孔区域示意图；

图6是根据本申请一个实施例中的注入串扰噪声的PCB布局的设计流程示意图；

图7是根据本申请一个实施例中的PCB布局的设计流程中计算串扰噪声的步骤示意图。

各附图中，各标示如下：

1-受害线的差分信号输入区域；

2-受害线的差分信号输出区域；

3-S型绕线区域；

4-耦合区域；

401-第一耦合区域；

402-第二耦合区域；

403-第三耦合区域；

404-第四耦合区域；

5-攻击线的输入布局区域；

501.1～501.4-第一组4对差分的攻击线；

502.1～502.4-第二组4对差分的攻击线；

6-攻击线的输出布局区域；

7-攻击线换层过孔区域；

8-直线传输区域；

9-绕线

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

部分概念的说明：

印制电路板(PCB，Printed Circuit Board)：又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体。由于它是采用电子印刷术制作的，故被称为″印刷″电路板。

串行解串器(SerDes)：是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。

光模块(optical module)：由光电子器件、功能电路和光接口等组成，光电子器件包括发射和接收两部分。简单的说，光模块的作用就是发送端把电信号转换成光信号，通过光纤传送后，接收端再把光信号转换成电信号。

差分信号：差分信号传输是一种信号传输的技术，区别于传统的一根信号线一根地线的单端信号传输，差分传输在两根线上都传输信号，这两个信号的振幅相同，相位相反。在这两根线上传输的信号就是差分信号。差分传输的优点是抗干扰能力强，当外界存在噪声干扰时，几乎会同时耦合到两条信号线上，而接收端只关心两个信号的差值，所以外界的共模噪声可以被完全抵消。

过孔：PCB过孔是指印刷电路板上的孔，用于连接不同层之间的电气信号或电源。它由孔、孔周围的焊盘区和power层隔离区组成，通常可以分为盲孔、埋孔和通孔三类。

过孔残桩：过孔上未使用的部分。

SMA连接器：SMA连接器是一种卡口式连接器，常用于50Ω阻抗的射频电路中。它是射频、微波以及毫米波(mmW)行业中最常见的一种同轴连接器之一。SMA连接器全称为Subminiature Version A connector，即迷你型A版本连接器，外形直径约为6mm。

PAM4信号：PAM4信号是一种使用脉冲幅度调制技术的线路编码，它有四个电压电平，每个幅度电平分别对应逻辑比特00、01、10和11。换言之，PAM4编码的每个符号由2个比特组成，它们对应一个电压电平，即幅度。

背钻工艺：背钻工艺是一种在PCB生产中使用的技术，它可以通过控制深度钻孔的方法，去除连接器过孔或信号过孔的Stub孔壁，以促进电路板不同层之间的信号流动，而不受不需要的Stub的干扰。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本申请公开了一种注入串扰噪声的PCB布局结构，其结构参考图1所示，包括：一对差分的受害线和多对差分的攻击线。其中：在受害线的传输方向上，依次包括受害线的差分信号输入区域1、S型绕线区域3、直线传输区域8、以及受害线的差分信号输出区域2，多对攻击线分为两组并对称分布在直线传输区域8的两侧，其中在直线传输区域8上具有分别与多对攻击线耦合的多个耦合区域4。在攻击线的传输方向上，依次包括攻击线的输入布局区域5、上述耦合区域4、以及攻击线的输出布局区域6。其中多对攻击线的一对或多对在与一对受害线耦合之前还具有攻击线换层过孔区域7。

本说明书中的术语“受害线的传输方向”可以理解成是从受害线的输入区域1到输出区域2的方向。术语“攻击线的传输方向”可以理解成是从攻击线的输入布局区域5到输出布局区域6的方向。

其中，用于测试的信号从受害线的差分信号输入区域进入受害线，经过长度可调节的受害线的S型绕线区域3以满足受害线不同传输系数的要求，经过攻击线和受害线的耦合区域401～404模拟添加各种复杂串扰噪声，从受害线的差分信号输出区域2输出并接入高密度多通道高速串行接口芯片。

高密度多通道高速串行接口芯片是需要被测试性能的芯片，添加噪声的测试信号被用于完成测试评估高密度多通道高速串行接口芯片对于串扰噪声的可承受度的功能。其中，高密度多通道高速串行接口芯片可以是光模块芯片。

如图1所示的结构该PCB布局结构由一对差分的受害线和八对差分的攻击线为例进行说明。差分线的线宽为6密耳(mil)，差分线之间的线间距为12密耳(mil)。应当理解，差分线的线宽和线间距可以根据要求进行设置，并不限于上述数值，例如，差分线的线宽还可以为5mil、7mil、8mil等，差分线之间的线间距还可以为10mil、13mil、15mil、16mil等，本发明并不以此为限。在这个实施例中，受害线的两侧分别有4对差分的攻击线，有4个耦合区域401、402、403、404，对称的两对攻击线分别在受害线的两侧对称的位置耦合形成耦合区域4。

在一个实施例中，受害线的差分信号输入区域1和受害线的差分信号输出区域2均是采用2枚1.85mm内径的SMA连接器作为同轴信号的输入输出。

在一个实施例中，攻击线的输入布局区域5和攻击线的输出布局区域6选用8通道集成式的电缆组件。相比于SMA连接器，可以极大地减少PCB布局空间。

图5是根据本申请一个实施例中的不同层的攻击线及换层过孔区域示意图。在一个实施例中，攻击线换层过孔区域7包括过孔，其中，过孔的过孔残桩不大于5mil以用于支持至少112G bps PAM4信号，过孔的过孔残桩不大于3mil以用于支持224G bps PAM4信号。在这个实施例中，该PCB布局采用背钻工艺以减小过孔残桩对高速信号的影响。

在一个实施例中，攻击线换层过孔区域7还包括位于过孔周围的多个伴地孔，伴地孔连接PCB布局结构中的其它层的地端，为换层的高速线提供最短的回流路径。

图2是根据本申请一个实施例中的PCB布局结构的S型绕线区域示意图。在一个实施例中，受害线的S型绕线区域3的绕弯半径至少是差分的受害线的线宽的二十倍，受害线的S型绕线区域3中受害线的长度范围在10inch～25inch。应当理解，绕线可以为10inch、15inch、20inch、25inch等多种不同长度，以满足受害线不同传输系数的运用场景的需要。

图3是根据本申请一个实施例中的PCB布局结构的攻击线与受害线的耦合区域示意图。在一个实施例中，在攻击线和受害线的耦合区域401、402、403、404，受害线与攻击线之间的距离为1倍差分的受害线的线宽。应当注意，耦合区域401、402、403、404中，受害线和攻击线之间的距离为还可以设置为1.5倍、2倍、2.5倍等的差分线的线宽。受害线和攻击线之间不同的距离可以用于调节不同的添加不同种复杂串扰噪声。

在一个实施例中，一组攻击线的输入布局区域501和攻击线的输出布局区域601位于受害线的直线传输区域8相同的一侧并且远离耦合区域401、402、403、404位置，另一组攻击线的输入布局区域502和攻击线的输出布局区域602位于受害线的直线传输区域8相同的另一侧并且远离耦合区域401、402、403、404位置。多对攻击线中的每一对分别从攻击线的输入布局区域5经过多次弯折到达对应的攻击线的输出布局区域6。攻击线弯折过程中还形成有长短不一的绕线9，主要是为了控制各对攻击线到达受害线输出区域的噪声强度相等或接近。因此，绕线长短需要根据仿真的噪声大小进行微调。其中，输入布局区域5和输出布局区域6可相互对调，相当于改变攻击线对受害线的攻击方向。

在这个实施例中，如图1所示，在受害线的传输方向上，4个耦合区域401、402、403、404依次排列，在每个耦合区域401、402、403、404内受害线和攻击线耦合的长度相同，攻击线的输入布局区域5和攻击线的输出布局区域6与受害线之间的距离相同，第一攻击线的输入布局区域501和第一攻击线的输出布局区域601同在受害线一侧且对齐，第二攻击线的输入布局区域502和第二攻击线的输出布局区域602同在受害线另一侧且对齐。第一组4对差分的攻击线501.1、501.2、501.3、501.4从第一攻击线的输入布局区域501输入并从第一攻击线的输出布局区域601输出，第二组4对差分的攻击线502.1、502.2、502.3、502.4从第二攻击线的输入布局区域502输入并从第二攻击线的输出布局区域602输出。图4是根据本申请一个实施例中的PCB布局结构的攻击线的输入/输出布局区域示意图。

在此特定实施例中，为简化表达，以下在耦合区域401、402、403、404范围里，受害线的传输方向被描述为向左，受害线传输方向的逆向被描述为向右，在受害线右侧与受害线传输方向垂直且朝向受害线的方向为向下，在受害线右侧与受害线传输方向垂直且远离受害线的方向为向上，在受害线左侧与受害线传输方向垂直且朝向受害线的方向为向上，在受害线左侧与受害线传输方向垂直且远离受害线的方向为向下。

第一组4对差分的攻击线501.1、501.2、501.3、501.4在第一攻击线的输入布局区域501中并列，方向一致且都为向下。第一对差分的攻击线501.1依次经过向右的90度、向下的90度、向右的90度弯折到达离第一攻击线的输入布局区域501最远的第一耦合区域401。接着，第一对差分的攻击线501.1经过向上的90度、一次绕线、向左的90度、向上的90度弯折到达第一攻击线的输出布局区域601。第二对差分的攻击线501.2依次经过向右的90度、向下的90度、向右的90度弯折到达相对居中的第二耦合区域402。第二对差分的攻击线501.2经过向上的90度、一次绕线弯折到达第一攻击线的输出布局区域601。第三对差分的攻击线501.3依次经过向右的90度弯折到达离第一攻击线的输入布局区域501最近的第三耦合区域403，第三对差分的攻击线501.3经过向上的90度、一次绕线、向右的90度、向上的90度弯折到达第一攻击线的输出布局区域601。第四对差分的攻击线501.4依次经过向左的90度、向下的90度、向右的90度弯折到达离受害线输出区域2最近的第四耦合区域404。第四对差分的攻击线501.4经过向上的90度、向右的90度、向上的90度弯折到达第一攻击线的输出布局区域601，在第一攻击线的输出布局区域601中。

第一组4对差分的攻击线501.1、501.2、501.3、501.4在耦合区域4内，方向一致且都为向右。第一组4对差分的攻击线501.1、501.2、501.3、501.4并列在输出区域6内，方向一致且都为向上。

第二组4对差分的攻击线在受害线左侧，其结构与第一组4对差分的攻击线的结构对称，在此不做赘述。

测试者能够通过选择让所述攻击线攻击所述受害线的一侧，选择让所述攻击线攻击所述受害线的两侧，选择改变攻击线对受害线的攻击方向，选择一对或多对攻击线对受害线进行攻击，来选择不同攻击模式。

测试者能够通过调整攻击线输入信号强度和攻击线的数量、攻击线和受害线的耦合距离以及耦合长度，来调控注入串扰噪声的强度。注入噪声的强度，即攻击线耦合给受害线的噪声信号的大小，多路攻击线对受害线同时攻击时，受害线上的噪声属于非相干噪声，总共的串扰噪声满足各路噪声功率叠加。

本申请还公开了一种注入串扰噪声的PCB布局结构的设计方法，其流程图如图6所示，所述方法的步骤包括：PCB叠层设计、PCB版图设计、三维电磁仿真、时域噪声计算和PCB版图定稿。

步骤101，进行PCB叠层设计，确定由一对差分的受害线和多对差分的攻击线组成的PCB叠层；叠层可以是一个多层板，支持一对受害线和若干对攻击线，板材可选用极低损耗的M6，选择玻璃布搭配以减小玻纤效应的影响，内层走线选用HVLP级别铜箔。

步骤102，进行初始PCB版图设计。

步骤103，进行三维电磁仿真提取S参数，S参数用于描述多对差分的攻击线和一对差分的受害线之间的耦合关系。

步骤104，进行时域噪声仿真计算。

步骤105，根据时域噪声仿真的趋势来修改初始PCB版图设计，并迭代直到时域噪声满足目标要求。因为攻击线与受害线的耦合方式会决定性地影响噪声大小，因此可以主要通过电磁仿真以及时域噪声计算的情况，调整攻击线和受害线的耦合距离远近来控制噪声大小。

本实施例中，首先需要确定一个合理的PCB叠层，该叠层一般是一个多层板，可支持一对受害线和若干对攻击线，板材选用极低损耗的M6，合理选择玻璃布搭配以减小玻纤效应的影响，内层走线选用HVLP级别铜箔；然后进行初始PCB版图设计；然后进行三维电磁仿真提取S参数，此S参数需要足够完善，可描述攻击线和受害线的复杂的耦合关系；进而时域噪声仿真计算；接着根据时域噪声仿真的趋势来修改PCB版图设计，来回几次迭代直到版图定稿。

在实际测试过程中，可以通过调节攻击线输入信号强度以及攻击线输入信号的数量，自由地调控注入串扰噪声强度以及攻击模式。结合图1所示，在PCB布局区域，区域1作为受害线的差分信号输入，其中区域2作为受害线的差分信号的输出。需要指出的是，区域1和区域2需要根据具体叠层做好电磁仿真，尽可能降低阻抗不连续带来的影响，该PCB布局需要支持至少112G bps PAM4信号。在具体制板过程中，需要采用背钻工艺以减小过孔残桩对高速信号的影响。区域3是受害线的一段S型绕线，绕弯半径至少需要大于二十倍线宽，减小S型绕线自身对自身的耦合干扰，绕弯的数量主要于调节受害线的长度，以满足受害线不同传输系数的运用场景。区域4是攻击线和受害线的耦合，主要用于注入串扰噪声。在PCB布局的同一层，受害线临近于(大约1倍线宽耦合距离)攻击线A(例如，攻击线501.1)和攻击线B(例如，攻击线502.1)，根据电磁仿真以及时域噪声计算，调整攻击线和受害线的耦合距离以及耦合长度。在具体实时过程中，可自由选择一路或多路攻击线对受害线进行攻击，以模拟各种复杂的串扰噪声的攻击模式。区域5和区域6是攻击线的输入或输出布局区域。区域7是攻击线换层过孔区域，在具体实时过程中，需要采用背钻工艺以减小过孔残桩对高速信号的影响。

在一个实施例中，步骤104的时域噪声计算方法包括如下子步骤：

步骤201，先计算一对攻击线对受害线的单位冲击响应，再通过一系列单位冲击响应的卷积计算该对攻击线造成的时域噪声，并采用均方根来衡量该对攻击线对受害线时域噪声的大小；可以通过python或其他数学分析软件进行计算；

步骤202，计算其他对攻击线对受害线的时域噪声大小；

步骤203，通过累加各对攻击线的时域噪声的平方得到受害线上最终叠加的有效噪声功率。

假设攻击线输出的幅度是±0.4V的PAM4信号，该PAM信号由一系列冲击构成(1个UI对应32个冲击，其中信号位宽UI是数字信号里面的一个概念，指的是一位数字信号的脉冲宽度，通常是传输速率的倒数)，利用python或其他数学分析软件可计算一组攻击线对受害线的单位冲击响应，整个PAM信号的时域噪声就是一系列单位冲击响应的卷积，在数学上采用均方根来衡量该组攻击线对受害线时域噪声的大小；同理可计算其他组攻击线对受害线的时域噪声大小；考虑到不同组的攻击线耦合给受害线的噪声属于非相干噪声，那么受害线上最终叠加的有效噪声功率等于各组噪声平方的累加；攻击线与受害线的耦合方式决定了噪声大小，在本实施例中，主要通过调节耦合的距离远近来控制噪声大小。

需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本申请的上述讲授内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。

在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (10)

1.一种调控注入串扰噪声的PCB布局结构，其特征在于，包括：一对差分的受害线和多对差分的攻击线，其中：

在所述受害线的传输方向上，依次包括受害线的差分信号输入区域、S型绕线区域、直线传输区域、以及受害线的差分信号输出区域，所述多对攻击线分为两组并对称分布在所述直线传输区域的两侧，其中在所述直线传输区域上具有分别与所述多对攻击线耦合的多个耦合区域；

在所述攻击线的传输方向上，依次包括攻击线的输入布局区域、所述耦合区域、以及攻击线的输出布局区域，其中所述多对攻击线的一对或多对在与所述一对受害线耦合之前还具有攻击线换层过孔区域，多对为大于等于两对；

其中，用于测试的信号从所述受害线的差分信号输入区域进入受害线，经过长度可调节的所述受害线的S型绕线区域以满足受害线不同传输系数的要求，经过所述攻击线和受害线的耦合区域模拟添加各种复杂串扰噪声，其中通过选择让所述攻击线攻击所述受害线的一侧，选择让所述攻击线攻击所述受害线的两侧，选择改变攻击线对受害线的攻击方向，选择一对或多对攻击线对受害线进行攻击，来选择不同攻击模式；从所述受害线的差分信号输出区域输出并接入高密度多通道高速串行接口芯片；添加噪声的用于测试的信号被用于完成测试评估高密度多通道高速串行接口芯片对于串扰噪声的可承受度的功能。

2.根据权利要求1所述的PCB布局结构，其特征在于，该PCB布局结构由一对差分的受害线和八对差分的攻击线构成，差分线的线宽为6mil，差分线之间的线间距为12mil。

3.根据权利要求2所述的PCB布局结构，其特征在于，所述受害线的差分信号输入区域和所述受害线的差分信号输出区域均是采用2枚1.85mm内径的SMA连接器作为同轴信号的输入输出；

所述攻击线的输入布局区域和所述攻击线的输出布局区域选用8通道集成式的电缆组件。

4.根据权利要求1所述的PCB布局结构，其特征在于，所述攻击线换层过孔区域包括过孔，其中，所述过孔的过孔残桩不大于5mil以用于支持至少112G bps PAM4信号，所述过孔的过孔残桩不大于3mil以用于支持224G bps PAM4信号。

5.根据权利要求4所述的PCB布局结构，其特征在于，所述攻击线换层过孔区域还包括位于所述过孔周围的多个伴地孔，所述伴地孔连接所述PCB布局结构中的其它层的地端。

6.根据权利要求1所述的PCB布局结构，其特征在于，所述受害线的S型绕线区域的绕弯半径至少是所述差分的受害线的线宽的二十倍，所述受害线的S型绕线区域中所述受害线的长度范围在10inch~25inch。

7.根据权利要求1所述的PCB布局结构，其特征在于，在所述攻击线和受害线的耦合区域，所述受害线与所述攻击线之间的距离为1倍所述差分的受害线的线宽。

8.根据权利要求1所述的PCB布局结构，其特征在于，一组攻击线对应的的输入布局区域和输出布局区域位于所述受害线的直线传输区域同侧并且远离所述耦合区域的位置，其中每一对攻击线分别从所述攻击线的输入布局区域经过多次弯折到达对应的所述攻击线的输出布局区域。

9.一种如权利要求1所述的注入串扰噪声的PCB布局结构的设计方法，其特征在于，包括：

步骤101，进行PCB叠层设计，确定由一对差分的受害线和多对差分的攻击线组成的PCB叠层；

步骤102，进行初始PCB版图设计；

步骤103，进行三维电磁仿真提取S参数，所述S参数用于描述所述多对差分的攻击线和所述一对差分的受害线之间的耦合关系；

步骤104，进行时域噪声仿真计算；

步骤105，根据时域噪声仿真的趋势来修改所述初始PCB版图设计，选择不同攻击模式，并迭代直到时域噪声满足目标要求。

10.根据权利要求9所述的设计方法，其特征在于，所述步骤104的时域噪声计算方法如下：

步骤201，先计算一对攻击线对受害线的单位冲击响应，再通过一系列单位冲击响应的卷积计算该对攻击线造成的时域噪声，并采用均方根来衡量该对攻击线对受害线时域噪声的大小；

步骤202，计算其他对攻击线对受害线的时域噪声大小；

步骤203，通过累加各对攻击线的时域噪声的平方得到受害线上最终叠加的有效噪声功率。