TW201106828A - Multilayer printed wiring board - Google Patents

Description

201106828 六、發明說明： 【發明所屬之技術領域】

本發明係關於一種多層印刷電路板；提議—種關於高頻 之1C晶片、特別即使是構裝在3 GHz以上之高頻區域之IC 晶片也不發生錯誤動作或錯誤等而能夠提高電氣特性或可 靠性之多層印刷電路板。 【先前技術】 在構成1C晶片用之封裝之增層（build-up)式之多層印刷 電路板’在形成通孔之芯基板之兩面或單面，形成層間絕 緣樹脂’藉由雷射或光触刻而對於層間導通用之導通孔， 來進行開口，形成層間樹脂絕緣層。在該導通孔内壁和層 間樹脂絕緣層上，藉由電鍍等而形成導體層，經過蝕刻 專，形成圖案，作出導體電路。此外，藉由重複地形成層 間絕緣層和導體層而得到增層多層印刷電路板。配合於需

要’藉由在表層，形成錫鉛凸塊、外部端子（PGa/bgA 等）’而成為能夠構裝IC晶片之基板或封裝基板。IC晶片 係藉由進行C4(覆晶）構裝而進行IC晶片和基板間之電氣連 接。 作為增層式多層印刷電路板之先前技術係有曰本特開平 6-260756號公報、日本特開平6-275959號公報等。同時， 在藉由填充樹脂來填充通孔之芯基板上，形成接端面 (land) ’施行在兩面具有導通孔之層間絕緣層，藉由加成 法而施行導體層’藉由連接於接端面而得到形成高密度 化、微細配線之多層印刷電路板。 15I604.doc 201106828 【發明内容】 [發明所欲解決的課題] 但疋，隨著ic晶為高頻而使得錯誤動作或錯誤之發 生頻率變向。特別是在頻率超過3 GHz時，因此，其程度 變高。在超過5啦時，也完全無法動作。因此，:具備 遠1C晶片來作為CPU之電腦，不可以進行應該發揮功能之

動作 '例如圖像之辨識、開關之切換、f料對於外部之傳 達等之要求之功能或動作。 在刀別對於廷些1C晶片、基板來進行非破壞檢查或分解 時’在1C晶片、基板本身，不發生短路或開放等之問題， 在構裝頻率小（特別是未滿i GHZRIC晶片之狀態下，並 無發生錯誤動作或錯誤。 本發明人們係為了解決前述課題，因此，正如日本特願 2-233775號中之所記載的，提議使得s基板上之導體 厚度之厚度更加厚於層間絕緣層上之導體層之厚度。作 是’在前述發明，在企圖製作具有微細之配線圖案之怎基 板時’使得配線圖案間之絕緣間隔變窄，成為絕緣可靠性 變差之印刷電路板。 成 晶片 具有 板。 為第i發明之目的係提議-種可以構成高頻區域找 、特別即使是超過3 GHz也不發生錯誤動作或錯誤而 兩絕緣可隸之印刷基板或㈣基板之多層印刷電路 在第2發明’作為在高頻之錯誤動作之對策係本發明 就使用多層芯基板來成為芯基板而在多層芯基板内設置 151604.doc 201106828 度變厚之導體層，來進行檢討。 就該多層印刷電路板而言，參考圖3 5，來進行說明。在 多層印刷電路板1 〇，使用多層芯基板3 〇。在多層芯基板3 〇

表面之成號電路34S、電源電路34P、地線電路34E之__L 面，配置：形成導通孔60和導體電路58之層間絕緣層5〇以 及形成導通孔160和導體電路158之層間絕緣層15〇。在該 導通孔160和導體電路158之上層，形成銲錫阻劑層7〇，透 過該銲錫阻劑層70之開口部71，而在導通孔16〇和導體電 路158，形成凸塊76U、76D。 多層芯基板30上側之電源電路34P係形成為電源用平面 層’下側之地線電路34E係形成為地線用平面層。此外， 在多層基板3 0内部之表面側’形成内層之地線電路16 £ 和由電源用通孔36THP開始延出之假接端面丨6d，在背 面’形成電源電路1 6P和由地線用通孔36THE開始延出之 假接端面16D。所謂假接端面係由通孔開始延出之導體電 路’係表示不導通於同一層内之其他配線之配線圖案或者 是呈電氣地連接相同電位之配線圖案（圖36(A)中之16DI)。 上側之地線電路16E係形成為地線用平面層，下側之電源 電路16P係形成為電源用平面層。圖36(A)係顯示圖35中之 X4-X4橫剖面，圖36(B)係顯示X5-X5橫剖面。設置多層芯 基板30表背面之連接用通孔36。假接端面丨6d係設置在不 連接於地線電路16E、電源電路16P之通孔36之周圍。在假 接端面之周圍，用以確保假接端面和其他配線圖案間之絕 緣（非導體形成部分（非導體形成部分拉拔部35))。此外， 151604.doc 201106828 正如圖36(A)所示’在鄰接之位置位處有相同電位之通孔 之狀態下，也有形成在這些通孔周邊之總刮地形成之假接 端面16DI之狀態發生。 得知：在此種構造之多層印刷電路板，藉由使得多層芯 基板30之地線電路16E、16P變厚，而在開關成為ON(導通） 後，在發生複數次之1C之電壓下降中，主要改善第3次之 電壓下降。但是’得知：關於第1次、第2次之電壓下降而 言，並無大幅度地改善。 第2發明係為了解決前述課題而完成的，其目的係提議 一種可以構成尚頻區域之1C晶片、特別是即使超過3 GHz 也不發生錯誤動作或錯誤之印刷基板或封裝基板之多層印 刷電路板。特別是改善在開關成為〇N(導通）後之所發生之 電壓下降中之第1次和第2次之電壓下降。 [用以解決課題的手段] [第1發明] 本發明人們係朝向前述目的之實現而全心地進行研究， 、’。果 t到至以下所示之内容成為要旨構造之第1發明。 也就疋說，第1發明係一種多層印刷電路板，在芯基板上 t成層間絕緣層和導體層而透過導通孔來進行電氣連接， 其特徵在於：芯基板之電源用或地線用導體層之厚度和之 至乂 種係更加厚於層間絕緣層上之導體層之厚度。 也就是說，以芯基板作為多層芯基板，並非僅使得芯基 板表背面之導體層之厚度變厚’即使得各個導體層之厚度 又厚在多層芯基板之狀態下，分別足夠於芯基板之表 151604.doc 201106828 導體層和内層之導體層之厚度係成為有助在對於ic 蝴”、供應或其穩定化之厚度。在該狀態下，表背面之導 體層和内層之導體層係 电轧炙運接，並且，適用在2個 口Μ立以上之電氣連接時。 γ#丄 ^ Τ 乜就疋說，可以猎由進行多層 化使仔夕層芯基板之各個導體層之厚度和變厚，使用芯 肢層來作為電源用導體層，而提高電源對於I。晶片 之供應此力。此外，才以兹山m 了以藉由使用芯之導體層，來作為地 線層’而減低對於IC晶片之訊號及重疊於電源之雜訊，或 者疋纽穩定地供應電源。因此，在該多層印刷基板上構 裝1C晶片日夺，可以減低IC晶片〜基板〜電源為止之迴路電 感，°因此’初期動作之電源不足變小，所以，不容易引起 電源不足、”。果’即使是藉此而構裝高頻區域之1C晶片， 也不引起初期啟動之錯誤動作或錯誤等。此外減低雜 讯，因此，不引起錯誤動作或錯誤。 卜可乂藉由成為多層芯基板，而在仍然確保多層芯 基板之導體層之厚度和之狀態下’使得多層芯基板之各個 導體層之厚度變薄。也就是說，τ以藉此，而即使是形成 微細之配線圖案’也能夠確實地確保配線圖案間之絕緣間 隔’因此’也能夠提供高絕緣可靠性之㈣電路板。 作為其他效果係可以藉由使得芯基板之f源用或地線用 之導體層之厚度變厚而增加芯基板之強度，即使是藉此而 使得芯基板本身變薄，也能夠藉由基板本S，來緩和弯曲 或發生之應力。 此外，也在經過1C晶片〜基板 〜電容器或電源層〜電源而 I51604.doc 201106828 供應電源至IC晶片之狀態下，達到同樣之效果。可以減低 前述迴路電感。因為這樣，在電容器或介電f層之電源供 應’不造成損失。說起來ic晶片係瞬間消耗電力而進行複 雜之决异處理或動作。可以藉著由電源層開始供應至圯晶 片之電力供應’而即使是構裝高頻區域之IC晶片，也對於 初期動作之電源不足（所謂發生電壓下降之狀況），不構裝 大罝之電容器’來進行電源之供應。說起來由於使用高頻 區域之1C晶片，因此，發生初期動作時之電源不足（電壓 下降），但是，在低頻率之IC晶片，足夠於構裝之電容器 或内藏之介電質層之電容。 特別是在使用作為芯基板電源層之導體層之厚度和更加 厚於芯基板之單面或兩面上之層間絕緣層上之導體層之厚 度時，可以使得前述效果成為最大限度。該狀態下之所謂 層間絕緣層上之導體層係所謂增層印刷電路板之增層部之 層間絕緣層上之導體層（如果是本案的話、則成為圖8中之 58 、 158)。 心基板之電源層係可以配置在基板之表層、内層或其兩 邊。可以配置在基板之表面、背面、内層之内之至少1層 或者是複數層。可以在内層之狀態下，涵蓋於2層以上而 成為多層化。可以使得殘留之層成為地線層D在基本上， 如果芯基板之電源用導體層之厚度和更加厚於層間絕緣層 之導體層的活’則具有其效果。最好是電源用之導體層和 地線用之導體層呈交互地進行配置係用以改善電氣特性。 但是，最好是形成於内層。在形成於内層時，在1(：晶片 151604.doc 201106828 和外部端或電容II間$ φ Μ 器間之中間，配置電源層。因此，由於雙 方之距離變得玲—，姑游4 π 緣故 之原因變少，抑制電源之不足之 此外’在本發明…種多層印刷電路板係在芯基板上形 成層間絕緣層和導體層而透過導通孔來進行電氣連接之多 層MJ電路板’其特徵在於：在多層芯基板之電源用導體 層之厚度和成為以、層間絕緣層上之導體層之厚度成為心 時，成為α2<α1$40α2。 在αΐ $ (χ2之狀態下，完全沒有對於電源不足之效果。也 就是說’換句話說’相對於初期動作時之所發生之電壓下 降而抑制其下降度係變得不明確。 在即使是超過α1>40α2之狀態也進行檢討時，基板厚度 變厚’因Λ ’相反地，成為在對於IC之電源供應時而需要 時間之結果。也就是說，可以理解成為本案效果之臨界 點。即使;I:成為這個以上之厚度，也無法要求電氣效果之 提升。此外，在超過該厚度時，在怒基板之表層形成導體 層之狀態下，在用以形成芯基板和進行連接之接端面等， 發生困難。此外，在形成上層之層間絕緣層時，凹凸變 大，在層間絕緣層，產生起伏，因此，無法整合阻抗。但 是，即使是該範圍（α1>40α2)，也沒有問題時發生。 多層芯基板之電源用導體層之厚度和α1係更加理想是 1 ·2α2<α1 S 40α2。確認：如果是該範圍的話，則不發生由 於電源不足（電壓下降）所造成之1C晶片之錯誤動作或錯誤 等。 151604.doc •10· 201106828 該狀態下之所謂芯基板係指使用：破璃環氧樹脂等含浸 在芯材之樹脂基板、陶瓷基板、金屬基板'複合著樹脂、 陶竟和金屬所使用之複合芯基板、在這些基板之内層^置 導體層之基板、形成3層以上之多層化之導體層之多層芯 基板等。 為了使得多層芯基板之電源用導體層之厚度和變厚，因 此，可以使用在埋入金屬之基板上藉由電鍍、濺鍍等之一 般進行之形成導體層之印刷電路板之方法所形成者。 此外，在本發明，一種多層印刷電路板係在芯基板上形 成層間絕緣層和導體層而透過導通孔來進行電氣連接之多 層印刷電路板，其特徵在於：在多層芯基板之地線用導^ 層之厚度和成為α3、層間絕緣層上之導體層之厚度成為α〗 時，（Χ3和α2係α2<α3^4〇α2。可以藉由成為該範圍而減低 重®在對於1C晶#之訊號電源之雜訊。此夕卜，能夠穩定地 進行對於1C之電源供應。此外，在成為12〇11<(13$4〇(12之 範圍時，增加其效果。 此外，藉由相同厚度之材料所形成，因此，如果是層積 之多層印刷電路板的話，則定義具有電源層來作為印刷基 板之導體層之層或基板’來成為芯基板。 此外，多層芯基板係在内層具有相對厚之導體層，在表 層具有相對薄之導體層，内層之導體層係主要適合於電源 層用之導體層或地線用之導體層（所謂相對厚、相對薄係 比較於全部導體層之厚度而具有該傾向之狀態在該狀態 下，顯示内層係指在比較於其他導體層時而變得相對厚， 151604.doc 201106828 表層係指其相反。 作為電源用丄 以使用表層之導體層，來 面，Mu. 守賤層，並且，也可以使用一 來作為電源用之導體層，f 之導體層。 層使用其他面’來作為地線用 也，是說’以藉由在内層側’配置厚導體層，而即使 =思地改變其厚度’也形成樹脂層，來覆蓋其内層之導 曰，因此，得到作為芯之平坦性。 之導俨屉*包 ，在層間絕緣層 伏。即使是在多層芯基板之表層配 屏層’也能夠以足夠於内層導體層之厚度’來確保 充分之導體層之厚度而作為芯之導體層。可以藉由使用這 些來作為電源層用之導體層或地線用之導體層，而改善多 層印刷電路板之電氣特性。 ° 最好是在成為多層芯基板時，内層之導體層係使得導體 層之厚度相對地變厚，並且，使用作為電源層，表層之導 體層係形成夾住内層之導體層，並且，也有使用作為訊號 線之狀態發生。可以藉由該構造而達到前述之電源強化。 此外，可以藉由在芯基板内，配置導體層和導體層間之 afL號線而形成微型帶構造’因此’能夠降低電感，得到阻 抗之整合。因此’可以使得電氣特性也進行穩定化。此 外’成為表層之導體層相對地變薄之更加理想之構造。& 基板係可以使得通孔間距成為600 μηι以下。 最好是多層芯基板係適合在呈電氣隔絕之金屬板之兩 面，介在樹脂層，内層之導體層係還在該内層之導體層之 外側’介在樹脂層，形成表面之導體層所構成。可以藉由 I5I604.doc • 12· 201106828 在中央。卩，配置呈電氣隔絕之金屬板，而確保充分之機械 強度。此外’藉由在金屬板之兩面，介在樹脂層，使得内 層之導體層，還在該内層之導體層之外側，介在樹脂層， 形成表面之導體層，而在金屬板之兩面，具有對稱性，在 熱循環％’防止彎曲、起伏之發生。 多層芯基板係可以在36合金或42合金等之低熱膨脹係數 之金屬板之兩面，介在絕緣層，使得内層之導體層，還在

該内層之導體層之外側，介在絕緣層，形成表面之導體 層。可以藉由在中央部，配置呈電氣隔絕之金屬板，而使 得多層印刷電路板之χ_γ方向之熱膨脹係數，來接近1(：之 熱膨脹係數’提高在IC和多層印刷電路板之連接部之樹脂 :之局部加熱循環性。此外，可以藉由在金屬板之兩面， 介在絕緣層，還使得内層之導體層，在該内層之導體層之 外側，介在絕緣I，形成表面之導體f，而在金屬板之兩 面’具有對稱性，在加熱循環等，肖止彎曲、起伏之發 生。 "

圖10係在縱軸，顯示IC晶片之電壓，在橫軸，顯示時間 經過。圖10係以不具備構裝i咖以上之高頻冗晶片之電 源供應用之電容器之印刷電路板，來作為模型。線A係顯 GHRIC晶片之電麼經時變化，線B係顯示3晰之1C ^ 電壓心時變化。在該圖，顯示在開關成為ON(導通） 後而在發生複數次之電麼下降内之第3次之電Μ下降。該 經時變化係在開始啟動IC晶片時，瞬間需要大量之電源。 在該供應變得不足時，下降電壓（χ點、χ，點）。然後，供 151604.doc •13· 201106828 應之電源係逐漸地變得充足n消除電壓之下降。但 是’在電壓下降時’容易引駿晶片之錯誤動作或錯誤;' 也就是說’成為由於電源之供應不^所造成之IC晶片之功 能無法充分地發揮功能及啟動而引起之意夕卜該電源不足 (電壓下降）係隨著IC晶片之頻率增加而變大。因此，為了 消除電壓之謂’所以’花費時間，進行要求之功能、啟 動，結果，產生時滞。 為了補充前述之電源不足（電壓下降），因此，可以藉由 連接於外部之電容器，冑出該電容H内之所儲存之電源， 而使得電源不足或電壓下降變小。 在圖11，以具備電容器之印刷基板，來作為模型。線C 係構裝小電容之電容器而顯示1 GHz之IC晶片之電壓經時 變化。在比起並無構裝電容器之線八時，電壓下降之程度 變小。此外，線D係比起在線c所進行者還構裝更大電容 之電谷器而相同於線C來顯示經時變化。此外，即使是比 較於線C，也使得電壓下降之程度變小。可以藉此而使得 要求之1C晶片也進行功能及啟動。但是，正如圖1〇所示， 使得1C晶片成為更高之高頻區域，需要更多之電容器容 量，因此，必須設定電容器所構裝之區域，所以，不容易 確保電壓，無法提高動作及功能，並且，即使是所謂高密 度化之方面，也變得困難。 將在使得多層芯基板之電源用導體層之厚度和成為α1、 層間絕緣層上之導體層之厚度成為α2而改變α1/α2時之電 壓下降之狀態，顯示在圖12中之圖形。在圖12中，線c係 151604.doc 14 201106828 構裝小電容之電容器而以i GHz^c晶片來顯示心2之電 壓之經時變化。此外，線以系構裝小電容之電容器而以i GHz之1C晶片來顯示α1 = 1 5α2之電壓之 構裝小電容之電容器而以1GH_晶片來顯示α1^ 之電壓之經時變化。隨著芯之導體層之厚度和變厚而減小 電源之不足或電壓之下降。因此，可以說是所㈣晶片之 功能、動作之意外之發生變少。藉由使得芯基板之電源用 導體層之厚度和變厚而增加導體層之體積。在增加體積 時’減低導體之電阻’因此’並無對於傳達之電源之電 壓、電流H因此’找晶片〜電源間之傳達損失變 二、，進行電源之供應，因此，並無引起錯誤動作或錯誤 等。在該狀態下’特別是藉著由於電源用導體層之厚度和 所造成之要因變大，使得芯基板之電源用導體層之厚度和 更加厚於層間絕緣層上之導體層之厚度，而達到其效果。 此外’即使是在芯基板内而内藏電容器或介電質層、電 阻等之電子零件之基板，也顯著地顯示其效果。可以藉由 進行内藏而縮㈣晶片和電容器或介電質層間之距離。曰因 此’可以減低迴路電感。能夠使得電源不足或電壓下降變 小。例如即使是在内藏電容器或介電f層之芯基板，也可 以藉由使得芯基板之導體層及電源層之導體層之厚产更加 厚於層間絕緣層上之導體層厚度，而減少主要電源和内藏 之電谷器或介電質層之電源間之兩者之導體電阻，因此， 能約減低傳達之損失，來更加發揮内藏電容器之基板之效 果。 I51604.doc 201106828 芯基板之材料係成為樹脂基板而進行檢證，但是，得头 即使是陶瓷、金屬芯基板也達到同樣之效果。此外，導體 層之材質係也藉著由銅所構成之金屬而進行，但是，無法 確認所謂即使是其他金屬也抵銷效果來增加錯誤動作或錯 誤之發生，因此，認為在芯基板之材料不同或者是形成導 體層之材質不同’並無其效果之影響。更加希望的是芯基 板之導體層和層間絕緣層之導體層係藉由相同金屬而形 成。電氣特性、熱膨脹係數等之特性或物性並無改變，因 此’達到本案之效果。 [第1發明之效果] 可以藉由第1發明而減低1(：晶片〜基板〜電源之導體之電 阻，減低傳達之損失。因此，傳達之訊號或電源係發揮要 求之月匕力所以’為了使得IC晶片之功能、動作等係正常 地進行動# ϋ此’並無發生錯誤動作或錯誤。能夠減低 晶片〜基板〜地線之導體之電阻，可以減輕在訊號線、電 源線之雜訊之重疊，防止錯誤動作或錯誤。

此外，也得知：藉由第1發明而使得發生於1C晶片之」 期啟動時之電源不；^(電壓下降）之程度變小；得知即使 構裝高頻區域之IC晶片、特別是3 GHz以上之IC晶片， 可以毫無問題地進行啟動。因此，也可以提高電氣特 電氣連接性。 著可以藉由使得芯基板成為多層化，使得導體層之 厚度和變厚，而成為也具有良好之絕緣可靠性之印刷電路 板。 151604.doc -16- 201106828 此外，可以比起習知之印屈曾 ., 卩刷電路板，來使得在印刷基板 ，之電路内之電阻變得更加小，t，即使是附加偏麗，進 二心μ度下之所進行之可靠性試驗（高溫高濕度偏 & 4驗），也使得破壞之時 靠性。 時門2長，所以’也可以提高可 此外，由於使得電源用導體層之電阻變低，因此，即使 疋流動多量之電氣’也抑制發熱。也相同於地線層。即使

是在該方面，也不容易發生錯誤動作，使得ic構裝後之印 刷電路板之可靠性變高。 [第2發明] 作為第2發明係本發明人們朝向前述目的之實現而全心 地進行研究，結果，想到至以下所示之内容成為要旨構造 之第1發明。也就是說’第2發明係以在具備連接表面和背 面之複數個通孔並且具有表面和背面之導體層及内層之導 體層之3層以上之多層芯基板上形成層間絕緣層和導體層 而透過導通孔來進行電氣連接之多層印刷電路板，其特徵 在於：前述複數個通孔係由呈電氣地連接於1(：晶片之電源 電路或地線電路或者是訊號電路之許多電源用通孔和許多 地=用通孔及許多訊號用通孔所構成，前述電源用通孔係 在貫通多層芯基板内層之地線用導體層之際，使得許多電 源用通孔内之至少IC正下方或7〇%以上之電源用通孔，在 地線用導體層，不具有由電源用通孔開始延出之導體電嵴 及/或前述地線用通孔係在貫通多層芯基板内層之電源用 導體層之際，使得許多地線用通孔内之至少1(：正下方或 15I604.doc 201106828 70〇/〇以上之地線用通孔，在電源用 m ^ 肢增不具有由地線 用通孔開始延出之導體電路，來作為技術特徵。 但是’並不需要使得IC正下方之全部通孔：為前述特徵 之通孔，可以在一部分之通孔’適用本發明。 也就是說，-種印刷電路板係以在具備連接表 之複數個通孔並且具有表面和背面之導體層及内層之導體 層之3層以上之多層怎基板上形成層間絕緣層和導體層： 透過導通孔來進行電氣連接之乡騎㈣路板其特徵在 於：前述複數個通孔係由呈電氣地連接於IC晶片^電源電 路或地線電路或者是訊號電路之許多電源用通孔和許多地 線用通孔及許多訊號用通孔所構成，前述電源用通孔係在 貫通多層芯基板内層之地線用導體層之際，使得許多電源 用通孔内之1C正下方之一部分之電源用通孔，在地線用導 體層，不具有由電源用通孔開始延出之導體電路，前述地 線用通孔係在貫通多層S基板内層之電源用導體層之際， 使得許多地線用通孔内之IC正下方之一部分之地線：通 孔，在電源用導體層，不具有由地線用通孔開始延出之導 體電路，來作為技術特徵。 此外，以在地線用導體層之不具有由電源用通孔開始延 出之導體電路之電源用通孔和在電源用導體層之不具有由 地線用通孔開始延出之導體電路之地線用通孔係呈格子狀 或千鳥狀地進行配置，來作為特徵。在該狀態下，電源用 通孔和地線用通孔係交互地進行位處。 以下，將在地線用導體層之不具有由電源用通孔開始延 151604.doc -18* 201106828 出之導體電路之電源用通孔，稱為不具有假接端面之電源 用通孔’將在電源用導體層之不具有由地線用通孔開始延 出之導體電路之地線用通孔，稱為不具有假接端面之地線 用通孔，僅稱為不具有假接端面之通孔。. 此外，以多層芯基板之電源用導體層之厚度和α1相對於 層間絕緣層上之導體層之厚度α2而成為α2<α1 $ 4〇α2，來 作為技術特徵。 此外，以多層芯基板之地線用導體層之厚度和α3相對於 層間絕緣層上之導體層之厚度α2而成為α3<α1$4〇α2，來 作為技術特徵。 [第2發明之效果] 在第2發明，在電源用或/及地線用通孔中之…正下方或 7〇0/。以上之通孔係在多層芯基板之内層不具有假接端面。 作為第2發明之第丨效果係使得通孔間隔成為窄間距，因 此’能夠進行微細化。可以藉此而進行印刷電路板之小型 化° 作為第2效果係能夠使得電源用通孔和地線用通孔間之 間隔變得狹窄，因此，可以減少相互電感。所以，由於1C 二期料之第卜欠和第2次之電源下降所造成之電源不足變 小°不容易引起電源不《，即使是藉此而構裝高頻區域之 IC 曰 Η * 曰曰，也不容易引起初期啟動之錯誤動作或錯誤等。 作為第3效果係使得在ICf晶體來供應電源之配線長度 紐，因此，不容易引起Ic之電壓下降。相對於此，在具 假接>而面之多層印刷電路板，使得在冗電晶體來供應電 】51604.doc -19- 201106828 源之配線長度變長。為何如此，由於電氣係容易流動在導 體之表面’因此’在具有假接端面之狀態下之配線長度係 在通孔之配線長度加入假接端面之表面之配線長度之緣 故。 即使不具有假接％面之通孔成為ic正下方之一部分，也 得到同樣之效#。為何如&，由於電氣係優先地流動在電 阻小之配線’因此，即使不具有假接端面之通孔成為一部 分，也可以經由不具有假接端面之通孔，在lc電晶體來供 應電源之緣故。但是，不具有假接端面之電源用通孔和地 線用通孔係最好是分別對於全電源用通孔、全地線用通孔 而個別成為30%以上 '更加理想是5〇%以上。在不具有假 接端面之通孔數目變少時，在此種通孔集中電氣，因此， 本發明之效果變小。 此外不具有假接纟而面之電源用通孔和不具有假接端面 之地線用通孔係最好是呈格子狀或千鳥狀地進行配置。在 »亥狀心下，更加理想是交互地進行配置。為何如此，由於 相互電感減少，因此，在短時間，進行對於ic電晶體之電 源供應之緣故。 作為第4效果係可以使得多層芯之内層之電源層或地線 層之導體面積變多，因此，兩導體層之導體電阻變小，結 果，順暢地進行對於IC電晶體之電源供應。為何如此，由 於沒有假接端面，因此，可以更加接近通孔而形成電源層 或地線層之緣故（參考圖3 7)。在比較圖37中之通孔之v周 邊和W周邊時，在w並無假接端面，因此，可以接近於通 151604.doc 201106828 孔而形成導體層，結果，比起v周邊’還形成更多之導體 層。 由以上之結果而得知：即使是同時進行開關，如果也藉 由本發明之多層印刷電路板的話，則1C電晶體不容易成為 電源不足’不容易發生錯誤動作。 此外，最好是使得多層芯基板之表面和背面之導體層及 内層之導體層間之厚度變厚、特別是内層之導體層之厚度 變厚。

作為該效果係可以藉由使得導體層變厚而增加導體本身 之體積。可以藉由增加其體積而減低在導體之電阻。因 此，藉由使用導體層來作為電源層而提高電源對於IC晶片 之供應能力。此外，可以藉由使用導體層來作為地線層而 減低重疊在對於1C晶片之訊號及電源之雜訊。因此，可以 在該印刷電路板構们C晶片時，減低IC晶片〜基板〜電源為 止之電感，能夠主要改善初期動作之第3次電壓下降。此 外，正如圖34所示，電位相反之通孔和導體層呈對向之部 分之面積（對向面積）和距離增大，同時，兩者呈接近，因 此’更加減低第1次和第2次之電壓下降。通孔係不具有假 接端面，因此’例如不具有假接端面之電源用通孔和相反 電位之地線層間之距離呈接近。此外，地線層變厚，因 此’使得電源用通孔和地線層呈對向之距離變長。所以， 比起成為不具有假接端面之多層印刷電路板，還可以更加 文。電；1之下降。作為圖34所示之X距離係最好是15〜1別 μΓΏ°在成為15 _以下時’降低絕緣可靠性。另-方面， 151604.doc •21 201106828 在超過150 μιη時，使得改善電壓下降之效果變小。 像這樣，在通孔貫通多層芯基板之具有其他電位之内層 時，在1C正下方或7〇%以上之通孔’不設置假接端面，可 以藉由使得導體層變厚，而改善發生於初期動作時之主要 之電壓下降（由第1次開始至第3次之電壓下降）。因此’即 使是在該印刷電路板構裝高頻之1C晶片，也不引起初期啟 動之錯誤動作或錯誤等。 不具有假接端面之通孔係即使是在IC正下方，成為一部 分’也得到相同之效果。 _ 在内層並無設置假接端面之多層芯構造係特別使得内層 之導體厚度更加厚於多層芯基板之表背面之導體厚度，有 效於確保芯之導體層之厚度和⑷）之狀態。其理^由於 在表背面之導體層，必須有用以得到呈電氣地連接在形成 ，其上面之增層之層間之電氣連接之通孔接端面。如果表 背面之導體層之厚度變厚時，為了確保通孔接端面和其他 通孔接端面或其他導體電路間之絕緣可靠性，因此，必須 使得這些之間之絕緣間隔變寬，結果，無法進行通孔間隔φ 之窄間距化之緣故。此外’在使得多層芯基板之表背面之 導體厚度變厚時’在形成於其上面之層間絕緣層產生起 伏’因此，無法進行阻抗整合。 刀別足夠於多層芯基板之表層之導體層和内層之導體層 之厚度係成為这之導體層之厚度。在該狀態下，表層二 ，層和内層之導體層係有電氣之連接’並且，適用在2個 部位以上之電氣連接時。此外，如果是銲塾、接端面程度 151604.doc -22- 201106828 之面積的話，則該面積之導體層之厚度係並非足夠之厚 度。所謂導體層係最好是電源層或地線層。 在該狀態下，可以是由3層（表層+内層）所構成之多層芯 基板。可以是3層以上之多層芯基板。可以配合於需要， 而使用在多層芯基板之内層埋入及形成電容器或介電質 層、電阻等之零件之電子零件收納多層芯基板。 此外，最好是在使得多層芯基板之内層之導體層變厚 時，在1C晶片之正下方，配置該導體層。可以藉由配置在 ic晶片之正下方而使得Ic晶片和電源層間之距離成為最 短，因此，能夠更加減低電感。所以，成為更佳效率之電 源供應，特別是消除第3次之電壓下降。在此時，也最好 疋相對於夕層4基板之導體層之厚度和成為以1、層間絕緣 層上之導體層之厚度成為α2而成為α2<α1$40α2。 使得多層芯基板之内層之導體層之厚度更加厚於層間絕 緣層上之導體層。可以藉此而即使是在多層芯基板之表面 配置薄導體層，也利用足夠於内層變厚之導體層，確保充 分之厚度，來作為芯之導體層。也就是說，即使是供應大 各里之電源，也能夠毫無問題地進行啟動，因此，不引起 錯誤動作或動作不良。在此時，也最好是相對於多層芯基 板之導體層之厚度和成為αΐ、層間絕緣層上之導體層之厚 度成為α2而成為α2<α1 $ 40α2。 圖28係顯示由電源成為ON(導通）之瞬間開始之IC電壓之 時間轡# ^ 在縱軸，顯示1C之電壓，在橫軸，顯示時間經 過。圖28係以構裝1 gHz以上之高頻IC晶片並且不具備電 151604.doc -23- 201106828 源用電容器之印刷電路板，來作為模型。線B係顯示對於i G之明片之電壓經時變化，線A係顯示對於3 GHz之1C 晶片之電壓經時變化。該經時變化係在開始啟動K晶片 時’瞬間需要大量之電源。在該供應變得不足時，下降電 壓（X點、π點：第i次之電壓下降）。然後，重複地進行一 一在電&上升後、還下降（第2次之電壓下降）並且在上升 後、下降（第3次之電壓下降）以後之變小之振幅，同時，電 壓逐漸地上升。但是，纟電壓下降時，容易引起Κ晶片之 錯誤動作或錯誤。也就是說，成為由於電源之供應不足所 造成之1C晶片之功能無法充分地發揮功能及啟動而引起之 意外。該電源不；！（電M下降）係、隨著IC晶片之頻率增加而 變大。因此，為了消除電壓之下降，所以，花費時間，進 行要求之功能、啟動，結果，產生時滯。 圖29係顯示在習知構造之印刷電路板及本發明之印刷電 路板構裝高頻之IC晶片時之1(：電壓之時間變化。此外，ic 之電壓測定係無法直接地進行測定，因此，在印刷電路 板’形成能夠測定之測定電路。A之多^芯（習知構造）係 成為4層，全部之通孔具有假接端面，並且，電源用之各 層之導體厚度係全部相同而成為15㈣(芯基板之電源層係 2層、層間絕緣層上之導體厚度係3〇3之多層芯係相 同於Α而成為4層’但是，在表層具有15㈣之電源用導體 層’在内層具有30 μηι之電源用導體層，iC正下方之電源 用通孔係在多層芯之内層之地線層，不具有由電源用通孔 開始延出之導體電路，IC正下方之地線用通孔係在多層芯 15l604.doc -24- 201106828 之内層之電源層，不具有由地線用通孔開始延 4 导體電 路。C係在B之多層芯，使得内層之導體厚度成 爻 a W 句 /5 Mm。 多層心之導體層係交互地配置電源層和接地層。A、B 係皆在前述多層芯呈交互地增層著層間絕緣層和導體層= 多層印刷電路板。由圖29而得知：藉由成為本發明之=之 有由通孔開始延出之導體電路之多層芯構造而改善第1次 和第2次之電壓下降。因此，可以說是使得…晶片°之功= #口動作之意外之發生變少。此外，得知藉由使得内層之： 體厚度變厚而還更加改善第〖次和第2次之電壓下降。在内 層電路之厚度成為40〜150 μηι之狀態下’也成為相同於75 Km之同樣結果。 此外，在多層芯基板，即使是在多層芯基板之全部層之 電源層之導體層之厚度更加厚於層間絕緣層上之導體層之 厚度時，即使疋在多層芯基板之全部層之電源層之導體層 之厚度相同於層間絕緣層上之導體層之厚度或者是這個以 φ 下之時，也在使得足夠於全部層之導體厚度之厚度總和更 加厚於層間絕緣層上之導體層之厚度時，達到其效果。 【實施方式】 Α·第1實施例 (第1實施例-1) 參考圖1〜圖9而就本發明之第i實施例_丨之多層印刷電路 板，來進行說明。 首先，就第1實施例-1之多層印刷電路板1〇之構造而 。參考圖8、圖9而進行說明。圖8係顯示該多層印刷電 151604.doc -25· 201106828 路板10之。彳面圖，圖9係顯示在圖8所示之多層印刷電路板 1 〇女裝IC aa片90而載置至標點器板94之狀態。正如圖8所 示，在多層印刷電路板10，使用多層芯基板3〇。在多層芯 基板30之表面側，形成導體電路34、導體層34p，在背 面形成導體電路34、導體層34E。上層之導體層34p係形 成為電源用平面層，下側之導體層34E係形成為地線用平 面層。此外，在多層芯基板30内部之表面側，形成内層之 導體電路16、導體層16E，在背面，形成導體電路16、導 體層16P。上層之導體層16E係形成為地線用平面層，下側 之導體層16P係形成為電源用平面層。和電源用平面層間 之連接係藉由通孔或導通孔而進行。平面層係可以是僅單 邊之單層，也可以配置成為2層以上。最好是藉由2層〜4層 所形成。在5層以上，無法確認電氣特性之提升，因此， 即使是成為這個以上之多層，也使得其效果成為相同於4 層之同樣程度。在内層成為5層以上時，芯基板之厚度變 厚’因此’相反地，也有電氣特性惡化之狀態發生。特別 疋由於藉由2層所形成者係在所謂多層芯基板之剛性整合 之方面’使得基板之延伸率呈一致，因此，不容易出現弯 曲之緣故。在多層芯基板30之中央，收納呈電氣隔絕之金 屬板I2。（該金屬板12係也發揮作為芯材之功能，但是， 並無進行通孔或導通孔等之電氣連接。主要是提高對於美 板彎曲之剛性。）在該金屬板12，透過絕緣樹脂層14，而 在表面側，形成内層之導體電路16、導體層丨6E，在背 面，形成導體電路16、導體層16P，並且，透過絕緣樹脂 15l604.doc •26- 201106828 層1 8，而在表面側，形忐道辦 々攻導體電路34、導體層34P，在背 面，形成導體電路34、導驴屉„ 導體層34E。多層芯基板3〇係透過 通孔36而得到表面側和背面側 月囬側間之連接。此外，也得到和 内層間之電氣連接。 在多層芯基板30表面之導體 〜守股層MP、34E之上，配置形成 導通孔60和導體電路5 8之异喆a广 <層間树知絕緣層5〇以及形成導通 孔16 0和導體電路15 8之芦問格}_日匕姐这好 增間樹月曰絕緣層15〇。在該導通孔 ⑽和導體電路158之上層，形成銲錫阻劑層7〇,透過該鮮 錫阻劑層70之開口部71，而在導通孔16〇和導體電路158, 形成凸塊76U、76D。 正如圖9中所示，印刷電路板10之i面側之錫鉛凸 塊76U係連接至1C晶片90之接端面92。此外，還 電容器98。另一方面，下側之外部端子76D係 益板94之接端面96 1狀態下之所謂外部端子係指pGA、 BGA、錫鉛凸塊等。 第1實施例-1之多層印刷電路板之製造製程 A ·層間樹脂絕緣層之樹脂薄膜之製作 將雙苯酚A型環氧樹脂(環氧當量455、油化蜆殼環氧公 司製Epikcne i _ )29重量份、甲齡㈣清漆型環氧樹脂（環 氧當量215、大日本油墨化學工業公司製Epikur〇n ν· 673)39重里份、含二嗪構造之苯盼盼搭清漆樹脂（苯盼性氣 氧基當量120、大日本油墨化學工業公司製苯酚鹽κα_ 7052)30重1份，攪拌同時加熱熔解於乙基二乙二醇乙酸 鹽20重置份和溶劑油20重量份，添加末端環氧化聚丁二烯 15l604.doc -27- 201106828 橡膠（Nagase化成工業公司製Tenarekkusu R-45EPT)15重量 份和2-苯基-4,5-雙（經基甲基）咪唑粉碎品ι .5重量份、微粉 碎二氧化矽2.5重量份、矽系消泡劑〇.5重量份，調製環氧 樹脂組成物。 在使用滾輥塗敷器而將得到之環氧樹脂組成物塗敷在厚 度38 μηι之PET薄膜上來使得乾燥後之厚度成為5〇 μιη後， 藉由在80〜120°C ’進行10分鐘之乾燥，而製作層間樹脂絕 緣層用樹脂薄膜。 B.樹脂填充材之調製 藉由將雙苯酚F型環氧單體（油化規殼公司製、分子量： 310、YL983U)100重量份、在表面塗敷矽烷偶合劑之平均 粒徑1.6 μπι並且最大粒子之直徑丨5 μηι以下之Si02球狀粒 子（Adotec公司製、CRS 1101_CE)17〇重量份以及矯平劑 (Sannopuko公司製、perenoru 34)! 5重量份，放置在容 器，進行攪拌及混合，而調製其黏度在23士pc成為 44〜49Pa · s之樹脂填充材。此外’作為硬化劑係使用咪唑 硬化劑（四國化成公司製、2E4MZ-CN)6.5重量份。作為填 充材用樹脂係可以使用其他之環氧樹脂（例如雙苯酚A型、 紛链清漆型等）、聚醯亞胺樹脂、苯酚樹脂等之熱硬化性 樹脂。 C ·多層印刷電路板之製造 就圖8所示之多層印刷電路板丨〇之製造方法，參考圖i〜 圖7而進行說明。 (1)<金屬層之形成製程> I51604.doc 201106828 在圖1(A)所示之厚度2〇〜400 μηι之間之内層金屬層（金屬 板）12，設置貫通表背面之開口 12a(圖1(Β))。在第i實施 例，使用20 μιη之金屬板。作為金屬層之材質係可以使用 配合銅、鎳、鋅、鋁、鐵等之金屬者。在此，在使用低熱 膨脹係數之36合金或42合金時，可以使得芯基板之熱膨脹 係數接近於1C之熱膨脹係數，因此，能夠減低熱應力。開 口 12a係藉由穿孔、蝕刻、鑽扎、雷射等而進行穿設。可 以隨著狀態之不同，而在形成開口 i 2a之金屬層丨2之整個 面，藉由電解電鍍、無電解電鍍、置換電鍍、濺鍍，來被 覆金屬膜13(圖1(C))。此外，金屬板12係可以是單層，也 可以是2層以上之複數層。此外，金屬_係最好是在開 口 12a之角部’形成曲面。藉此而並無應力集中之點，不 容易引起在其周邊之破裂等之意外。此外，金屬板以係可 以不内藏於芯基板内。 (2)<内層絕緣層及導體層之形成製程> 為了覆蓋金屬層12之整體而填充開口 12a内，因此，使 用絕緣樹脂。作為形成方法係例如可以藉由厚度〜彻 μπι程度之b台階狀樹脂薄膜，以金屬板η來夹住（圖 1(2)2並且，還在其外側層積12〜275 之銅箔後，進行 …5及硬化，形成絕緣樹脂層14及導體層1 6(圖1 (e))。 可以隨著狀態之不同而進行塗敷'塗敷和薄膜壓合之混 合、或者是僅塗敷開口部分’然後，藉由薄膜所形成。 作為材料係最好是使用將聚醯亞胺樹脂、環氧樹脂 酚樹月曰、ΒΤ樹脂等之熱硬化性樹脂來含浸於玻纖布、聚醯 151604.doc •29- 201106828 胺不織布等之芯材之膠片。除了這個以外，也可以使用樹 脂。在第1實施例，使用5〇 μηΐ2膠片。 形成導體層16之方法係可以在金屬箔上，藉由電鍍等而 形成。 (3 )<内層金屬層之電路形成製程> 可以成為2層以上。可以藉由加成法而形成金屬層。 經過加成法、蝕刻製程等而由内層金屬層16開始，形成 内層導體層16、16Ρ、16Ε(圓1(F))e此時之内層導體層之 厚度係形成為10〜250 μηι。但是，可以超過前述範圍。此 外，在第1實施例，内層之電源用導體層之厚度係25 ^〇厚 度。為了能夠在該電路形成製程來評價芯基板之絕緣可靠 性，因此，作為測試圖案（芯基板之絕緣電阻評價用圖案） 係形成導體幅寬/導體間之間隔=15〇 μιη/15〇 μηΐ2絕緣電 阻測定用之鋸齒狀圖案。此時，可以在呈電氣地連接於Κ 電源之電源用通孔貫通内層電路之接地層時，不具有由電 源用通孔開始延出之配線圖案。同樣地，可以在呈電氣地 連接於1C接地之接地用通孔也貫通内層電路之電源層時， 不具有由接地用通孔開始延出之配線圖案。可以藉由成為 此種構造而使得通孔間距變得狹窄。此外，通孔和内層電 路間之間隔成為窄間距，因此，減少相互電感。 (4)<外層絕緣層及導體層之形成製程〉 為了覆蓋内層導體層16、16P、16E之整體，並且，填充 其電路間之間隙’因此，使用絕緣樹脂。作為形成方法係 直至i(3)為止之所形成之途中基板之兩面，例如在以厚 151604.doc 201106828 度30〜200 μηι程度之B台階狀樹脂薄膜、厚度10〜275 μιη之 金屬箔之順序而進行層積後，在進行熱壓合之後，進行硬 化，形成芯基板之外層絕緣樹脂層1 8及芯基板之最外導體 層34α(圖2(B))。可以隨著狀態之不同而進行塗敷、塗敷和 4膜廢合之混合、或者是僅塗敷開口部分，然後，藉由薄 膜所形成。可以藉由進行加壓而使得表面變得平坦。此 外，可以使用以玻纖布、聚醯胺不織布來作為芯材 階狀膠片。在第1實施例’使用2〇〇 μηι厚度之膠片。作為 形成金屬箔以外之方法係層積單面銅箔基板。可以在金屬 馆上’藉由電鍍等而成為2層以上。可以藉由加成法而形 成金屬層。 (5)<通孔之形成製程> 形成貫通基板表背面之開口直徑50〜4〇〇 μϊη之通孔用通 孔36α(圖2(C))。作為形成方法係藉由鑽孔、雷射 '或者是 雷射和鑽孔之複合而形成（藉由雷射而進行最外層之絕緣 層之開口，隨著狀態之不同，而使用在該雷射之開口，來 作為標靶符號，然後，藉由鑽孔器而進行開口及貫 通。）。作為形狀係最好是具有直線狀側壁。可以隨著狀 態之不同而成為錐形狀。 為了確保通孔之導電性，因此，最好是在通孔用通孔 3“内，形成電鍍膜22’在粗化表面後(圖2⑽，將填充樹 脂23予以填充（圖2(Ε))。作為填充樹脂係可以使用進行藉 由電氣絕緣之樹脂材料（例如含有樹脂成分、硬化劑、= 子等）、金屬粒子所造成之電氣連接之導電性材料(例如含 151604.doc 201106828 有金、鋼等之金凰私工 -種。在填充後，[材料、硬化劑等。)之任何 板表面之電解乾燥，藉由研磨而除去附著於基 電解銅電錄膜22上之多餘之填充樹脂 c進仃1小時之乾燥及完全硬化。 作為電鍍係可以使用電 r::r㈣轉。作為 於⑽…:瓜成。作為電鍵金屬之厚度係最好是形成 :充於通孔用通孔36α内之填充樹脂。係最好是使用由 u曰材料 '硬化劑、粒子等之所構成之絕緣材料。作 子係藉由二氧化石夕、氧化能等之無機粒子、金、銀、銅等 之金屬粒子、樹脂粒子等之單獨或複合而進行配合。可以 使用粒役0.1〜5 μιη者成為相同粒徑或者是混合複合粒徑 者。作為樹脂材料係可以使用：環氧樹脂（例如雙苯盼型 環乳樹脂、齡酸清漆型環氧樹脂等）、苯盼樹脂等之碑硬 化性㈣、具有感光性之紫外線硬化樹脂、熱塑性樹脂等 之單一或混合者。作為硬化劑係可以使料㈣硬化劑、 胺系更化劑等。除了這個以外’也可以包含硬化穩定劑、 反應穩定劑、粒子等。可以使用導電性材料。該狀態係由 金屬粒子、樹脂成分、硬化劑等之所構成者成為導電性材 料之導電性糊膏。可以隨著狀態之不同而使用在錫鉛、絕 緣樹脂等之絕緣材料之表層形成具有導電性之金屬膜者 等。也可以藉由電鍍而填充通孔用通孔36α内。由於導電 性糊膏係成為硬化收縮，因此，在表層形成凹部之緣故。 151604.doc •32· 201106828 (6)<最外層之導體電路之形成製程> 可以藉由在整體，被覆電鍍膜，而在通孔36之正上方， 形成蓋電鍍25(圖3(A))。然後，經過隆起法、蝕刻製程等 而形成外層之導體電路34、34p、34E(圖3(B))。藉此而完 成多層芯基板30。此外，在第1實施例，多層芯基板表面 之電源用導體層之厚度係丨5 厚度。 此時，雖然並無進行圖示，但是，可以藉由導通孔或盲

通孔、盲導通孔而進行和多層芯基板内層之導體層16等之 間之電氣連接。 (7) 對於形成導體電路34之多層芯基板3〇,來進行黑化 處理及還原處理，在導體電路34、導體層34ρ、34Ε之整個 表面，形成粗化面34β(圖3(C))。 (8) 在多層芯基板3〇之導體電路非形成部，形成樹脂填 充材40之層（圖4(A))。 (9)藉由帶狀打磨器等之研磨，來對於結束前述處理之 基板之單面，進行研磨，而在導體層34ρ、34Ε之外緣部， 不殘留樹脂填充材40，接著，除去由於前述研磨所造成之 損傷，因此，在導體層34Ρ、34Ε之整個表面（包含通孔之 接端面表面），藉由拋光等而還進行研磨。即使是就基板 之其他面而言，也同樣地進行此種一連串之研磨。接著， 在100°c，進行1小時之加熱處理，在15〇t，進行i小時之 加熱處理而硬化樹脂填充材40(圖4(B))。 此外，可以不進行導體電路間之樹脂填充。該狀態係藉 由層 間絕緣層等之樹脂層而進行絕緣層之形成和導體電路 151604.doc •33· 201106828 間之填充。 ⑽在前述多層芯基板30’藉由噴霧器而將触刻液吹附 在基板之兩Φ藉由姓刻等而I虫刻導體電路導體層 34P、34E之表面和通孔36之接端面之表面，在導體電路之 整個表面’形成粗化面36β(圖4(c))。 ⑼藉由在多層芯基板30之兩面，將層間樹脂絕緣層用 樹脂薄膜5〇γ載置於基板上，在進行假廢合及裁斷後，並 且還使用真工層壓裝置，進行貼附，而形成層間樹脂絕 緣層（圖'5(A))。 (12)接著’藉由波長ι〇4 μηι之c〇2氣體雷射以束直徑 4·〇 mm、頂蓋模式、脈衝幅寬3 〇〜秒、罩幕之貫通孔 直& 1.0 5.0 mm、卜3次發射之條件，在層間樹脂絕緣 層，形成直徑80〜1〇〇 μΐΏ2導通孔用開口 5〇a(圖5(b))。 、（13)將基板30浸漬在包含6〇 g/I之過錳酸之8〇艺之溶液 “里’在包含導通孔用開口 5〇a内壁之層間樹脂絕緣層 之表面，形成粗化面50α(圖5(c))。粗化面係形成於〇 U μηι之間。 )妾著在將結束則述處理之基板3 0浸潰於中和溶液 (ey Α司製）後，進行水洗。此外，藉由在粗面化處理 (粗化/衣度3 μηι)之該基板之表面賦予鈀觸媒，而在層間樹 月曰、.邑緣層之表面及導通孔關口之内壁面，附著觸媒核。 (15)接著，在無電解銅電鍍水溶液中，浸潰賦予觸媒之 基板，在整體粗面，形成厚度〇6〜3 〇吨之無電解銅電鍍 、寻到在包含導通孔用開口 5 0a内壁之層間樹脂絕緣層 15I604.doc •34· 201106828 50之表面形成無電解銅電鍍膜52的基板（圖5(D))。 [無電解銅電鍍液] 硫酸銅：0.03 mol/1 EDTA ： 0.200 moi/i HCHO ： 〇. 1 § g/1 NaOH ： O.ioo m〇1/1 α，α'-聯二啶：loo mg/i 聚乙二醇：0.10 g/i •[電鍍條件] 在34°C之液體溫度40分鐘 (16) 藉由在形成無電解銅電鍍膜52之基板，貼附市面販 賣之感光性乾膜’在載置罩幕來進行曝光後，進行顯影處 理’而設置電鍍阻劑54(圖6(A))。此外，在該層間絕緣層 上之一部分，為了評價由於多層芯基板之導體厚度所發生 之層間絕緣層之起伏之影響，因此，形成電鍍阻劑，來使 得電鍍形成後之配線圖案（最小線間距、線幅寬形成能力 評價圖案）成為導體幅寬/導體間之間隔=5/5 μηι、7.5/7.5 μιη、10/10 μηι、12.5/12.5 μιη、15/15 μηι。電鍍阻劑之厚 度係使用1 0〜3 0 μηι之間。 (17) 接著’在基板30施行電解電鍍，在電鍍阻劑54之非 形成部’形成厚度5~20 μηι之電解銅電鍍膜56(圖6(B))。 [電解電鍍液] 硫酸 2.24 mol/1 硫酸銅0.26 mol/1 151604.doc -35- 201106828 添加劑19.5 ml/l (Atoteck-Japan公司製、Kaparashido GL) [電解電鍍條件]

電流密度 lA/dm2 時間 90±5分鐘 溫度 22±2°C (18)此外，在藉由5%程度之KOH而剝離及除去電鍍阻劑 後，藉由硫酸和過氧化氩之混合液，來對於該電鍍阻劑下 之無電解電鍵膜’進行敍刻處理及溶解除去，成為獨立之 導體電路58及導通孔60(圖6(C))。 (19)接著’進行相同於前述（12)之同樣處理，在導體電 路5 8及導通孔60之表面，形成粗化面58α、6〇α。本實施例 之層間絕緣層上之導體層之厚度係2〇 μηι(圖6(D))。 (20)藉由重複地進行前述（1丨）〜（19)之製程而還形成上層 之導體電路，得到多層電路板（圖7(Α))。 (21)接著，在多層電路基板之兩面，以12〜3〇 之厚度 來塗敷市面販賣之銲錫阻劑組成物7〇，在以7〇<>c、2〇分鐘 之條件以及70 C、30分鐘之條件而進行乾燥處理後（圖 7(B))，將描劃輝錫阻劑開口部之圖案之厚度5咖之光 罩，密合在銲錫阻劑層70,以1〇〇〇 mJ/cm2之紫外線來進 行曝光，以DMTG溶液來進行顯影處理，形成2〇() 直徑 之開口 71(圖 7(C))。 接著，還分別以在8〇°C 120°C ' 1小時、在 15〇。(：、 、1小時、在100°C、1小時、在 3小時之條件，個別地進行加熱 151604.doc •36- 201106828 處理，硬化銲錫阻劑層’形成具有開口並且其厚度ι〇〜25 μ m之輝錫阻劑圖案層。 (22) 接著，將形成銲錫阻劑層7〇之基板，浸潰在益電解 錄電鑛液，在開口部71，形成厚度5 _之錄電鍍層;。此 外，將該基板浸潰於無電解金電鑛液，·在錄電鑛㈣上， 形成厚度0·03 μΐΏ之金電鍍層74(圖7⑽。除了鎳-金屬以 外，也可以形成錫、貴金屬層（金、銀、鈀、白金等）之單 層。 (23) 然後，在載置基板之IC晶片之面之銲錫阻劑層川之 開口 71，印刷含有錫_鉛之錫鉛糊膏，並且，在其他面之 銲錫阻劑層之開口印刷含有錫_銻之錫鉛糊膏後藉由在 2〇〇°C進行重熔而形成外部端子，製造具有錫鉛四塊之多 層印刷電路板（圖8)。 透過錫鉛凸塊76U而安裝IC晶片90,構裝晶片電容器 98°接著’透過外部端子76D而安裝至標點器板94(圖9)。 根據前述第1實施例· 1而製作第1實施例_2〜第1實施例_28 和第1比較例-1〜第1比較例_3。但是，在各個實施例、比 較例，改變芯基板之導體層厚度、芯基板之導體層之層數 目、不具有假接端面之通孔數目、不具有假接端面之區域 以及層間絕緣層上之導體層厚度。在改變内層之導體層厚 度之狀態下，在圖1(E)，改變銅箔之厚度。在改變芯基板 之表背面之導體層厚度之狀態下，改變圖2(B)之銅箔厚度 及圖2(D)、圖3(A)之電鍍厚度。在改變芯基板之導體層之 層數目之狀態下，在圖2(B)之製程後，藉由重複地進行既 151604.doc •37- 201106828 疋二人數之電路形成、電路表面之粗化、膠片和鋼箔之層積 而進订。在改變不具有假接端面之通孔數目或不具有假接 端面之區域之狀態下’在圖1(F)之電路形成（隆起法）時， 藉由改隻用以钱刻銅落之姓刻阻劑形成時之曝光罩幕而進 考圖19、圊38 ’在圓19，成為無假接端面之例子， 在圖38 ’成為全部假接端面 層上之導體層厚度之狀能下乂）纟改變層間絕緣 度而進行。 〜在圖6(B)，藉由改變電鑛厚 在以下，顯示各個實施例和 導體層之厚度、層間絕緣層上 端面之通孔數目及其區域等。 比車又例之芯層數目、電源用 之導體層厚度、不具有假接 (第1實施例-1) 4層芯基板之内層之電源用導體層之厚度： 4層芯基板表層之電源用導體層之厚度：15_ 心基板之電源用導體層之厚度和：_ 層間絕緣層上之導體層之厚度：2〇_

(第1實施例-2) 4層芯基板之内層之電源用導體層之厚度： 4層芯基板表層之電源用導體層之厚度：9_ 芯基板之電源用導體層之厚度和：24卿 層間絕緣層上之導體層之厚度：2〇叩 (第1實施例-3) 4層芯基板之内層之電源用導體層之厚度〜 4層芯基板表層之電源用導體層之厚度：15_ 151604.doc -38· 201106828 芯基板之電源用導體層之厚度和：6〇 層間絕緣層上之導體層之厚度：2〇 μπι (第1實施例-4) 4層芯基板之内層之電源用導體層之厚度：6〇 μηι 4層芯基板表層之電源用導體層之厚度：15 μηι 芯基板之電源用導體層之厚度和：75 層間絕緣層上之導體層之厚度：2〇 (第1實施例-5) 14層芯基板之各個内層之電源用導體層之厚度：丨〇〇 14層芯基板表層之電源用導體層之厚度：15 μπι 芯基板之電源用導體層之厚度和：6丨5 μιη 層間絕緣層上之導體層之厚度：2〇 μΓη (第1實施例-6) 18層这基板之各個内層之電源用導體層之厚度：丨〇〇 μιη 18層芯基板表層之電源用導體層之厚度：15 μπι 芯基板之電源用導體層之厚度和：8丨5 μΓη 層間絕緣層上之導體層之厚度：2〇 μιη (第1實施例-7) 4層芯基板之内層之電源用導體層之厚度：丨5 μιη 4層芯基板表層之電源用導體層之厚度 ：45 μηι 芯基板之電源用導體層之厚度和：6〇 μιη 層間絕緣層上之導體層之厚度：2 〇 (第1實施例-8) 4層芯基板之内層之電源用導體層之厚度：15μιη 15I604.doc •39- 201106828 4層芯基板表層之電源用導體層之厚度：6〇 μιη 芯基板之電源用導體層之厚度和：7 5 μπι 層間絕緣層上之導體層之厚度：2〇 pm (第1實施例-9) 4層怒基板之内層之電源用導體層之厚度：5〇, 4層芯基板表層之電源用導體層之厚度：ΐ5 芯基板之電源用導體層之厚度和：6 5 層間絕緣層上之導體層之厚度：2〇卩爪 (第1實施例-10) 4層芯基板之内層之電源用導體層之厚度：15〇_ 4層芯基板表層之電源用導體層之厚度：ι5 芯基板之電源用導體層之厚度和：丨65 層間絕緣層上之導體層之厚度：2 〇 μιη 此外，在前述（4)之 < 外層絕緣層及導體層之形成 > 製 程’使用300 μηι厚度之膠片。 (第1實施例-11) 4層芯基板之内層之電源用導體層之厚度：175(xm 4層芯基板表層之電源用導體層之厚度：15 μηι 芯基板之電源用導體層之厚度和：19 〇 層間絕緣層上之導體層之厚度：2 〇 此外’在前述（4)之 < 外層絕緣層及導體層之形成 > 製 程’使用300 μηι厚度之膠片。 (第1實施例-12) 4層芯基板之内層之電源用導體層之厚度：2〇〇 μιη 151604.doc -40· 201106828 4層芯基板表層之電源用導體層之厚度：ι5 μηι 芯基板之電源用導體層之厚度和：2丨5 μιη 層間絕緣層上之導體層之厚度：2〇 μιη 此外’在前述（4)之 < 外層絕緣層及導體層之形成 > 製 程，使用300 μηι厚度之膠片。 (第1實施例-13) 在第1貫施例-3 ’使得電源用通孔和接地用通孔之一部 分’成為在前述（3)之<内層金屬層之電路形成製程>中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50。/❶’不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-14) 在第1實施例-3，使得1C正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之< 内層金屬層之電路形成製 程>中之所顯示之不具有假接端面之通孔。 (第1實施例-15) 在第1實施例-9，使得電源用通孔和接地用通孔之—部 Ώ成為在七述（3)之<内層金屬層之電路形成製程〉中之 所"’員示之不具有假接端面之通孔。該區域係1C正下方部， 不/、有饭接端面之電源用通孔數目係相對於全電源用通孔 而成為5 0 % ’不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50〇/〇。 (第1實施例-16) 151604.doc 41 201106828 #步73，使得…正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之〈内層金屬層之電路形成製 耘 > 中之所顯不之不具有假接端面之通孔。 (第1實施例-17) 在第1實施例-4，使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之<内層金屬層之電路形成製程 >中之 所顯示之不具有假接端面之通孔。該區域係1C正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為5〇〇/〇。 (第1實施例-18) 在第1實施例-4，使得1c正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之<内層金屬層之電路形成製 程> 中之所顯示之不具有假接端面之通孔。 (第1實施例-19) 在第1實施例-10 ’使得電源用通孔和接地用通孔之—部 刀，成為在刖述（3)之< 内層金屬層之電路形成製程 > 中之 所顯不之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-20) 在第1實施例-10 ’使得1C正下方部之全電源用通孔和全 接地用通孔’成為在前述（3)之< 内層金屬層之電路形成製 151604.doc •42· 201106828 程>中之所顯示之不具有假接端面之通孔。 (第1實施例-21) 在第1實施例-11，使得電源用通孔和接地用通孔之一部 分，成為在前述（3)之<内層金屬層之電路形成製程>中之 所顯示之不具有假接端面之通孔。該區域係1C正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為5〇〇/〇。 (第1實施例-22) 在第1實施例-1 1，使得1(：正下方部之全電源用通孔和全 接地用通孔’成為在前述（3)之<内層金屬層之電路形成製 权 > 中之所顯示之不具有假接端面之通孔。 (第1實施例-23) 在第1實施例-1 2，使得電源用通孔和接地用通孔之一部 分’成為在前述（3)之< 内層金屬層之電路形成製程 > 中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50% ’不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為5〇〇/0。 (第1實施例-2 4) 在第1實施例-12 ’使得1C正下方部之全電源用通孔和全 接地用通孔’成為在前述（3)之< 内層金屬層之電路形成製 私 > 中之所顯示之不具有假接端面之通孔。 (第1實施例-25) I51604.doc •43· 201106828 在第1實施例-7 ’使得電源用通孔和接地用通孔之一部 分’成為在前述（3)之< 内層金屬層之電路形成製程 > 中之 所顯示之不具有假接端面之通孔。該區域係IC正下方部， 不具有假接端面之電源用通孔數目係相對於全電源用通孔 而成為50%，不具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為50%。 (第1實施例-26) 在第1實施例-7，使得ic正下方部之全電源用通孔和全 接地用通孔，成為在前述（3)之〈内層金屬層之電路形成製 籲 % >中之所顯示之不具有假接端面之通孔。 (第1實施例-27) 6層芯基板之各個内層之電源用導體層之厚度：32.5 μηι 6層芯基板表層之電源用導體層之厚度：15 μιη 芯基板之電源用導體層之厚度和：8〇 μηι 層間絕緣層上之導體層之厚度：2〇 μη1 (第1實施例-28) 4層芯基板之内層之電源用導體層之厚度：125 μιη · 4層芯基板表層之電源用導體層之厚度：丨5 μιη 芯基板之電源用導體層之厚度和：14〇 μηι 層間絕緣層上之導體層之厚度：20 μπι (第1實施例-29) 在第1實施例-27 ’使得電源用通孔和接地用通孔之一部 刀，成為在前述（3)之< 内層金屬層之電路形成製程 > 中之 所顯不之不具有假接端面之通孔。該區域係1C正下方部， 151604,doc -44- 201106828 八有叙接鳊面之電源用通孔數目係相對於全電源用通孔 成為50 /。丨具有假接端面之接地用通孔數目係相對於 全接地用通孔而成為5〇%。 、 (第1實施例-30) 在第1實施例·29,使得IC正下方部之全電源用通孔和全 接用L孔成為在如述（3 )之< 内層金屬層之電路形成製 程>中之所顯示之不具有假接端面之通孔。 (第1比較例-1) 4層芯基板之内層之電源用導體層之厚度：ι〇㈣ 4層芯基板表層之電源用導體層之厚度：ι〇 芯基板之電源用導體層之厚度和：2〇 μιη 層間絕緣層上之導體層之厚度：2〇 μιη (第1比較例-2) 18層芯基板之各個内層之電源用導體層之厚度：ι〇〇 18層芯基板表層之電源用導體層之厚度·· 4〇 4基板之電源用導體層之厚度和：84〇 層間絕緣層上之導體層之厚度：2〇 μιη (第1比較例-3) 22層芯基板之各個内層之電源用導體層之厚度：1〇〇 22層芯基板表層之電源用導體層之厚度：15 芯基板之電源用導體層之厚度和：1 〇丨5 層間絕緣層上之導體層之厚度·· 2 〇 此外，在第1實施例、第丨比較例之多層印刷電路板，並 無關於假接端面之記述者係全部通孔具有假接端面。 I5I604.doc -45· 201106828 在第1實施例-1〜第1實施例_12 '第1實施例-27、28和第1 比較例-1〜第1比較例-3之多層印刷電路板，構裝頻率3 . i GHz之1C晶片，供應相同量之電源，測定在啟動時之電壓 之下降量（相當於發生複數次之電壓下降中之第3次之下降 量）。此外，在1C，無法直接地測定1C之電壓，因此，在 印刷電路板上，形成可測定之電路，測定IC之電壓。將此 時之電壓下降量之值，顯示在圖13、圖15。成為在電源電 壓1.0V時之變動之電壓下降量之值。 此外，在第1實施例

• ^ I7.J -厶 〇 刁 第1比較例·1〜第1比較例-3之印刷電路板，進行HAST試為 (85 C、濕度85°/。'施加3.3 V)。此外，被評價圖案係形乂 於芯基板之絕緣電阻評價用測試圖案。將該結果顯示在E 13。試驗時間係115小時，合格係115小時後之絕緣電阻{ 成為ιο_7ω以上，在低於這個時，成為不良。 此外，第1實施例-3、4、7、8係在印刷電路板之製十 中，進行最小線間、線幅寬形成能力評價圖案（參考第工^

施例-1之前述⑽製程)之評價。使得該結果成為形成能乂 而顯示於圖Μ中。在圖中，。係表示無短路，χ係表示在相 鄰接之配線有短路存在。 對於各種_2而將電壓下降量和⑽丁後之絕緣電阻之 結果，顯示在圖13、圖15eHAST試驗後之結果係記載合 格成為〇、不良成為x。此外 此外將對於各種α1/α2之電壓下 降量來進行圖形化者，顯示在圖17。 在圖13 '圖15之結果’如果在電源㈣1.0 V時而使得 I51604.doc -46· 201106828 二動容許範圍成為士 10%(第3次之電壓下降量)的話，則電 ^之舉動變得穩定，不引起1(：晶片之錯誤動作等。也就是 說，在該狀態下，如果電壓下降量成為〇ι V以内的話， 則不引起由於電壓下降所造忐 壤 降“成之對於起1C晶片之錯誤動作 。因此’如果是0.09 V以下的話，則增加穩定性。因 此，（多層絲板之電源用導體層之厚度和/層間絕緣層上 之導體層之厚度）之比值係可以超過ι〇。此外，如果是 叫多層芯基板之電源用導體層之厚度和/層間絕緣層上 之導體層之厚度）_之範圍的話，則成為變動容許範圍 内0 但是，在該值超過8·25時，開始進行上升，在超過40 時，電壓下降量係超過(M V。推測這個係由於多層芯基 層變厚’或者是增加内層之層數目’使得通孔長 度變長，在供應至IC之電源供應1要時間之緣故。 但是’即使（多層芯基板之電源用導體層之厚度和,層間 絕緣層上之導體層之厚度）成為前述範圍，僅i層之導體層 變厚之第1實施例-11、12係也使得芯基板之絕緣可靠性更 加差於其他之實施例而成為不良（參考圖13)。由於這樣而 得知：不僅是僅1層變厚，也可以藉由對於芯進行多層 化’使得電源用導體層之厚度和成為前述範圍，而即使是 ㈣高頻之K：’也不發生錯誤動作，成為絕緣可靠性良好 之印刷電路板。 此外，在解析第1實施例-11、12之芯基板之絕緣性評價 用測試圖案時，使得線間之間隔變得狹窄。推測這個係成 151604.doc •47- 201106828 為原因而使得絕緣電阻低於規格。此外，也由圖14之第1 實％例-3、4和第1實施例_7、8之比較而得知：多層芯基板 之表a面之導體層之厚度係最好是更加薄於内層之導體層 之厚度。由於這個係在表背面形成厚導體層時，因為其影 響而使得層間劑呈起伏，所以’在層間絕緣層丨，無法形 成微細之配線之緣故。 就按照第1實施例-丨〜丨〗' 27、28、第i比較例^所製 造之多層印刷電路板而言，藉由以下說明之方法而確認在 搭載之1C晶片是否有錯誤動作。 作為IC a曰片係將由以下之N〇.丨〜3所選出之任何一種晶 片構裝於各個多層印刷電路板，進行1〇〇次之同時開關， 評價有無錯誤動作發生。 將這些結果’顯示在圖15。

No.l :驅動頻率：3.06GHz、脈衝鎖（FSB): 533 mHz Νο·2 :驅動頻率：3.2 GHz、脈衝鎖（FSB) : 8〇〇 MHz No.3 :驅動頻率：3.46GHz、脈衝鎖（FSB): 1〇66MHz 由構裝No.l之1C晶片之結果而得知··如果“/心之比率 成為1.2〜40之範圍的話，則在ic並無觀察到錯誤動作。推 測這個係由於電源層之導體電阻變低，因此，瞬間地進行 對於1C之電源供應之緣故。由構裝N〇22IC晶片之結果而 得知：在1C之驅動頻率變得更加高速度時，必須在更短之 短時間，供應電源至1C，因此，存在更加適當之範圍。作 為在多層芯之内層之導體層變厚之第！實施例_u、12或内 層之層數目變多之第1實施例-5、6而發生錯誤動作之理由 151604.doc -48- 201106828 係推測除了在由於怒基板變厚所造成之電源之供應延遲以 外，也可能在訊號傳達至訊號用通孔（呈電氣地連接至ic 訊號電路之通孔（並無圖示））之際，發生惡化。在訊號用通 孔貫通4層芯之狀態下，該通孔係由上面開始貫通絕緣層 (圖9之表層之電源層和内層之接地層間之絕緣層）、接地 層、絕緣層（圖9之内層之接地層和内層之電源層間之絕緣 層）、電源層、絕緣層（圖9之内層之電源層和背面之接地層 間之絕緣層）。訊號配線係由於周圍之接地或電源之有無 等而改變阻抗，因此，例如以表層之電源層和接地層之間 之絕緣層及接地層間之界面，作為境界而使得阻抗值呈不 同。因此，在該界面，引起訊號之反射。即使是在其他界 面，也引起同樣現象。推測此種阻抗之變化量係隨著訊號 用通孔和接地層、電源層間之距離越加接近，接地層、電 源層之厚度越加厚，界面之數目越加多，而變得越大，因 此，在第1實施例-5、6、11、12，發生錯誤動作（訊號用通 孔及其周圍之電源層、接地層、絕緣層之示意圖和訊號反 射之界面（XI、X2、X3、X4)係也顯示於圖39)。此外，推 測第1實施例-1、2之錯誤動作之理由係由於電源層之厚度 和變少之緣故。 此外’由構裝No.3之1C之結果而得知：在ic還更加進行 高速度化時，在内層具有厚導體層並且α1/α2成為3〜7之4 層芯係變得有效。推測這個係由於能夠同時達成在短時間 之電源供應和訊號惡化之防止之緣故。此外，由第丨實施 例-3、4和第丨實施例_7、8之比較而得知：呈電氣地在内層 151604.doc •49· 201106828 配置厚導體層者係變得有利。推測這個係由於在内層具有 厚導體層，因此，由於電源用通孔和内層之接地層間及接 地用通孔和内層之電源層間之相互作用而使得電感變小之 緣故。 就按照第1實施例-13〜26所製造之多層印刷電路板而 言，藉由以下說明之方法而確認在搭載之IC晶片是否有錯 誤動作。 作為1C晶片係將由以下之No.w所選出之任何一種^晶 片構裝於各個多層印刷電路板，同時，進行ι〇〇次之開 關’評價有無錯誤動作。 將這些結果，顯示在圖16。方尉士々& 田 ^ m 10在圖中之所使用之ΤΗ係通 孔之縮寫。 Ν ο · 1 :驅動頻率 Νο·2 :驅動頻率 Νο.3 :驅動頻率 3.06 GHz、脈衝鎖（FSB) : 533 ΜΗζ 3·2 GHz、脈衝鎖（FSB) : 800 MHz 3.46 GHz、脈衝鎖（FSB) : 1066 ΜΗ: 在比較第1實施例_10、27和第i實施例_19、2〇、29、 時而得知：藉由成為不具有假接端面之通孔而不容易發 1C之錯決動作。推測這個係由於不具有假接端面之部分 電位相反之通孔和内層之導體層呈接近，因此，減少相 電感之緣故。或者是推測這個係由於電流容易流動在導 之表面’因此’無假接端面之部分、電氣流動之配線長 變短之緣故》 ' 將第1實施例-3 板，放置在高溫.

4、13、14、π、18、28之印刷電路 阿减度（85度.85%)之環境下1〇〇小時。 151604.doc •50· 201106828 然後，在各個印刷 同時開關，輕有^ 前述N°·3之1⑷，進行 確〜有無錯誤動作。除了^實施例_3以外， 並…、錯5吳動作發生。 _ 之雪卩日徽+ 田於间/皿.向濕度試驗而使得導體層 之電阻變大，因此 百 推測在第1實施例-3，發生錯誤動 作。推測也相同於复 m ^ ”他貫施例，電阻係上升，但是，相對 於弟1實施例-3，其他俜導 々對 你導體層之厚度變厚，或者是成A 不具有假接端面之通孔，田^ 珉為 通孔，因此’電感係更加低於第1實施 例-3，所以，不發生

玍錯娛動作。因此，認為内層之導體岸 之厚度係還最好是6 〇 u m ^ 〇 ς 、 μιη〜125 μπι。能夠由以上而推測：在 成為多層芯時，成為 玖马不具有内層之導體厚度和假接端面之 通孔者係相互地發生互相之影響。 Β.第2實施例 參考圖18〜圖25而就本發明之第2實施例」之多層印刷電 路板’來進行說明。 首先，就第2貫施例· 1之多層印刷電路板1 〇之構造而 吕，參考圖22、圖23而進行說明。圖22係顯示該多層印刷 電路板10之剖面圖，圖23係顯示在圖22所示之多層印刷電 路板10安裝1C晶片90而載置至標點器板94之狀態。正如圖 22所示，在多層印刷電路板1〇，使用多層芯基板％。在多 層芯基板30之表背面，形成訊號電路34S、電源電路34ρ、 地線電路34Ε。此外，在多層芯基板3〇内部之表面側，形 成内層之地線電路16Ε及訊號電路16S1，在背面，形成電 源電路16Ρ及訊號電路16S2。上側之地線電路1 6^係形成作 為地線用平面層，下側之電源電路16Ρ係形成作為電源用 151604.doc 51 201106828 平面層。平面層係可以僅是單側之單層，也可以配置成為 2層以上。最好是藉由2層〜4層所形成。在超過4層時，芯 之厚度變厚’因此’並無確認電氣特性之提升，所以，即 使是成為這個以上之多^，也使得其效果成為相同於镉 之同等程度。相反地，也有惡化之狀態發生。特別是由於 藉著2層所形成者係在所謂通孔長度變短之方面和多層芯 基板之剛性整合之方面，使得基板之延伸率呈一致，因 此，不容易出現彎曲之緣故。此外，可以在多層芯基板3〇 之中央，收納呈電氣地隔絕之金屬板。該金屬板係也發揮 作為芯材之功能，但是，並無進行通孔或導通孔等之電氣 連接。主要提高對於基板彎曲之剛性。多層芯基板3〇係透 過呈電氣地連接於1C訊號電路、地線電路和電源電路之訊 號用通孔（並未圖示）、地線用通孔36Ε、電源用通孔36ρ而 得到内層及表面側和背面側之間之連接。 在多層芯基板30表面之導體電路34Ρ、地線電路3 4Ε、訊 號電路34S之上面，配置形成導通孔60和導體電路58之層 間樹脂絕緣層50以及形成導通孔160和導體電路158之層間 絕緣層150 ^在該導通孔160和導體電路158之上層，形成 銲錫阻劑層70，透過該銲錫阻劑層70之開口部71，而在導 通孔160及導體電路158，形成凸塊76U、76D。 正如在圖23中之所顯示的，多層印刷電路板1 0之上面側 之錫鉛凸塊76U係連接至1C晶片90之接端面92。此外，還 構裝晶片°電容器98。另一方面，下側之外部端子76D係連 接至標點器板94之接端面96。該狀態下之所謂外部端子係 151604.doc -52· 201106828 指PGA、BGA、錫鉛凸塊等。 圖25(A)係顯示圖22中之Χ3-Χ3橫剖面、也就是内層之地 線用平面層16Ε之平面，圖25(B)係顯示Χ2-Χ2橫剖面、也 就是内層之電源用平面層16Ρ之平面。在此，圖22和圖 25(A)、（Β)係配置並無一致者，圖22係用以呈示意地顯示 多層印刷電路板之縱向構造。 正如圖25(A)所示’在多層印刷電路板3〇，在電源用通 孔36Ρ貫通多層芯之内層之地線用平面層16Ε之時，在地線 用平面層16Ε之内’電源用通孔36Ρ係不具有由該通孔開始 延出之接端面等之導體電路。電源用通孔36ρ係配置在地 線用平面層16Ε所設置之拉拔部35。正如圖25(Β)所示，該 地線用通孔36Ε係也相同於貫通電源用平面.層161>之地線用 通孔3 6Ε ’在地線用通孔3 6Ε貫通内層之電源用平面層16Ρ 之時’在電源用平面層16Ρ之内，使得地線用通孔36Ε配置 在拉拔部35内，不具有由該通孔開始延出之接端面等之導 體電路。可以藉由成為此種芯構造而使得電源用通孔和地 線用通孔間、芯水平方向之電源用通孔和地線用平面層 間 '以及芯水平方向之地線用通孔和電源用平面層間之間 之間隔殳彳于狹窄，可以減少相互電感。此外，通孔係不具 有假接端面，因此，可以使得電源用平面層和地線用平面 層之導體面積變多。可以藉此而參考圖28、圖29，來減少 刖述第1次和第2次之電壓下降，因此，不容易引起電源不 足，結果，即使是構裝更高之高頻區域之1C晶片，也不引 起初期啟動之錯誤動作或錯誤等。 151604.doc •53· 201106828 在圖25 ’多層芯基板之通孔係成為交互地配置電源用通 孔36P和地線用通孔36E之構造。由於可以藉由成為此種交 互配置而減少相互電感，減少第1次和第2次之電壓下降之 緣故。 但是’不一定需要全部交互地進行配置，正如圖 3 1 (A)、圖3 1 (B)所示，一部分之電源用通孔和地線用通孔 間係可以相互地進行鄰接。正如圖3丨（八）所示，在電源用 通孔36P、36P相互鄰接之狀態下，可以在地線用平面層 16E内，藉由電源電路161>1而連接兩者，並且，能夠不連 接兩者而在拉拔部3 5中形成通孔36P。正如圖3 1 (B)所示， 也相同於地線用通孔36E間相互鄰接之狀態。形成於拉拔 部35者係增加平面層之導體面積，因此，變得理想。 訊號用通孔係並無連接於電源用平面層16p和地線用平 面層16E，因此，並不需要在電源用平面層16p和地線用平 面層16E内°又置由该通孔開始延出之導體電路，但是， 如果有進行電路形成之空間的話，則即使是在任何一種平 面層也可以進行電路形成。在藉由芯而配置訊號電路 時，在藉由增層之層來進行配線時，有利於微細化用。 此外，多層芯基板30之導體厚度係最好是内層之導體厚 度成為表層之導體厚度以上。多層芯基板3〇表層之電源電 路34P、地線電路34E、訊號電路34S係形成為厚度1〇〜6〇 μη! ’内層之電源電路16p、地線電路16£、訊號電路 16S1 16S2k形成為厚度1〇〜25〇 μηι，層間絕緣層上之 導體電路58及層間樹脂絕緣層150上之導體電路158係形成 15I604.doc -54- 201106828 為5〜25 μηι。多層芯基板内層之導體電路之厚度係更加理 想是多層芯基板表背面之導體電路之厚度之2倍以上。 在第2實施例-1之多層印刷電路板，藉由使得多層芯基 板30之電源層（導體層）34ρ、地線電路34ε、訊號電路 34S、内層之電源電路16Ρ和地線電路16Ε變厚而增加多層 芯基板之強度。即使是藉此而使得多層芯基板本身變薄， 也能夠鞛由基板本身而緩和彎曲或發生之應力。 此外’可以藉由使得訊號電路34S、電源電路34P、地線 _ 電路34E、電源電路16P和地線電路16£變厚而增加導體本 身之體積。可以藉由增加其體積而減低在導體之電阻。 此外，可以藉由使用電源電路34P、16P來作為電源層而 提高電源對於1C晶片90之供應能力。因此，可以在該多層 印刷基板上構裝1C晶片時，減低1C晶片〜基板〜電源為止之 迴路電感。因此，初期動作之第3次之電源下降變小，所 以，不容易引起電源不足，結果，即使是藉此而構裝高頻 φ 區域之1C晶片，也不引起初期啟動之錯誤動作或錯誤等。 此外’可以藉由使用地線電路34E、16E來作為地線層，而 在1C晶片之訊號、電力供應，不重疊雜訊，防止錯誤動作 或錯誤。可以藉由構裝電容器而呈輔助地使用電容器内之 所儲存之電源，因此，不容易引起電源不足。特別是藉由 配置於1C晶片之正下方而使得其效果（不容易引起電源不 足）顯著地變好。作為其理由係由於如果是IC晶片之正下 方的活，則能夠使得在多層印刷電路板之配線長度變短之 緣故。 151604.doc •55· 201106828 在第2實施例-1，多層芯基板3〇係在内層具有厚電源電 路16P和地線電路16E，在表面具有薄電源電路34p和地線 電路34E，使用内層之電源電路16p、地線電路丨6E和表面 之電源電路34P和地線電路34E，來作為電源層用之導體層 和地線用導體層。也就是說，即使是在内層側，配置厚電 源電路16P和地線電路16E，也形成覆蓋導體電路之絕緣 層。因此，可以藉由導體電路成為起因，抵銷凹凸，而使 得多層芯基板30之表面變得平坦。因此，為了在層間絕緣 層50、150之導體層58、158不產生起伏，所以，即使是在 多層芯基板30之表面，配置薄電源電路34p和地線電路 34E，也能夠以足夠於内層之電源電路丨6p和地線電路【6e 之厚度，來確保作為芯導體層之充分之厚度。由於不產生 起伏，因此，在層間絕緣層上之導體層之阻抗，不引起意 外。可以藉由使用電源電路1 6P、34P來作為電源層用導體 層，使用地線電路16E、34E來作為地線用導體層，而改善 多層印刷電路板之電氣特性。此外，正如圖34所示，由於 增大電位相反之通孔和内層導體層之對向面積（對向距 離），因此’還可以更加改善電氣特性。 此外’使得多層芯基板内層之電源電路丨6p '地線電路 16E之厚度更加厚於層間絕緣層5〇、150上之導體電路58、 1 5 8。可以藉此，而即使是在多層芯基板3 〇之表面配置薄 地線電路34E、電源電路34P，也足夠於内層之厚電源電路 1 6P和地線電路1 6E，來確保作為芯導體層之充分之厚度。 其比率係最好是1<(芯内層之導體電路之厚度/層間絕緣層 15I604.doc -56· 201106828 之導體電路之厚度）$ 4〇。更加理想是1.2S (芯内層之導體 電路之厚度/層間絕緣層之導體電路之厚度）$30。 此外，可以藉由在多層芯基板内，配置電源電路34P和 電源電路1 6P間之訊號線1 6S 1而形成微型帶構造。同樣 地’可以藉由配置地線電路16E和地線電路34E間之訊號線 (並無圖示、相同層於電源電路16P)而形成微型帶構造。 可以藉由形成微型帶構造而也降低電感，得到阻抗之整 合。因此，可以使得電氣特性也進行穩定化。 圖24係顯示第2實施例-1之變化例。在該變化例，在ic 晶片90之正下方，配置電容器98。因此，π晶片90和電容 器98間之距離變得接近，可以防止電源供應至IC晶片9〇之 電壓下降。 接著，就圖22所示之多層印刷電路板10之製造方法而 言’參考圖18〜圖23而進行說明。 c ·多層印刷電路板之製造 多層芯基板之製作 (1) 以在由厚度0.6 mm之玻璃環氧樹脂或BT(雙馬來酸酐 縮亞胺三嗪）樹脂所構成之絕緣性基板14之兩面層壓 10 250 μιη之銅箔丨6之銅箔基板丨〇，來作為起始材料（圖 18(A))。在第2實施例_丨，使用3〇 4爪之銅箔。 (2) 接著’藉由減法器法而在銅箔16，使得1(：正下方， 正如顯示表面側之圖19(A)所示，在拉拔部35内，形成不 具有假接端面之導體電路16E ’正如顯示背面側之圖19(b) 所不在拉拔部35，形成不具有假接端面之導體電路 J51604.doc -57- 201106828 16P。作為參考係在圖3 8顯示習知例。在習知例，在全部 之拉拔部35，存在由假接端面16D所構成之電路16DD，在 該電路16DD内，形成通孔用通孔36。在形成通孔之位 置，形成拉拔部（開口）35。通常由假接端面16D所構成之 電路16DD係相對於通孔直徑而以+15〇〜25〇 4爪直徑所形 成因此 了以藉由成為不具有假接端面之導體電路，而 相對於具有假接端面之通常之構造，來使得通孔間及電源 用通孔和地線用導體層間（圖34中之Χ)、地線用通孔和電 源用導體層間之間隔變得狹窄。像這樣，可以藉由不設置 假接端面，而減少相互電感或者是降低導體電阻。此外， 增加能夠形成電源層、地線層之區域。 (3) 然後，對於該基板，進行以包含Na〇H(1〇 g/i)、 NaCl〇2(40 g/1)和Na3P04(6 g/1)之水溶液作為黑化浴（氧化 浴）之黑化處理以及將包含Na〇H(1〇 g/l)和NaBH4(6名⑴之 水/谷液作為還原洛之還原處理’在下層導體電路丨、 16S1、16P、16S2之表面，形成粗化面16α(圖18(c))。 (4) 在前述基板之兩面，以2〇〇 μηι厚度之膠片18和18 厚度之銅箔20之順序，來進行層積，然後，進行加熱及加 壓沖裁而製作4層之多層芯基板3 〇(圖丨8(D))。膠片之厚度 係配合於銅箔16之厚度而進行變更。 (5) 對於該多層芯基板3〇進行鑽孔削孔，穿設通孔用通 孔36(圖20(A))。然後’藉由施行無電解電鍍及電解電鍍， 蝕刻成為圖案狀，而在多層芯基板之表背面，形成導體電 路34S、34P、34E及250 μπι直徑之訊號用通孔36S(並未圖 151604.doc -58- 201106828 示）、電源用通孔36P、地線用通孔36E(圖20(B))。 (6) 使得在多層芯基板之表背面形成導體電路34S、 34P、34E及通孔36S、36P、36E之基板，進行以包含 NaOH(10 g/l)、NaC1〇2(4〇 g/1e〇Na3p〇4(6 g/1)之水溶液作 為黑化浴（氧化浴）之黑化處理以及將包含NaOH(10 g/1)和 NaBH4(6 g/1)之水溶液作為還原浴之還原處理，在上層導 體電路和通孔之表面，形成粗化面34p(圖2〇(c))。 (7) 接著’在使用擦乾器而將相同於前述第1實施例q所 作成之通孔填充用樹脂組成物4〇填充於導體電路34S、 34P、34E 間及通孔 36S、36P、36E 内之後，以 i〇〇〇c、2〇 分鐘之條件，來進行乾燥（圖21(A))。藉由對於該基板30之 表面來進行研磨及平坦化至露出導體電路表面及通孔之接 端面之表面為止，進行s10(rc、i小時及在15〇£>(：、i小時 之加熱，而形成硬化通孔填充用樹脂組成物4〇之樹脂填充 材料層，成為通孔36S(並無顯示）、36P、36E(圖21(B))。 多層芯基板之表背面之銅厚度係形成為7 5〜7〇 μιη。像 這樣，多層芯基板之表背面之銅厚度係適合比起内層之銅 厚度還變得更加薄。在第2實施例_丨，成為25叫。 可以藉此，而使得表背層比起内層還形成更加微細之電 路可以使得通孔接端面之小徑化和導體電路間或者是通 孔接端面和導體電路間之間隙變小。因此，表背層之通孔

接端面或導體電路係並不會成為使得通孔間距變得狹窄之 阻礙D (8) 藉由在對於前述基板來進行水洗及酸性脫脂後，進 I51604.doc -59· 201106828 订輕敍刻，接著，利用喷霧器，來將银刻液吹附在基板之 兩面，對於訊號電路34S、電源電路34p、地線電路34£之 表面和通孔36之接端面之表面，進行钱刻，而在導體電路 之全表面，形成粗化面36p(圖21(c))。作為姓刻液係使用 W唾銅（π)配位化合物10重量份、乙二醇酸以量份和 氣化鉀5重罝份所構成之蝕刻液⑽咖公司製、 Mekkuetchbond) ° 以後之製程係參考圖5〜圖7而相同於前述第i實施例!， 因此，省略說明。但是，導體電路58、158之厚度係調整 電鍍時間而成為 15 μηι。 [第2實施例-2] 第2實施例·…使得存在^具有由通間料出之導體 電路之通孔之區域，成為IC正下方，但是，在第2實施例_ 2’正如以下而進行變更。除了這個以外之部分係相同於 苐2實施例-1。 圖26(A)係顯示4層芯之内層之代表性之地線層之橫剖 面，圖26(B)係顯示4層芯之内層之代表性之電源層之橫剖 面〇 第2實施例-2之多層芯係也成為4層芯，在電源用通孔 36P貫通地線層16E之際，不具有由該通孔開始延出之導體 電路1 6D之電源用通孔係相對於連接在IC電源電路之全通 孔而成為50%，並且，在地線用通孔36E貫通電源層l6p之 際，不具有由該通孔開始延出之導體電路之地線用通孔係 相對於連接在1C地線電路之全通孔而成為5〇%。不具有假 151604.doc •60· 201106828 接端面之通孔數目之調整係可以參考圖l8(B)而在前述（2) 之製程，在銅箔16形成電路時，來改變曝光薄膜之圖案。 [第2實施例-3] 第2實施例_3係除了在第2實施例_2，使得不具有由通孔 開始延出之導體電路之通孔成為7〇%以外，其餘相同於第 2貫施例-2。 [第2實施例-4] 第2實施例-4係除了在第2實施例_2，使得不具有由通孔 開始延出之導體電路之通孔成為80%以外，其餘相同於第 2實施例-2。 [第2實施例-5] 第2實施例-5係除了在第2實施例-2，使得不具有由通孔 開始延出之導體電路之通孔成為90%以外，其餘相同於第 2實施例_2。 [第2實施例-6] 第2實施例-6係除了在第2實施例-1，使得内層之電源層 和地線層之導體層之厚度改變成為45 μιη以外，其餘相同 於第2實施例-1。 [第2實施例-7] 第2實施例-7係除了在第2實施例-1，使得内層之電源層 和地線層之導體層之厚度改變成為60 μιη以外，其餘相同 於第2實施例-1。 [第2實施例-8] 第2實施例-8係除了在第2實施例-1，使得内層之電源層 I51604.doc -61 · 201106828 和地線層之導體層之厚度改變成為75 μηι以外，其餘相同 於第2實施例-1。 [第2實施例-9] 第2實施例-9係除了在第2實施例_3，使得内層之電源層 和地線層之導體層之厚度改變成為75 μιη以外，其餘相同 於第2實施例-3。 [第2實施例-10] 參考圖27而就本發明之第2實施例·1〇之多層印刷電路 板，來進行說明》 參考圖22，在前述第2實施例_丨之多層印刷電路板，使 用在内層配置2層之地線電路16Ε、16Ρ之多層芯基板3〇。 相對於此，在第2實施例-10，使用設置4層之内層地線電 路16Ε、116Ε、16P、H6PP之多層芯基板2〇β交互地配置 地線電路和電源電路。 [第2實施例-11〜19] 在第2實施例-1〜9，改變起始材料之厚度和芯基板表背 面之導體層之厚度。具體地說，使得圖18(Α)之銅箔基板 1〇之厚度成為0.2 mm，圖20(b)之芯基板表背面之導體層 (34S、34P、34E)之厚度成為10 μηι。這個以後之製程係按 照第2實施例-1。 [第2實施例-20] 第2貫施例-20係在第2實施例-16，使得不具有ic正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為30%，同時，使得不具有IC正下方之假接端面之地線 151604.doc •62- 201106828 用通孔數目相對於全地線用通孔數目而成為30%。 [第2實施例-21] 第2實施例-21係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為60 μηι。 [第2實施例-22] 第2實施例-22係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為75 μιη。 [第2實施例-23] ® 第2實施例-23係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為1 50 μηι。使得圖 18(D)之膠片之厚度成為275 μιη。 [第2實施例-24] 第2實施例-24係在第2實施例-20，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為300 μπι。使得圖 18(D)之膠片之厚度成為450 μηι。 [第2實施例-25] 鲁 第2實施例-25係在第2實施例-20，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-26] 第2實施例-26係在第2實施例-21，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50%，同時，使得不具有1C正下方之假接端面之地線 151604.doc -63- 201106828 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-27] 第2實施例-27係在第2實施例-22，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-28] 第2實施例-28係在第2實施例-23，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-29] 第2實施例-29係在第2實施例-24，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為50。/。’同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為50%。 [第2實施例-30] 第2實施例-30係在第2實施例-20，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70¾ ’同時，使得不具有ic正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-31] 第2實施例-3 1係在第2實施例-21，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 151604.doc -64· 201106828 成為70%，同時’使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-32] 第2實施例-32係在第2實施例-22，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-33] 第2實施例-33係在第2實施例-23，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-34] 第2實施例_34係在第2實施例-24，使得不具有1C正下方 之假接端面之電源用通孔數目相對於全電源用通孔數目而 成為70%，同時，使得不具有1C正下方之假接端面之地線 用通孔數目相對於全地線用通孔數目而成為70%。 [第2實施例-3 5 ] 第2實施例-35係在第2實施例-12，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為60 μιη。 [第2實施例-36] 第2實施例-36係在第2實施例-25，使得多層芯基板之内 層之電源層和地線層之導體層之厚度成為3 0 μηι。 第2實施例-2〜5、12〜15、19、35之不具有1C正下方之假 151604.doc • 65· 201106828 之所顯示之％來減去 接端面之通孔數目係由圖3〇和圖33中 10〜15°/。之數字。 (第2比較例-1) 形成多層芯基板而成為厚度相同於第2實施例_丨之同樣 厚度之内層之導體層及表層之導體層。但是，參考圖％: 圖38，相同於前述相關技術，將假接端面16配置在全部之 通孔。 (第2比較例-2) 在第2比較例-1，除了使得多層芯基板之導體厚度成為 15 μηι以外’其餘係相同於第2比較例_丨。 (第2比較例-3) 在第2比較例-1，改變起始材料之厚度。具體地說，使 得圖18(A)之銅箔基板1〇之厚度成為〇 2 mm。此外，在圖 18(A) ’使得銅箔16之厚度成為5 μηι。 在第2實施例-1〜9和第2比較例-1、2之基板，構裝頻率 3.1 GHz之1C晶片，供應相同量之電源，測定在啟動時之 電壓之下降量。此外，無法直接地測定IC晶片之電壓，因 此’在印刷電路板上，形成可測定IC電壓之電路。顯示此 時之電壓下降量之值。成為在電源電壓1() V時之變動之 電壓下降量之值。 此外，確認第2實施例_i〜9和第2比較例-1、2之初期動 作。將該結果顯示在圖3 3中之圖表。 此外’即使是就不具有假接端面之通孔數目，也進行驗 證》在以下，顯示這些結果。將在橫軸成為不具有假接端 151604.doc -66 - 201106828 面之通孔數目並且在縱軸成為電壓下降量之值之（v)結 果，顯示在圖32(A)、（B)。 由第2實施例-1和第2比較例-1之比較而得知：藉由使得 1C正下方之通孔成為不具有由通孔開始延出之導體電路之 通孔，而改善第1次和第2次之電壓下降，不產生IC之錯誤 動作。 由第2實施例-2〜5和第2比較例-1之結果而得知：在電源 用和地線用通孔成為不具有假接端面之通孔而使得其數目 變多時’改善第i次和第2次之電壓下降（參考圖32(a)、 (B)、圖 33) 〇 由第2實施例-1、6、7、8之比較而得知：藉由使得多層 芯之内層之導體厚度變厚而還更加改善第丨次和第2次之電 壓下降(參考圖40)。接著’在内層之導體厚度成為增層之 層之導體厚度之3倍以上時，其改善效果係變差。 由第2實施例―2〜5和第2比較例-1而得知：藉由增加不具 有由通孔開始延出之導體電路之通孔數目，而改善第^欠 和第2次之電壓下降。接著，在成為7〇%以上時，不發生 1C之錯誤動作。接著，在不具有由通孔開始延出之導體電 路之通孔數目成為7〇%以上時，其改善效果係變差。 由第2實施例q和第2比較例_2而得知：藉由使得導體厚 度變厚而改善第3次之電壓下降。 也由别述試驗結果而得知：藉由本案發明之構造而使得 1C晶片之初期啟動時之所發生之電源不足(電壓下降)之程 度變小；得知：即使是構裝高頻區域之1C晶片、特別是3 15I604.doc •67· 201106828 GHz以上之ic晶片，也毫無問題地進行啟動。因此，也能 夠提升電氣特性或電氣連接性。 此外，比起習知之印刷基板，還可以使得在印刷基板之 電路内之電阻變小。因此，即使是附加偏壓，進行在高溫 尚濕度下之所進行之可靠性試驗（高溫高濕度偏壓試驗）， 也使得破壞之時間變長，所以，也可以提高可靠性。 接著就知:照第2貫施例-Π〜3 6、第2比較例-3所製造之

多層印刷電路板而言，藉由以下說明之方法而測定…晶片 之電壓下降量》 在構裝下列Νο·3之IC晶片之各種多層印刷電路板，進行 同時開關’測定此時之IC晶片之電壓下降量。&外，無法 直接地測定1C晶片之電壓，因此，在印刷電路板上，形成 可測定ic電壓之電路。成為在電源電壓1〇 電壓下降量之值。 此外，就按照第2實施例_u〜36 '第2比較例·3所製造之

多層㈣電路板而言’藉由以下說明之方法㈣認在搭韋 之1C晶片是否有錯誤動作。 作為1C晶片係將由以下之1 ^ , 卜之No·1〜3所選出之任何一種IC日 1 片構裝於各個多層印刷雷故把 丨刎電路板，同時，進行100次之開 關，評價有無錯誤動作。 將這些結果’顯示在圖3 0。 ㈤：驅動頻率：㈣⑽卜脈衝鎖卿广⑶勵 Ν〇·2:驅動頻率：3.2GHz、脈衝鎖剛：_驗 No.3:驅動頻率：3.46GHz、脈衝鎖（fsb):祕邊 15l604.doc -68 - 201106828 由構裝No. 1之1C晶片之結果而得知：如果通孔之一部分 成為不具有假接端面之通孔的話，則能夠抑制1C晶片之錯 誤動作或電壓下降。推測這個係由於根據在說明書内之所 說明之第2發明之效果2~4之緣故。 由構裝No.2之1C晶片之第2實施例-12和第2實施例-36之 比較而得知：形成不具有假接端面之通孔之區域係最好是 1C正下方。 此外，由構裝No.3之1C晶片之第2實施例-20〜24和第2實 施例-25〜29之比較而得知：在内層之導體厚度和不具有假 接々而面之通孔數目，具有相互作用。可以在内層之導體厚 度變溥之狀態下，必須使得不具有假接端面之通孔變多， 在内層之導體厚度變厚之狀態下’必須使得不具有假接端 面之通孔變少。推測這個係由於根據使用圖34所說明之效 果之緣故。 此外’内層之接地層之導體厚度係相同於内層之電源層 之導體厚度’芯基板背面之接地層之導體厚度係相同於表 面之電源層之導體厚度。因此，接地層之導體厚度和係也 成為相同於電源層之同樣厚度’所以，能夠減低雜訊，結 果，不容易發生錯誤動作。 此外，在比較構裝No.2之1C晶片之第2實施例-12和第2 貫施例-3 6時而得知：即使是多層芯之導體層之厚度或者 是不具有假接端面之通孔數目成為相同，也藉由設置不具 有假接端面之通孔之區域而使得電壓下降量或錯誤動作呈 不同。推測這個係由於1C正下方之通孔，使得1(：為止之連 151604.doc -69· 201106828 接配線長度變短，因此’藉由在ic正下方，設置不具有假 接端面之通孔，而使得本案之特徵變得更加有效之緣故。 【圖式簡單說明】 圖1(A)至圖1(F)係顯示本發明之第1實施例-1之多層印刷 電路板之製造方法之製程圖。 圊2(A)至圖2(E)係顯示第}實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖3(A)至圖3 (C)係顯示第i實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖4(A)至圖4(C)係顯示第i實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖5(A)至圖5(D)係顯示第丨實施例a之多層印刷電路板之 製造方法之製程圖。 圖6(A)至圖6(D)係顯示第丨實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖7(A)至圖7(D)係顯示第J實施例_丨之多層印刷電路板之 製造方法之製程圖。 圖8係第1貫施例· 1之多層印刷電路板之剖面圖。 圖9係顯示在第丨實施例_丨之多層印刷電路板載置冗晶片 之狀態之剖面圖。 圖1 〇係顯示ic晶片之動作中之電壓變化之圖形。 圖11係顯示ic晶片之動作中之電壓變化之圖形。 圖12係顯示1C晶片之動作中之電壓變化之圖形。 圖13係顯示第1實施例和第1比較例間之試驗結果之圖 I5I604.doc .70· 201106828 表。 圖14係顯示第1實施例之最小線間距、線幅寬形成能力 評價圖案之評價結果之圖表。 圖15係顯示第1實施例和第1比較例間之試驗結果之圖 表。 圖16係顯示第1實施例之試驗結果之圖表。 圖17係相對於α 1 /α2之電塵下降量之圖形。 圖18(A)至圖18(D)係顯示本發明之第2實施例]之多層印 鲁 刷電路板之製造方法之製程圖。 圖19(A)至圖！ 9(B)係顯示第2實施例-1之多層印刷電路板 之製造方法之製程圖。 圖20(A)至圖20(C)係顯示第2實施例·丨之多層印刷電路板 之製造方法之製程圖。 圖21(A)至圖21(C)係顯示第2實施例-1之多層印刷電路板 之製造方法之製程圖。 圖22係第2實施例-1之多層印刷電路板之剖面圖。 圖23係顯示在第2實施例-1之多層印刷電路板載置IC晶 片之狀態之剖面圖。 圖24係顯示在第2實施例-1之變化例之多層印刷電路板 載置IC晶片之狀態之剖面圖。 圖25(A)係圖22中之内層之電源用平面層1 6P之俯視圖， 圖25(B)係内層之地線用平面層16E之俯視圖。 圖26(A)係圖22中之内層之電源用平面層1 6P之俯視圖， 圖26(B)係内層之地線用平面層16E之俯視圖。 151604.doc 201106828 圖27係第2貫施例-i〇之多層印刷電路板之剖面圖。 圖28係顯示ic晶片之動作中之電壓變化之圖形。 圖29係顯示ic晶片之動作中之電壓變化之圖形。 圖30係顯不第2實施例和第2比較例間之試驗結果之 表。 圊3 1(A)係圖22中之内層之其他例子之電源用平面層 之俯視圖，圖31(B)係内層之地線用平面層16E之俯視圖。 圖32(A)至圖32(B)係就不具有假接端面之通孔數目而在 橫軸顯示不具有假接端面之通孔數目並且在縱軸顯示電壓 下降量之值（V)之圖形。 圖33係顯示内層之導體厚度和第i次〜第3次之電壓下降 之關係之圖表。 圖3 4係顯示通孔和導體層間之關係之說明圖。 圖3 5係關於本案發明之相關技術之多層印刷電路板之剖 面圖。 圖36(A)係圖35之多層印刷電路板之X4-X4橫剖面圖，^ 36(B)係X5-X5剖面圖》 圖37(A)係内層之電源用平面層16P之俯視圖，圖37(B) 係内層之地線用平面層16E之俯視圖。 圖3 8係先前技術之多層印刷電路板之橫剖面圖。 圖39係貫通多層芯之訊號用通孔之示意圖。 圖40係顯示第1次和第2次之電壓下降量之圖形。 【主要元件符號說明】 XI 界面 151604.doc -72- 201106828

X2 界面 X3 界面 X4 界面 10 多層印刷電路板 12 金屬層（金屬板） 12a 開口 14 樹脂層 16 導體電路 16a 粗化面 16D 假接端面 16D1 假接端面 16DD 電路 16E 導體層 16P 導體層 16P1 電源電路 16S1 訊號電路 16S2 訊號電路 18 樹脂層 20 銅羯 22 電鍍膜 23 填充樹脂 25 蓋電鍍 30 基板 32 銅猪 151604.doc •73- 201106828 34 導體電路 34α 最外導體層 34β 粗化面 34Ε 導體層 34Ρ 導體層 34S 訊號電路 35 拉拔部 36 通孑L 36α 通孔用通孔 36β 粗化面 36Ε 地線用通孔 36Ρ 電源用通孔 36S 訊號用通孔 36ΤΗΕ 地線用通孔 36ΤΗΡ 電源用通孔 40 樹脂填充層 50 層.間樹脂絕緣層 5 0α 粗化面 50a 導通孔用開口 52 無電解銅電鍍膜 54 電鍍阻劑 56 電解銅電鍍膜 58 導體電路 58α 粗化面 -74- 151604.doc 201106828

60 導通孔 60α 粗化面 70 銲錫阻劑層 71 開口 72 鎳電鍍層 74 金電鍍層 76D 錫錯凸塊 76U 錫錯凸塊 90 1C晶片 92 接端面 94 標點板 96 接端面 98 晶片電容is 116Ε 内層地線電路 1 16ΡΡ 内層地線電路 150 層間樹脂絕緣層 158 導體電路 160 導通孔 5 Ογ 層間樹脂絕緣層用樹脂薄膜 151604.doc 75-

Claims (1)

1. 201106828 七、申請專利範園： 1. 種多層印刷電路板’在由表背面之導體層和至少1層 以上之内層之導體層所構成之多層芯基板上形成層間絕 緣層和導體層而透過導通孔來進行電性連接者， 其特徵在於： 前述多層芯基板之電源用導體層之厚度和或地線用導 體層之厚度和中，至少一者係比層間絕緣層上之導體層 之厚度厚。 • 2‘如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α i、層間絕緣 層上之導體層之厚度為〇[2時，αι*α2係α2<αι$4〇α2。 3·如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之地線用導體層之厚度和為α3、層間絕緣 層上之導體層之厚度為〇2時，ay〇a2係α2<(χ3$4〇α2。 4. 如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α1、層間絕緣 鲁 層上之導體層之厚度為a2時，ai和α2係i.2a2<al g 40a2 0 5. 如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之地線用導體層之厚度和為a3、層間絕緣 層上之導體層之厚度為a2時，a3和a2係丨2a2<a3 $ 40α2 〇 6. 如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層心基板之電源用導體層之厚度和為α1、層間絕緣 151604.doc 201106828 層上之導體層之厚度為α2時，αΐ和α2係α2<α1 $ 40α2， 令前述多層芯基板之地線用導體層之厚度和為α3時， α3和前述 α2係 α2<α3 $ 40α2 0 7. 如申請專利範圍第1項之多層印刷電路板，其中，令前 述多層芯基板之電源用導體層之厚度和為α1、層間絕緣 層上之導體層之厚度為α2時，αΐ和α2係1.2α2<α 1 S 40α2， 令前述多層芯基板之地線用導體層之厚度和為…時， α3和前述 α2係 1.2α2<α3 S 4〇α2 ° 8. 如申請專利範圍第i項〜第7項之任一多層印刷電路板， 其中，前述多層芯基板之表背面之導體層之厚度係比内 層之導體層之厚度薄。

   151604.doc