[go: up one dir, main page]

JP2008016630A - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2008016630A
JP2008016630A JP2006186152A JP2006186152A JP2008016630A JP 2008016630 A JP2008016630 A JP 2008016630A JP 2006186152 A JP2006186152 A JP 2006186152A JP 2006186152 A JP2006186152 A JP 2006186152A JP 2008016630 A JP2008016630 A JP 2008016630A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
resin layer
conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006186152A
Other languages
English (en)
Inventor
Takahiro Nakano
高宏 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006186152A priority Critical patent/JP2008016630A/ja
Priority to US11/822,200 priority patent/US20080000874A1/en
Publication of JP2008016630A publication Critical patent/JP2008016630A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H10W70/65—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H10W70/635—
    • H10W70/685—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】半導体装置の実装領域において、リフロー時の表面絶縁樹脂層の反りを防止し得るプリント配線板を提供する。
【解決手段】コア基板１１の両面に導体配線層１２，１４ａ，１４ｂと層間絶縁樹脂層１３とが交互に積層されるとともに、最表面の導体配線層上が表面絶縁樹脂層１６により覆われてなる多層プリント配線板１であって、半導体装置の実装領域１０内で、当該半導体装置の外部電極と接合される導体ランド１４ａを除いた当該半導体装置直下の領域において、上記層間絶縁樹脂層１３上に形成された表面絶縁樹脂層１６を方形状に除去して、中央に除去部１７を形成したものである。
【選択図】図１

Description

本発明は、プリント配線板及びその製造方法並びにそれを用いた電子機器に関する。
近年、電子機器の小型・薄型化および高性能化のために、半導体装置の実装技術の高密度化が加速している。プリント配線板の小型・薄型化・多層化が進み、はんだの鉛フリー化に加え、実装ランド部（はんだ接合部）への供給はんだ高さ・量は減少する傾向にある。このため、プリント配線板の反りが実装品質・信頼性に与える影響は非常に大きくなり、プリント配線板の反り挙動によって発生する実装不具合が増加している。
そこで、従来技術では、プリント配線板の全体の反り量を低減するため、プリント配線板の外周部と内周部とで配線層の形成面積比率を最適化して反りバランスを向上させる（例えば、特許文献１参照）、またはプリント配線板の外周部にダミー配線層を設け、プリント配線板全体の剛性を上げるなどの対策がとられている（例えば、特許文献２参照）。
他の製造方法としては、ローラで圧力をかける、加熱方法を最適化するなどの対策を行っており、プリント配線板全体としての反り低減が図られている。
ここで、従来のプリント配線板における半導体装置の実装領域の構成について、図面を参照しながら説明する。
図１０および図１１は、ＱＦＰやＱＦＮに代表される表面実装リード型の半導体装置の実装領域１００を示したものである。コア基板１０１の両側に導体配線層（内層）１０２を備え、この上に層間絶縁樹脂層１０３を形成して覆い、さらにこの上に導体配線層（外層）１０４ｂおよび半導体装置を実装（はんだ接合等）するための導体ランド１０４ａを備え、最表面には表面絶縁樹脂層１０５を備えた４層板の例である。
図１０では、半導体装置の実装領域１００内で、かつ、導体ランド１０４ａを除いた半導体装置直下の領域において、表面絶縁樹脂層１０５は全面的に均一・平坦に形成されている。
また、図１１では、半導体装置の実装領域１００内で、かつ、導体ランド１０４ａを除いた半導体装置直下の領域において、放熱性・電気特性向上や剛性確保を目的とした導体配線層１０４ｂが全面的に形成され、さらにこの上に表面絶縁樹脂層１０５が全面的に均一・平坦に形成された状態となっている。
このように、従来技術では、プリント配線板全体としての反り対策は実施されているが、各半導体装置の実装領域については何も対策されていないのが現状であり、プリント配線板全体の反りを低減できれば、必然的に各半導体装置の実装領域の反りも低減できると考えられている。
特開昭５９−２０２６８１号公報 特開２００２−７６５３０号公報
しかしながら、プリント配線板全体の反り挙動ではなく、各半導体装置の実装領域における最表面の表面絶縁樹脂層（ソルダーレジスト）の反り挙動（膨れ）が実装不具合につながるケースが増加している。ＱＦＰ・ＳＯＰ・ＱＦＮ、または、外周部にのみ外部電極を備えるＢＧＡ・ＬＧＡ等の表面実装型のものを実装する場合、各半導体装置の直下に形成された表面絶縁樹脂層がリフロー時の加熱（２００℃以上）によって１００μｍレベルで反り（膨れ）あがり、半導体装置の裏面と接触することによって、半導体装置の浮き上がりや接続回路のオープン、または実装強度・信頼性の劣化といった実装不具合が発生するという課題があった。特に、表面絶縁樹脂層が広い面積で均一・平坦に形成された領域では顕著に発生する。
そこで、本発明は、プリント配線板の各半導体装置の実装領域において、リフロー時の表面絶縁樹脂層の反り（膨れ）を防止し、実装歩留りおよび実装品質・信頼性を向上させ得るプリント配線板およびその製造方法並びにそれを用いた電子機器を提供することを目的とする。
上記課題を解決するため、本発明の請求項１に係るプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、当該半導体装置の外部電極と接合される導体ランド部を除いた当該半導体装置直下の領域において、上記層間絶縁樹脂層上または上記導体配線層上に形成された上記表面絶縁樹脂層の一部が除去されたものである。
また、請求項２に係るプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、当該半導体装置の外部電極と接合される導体ランド部を除いた当該半導体装置直下の領域において、最表面の上記導体配線層の一部が除去されたものである。
また、請求項３に係るプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記層間絶縁樹脂層上または上記導体配線層上に形成された上記表面絶縁樹脂層の一部および最表面の上記導体配線層の一部が除去されたものである。
また、請求項４に係るプリント配線板は、請求項１乃至３のいずれか一項に記載の配線板において、半導体装置直下の領域に形成された導体ランド部を除いた導体配線層を、上記導体ランド部と電気的に接続されていないダミー配線としたものである。
また、請求項５に係るプリント配線板は、請求項２乃至４のいずれか一項に記載の配線板において、導体配線層の一部が除去されている領域上に形成された表面絶縁樹脂層を凹状に形成したものである。
また、請求項６に係るプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、スルーホールまたはビアホールが複数形成されたものである。
また、請求項７に係るプリント配線板は、請求項６に記載の配線板におけるスルーホールまたはビアホールを、導体ランド部と電気的に接続されていないダミー配線としたものである。
また、請求項８に記載のプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が第１の表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層が形成されたものである。
また、請求項９に係るプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が第１の表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記第１の表面絶縁樹脂層の一部が除去されるとともに、この除去部に第２の表面絶縁樹脂層が形成されたものである。
また、請求項１０に係るプリント配線板は、請求項８または９に記載の配線板において、第２の表面絶縁樹脂層として、その熱膨張率が第１の表面絶縁樹脂層の熱膨張率よりも小さいものを用いたものである。
また、請求項１１に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともに上記表面絶縁樹脂層の一部を除去する工程を具備した方法である。
また、請求項１２に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を除去する工程を具備した方法である。
また、請求項１３に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともに上記表面絶縁樹脂層の一部を除去する工程と、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を除去する工程とを具備した方法である。
また、請求項１４に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成する工程の前にスルーホールまたはビアホールを形成する工程を具備した方法である。
また、請求項１５に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に第１の表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層を形成する工程を具備した方法である。
また、請求項１６に係るプリント配線板の製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に第１の表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記第１の表面絶縁樹脂層を形成するとともに上記第１の表面絶縁樹脂層の一部を除去し、上記除去部に第２の表面絶縁樹脂層を形成する工程を具備した方法である。
さらに、請求項１７に係る電子機器は、上述した請求項１乃至１０のいずれか一項に記載のプリント配線板を搭載したものである。
上述した各プリント配線板およびその製造方法並びにそれを用いた電子機器によると、各半導体装置の実装領域において、表面絶縁樹脂層の面積を小さく若しくは分割したので、または最表面の導体配線層の面積を小さくしてこの上に配置される表面絶縁樹脂層に凹状部を形成することにより表面絶縁樹脂層自体を分割したのと同じ作用を得るようにしたので、リフロー加熱時の各部での表面絶縁樹脂層の膨れ量を小さく抑えることができ、実装歩留りおよび実装品質・信頼性を向上させることができる。
また、スルーホールまたはビアホールを形成する場合、および第１の表面絶縁樹脂層上に熱膨張率の小さい第２の表面絶縁樹脂層を形成する場合でも同様の作用が、すなわちリフロー加熱時の各部での表面絶縁樹脂層の膨れ量を小さく抑えることができる。
以下、本発明に係るプリント配線板およびその製造方法並びにそれを用いた電子機器の実施の形態について図面を参照しながら説明する。
なお、以下の説明に用いる図面は、プリント配線板の要部、すなわち半導体装置を実装するための実装領域を示している。
［実施の形態１］
以下、本発明の実施の形態１に係るプリント配線板およびその製造方法について説明する（請求項１および請求項１１に対応する）。
まず、プリント配線板の構成を図１に基づき説明する。
本実施の形態１に係るプリント配線板１の実装領域１０は、コア基板１１の両側に導体配線層（内層）１２を備え、この上に層間絶縁樹脂層１３を形成して覆い、さらにこの上に導体配線層（外層）１４ｂおよび半導体装置を実装（はんだ接合等）するための複数の導体ランド（導体ランド部）１４ａを備え、最表面には表面絶縁樹脂層１６を備えた４層構造（４層板）にされている。これらの導体ランド１４ａは、実装領域１０の周囲（周縁部）に配置されている。図１には、ＱＦＰやＱＦＮに代表される表面実装リード型の半導体装置の実装領域１０が示されている。
なお、プリント配線板１の全体の厚さは、主に０．４〜１．６ｍｍの範囲にされており、また層数は単層〜１０層に、またはそれ以上とされる（制限はなく、図１では、４層の場合を示している）。
上記コア基板１１および層間絶縁樹脂層１３には、紙基材やガラス基材、ガラス不織布基材、アラミド不織布といった補強用の基材に、フェノール樹脂やエポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等を含浸させたものが多く用いられている。
上述した導体配線層（内層）１２、導体配線層（外層）１４ｂおよび導体ランド１４ａには一般的にＣｕ材が使用され、大きくはＣｕ箔をエッチングによって配線を形成する方法とＣｕめっきにより配線を形成する方法とがある。なお、その厚さは約１０〜４０μｍの範囲とされ、一般的に、内層の方が外層よりも薄く設定されている。
上記導体ランド１４ａの表面処理には耐熱プリフラックス、またはＮｉ、Ｐｄ、Ａｕめっき等が施され、はんだ付け性が向上されており、また表面絶縁樹脂層１６には、ソルダーレジストと呼ばれる感光性樹脂が多く用いられており、その厚さは約１０〜４０μｍの範囲とされている。
図示していないが、導体配線層（内層）１２、導体配線層（外層）１４ｂおよび導体ランド１４ａは、それぞれスルーホール、ビアホールなどを介して、互いに接続されて、所定（所望）の回路が形成されている。
そして、さらに、プリント配線板１の実装領域１０内で、かつ、周縁部に配置された導体ランド１４ａを除いた半導体装置直下の領域（中央部分）においては、表面絶縁樹脂層１６が方形状（例えば、正方形）に除去されて、すなわち方形状の除去部１７が形成されて下層の層間絶縁樹脂層１３が露出されている。
ここで、このプリント配線板１の製造方法を一般的な形で記載しておく。
すなわち、この製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともに上記表面絶縁樹脂層の一部を選択的に除去する工程を具備した方法である。
なお、この製造方法では、単層の場合も含めて記載したが、プリント配線板の構成についても、単層（この場合、上述した繰り返す所定回数は１回となる）であっても適用し得るものである（この単層の適用については、以下に示す各実施の形態についても同様に当てはまるものである）。
このプリント配線板およびその製造方法によると、表面絶縁樹脂層１６の中央部分が方形状に除去されているため、表面絶縁樹脂層１６が膨れ上がる領域が極めて小さくなり、半導体装置を実装する際のリフロー加熱時において、配線板の表面が半導体装置裏面に接触するという不具合を防止することができる。
なお、図１では、除去部１７の形状を正方形としたが、この形状は長方形や多角形、または円形でもよく、要するに、表面絶縁樹脂層１６が膨れ上がる領域を除去すればよい。
［実施の形態２］
以下、本発明の実施の形態２に係るプリント配線板およびその製造方法を、図２に基づき説明する（請求項１および請求項１１に対応する）。
上述した実施の形態１においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６を方形状に除去したが、本実施の形態２においては、スリット状に除去するようにしたもので、他の構成部分については、実施の形態１と同じであるため、この部分に着目して説明するとともに、実施の形態１と同じ構成部材については、同一番号を用いてその説明を省略する。
図２に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）においては、表面絶縁樹脂層１６がスリット状（短冊状ともいえる）に除去されて、すなわちスリット状の除去部１７が複数形成されて、下層の層間絶縁樹脂層１３が露出されている。
この構成によると、表面絶縁樹脂層１６が膨れ上がる領域を細分化し、それぞれの膨れ上がり量を低減させることによって、半導体装置を実装する際のリフロー加熱時において、配線板の表面すなわち表面絶縁樹脂層１６が半導体装置裏面に接触するという不具合を防止することができる。
なお、本実施の形態２に係るプリント配線板１の製造方法については、実施の形態１と同一であるため、その説明を省略する。
［実施の形態３］
以下、本発明の実施の形態３に係るプリント配線板およびその製造方法を、図３に基づき説明する（請求項１および請求項１１に対応する）。
上述した実施の形態１においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６を方形状に除去したが、本実施の形態３においては、格子状に除去するようにしたもので、他の構成部分については、実施の形態１と同じであるため、この部分に着目して説明するとともに、実施の形態１と同じ構成部材については、同一番号を用いてその説明を省略する。
図３に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）においては、表面絶縁樹脂層１６が所定幅の溝により格子状に除去されて、すなわち格子状の除去部（溝部ともいえる）１７が形成されて、下層の層間絶縁樹脂層１３が露出されている。
この構成によると、上述した実施の形態２と同様に、表面絶縁樹脂層１６が膨れ上がる領域を細分化し、それぞれの膨れ上がり量を低減させることによって、半導体装置を実装する際のリフロー加熱時において、配線板の表面すなわち表面絶縁樹脂層１６が半導体装置裏面に接触するという不具合を防止することができる。
なお、本実施の形態３に係るプリント配線板１の製造方法についても、実施の形態１と同一であるため、その説明を省略する。
ところで、実施の形態２または実施の形態３においては、除去部を縦方向のスリット状または格子状にしたが、この形状は横方向や斜め方向のスリットでもよく、また斜めのメッシュ状でもよい。さらに、各スリットや格子・メッシュの寸法・角度は統一されている必要もない。
これら実施の形態２または実施の形態３に係る構成は、プリント配線板の吸湿特性・信頼性に悪影響があり、実施の形態１の構成が適用できない場合に有効である。
［実施の形態４］
以下、本発明の実施の形態４に係るプリント配線板およびその製造方法を、図４に基づき説明する（請求項２、請求項５および請求項１２に対応する）。
上述した実施の形態１においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６を方形状に除去したが、本実施の形態４においては、表面絶縁樹脂層１６下に形成された導体配線層１４ｂの一部を除去したもので、他の構成部分については、実施の形態１と同じであるため、この部分に着目して説明するとともに、実施の形態１と同じ構成部材については、同一番号を用いてその説明を省略する。
図４に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）における表面絶縁樹脂層１６下に形成された導体配線層（外層）１４ｂが所定幅の溝でもって格子状に除去されている。すなわち、導体配線層１４ｂに、格子状に除去部１５が形成されて、複数個（図面上では、３×３＝９個）の孤立した例えば正方形をした導体配線層１４ｂが形成されたことになる（分割された形状にされている）。
この構成により、導体配線層（外層）１４ｂ上の表面絶縁樹脂層１６は均一・平坦ではなく、除去部１５によって凹状にされ（凹状部が形成され）、導体配線層（外層）１４ｂと同様に表面絶縁樹脂層１６も擬似的に分割された状態にされている。
このため、表面絶縁樹脂層１６が膨れ上がる領域が細分化され、それぞれの膨れ上がり量が低減し、したがって半導体装置を実装する際のリフロー加熱時において、配線板の表面すなわち表面絶縁樹脂層１６が半導体装置裏面に接触するという不具合を防止することができる。
ここで、上記プリント配線板１の構成および製造方法を、一般的な形で記載しておく。
すなわち、このプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、半導体装置を実装する領域内で、かつ、当該半導体装置の外部電極と接合される導体ランド部を除いた当該半導体装置直下の領域において、最表面の上記導体配線層の一部が選択的に除去されて、当該除去された領域（除去部）上に形成された表面絶縁樹脂層が凹状に形成されたものである。
また、その製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を選択的に除去する工程を具備した方法である。
［実施の形態５］
以下、本発明の実施の形態５に係るプリント配線板およびその製造方法を、図５に基づき説明する（請求項２、請求項５および請求項１２に対応する）。
上述した実施の形態４においては、層間絶縁樹脂層１３の上方の導体配線層１４ｂを所定幅の溝でもって格子状に除去したが、本実施の形態５においては、逆に、表面絶縁樹脂層１６下に形成された導体配線層１４ｂを格子状に形成したもので、他の構成部分については、実施の形態４と同じであるため、この部分に着目して説明するとともに、実施の形態４（つまり、実施の形態１）と同じ構成部材については、同一番号を用いてその説明を省略する。
図５に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）における表面絶縁樹脂層１６下に形成された導体配線層（外層）１４ｂを格子状に形成したものである。言い換えれば、導体配線層１４ｂに、縦横に複数個ずつ除去部１５が形成されたことになる（図面では、５×５＝２５個形成されている）。
この構成によると、実施の形態４と同様の効果を得ることができる。
ところで、実施の形態４（図４）においては、導体配線層（外層）１４ｂの形状を正方形としたが、長方形や多角形、円形でもよい。
また、実施の形態５（図５）においては、導体配線層（外層）１４ｂを格子状に形成したが、このスリット状でも斜めのメッシュ状であってよく、または各スリットや格子・メッシュなどの寸法・角度については、統一されていなくてもよい。また、導体配線層（外層）１４ｂは半導体装置にすなわち導体ランド１４ａに電気的に接続されないダミー配線であってもよい（請求項４に対応）。
これら実施の形態４および実施の形態５については、例えば実施の形態１〜実施の形態３の場合よりも、放熱性や電気特性の向上を図りたい場合に有効である。
［実施の形態６］
以下、本発明の実施の形態６に係るプリント配線板およびその製造方法を、図６に基づき説明する（請求項３および請求項１３に対応）。
上述した実施の形態４においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６下に形成された導体配線層１４ｂを格子状に除去したが、本実施の形態６においては、さらに格子状の内側に複数形成された各導体配線層１４ｂの上方の表面絶縁樹脂層１６の一部を除去したもので、他の構成部分については、実施の形態４と同じであるため、この部分に着目して説明するとともに、実施の形態４と同じ構成部材については、同一番号を用いてその説明を省略する。
図６に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）における表面絶縁樹脂層１６下に形成された導体配線層（外層）１４ｂを所定幅でもって格子状に除去するとともに、この内側に複数個形成された例えば正方形の各導体配線部１４ｂの上方の表面絶縁樹脂層１６がそれぞれ正方形（勿論、正方形以外のものでもよい、つまり方形状でよい）に除去されている。すなわち、導体配線層１４ｂに格子状の除去部（溝部）１５が形成されるとともに、この除去部１５の内側の導体配線層１４ｂ上の表面絶縁樹脂層１６にも、正方形（方形状）の除去部１７が形成されている。
この構成により、導体配線層１４ｂ上の表面絶縁樹脂層１６の面積が極小となるため、上述した実施の形態４よりも、さらに膨れ上がり量を低減させることができ、半導体装置を実装する際のリフロー加熱時において、配線板の表面が半導体装置裏面に接触するという不具合を防止することができる。また、導体配線層（外層）１４ｂは半導体装置すなわち導体ランド１４ａと電気的に接続されないダミー配線であってもよい（請求項４に対応）。
ここで、上記プリント配線板１の構成および製造方法を、一般的な形で記載しておく。
すなわち、このプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記層間絶縁樹脂層上または上記導体配線層上に形成された上記表面絶縁樹脂層の一部および最表面の上記導体配線層の一部が選択的に除去されたものである。
また、その製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともに上記表面絶縁樹脂層の一部を選択的に除去する工程と、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を選択的に除去する工程とを具備した方法である。
なお、本実施の形態６に係るプリント配線板の製造方法については、後で、詳しく説明する。
［実施の形態７］
以下、本発明の実施の形態７に係るプリント配線板およびその製造方法を、図７に基づき説明する（請求項６および請求項１４に対応）。
上述した実施の形態１においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６を方形状に除去したが、本実施の形態７においては、導体ランドの内側にスルーホールまたはビアホールを形成したもので、他の構成部分については、実施の形態１と同じであるため、この部分に着目して説明するとともに、実施の形態１と同じ構成部材については、同一番号を用いてその説明を省略する。
図７に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）においては、格子状の格子点位置で、配線同士を接続するためのスルーホール１８が複数形成されている。
この構成により、各スルーホール１８上には表面絶縁樹脂層１６が形成されていないため、表面絶縁樹脂層１６が膨れ上がる領域が分割され、膨れ上がり量を低減させることができる。
なお、スルーホール１８は半導体装置と電気的に接続されないダミー配線であってもよく、またスルーホールではなくビアホールであってもよい（請求項７に対応）。
ここで、上記プリント配線板１の構成および製造方法を、一般的な形で記載しておく。
すなわち、このプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、スルーホールまたはビアホールが複数形成されたものである。
また、その製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成する工程の前にスルーホールまたはビアホールを形成する工程を具備した方法である。
［実施の形態８］
以下、本発明の実施の形態８に係るプリント配線板およびその製造方法を、図８に基づき説明する（請求項８および請求項１５に対応）。
上述した実施の形態１においては、層間絶縁樹脂層１３の上方の表面絶縁樹脂層１６を方形状に除去したが、本実施の形態８においては、表面絶縁樹脂層の上方にさらに他の表面絶縁樹脂層を形成したもので、他の構成部分については、実施の形態１と同じであるため、この部分に着目して説明するとともに、実施の形態１と同じ構成部材については、同一番号を用いてその説明を省略する。
図８に示すように、このプリント配線板１の実装領域１０内で、かつ、周縁部に複数配置された導体ランド（導体ランド部）１４ａを除いた半導体装置直下の領域（中央部分）においては、第１の表面絶縁樹脂層１６の上方にさらに第２の表面絶縁樹脂層１９が形成されている。
そして、この第２の表面絶縁樹脂層１９としては、その熱膨張率が下方の第１の表面絶縁樹脂層１６の熱膨張率よりも小さいものが用いられている。第１の表面樹脂層１６にはソルダーレジストと呼ばれる感光性樹脂が多く用いられており、第２の表面樹脂層１９は第１の表面樹脂層１６と同様にソルダーレジスト（熱膨張率の小さい）、またはフィラーを含有した熱硬化性樹脂、金属薄膜等が用いられる。
このように、第１の表面絶縁樹脂層１６の上方に熱膨張率が小さい第２の表面絶縁樹脂層１９を形成したので、下方の表面絶縁樹脂層１６の膨れ上がり量を低減させることができ、したがって半導体装置を実装する際のリフロー加熱時において、配線板の表面が半導体装置裏面に接触するという不具合を防止することができる。
ここで、上記プリント配線板１の構成および製造方法を、一般的な形で記載しておく。
すなわち、このプリント配線板は、コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層が形成されたものであり、またこの第２の表面絶縁樹脂層として、その熱膨張率が第１の表面絶縁樹脂層のそれよりも小さいものを用いたものである。
また、その製造方法は、コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に第１の表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層を形成する工程を具備した方法であり、またこの第２の表面絶縁樹脂層として、その熱膨張率が第１の表面絶縁樹脂層のそれよりも小さいものを用いた方法である。
ところで、上記実施の形態８（図８）においては、第１の表面絶縁樹脂層１６上に第２の表面絶縁樹脂層１９を形成したが、上述した実施の形態１〜実施の形態３で説明した除去部１７，１５に形成してもよい（請求項９および請求項１６に対応）。
最後に、上述した実施の形態６に係るプリント配線板の製造方法を、図９に基づき、詳しく説明しておく。
まず、図９（ａ）に示すように、コア基板１１の両側に導体層（内層）２０を貼り付け、熱プレスにより密着・硬化させる。ここで、コア基板１１には紙基材やガラス基材、ガラス不織布基材、アラミド不織布といった補強用の基材にフェノール樹脂やエポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等を含浸させてから乾燥・半硬化させたものが多く用いられる。また、導体層（内層）２０には一般的に厚み約１０〜４０μｍのＣｕ箔が使用される。導体層（内層）２０は導体配線が必要な面にのみ貼り付けられるため、例えば単層基板の場合には、コア基板１１の片面にのみ貼り付けられ、多層基板の場合には、両面に貼り付けられる。
次に、図９（ｂ）に示すように、導体層（内層）２０の表面にエッチング用レジストを塗布して、露光・現像によりパターン形成後、導体層（内層）２０をエッチングすることによって、導体配線層（内層）１２を形成する。
次に、図９（ｃ）に示すように、導体配線層（内層）１２を両面に形成したコア基板１１に、層間絶縁樹脂層１３および導体層（外層）２１を両面に配置し、重ね合わせて熱プレスにより圧着する。ここで、層間絶縁樹脂層１３にはコア基板１１と同様に紙基材やガラス基材、ガラス不織布基材、アラミド不織布といった補強用の基材にフェノール樹脂やエポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等を含浸させたものが多く用いられる。また、導体層（外層）２１には導体層（内層）２０と同様に厚み約１０〜４０μｍのＣｕ箔が使用される。
次に、図９（ｄ）に示すように、導体層（外層）２１の表面にエッチング用レジストを塗布、露光・現像してパターン形成後、導体層（外層）２１をエッチングすることによって、半導体装置を実装・接合するための導体ランド１４ａおよび導体配線層（外層）１４ｂを形成する。このとき、半導体装置の実装領域１０内で、かつ、導体ランド１４ａを除いた半導体装置直下の領域において、導体層（外層）２１が所定幅でもって格子状に除去され、この除去部１５により、複数の導体配線層（外層）１４ｂに分割される。
次に、図９（ｅ）に示すように、両面の導体ランド１４ａおよび導体配線層１４ｂ上の全面に、ロールコータまたはスピンコータにより表面絶縁樹脂層１６を塗布し、乾燥させる。なお、単層基板の場合は、カーテンコートにより片面のみに表面絶縁樹脂層１６を塗布してもよい。
次に、図９（ｆ）に示すように、フォトマスクを用いて表面絶縁樹脂層１６を露光・現像により、導体ランド１４ａ上に開口部を形成する。このとき、半導体装置の実装領域１０内で、かつ、導体ランド１４ａを除いた半導体装置直下の領域において、導体配線層（外層）１４ｂ上の表面絶縁樹脂層１６を一部除去（除去部１７）する。
この製造方法により、半導体装置の実装領域１０内で、かつ、導体ランド１４ａを除いた半導体装置直下の領域において、導体配線層（外層）１４ｂを格子状に除去（除去部１５）して分割でき、導体配線層（外層）１４ｂ上の表面絶縁樹脂層１６は均一・平坦ではなく、除去部１５によって凹状部１６ａが形成されるため、導体配線層（外層）１４ｂと同様に表面絶縁樹脂層１６も擬似的に分割された状態となる。また、導体配線層１４ｂ上の表面絶縁樹脂層１６の面積も極小となるため、表面絶縁樹脂層１６の膨れ上がり量を低減させ、半導体装置を実装する際のリフロー加熱時において、配線板の表面が半導体装置裏面に接触するという不具合を防止し、実装歩留りおよび実装品質・信頼性を向上させることができる。なお、上記の製造方法は積層基板を例にとって説明したが、この他にもビルドアップ基板等の多種のプリント基板に適用することができる。
さらに、上述した各実施の形態にて製造されたプリント配線板を、一つまたは複数搭載した電子機器についても本発明に係るものとすることができ、すなわち実装品質・信頼性が向上した電子機器が得られる（請求項１７に対応）。
本発明のプリント配線板およびその製造方法は、高密度実装における実装品質・信頼性向上を可能にするため、情報通信機器や事務用電子機器等の小型・薄型化および高機能化に好適である。
本発明の実施の形態１に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明の実施の形態２に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。 本発明の実施の形態３に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ断面図である。 本発明の実施の形態４に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。 本発明の実施の形態５に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＥ−Ｅ断面図である。 本発明の実施の形態６に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＦ−Ｆ断面図である。 本発明の実施の形態７に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＧ−Ｇ断面図である。 本発明の実施の形態８に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＨ−Ｈ断面図である。 本発明の実施の形態６に係るプリント配線板の製造方法を示す断面図である。 従来例に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＩ−Ｉ断面図である。 従来例に係るプリント配線板を示し、（ａ）は平面図、（ｂ）は（ａ）のＪ−Ｊ断面図である。
符号の説明
１ プリント配線板
１０ 半導体装置の実装領域
１１ コア基板
１２ 導体配線層（内層）
１３ 層間絶縁樹脂層
１４ａ 導体ランド
１４ｂ 導体配線層（外層）
１５ 除去部
１６ 表面絶縁樹脂層（第１の表面絶縁樹脂層）
１７ 除去部
１８ スルーホール
１９ 第２の表面絶縁樹脂層

Claims (17)

  1. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、当該半導体装置の外部電極と接合される導体ランド部を除いた当該半導体装置直下の領域において、上記層間絶縁樹脂層上または上記導体配線層上に形成された上記表面絶縁樹脂層の一部が除去されていることを特徴とするプリント配線板。
  2. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、当該半導体装置の外部電極と接合される導体ランド部を除いた当該半導体装置直下の領域において、最表面の上記導体配線層の一部が除去されていることを特徴とするプリント配線板。
  3. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記層間絶縁樹脂層上または上記導体配線層上に形成された上記表面絶縁樹脂層の一部および最表面の上記導体配線層の一部が除去されていることを特徴とするプリント配線板。
  4. 半導体装置直下の領域に形成された導体ランド部を除いた導体配線層は、上記導体ランド部と電気的に接続されていないダミー配線であることを特徴とする請求項１乃至３のいずれか一項に記載のプリント配線板。
  5. 導体配線層の一部が除去されている領域上に形成された表面絶縁樹脂層が凹状に形成されていることを特徴とする請求項２乃至４のいずれか一項に記載のプリント配線板。
  6. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、スルーホールまたはビアホールが複数形成されていることを特徴とするプリント配線板。
  7. スルーホールまたはビアホールは導体ランド部と電気的に接続されていないダミー配線であることを特徴とする請求項６記載のプリント配線板。
  8. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が第１の表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層が形成されていることを特徴とするプリント配線板。
  9. コア基板の少なくとも片面に導体配線層と層間絶縁樹脂層が積層されまたは交互に積層されるとともに、最表面の上記導体配線層上が第１の表面絶縁樹脂層により覆われてなる単層または多層プリント配線板であって、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域において、上記第１の表面絶縁樹脂層の一部が除去されるとともに、この除去部に第２の表面絶縁樹脂層が形成されていることを特徴とするプリント配線板。
  10. 第２の表面絶縁樹脂層として、その熱膨張率が第１の表面絶縁樹脂層の熱膨張率よりも小さいものを用いたことを特徴とする請求項８または９に記載のプリント配線板。
  11. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともにに上記表面絶縁樹脂層の一部を除去する工程を具備したことを特徴とするプリント配線板の製造方法。
  12. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を除去する工程を具備したことを特徴とするプリント配線板の製造方法。
  13. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成するとともに上記表面絶縁樹脂層の一部を除去する工程と、最表面の上記導体配線層を形成するとともに最表面の上記導体配線層の一部を除去する工程とを具備したことを特徴とするプリント配線板の製造方法。
  14. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記表面絶縁樹脂層を形成する工程の前にスルーホールまたはビアホールを形成する工程を具備したことを特徴とするプリント配線板の製造方法。
  15. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に第１の表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記第１の表面絶縁樹脂層上に第２の表面絶縁樹脂層を形成する工程を具備したことを特徴とするプリント配線板の製造方法。
  16. コア基板の少なくとも片面に設けられた導体層に配線パターンを形成して導体配線層を得る工程と、上記導体配線層上を覆うように層間絶縁樹脂層を形成する工程および上記層間絶縁樹脂層上に導体配線層を形成する工程を所定回数繰り返し行った後、最表面の上記導体配線層上に第１の表面絶縁樹脂層を形成する工程とを具備して単層または多層プリント配線板を製造する方法において、
    半導体装置を実装する領域内で、かつ、上記半導体装置の外部電極と接合される導体ランド部を除いた上記半導体装置直下の領域で、上記第１の表面絶縁樹脂層を形成するとともに上記第１の表面絶縁樹脂層の一部を除去し、上記除去部に第２の表面絶縁樹脂層を形成する工程を具備したことを特徴とするプリント配線板の製造方法。
  17. 請求項１乃至１０のいずれか一項に記載のプリント配線板を搭載したことを特徴とする電子機器。
JP2006186152A 2006-07-03 2006-07-06 プリント配線板およびその製造方法 Withdrawn JP2008016630A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006186152A JP2008016630A (ja) 2006-07-06 2006-07-06 プリント配線板およびその製造方法
US11/822,200 US20080000874A1 (en) 2006-07-03 2007-07-03 Printed wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186152A JP2008016630A (ja) 2006-07-06 2006-07-06 プリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008016630A true JP2008016630A (ja) 2008-01-24

Family

ID=38875511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186152A Withdrawn JP2008016630A (ja) 2006-07-03 2006-07-06 プリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US20080000874A1 (ja)
JP (1) JP2008016630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237423A (zh) * 2013-04-28 2013-08-07 无锡江南计算技术研究所 多层印制板铟瓦铜夹层图形制作方法
US10056332B2 (en) 2016-09-05 2018-08-21 Renesas Electronics Corporation Electronic device with delamination resistant wiring board

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法
US12243841B2 (en) * 2019-06-14 2025-03-04 Tdk Corporation Electronic component embedded substrate and circuit module using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354676A (ja) * 1998-06-10 1999-12-24 Sony Corp プリント配線板および半導体装置
JP2006100675A (ja) * 2004-09-30 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた回路ユニット

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049972A (en) * 1988-01-29 1991-09-17 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP3424344B2 (ja) * 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US6064111A (en) * 1996-07-31 2000-05-16 Hitachi Company, Ltd. Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6617193B1 (en) * 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
CN100426491C (zh) * 1997-10-17 2008-10-15 揖斐电株式会社 封装基板
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
KR20010085811A (ko) * 1998-09-17 2001-09-07 엔도 마사루 다층빌드업배선판
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2000315843A (ja) * 1999-04-30 2000-11-14 Fujitsu Ltd プリント基板及び半導体装置
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001168226A (ja) * 1999-12-14 2001-06-22 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100463092B1 (ko) * 2000-06-27 2004-12-23 마츠시타 덴끼 산교 가부시키가이샤 세라믹 적층 소자
US6983537B2 (en) * 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
JP3702858B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3843027B2 (ja) * 2002-03-12 2006-11-08 日東電工株式会社 プリント配線板の製造方法
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP3804797B2 (ja) * 2002-10-11 2006-08-02 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
JP4365166B2 (ja) * 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
JP4308608B2 (ja) * 2003-08-28 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3844079B2 (ja) * 2003-10-27 2006-11-08 セイコーエプソン株式会社 半導体装置の製造方法
JP2005150248A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
EP1713314A4 (en) * 2004-02-04 2010-06-02 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
KR20080088670A (ko) * 2004-02-04 2008-10-02 이비덴 가부시키가이샤 다층프린트배선판
JP2005268611A (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp 半導体装置の製造方法
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
JP4244860B2 (ja) * 2004-05-13 2009-03-25 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
JP2005332896A (ja) * 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR101070905B1 (ko) * 2004-08-21 2011-10-06 삼성테크윈 주식회사 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4033237B2 (ja) * 2005-03-11 2008-01-16 日立化成工業株式会社 銅の表面処理方法及び銅
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板
US7755176B1 (en) * 2005-04-21 2010-07-13 Amkor Technology, Inc. Die-mounting substrate and method incorporating dummy traces for improving mounting film planarity
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
US20070269929A1 (en) * 2006-05-17 2007-11-22 Chih-Chin Liao Method of reducing stress on a semiconductor die with a distributed plating pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354676A (ja) * 1998-06-10 1999-12-24 Sony Corp プリント配線板および半導体装置
JP2006100675A (ja) * 2004-09-30 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた回路ユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103237423A (zh) * 2013-04-28 2013-08-07 无锡江南计算技术研究所 多层印制板铟瓦铜夹层图形制作方法
US10056332B2 (en) 2016-09-05 2018-08-21 Renesas Electronics Corporation Electronic device with delamination resistant wiring board
US10396031B2 (en) 2016-09-05 2019-08-27 Renesas Electronics Corporation Electronic device with delamination resistant wiring board

Also Published As

Publication number Publication date
US20080000874A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP3914239B2 (ja) 配線基板および配線基板の製造方法
US9326389B2 (en) Wiring board and method of manufacturing the same
WO2015050111A1 (ja) 配線板組立体及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2007201250A (ja) 配線基板および半導体装置
US11792937B2 (en) Component built-in wiring substrate
JP2001230513A (ja) プリント基板及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
WO2017006391A1 (ja) 半導体装置
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
US11019722B2 (en) Wiring substrate
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN108461405B (zh) 线路载板及其制造方法
US7560650B2 (en) Substrate structure and method for manufacturing the same
JP2017152448A (ja) 多数個取り配線基板
JP7715590B2 (ja) 配線基板及び配線基板の製造方法
JP2018166155A (ja) Ｆｃｂｇａ基板およびその製造方法
KR101158237B1 (ko) 인쇄 회로 기판
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP2025140389A (ja) 配線基板及びその製造方法
JP6235682B2 (ja) 配線基板の製造方法
JP2025126626A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110524

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110912