[go: up one dir, main page]

TW201036167A - Semiconductor device and method of manufacturing the semiconductor device - Google Patents

Semiconductor device and method of manufacturing the semiconductor device Download PDF

Info

Publication number
TW201036167A
TW201036167A TW099103331A TW99103331A TW201036167A TW 201036167 A TW201036167 A TW 201036167A TW 099103331 A TW099103331 A TW 099103331A TW 99103331 A TW99103331 A TW 99103331A TW 201036167 A TW201036167 A TW 201036167A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
based oxide
thin film
Prior art date
Application number
TW099103331A
Other languages
English (en)
Other versions
TWI489627B (zh
Inventor
Yoshiaki Oikawa
Hotaka Maruyama
Hiromichi Godo
Daisuke Kawae
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201036167A publication Critical patent/TW201036167A/zh
Application granted granted Critical
Publication of TWI489627B publication Critical patent/TWI489627B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H10P14/22—
    • H10P14/3434—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Shift Register Type Memory (AREA)

Description

201036167 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種使用氧化物半導體的半導體裝置及 該半導體裝置的製造方法。 【先前技術】 金屬氧化物的種類繁多且用途廣。氧化銦作爲較普遍 0 的材料被用於液晶顯示器等中所需要的透明電極材料。 在金屬氧化物中存在呈現半導體特性的金屬氧化物。 呈現半導體特性的金屬氧化物是化合物半導體的一種。化 合物半導體是指兩種以上的原子結合而形成的半導體。通 常’金屬氧化物成爲絕緣體。但是，已知也存在根據構成 金屬氧化物的元素的組合而金屬氧化物成爲半導體的情況 〇 例如’已知在金屬氧化物中，氧化鎢、氧化錫、氧化 0 銦、氧化鋅等呈現半導體特性。並且，將由這種金屬氧化 物構成的透明半導體層用作通道形成區的薄膜電晶體已被 公開（參照專利文獻1至4、非專利文獻1 )。 但是，已知金屬氧化物不僅有一元氧化物而且還有多 兀興化物。例如’屬於均質化合物（homologous compound )的InGa03(ZnO) m(m:自然數）爲公知的材料（參照 非專利文獻2至4 )。 並且，已經確認可以將上述那樣的In-Ga-Zn類氧化 物用於薄膜電晶體的通道層（參照專利文獻5、非專利文 -5- 201036167 獻5以及6 )。 〔專利文獻1〕日本專利申請公開昭60- 1 9886 1號公 報 〔專利文獻2〕日本專利申請公開平8-264794號公報 〔專利文獻3〕日本PCT國際申請翻譯平11-505377 號公報 〔專利文獻4〕日本專利申請公開2000-150900號公 報 〔專利文獻5〕日本專利申請公開2004- 1 03 95 7號公 報 〔非專利文獻 1〕M. W. Prins, K. 0· Grosse-Holz，G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, ctA ferroelectric transparent thin-film transistor,,5 AppL Phys. Lett.^ 17 June 1 996, Vol. 68, p. 3650-3652 〔非專利文獻 2〕M. Nakamura，N. Kimizuka，and T. Mohri，“The Phase Relations in the In2〇3-Ga2Zn〇4-ZnO System at 1 3 5 0 0C’’，J· Solid State Chem,, 1991, Vol. 93, p. 298-315 〔非專利文獻 3〕N. Kimizuka，M. Isobe，and Μ. Nakamura， “Syntheses and Single-Crystal Data of Homologous Compounds，I112O3 ( ZnO) m ( m = 3，4, and 5 ) ，InG a〇3 ( ZnO ) 3，and G a〕〇3 ( ZnO ) m ( m = 7，8，9，and 16) in the In2〇3-ZnGa2〇4-ZnO System’’，*/. 201036167
Chem.，1 995, Vol. 116, p. 170-178 〔非專利文獻 4〕 M. Nakamura， N. Kimizuka， T.
Mohri，and M. Isobe，"Syntheses and crystal structures of new homologous compounds， indium iron zinc oxides ( InF e〇3 ( Zn〇)m ) ( m: n atur al number ) and related compounds”，KOTAI BUTSURI (SOLID STATE PHYSICS)， 1 993，Vol. 28，No. 5，p. 3 17-327
〔非專利文獻 5〕K. Nomura，H. Ohta，K. Ueda，T· Kamiya，M. Hirano，and H. Hosono，uThin-film transistor fabricated in single-crystalline transparent oxide semiconductor，，，SCIENCE, 2003，Vol. 300, p. 1269- 1272 〔非專利文獻 6〕K. Nomura，H. Ohta，A. Takagi，T. Kamiya， M. Hirano， and H. Hosono， “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”， NATURE，2 0 04, Vol. 432, p. 488-492 【發明內容】 本發明的一個實施例的目的在於提供一種使用_化物 半導體層並且具有電特性優良的薄膜電晶體以及像素電極 層的顯示裝置。 爲了實現非晶氧化物半導體層，製造將含有氧化矽或 氧氮化矽的In-Sn-Ο類氧化物半導體層用作具有通道形成 區的半導體層的薄膜電晶體。典型的是，藉由使用含有 -7- 201036167 5wt%以上且50wt%以下’較佳的是含有l〇wt%以上且 30wt%以下的Si02的In-Sn-Ο類氧化物半導體耙進行成膜 ，並且使In-Sn-Ο類氧化物半導體層含有阻礙晶化的SiOx (χ>〇 )，可以實現在薄膜電晶體的閘極電壓爲盡可能地 接近0V的正臨界値電壓下形成通道的薄膜電晶體。 對將含有SiOx的In-Sn-Ο類氧化物半導體層用作具 有通道形成區的半導體層的薄膜電晶體的電特性進行了計 算。以下示出計算模型以及計算條件。 使用Silvaco公司製造的Atlas進行計算，計算模型 的結構採用圖3 5所示的反交錯結構的薄膜電晶體。閘極 電極層801 (功函數4.7eV)上的閘極絕緣層8〇2是氧氮 化矽層（厚度100nm、相對介電常數4.1) ’並且具有通 道形成區的半導體層803是In-Sn-O類氧化物半導體層（ 厚度 50nm、電子親和勢 4.3eV)，並且佈線層 804a、 80 4b是In-Sn-O類氧化物半導體層（功函數4.7eV)，並 且具有通道形成區的半導體層803的通道方向的長度以及 通道方向的寬度爲1〇μπι，電子的遷移率爲〇.1 cm2/Vs’ 電洞的遷移率爲0.01 cm2/Vs。 半導體層8 03的導電率如圖32所示那樣根據施主（ 載流子）的濃度來算出，並對當導電率爲3.9xl0_3S/cm、 1.6xlO-3S/cm、8.8xl(r4S/cm、 1 · 3 χ 1 (T4 S / cm、 1.7x10' 7S/cm、1.9xl(T1QS/cm、8.〇xlO_12S/cm 時的薄膜電晶體的 電特性進行了計算。圖3 3 A和3 3 B示出薄膜電晶體的閘極 源極電極間的電壓（Vgs〔 V〕）以及汲極電極源極電極間 -8 - 201036167 的電流（Ids/W〔 Α/μιη〕）。另外，圖3 3 Α中的汲極電極 電壓爲IV，圖33B中的汲極電極電壓爲1 OV，並且在圖 33Α和33Β中將各個導電率下的結果使用下述方法進行表 示：3.9xl(T3S/Cm使用倒三角形的點，1.6xl(T3S/cm使用 由點和線構成的線，8.8xl(T4S/cm使用正三角形的點， 1.3xlO_4S/cm使用虛線，1.7xlO_7S/cm使用圓圏點， 1.9xlO_1QS/cm使用實線，8.0xl0_12S/cm使用四角形的點 Ο 如圖33A和 33B所示，當半導體層的導電率爲 1.6xl(T3S/cm以下時可以得到作爲薄膜電晶體的開關特性 。另外，圖34示出薄膜電晶體的臨界値電壓與導電率的 關係。根據圖3 4可知，當半導體層的導電率爲1 . 3 X 1 (Γ 4S/Cm以下時臨界値電壓幾乎成爲〇V以下而可以得到常 關閉型薄膜電晶體。由此，可以認爲：在將含有SiOx的 In-Sn-Ο類氧化物半導體層用作具有通道形成區的半導體 〇 層的薄膜電晶體中，半導體層的導電率爲1.6x1 0_3S/cm以 下即可，更佳的爲1.3xl(T4S/cm以下。 另外，爲了減少與由電阻値低的金屬材料構成的源極 電極層或汲極電極層之間的接觸電阻，在源極電極層或汲 極電極層與上述含有Si〇x的In_Sn_〇類氧化物半導體層 之間形成源區或汲區。源區或汲區的一方使用與像素電極 區同一層的薄膜而形成。 源區、汲區以及像素電極區使用不含有SiOx的In-Sn-Ο類氧化物半導體層。 -9 - 201036167 源極電極層或汲極電極層使用選自Al、Cr、Ta、Ti、 Mo、W中的元素’或者以上述元素爲主要成分的合金， 或者將上述元素組合的合金膜等。 本說明書所公開的半導體裝置的一個實施例包括：閘 極電極層；間極絕緣層；含有SiOx的第一 in_sn_〇類氧 化物半導體層；接觸於含有Si〇x的第一 In_Sn_〇類氧化 物半導體層的源區及汲區；以及像素電極區，其中源區或 汲區以及像素電極區爲同一層的第二In-Sn-Ο類氧化物半 導體層。 本說明書所公開的半導體裝置的一個實施例包括：具 有絕緣表面的基板上的閘極電極層；閘極電極層上的閘極 絕緣層；閘極絕緣層上的含有SiOx的第一in-Sn-O類氧 化物半導體層；接觸於含有SiOx的第一 in-Sn_0類氧化 物半導體層的源區以及汲區；以及像素電極區，其中源區 或汲區以及像素電極區爲同一層的第二In-Sn-O類氧化物 半導體層。 在上述結構中，含有SiOx的第一 In-Sn-O類氧化物 半導體層的導電率爲1.6xl(T3S/cm以下，較佳的爲1.3X l〇-4S/cm以下。另外，作爲含有SiOx的第一In-Sn-O類 氧化物半導體層，利用使用含有5wt%以上且50wt%以下 ，較佳的是含有l〇wt%以上且30wt%以下的Si02的In-Sn-0類氧化物半導體靶的濺射法形成。 另外，用於實現上述結構的本發明的一個實施例是一 種把半導體裝置的製造方法，包括如下步驟：在具有絕緣 -10- 201036167 表面的基板上形成閘極電極層；在閘極電極層上形成閘極 絕緣層；在閘極絕緣層上利用使用含有5wt%以上且 50wt%以下的Si〇2的In-Sn-O類氧化物半導體靶的濺射法 形成含有SiOx的第一氧化物半導體層；在含有SiOx的第 一 In-Sn-O類氧化物半導體層上利用使用第二In-Sn-O類 氧化物半導體靶的濺射法形成源區、汲區以及像素電極區 ，其中源區、汲區以及像素電極區使用同一層的第二In-Sn-Ο類氧化物半導體層形成。 薄膜電晶體的結構不侷限於此，還可以製造底閘型薄 膜電晶體或頂閘型薄膜電晶體。 另外，在本說明書中的半導體裝置是指能夠藉由利用 半導體特性而工作的所有裝置，因此電光裝置、半導體電 路以及電子設備都是半導體裝置。 本發明的一個實施例的目的在於提供一種備有使用氧 化物半導體層且電特性優良的薄膜電晶體的半導體裝置。 〇 【實施方式】 參照附圖對實施例模式進行詳細說明。但是，其不侷 限於以下的說明，所屬技術領域的普通技術人員可以很容 易地理解一個事實就是，其方式及詳細內容在不脫離其宗 旨及其範圍的情況下可以被變換爲各種各樣的形式。因此 ，其不應該被解釋爲僅限定在以下所示的實施例模式所記 載的內容中。另外，在以下說明的結構中，在不同附圖中 使用相同的附圖標記來表示相同的部分或具有相同功能的 -11 - 201036167 部分，而省略重複說明。 實施例模式1 參照圖1A和1B以及圖2A至2E對半導體裝置及半 導體裝置的製造方法進行說明。 圖1A是半導體裝置所具有的薄膜電晶體470的平面 圖，圖1B是沿著圖1A的線C1-C2的截面圖。薄膜電晶 體47 0是反交錯型薄膜電晶體，且在具有絕緣表面的基板 400上包括閘極電極層401、閘極絕緣層402、含有SiOx 的In-Sn-Ο類氧化物半導體層403、用作源區或汲區的in-Sn-Ο類氧化物半導體層404、In-Sn-Ο類氧化物半導體層 408以及源極電極層或汲極電極層4〇5。另外，覆蓋薄膜 電晶體470地設置有接觸於含有SiOx的In-Sn-O類氧化 物半導體層403的絕緣膜407。 將含有氧化矽或氧氮化矽的In-Sn-O類氧化物半導體 層用作具有通道形成區的半導體層。含有SiOx的In-Sn-O 類氧化物半導體層40 3的導電率爲1.6x10 _3S/cm以下，較 佳的爲1.3xlO_4S/cm以下。另外，作爲含有SiOx的In-Sn-Ο類氧化物半導體層403，利用使用含有5wt%以上且 50wt%以下，較佳的是含有 l〇wt%以上且 30wt%以下的 Si02的In-Sn-O類氧化物半導體靶的濺射法形成。 由電阻値低的金屬材料構成的源極電極層或汲極電極 層405與含有SiOx的In-Sn-O類氧化物半導體層403之 間的作爲源區或汲區而形成的In-Sn-0類氧化物半導體層 •12-
201036167 4 04降低接觸電阻。源區或汲區的一方使用與像素電桓 同一層的In-Sn-Ο類氧化物半導體層408形成。由此， Sn-O類氧化物半導體層408兼用作源區或汲區以及儳 電極。
In-Sn-Ο類氧化物半導體層404以及In-Sn-Ο類睾 物半導體層408使用不含有SiOx的In-Sn-Ο類氧化衫 導體層。In-Sn-Ο類氧化物半導體層404以及In-Sn-0 氧化物半導體層40 8由於不含有Si而與含有SiOx的 Sn-Ο類氧化物半導體層403大爲不同。與含有SiOx In-Sn-Ο類氧化物半導體層403相比，In-Sn-Ο類氧化f 導體層404以及In-Sn-Ο類氧化物半導體層408可以臭 更低的電阻（高導電率）。另外，源區、汲區以及像素 極區還可以使用添加有氮的In-Sn-O類氧化物半導體， 如，可以使用含有氮的In-Sn-Ο類非單晶膜等。 圖2A至2E相當於示出薄膜電晶體470的製造製程 截面圖。 在圖2A中，在具有絕緣表面的基板400上設置閘 電極層401。也可以將成爲基底膜的絕緣膜設置在基 400與閘極電極層401之間。基底膜具有防止來自基 4〇〇的雜質元素的擴散的功能，可以由選自氮化矽膜、 化矽膜、氮氧化矽膜或氧氮化砂膜中的一種或多種膜的 層結構形成。至於閘極電極層401的材料，可以藉由使 鉬、鈦、鉻、钽、鎢、鋁、銅、銨或钪等的金屬材料或 這些金屬材料爲主要成分的合金材料以單層或疊層來形 區 In - 素 化 半 類 In- 的 半 有 電 例 的 極 板 板 氧 疊 用 以 成 -13- 201036167 例如，作爲閘極電極層40 1的雙層疊層結構，優選採 用：在鋁層上層疊鉬層的雙層結構；在銅層上層疊鉬層的 雙層結構；或者在銅層上層疊氮化鈦層或氮化鉅層的雙層 結構；或者層疊氮化鈦層和鉬層的雙層結構。作爲三層疊 層結構，較佳的採用層疊以下層的疊層：鎢層或氮化鎢層 、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層。 在閘極電極層401上形成閘極絕緣層402。 藉由利用電漿CVD法或濺射法等並使用氧化矽層、 氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，可以 形成聞極絕緣層402。另外，作爲閘極絕緣層4〇2，還可 以藉由使用有機矽烷氣體的CVD法而形成氧化矽層。作 爲有機矽烷氣體，可以使用含有矽的化合物，如正矽酸乙 酯（TEOS :化學式爲 Si ( OC2H5 ) 4 )、四甲基矽烷（ TMS :化學式爲 Si ( CH3 ) 4 )、四甲基環四矽氧烷（ TMCTS )、八甲基環四矽氧烷（OMCTS )、六甲基二矽氮 烷（HMDS)、三乙氧基矽烷（化學式爲SiH(OC2H5) 3 )、三（二甲氨基）矽烷（化學式爲SiH(N(CH3)2)3 )等。 在閘極絕緣層402上依次層疊含有SiOx的In-Sn-0 類氧化物半導體膜430、In-Sn-Ο類氧化物半導體膜431。 含有SiOx的In-Sn-Ο類氧化物半導體膜430、In-Sn-Ο類 氧化物半導體膜43 1分別藉由光微影製程加工成島狀的氧 化物半導體層。 -14- 201036167 另外’在利用濺射法進行含有SiOx的in-Sn-Ο類氧 化物半導體膜430的成膜之前，可以進行引入氬氣體來生 成電漿的電漿處理以去除附著在閘極絕緣層402表面上的 塵屑。 在閘極絕緣層4〇2、含有siOx的In-Sn-Ο類氧化物半 導體膜430以及In-Sn-O類氧化物半導體膜431上形成導 電膜432 (參照圖2C )。 0 作爲導電膜432的材料，可以使用選自Al、Cr、Ta 、Ti、Mo、W中的元素，或者以上述元素爲主要成分的合 金’或者將上述元素組合的合金膜等。另外，還可以使用 組合A1 (鋁）和N d (钕）或s c (航）的合金膜。 藉由蝕刻製程對導電膜4 3 2進行蝕刻來形成源極電極 層或汲極電極層405 (參照圖2C )。 在不含有SiOx的In-Sn-Ο類氧化物半導體膜43 1上 形成掩模435。使用源極電極層或汲極電極層405以及掩 Q 模435對含有SiOx的In-Sn_〇類氧化物半導體膜430以 及In-Sn-O類氧化物半導體膜431進行蝕刻，形成含有 SiOx的In-Sn-O類氧化物半導體層403、In-Sn-O類氧化 物半導體層404以及In-Sn-O類氧化物半導體層408 (參 照圖2D )。另外，含有SiOx的In-Sn-O類氧化物半導體 層403僅有一部分被蝕刻而成爲具有槽部（凹部）的半導 體層。In-Sn-O類氧化物半導體膜404用作源區或汲區， In-Sn-O類氧化物半導體膜408用作源區或汲區以及像素 電極。 -15- 201036167 藉由上述製程，可以製造將圖2E所示的含有SiOx的 In-Sn-Ο類氧化物半導體層403作爲通道形成區的反交錯 型薄膜電晶體470。另外，除了 In-Sn-Ο類氧化物半導體 層4〇8的像素電極區上之外，覆蓋薄膜電晶體47〇地形成 接觸於含有SiOx的In-Sn-O類氧化物半導體層4〇3的絕 緣膜407。 絕緣膜4〇7可以使用利用濺射法等形成的氮化矽膜、 氧化矽膜或氧氮化矽膜等的單層或它們的疊層。 由此，可以實現具備具有優良電特性的薄膜電晶體以 及像素電極層的半導體裝置。 實施例模式2 這裏，使用圖3A和3B以及圖4A至圖4E示出在實 施例模式1中具有設置有通道保護層的薄膜電晶體的半導 體裝置的例子。由此，其他的部分可以與實施例模式1同 樣地進行，而對與實施例模式1相同部分或具有同樣的功 能的部分以及製程的重複說明進行省略。 圖3A是半導體裝置所具有的薄膜電晶體471的平面 圖，圖3B是沿著圖3A的線Z1-Z2的截面圖。薄膜電晶 體471是反交錯型的薄膜電晶體並且在具有絕緣表面的基 板400上包括閘極電極層401、閘極絕緣層402、含有 SiOx的In-Sn-O類氧化物半導體層403、通道保護層409 、用作源區或汲區的In-Sn-Ο類氧化物半導體層404、In-Sn-Ο類氧化物半導體層408以及源極電極層或汲極電極 -16- 201036167 層405。另外，覆蓋薄膜電晶體471地設置有絕緣膜407 。絕緣膜407形成在除了 In-Sn-Ο類氧化物半導體層408 的像素電極區之外的區域上。 在本實施例模式的薄膜電晶體471中，含有SiOx的 In-Sn-Ο類氧化物半導體層403的通道形成區上設置有通 道保護層409。因爲通道保護層409用作蝕刻停止層，所 以In-Sn-Ο類氧化物半導體層403不被蝕刻。 0 作爲通道保護層409，可以使用無機材料（氧化矽、 氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化 鋁、氮氧化鋁等）。可以使用濺射法作用其製造方法。 將含有氧化矽或氧氮化矽的In-Sn-O類氧化物半導體 層用作具有通道形成區的半導體層。含有SiOx的In-Sn-0 類氧化物半導體層403的導電率爲1.6x1 0_3S/cm以下，較 佳的爲1.3xl(T4S/cm以下。另外，作爲含有SiOx的In-Sn-Ο類氧化物半導體層403，利用使用含有5wt%以上且 Q 5 0wt%以下，較佳的是含有 l〇wt%以上且 30wt%以下的 Si02的In-Sn-Ο類氧化物半導體靶的濺射法形成。 由電阻値低的金屬材料構成的源極電極層或汲極電極 層405與含有SiOx的In-Sn-O類氧化物半導體層403之 間作爲源區或汲區而形成的In-Sn-Ο類氧化物半導體層 4 04降低接觸電阻。源區或汲區的一方使用與像素電極區 同一層的In-Sn-Ο類氧化物半導體層408形成。由此，In-Sn-O類氧化物半導體層408兼用作源區或汲區以及像素 電極。 -17- 201036167
In-Sn-Ο類氧化物半導體層404以及In-Sn-Ο類氧化 物半導體層408使用不含有SiOx的In-Sn-Ο類氧化物半 導體層。 圖4A至4E相當於示出薄膜電晶體471的製造製程的 截面圖。 在圖4A中，在具有絕緣表面的基板400上設置閘極 電極層401。還可以將成爲基底膜的絕緣膜設置在基板 400與閘極電極層401之間。 在閘極電極層401上形成閘極絕緣層402。 在閘極絕緣層402上形成含有SiOx的In-Sn-Ο類氧 化物半導體層403以及通道保護層409。含有Si Ox的In-Sn-Ο類氧化物半導體層403以及通道保護層409分別藉 由光微影製程加工成島狀。 在閘極絕緣層402、含有SiOx的In-Sn-Ο類氧化物半 導體層403以及通道保護層409上，形成In-Sn-O類氧化 物半導體膜431以及導電膜432(參照圖4B)。 藉由蝕刻製程對導電膜432進行蝕刻來形成源極電極 層或汲極電極層405 (參照圖4C)。 在不含有SiOx的In-Sn-Ο類氧化物半導體膜43 1上 形成掩模435。使用源極電極層或汲極電極層405以及掩 模43 5對In-Sn-Ο類氧化物半導體膜431進行蝕刻，形成 In-Sn-Ο類氧化物半導體層404以及In-Sn-Ο類氧化物半 導體層408 (參照圖4D ) 。In-Sn-Ο類氧化物半導體層 404用作源區或汲區，In-Sn-Ο類氧化物半導體層408用 -18- 201036167 作源區或汲區以及像素電極。 藉由上述製程，可以製造將圖4E所示的含有Si Οχ的 In-Sn-Ο類氧化物半導體層403用作通道形成區的反交錯 型薄膜電晶體470。另外，除了 In-Sn-O類氧化物半導體 層408的像素電極區上之外，覆蓋薄膜電晶體470地形成 接觸於通道保護層409的絕緣膜407。 由此，可以實現具備具有優良電特性的薄膜電晶體以 及像素電極層的半導體裝置。 實施例模式3 參照圖5A和5B以及圖6A至6E對半導體裝置及半 導體裝置的製造方法的其他的例子進行說明。 圖5A是半導體裝置所具有的薄膜電晶體460的平面 圖，圖5B是沿著圖5A的線D1-D2的截面圖。薄膜電晶 體460是底閘型薄膜電晶體並且在具有絕緣表面的基板 ^ 400上包括閘極電極層401、閘極絕緣層402、源極電極層 或汲極電極層405、用作源區或汲區的In-Sn-O類氧化物 半導體層404、In-Sn-O類氧化物半導體層408以及含有 SiOx的In-Sn-O類氧化物半導體層403。另外，覆蓋薄膜 電晶體460地設置有接觸於含有SiOx的In-Sn-O類氧化 物半導體層403的絕緣膜407。絕緣膜407形成在除了 In-
Sn-0類氧化物半導體層408的像素電極區之外的區域上 〇 在薄膜電晶體460中，在所有含有薄膜電晶體460的 -19- 201036167 區域中存在閘極絕緣層402，並且在閘極絕緣層402與具 有絕緣表面的基板400之間設置有閘極電極層401。在閘 極絕緣層402上設置主動電極層或汲極電極層405、In-Sn-Ο類氧化物半導體層404以及In-Sn-0類氧化物半導體 層408。並且，在閘極電極層402、源極電極層或汲極電 極層405、In-Sn-Ο類氧化物半導體層404以及In-Sn-Ο類 氧化物半導體層408上設置有含有si〇x的1n-Sn-O類氧 化物半導體層403。另外，雖然未圖示，在閘極絕緣層 402上主動電極層或汲極電極層405與佈線層，該佈線層 延伸在含有SiOx的In-Sn-Ο類氧化物半導體層403的外 周部的外側。 將含有氧化矽或氧氮化矽的In-Sn-O類氧化物半導體 層用作具有通道形成區的半導體層。含有SiOx的In-Sn-0 類氧化物半導體層403的導電率爲1.6x1 (T3S/cm以下，較 佳的爲1.3xl(T4S/Cm以下。另外，作爲含有SiOx的Iii-Sn-O類氧化物半導體層403，利用使用含有5wt%以上且 5 0wt%以下，較佳的是含有 10wt%以上且 30wt%以下的 Si02的In-Sn-Ο類氧化物半導體靶的濺射法形成。 由電阻値低的金屬材料構成的源極電極層或汲極電極 層405與含有SiOx的In-Sn-Ο類氧化物半導體層403之 間作爲源區或汲區而形成的In-Sn-Ο類氧化物半導體層 404降低接觸電阻。源區或汲區的一方使用與像素電極區 同一層的U-Sn-Ο類氧化物半導體層408形成。由此’ In-Sn-Ο類氧化物半導體層408兼用作源區或汲區以及像素 -20- 201036167 電極。
In-Sn-O類氧化物半導體層404以及In-Sn-O類氧化 物半導體層408使用不含有SiOx的In-Sn-O類氧化物半 導體層。 圖6A至6E相當於示出薄膜電晶體460的製造製程的 截面圖。 在具有絕緣表面的基板400上設置閘極電極層401。 還可以將成爲基底膜的絕緣膜設置在基板400與閘極電極 層401之間。 在閘極電極層401上形成閘極絕緣層402。接著，在 閘極絕緣層452上形成源極電極層或汲極電極層405 (參 照圖6A)。 形成In-Sn-O類氧化物半導體膜並藉由光微影製程形 成島狀的In-Sn-O類氧化物半導體膜451、452 (參照圖 6B )。 接著，在In-Sn-O類氧化物半導體膜451、452上形 成含有SiOx的In-Sn-O類氧化物半導體膜450 (參照圖 6C )。 藉由光微影製程對含有SiOx的In-Sn-O類氧化物半 導體膜450進行蝕刻加工，以形成島狀的含有SiOx的ln_ Sn-Ο類氧化物半導體層403 (參照圖6D )。在進行ΐη_ Sn-Ο類氧化物半導體膜450的蝕刻製程時，In-Sn-O類氧 化物半導體膜451、452也被部分地蝕刻，而成爲In-Sn-O 類氧化物半導體層404、In-Sn-O類氧化物半導體層408。 -21 - 201036167 藉由上述製程，可以製造將圖6E所示白 In-Sn-O類氧化物半導體層403用作通道形 型薄膜電晶體460。另外，除了 In-Sn-◦類 層408的像素電極區上之外，覆蓋薄膜電晶 接觸於含有SiOx的In-Sn-O類氧化物半導‘ 緣膜407。 由此，可以實現具備具有優良電特性的 及像素電極層的半導體裝置。 實施例模式4 這裏，參照圖7A和7B對頂閘型半導體 行說明。 圖7A是半導體裝置所具有的薄皞電晶 圖，圖7B是沿著圖7A的線X1-X2的截面 體4 8 0是頂閘型薄膜電晶體並且在具有絕 4〇〇上包括源極電極層或汲極電極層405、 極層或汲極電極層405的用作源區或汲區的 化物半導體層404、In-Sn-O類氧化物半導II 於In-Sn-O類氧化物半導體層404以及In-半導體層408的含有SiOx的In-Sn-O類氧 4〇3、閘極絕緣層402以及閘極電極層401。 膜電晶體480地設置有絕緣膜407。絕緣膜 絕緣層402形成在除了 In-Sn-O類氧化物半 像素電極區之外的區域上。 勺含有SiOx的 成區的反交錯 氧化物半導體 體4 6 0地形成 層4 0 3的絕 薄膜電晶體以 裝置的例子進 體480的平面 圖。薄膜電晶 緣表面的基板 接觸於源極電 In-Sn-O 類氧 I層408、接觸 Sn-O類氧化物 ,化物半導體層 另外，覆蓋薄 407以及閘極 導體層408的 -22- 201036167 在薄膜電晶體480中’在源極電極層或汲極電極層 405、In-Sn-Ο類氧化物半導體層404、In-Sn-O類氧化物 半導體層408以及含有Si〇x的In-Sn-Ο類氧化物半導體 層403上形成閘極絕緣層402 ’在閘極絕緣層402上的與 In-Sn-O類氧化物半導體層404、In-Sn-O類氧化物半導體 層408以及含有SiOx的In-Sn-O類氧化物半導體層403 重疊的區域上設置閘極電極層40 1。 將含有氧化矽或氧氮化矽的In-Sn-O類氧化物半導體
D 層用作具有通道形成區的半導體層。含有Si Οχ的In-Sn-0 類氧化物半導體層403的導電率爲1.6x1 (Γ3 S/cm以下’較 佳的爲1.3xlO_4S/cm以下。另外，作爲含有SiOx的In-Sn-Ο類氧化物半導體層，利用使用含有 5wt%以上且 50wt%以下，較佳的是含有 l〇wt%以上且 30wt%以下的 Si02的In-Sn-O類氧化物半導體靶的濺射法形成。 由電阻値低的金屬材料構成的源極電極層或汲極電極 q 層405與含有SiOx的In-Sn-O類氧化物半導體層403之 間作爲源區或汲區而形成的In-Sn-O類氧化物半導體層 404降低接觸電阻。源區或汲區的一方使用與像素電極區 同一層的In-Sn-O類氧化物半導體層408形成。由此，ιη-Sn-Ο類氧化物半導體層408兼用作源區或汲區以及像素 電極。
In-Sn-O類氧化物半導體層404以及In-Sn-O類氧化 物半導體層408使用不含有SiOx的In-Sn-O類氧化物半 導體層。 -23- 201036167 由此，可以實現具備具有優良電特性的薄膜電晶體以 及像素電極層的半導體裝置。 實施例模式5 這裏，參照圖8A和8B對頂閘型的半導體裝置的其他 例子進行說明。 圖8A是半導體裝置所具有的薄膜電晶體481的平面 圖，圖8B是沿著圖8A的線V1-V2的截面圖。薄膜電晶 體481是頂閘型薄膜電晶體並且在具有絕緣表面的基板 400上包括含有SiOx的In-Sn-Ο類氧化物半導體層403、 接觸於含有SiOx的In-Sn-O類氧化物半導體層403的用 作源區或汲區的In-Sn-O類氧化物半導體層404以及In-Sn-Ο類氧化物半導體層408、接觸於In-Sn-O類氧化物半 導體層404的源極電極層或汲極電極層405、閘極絕緣層 402以及閘極電極層401。另外，覆蓋薄膜電晶體481地 設置有絕緣膜4 0 7。絕緣膜4 0 7以及閘極絕緣層4 0 2形成 在除了 In-Sn-O類氧化物半導體層408的像素電極區之外 的區域上。 在薄膜電晶體481中，在含有SiOx的In-Sn-O類氧 化物半導體層403、In-Sn-O類氧化物半導體層404、In-Sn-Ο類氧化物半導體層408以及源極電極層或汲極電極 層405上形成有閘極絕緣層402，在閘極絕緣層402上的 與含有SiOx的In-Sn-O類氧化物半導體層403、In-Sn-O 類氧化物半導體層404以及In-Sn-O類氧化物半導體層 -24- 201036167 408重疊的區域上設置閘極電極層401。 將含有氧化矽或氧氮化矽的In-Sn-Ο類氧化物半導體 層用作具有通道形成區的半導體層。含有SiOx的In-Sn-0 類氧化物半導體層403的導電率爲1.6xlO_3S/cm以下’較 佳的爲1.3xl(T4S/cm以下。另外，作爲含有SiOx的In-Sn-Ο類氧化物半導體層403，利用使用含有5wt%以上且 50wt%以下，較佳的是含有 10wt%以上且30wt%以下的 Si02的In-Sn-Ο類氧化物半導體靶的濺射法形成。 由電阻値低的金屬材料構成的源極電極層或汲極電極 層405與含有SiOx的In-Sn-Ο類氧化物半導體層403之 間作爲源區或汲區而形成的In-Sn-Ο類氧化物半導體層 4 04降低接觸電阻。源區或汲區的一方使用與像素電極區 同一層的In-Sn-O類氧化物半導體層408形成。由此，In-Sn-O類氧化物半導體層408兼用作源區或汲區以及像素 電極。
In-Sn-O類氧化物半導體層4〇4以及In-Sn-Ο類氧化 物半導體層408使用不含有SiOx的In-Sn-Ο類氧化物半 導體層。 由此，可以實現具備具有優良電特性的薄膜電晶體以 及像素電極層的半導體裝置。 實施例模式6 圖9A和9B以及圖l〇A和10B示出將具有源區或汲 區以及像素電極區的In-Sn-Ο類氧化物半導體層設置在形 -25- 201036167 成在薄膜電晶體上的絕緣層中的開口中的半導體裝置° 圖9A是半導體裝置所具有的薄膜電晶體475的平面 圖，圖9B是沿著圖9A中的線Y1-Y2的截面圖。薄膜電 晶體47 5是反交錯型的薄膜電晶體，並且在具有絕緣表面 的基板400上包括閘極電極層401、閘極絕緣層402、含 有Si Οχ的In-Sn-Ο類氧化物半導體層403、源極電極層或 汲極電極層405、用作源區或汲區的In-Sn-Ο類氧化物半 導體層404、絕緣層410以及In-Sn-Ο類氧化物半導體層 408 ° 在圖9A和9B中，兼用作源區或汲區以及像素電極層 的不含有SiOx的In-Sn-Ο類氧化物半導體層408在形成 在絕緣層410中的開口中與薄膜電晶體475的含有SiOx 的In-S η-Ο類氧化物半導體層4 03接觸，並電連接。 圖10Α是半導體裝置所具有的薄膜電晶體476的平面 圖，圖10Β是沿著圖10Α中的線Υ3-Υ4的截面圖。薄膜 電晶體476是反交錯型的薄膜電晶體，並且在具有絕緣表 面的基板400上包括閘極電極層40 1、閘極絕緣層402、 含有SiOx的In-Sn-Ο類氧化物半導體層403、絕緣層410 、源極電極層或汲極電極層405、用作源區或汲區的In-Sn-Ο類氧化物半導體層404以及In-Sn-O類氧化物半導體 層 408 ° 在圖1 0A和1 0B中，用作源區或汲區的In-Sn-Ο類氧 化物半導體層404以及兼用作源區或汲區以及像素電極層 的不含有SiOx的In-Sn-Ο類氧化物半導體層408在形成 -26- 201036167 在絕緣層410中的開口中與薄膜電晶體475的含有SiOx 的In-Sn-0類氧化物半導體層403接觸，並電連接。另外 ，In-Sn-O類氧化物半導體層404上形成主動電極層或汲 極電極層405，並且在除了不含有SiOx的In-Sn-Ο類氧化 物半導體層408的像素電極區之外形成有絕緣膜407。 如此，可以在薄膜電晶體上形成用作平坦化絕緣膜的 絕緣層之後，形成成爲源區、汲區以及像素電極區的In-Sn-O類氧化物半導體層。
D 作爲平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂 、苯並環丁烯、聚醯胺或環氧樹脂等的有機材料。另外， 除了上述有機材料之外，還可以使用低介電常數材料（ low-k材料）、矽氧烷類樹脂、PSG (磷矽玻璃）、BPSG (硼磷矽玻璃）等。 另外，矽氧烷基樹脂相當於以矽氧烷基材料爲起始材 料而形成的包含Si-O-Si鍵的樹脂。矽氧烷基樹脂還可以 Q 使用有機基（例如烷基或芳基）或氟基作爲取代基。此外 ，有機基也可以包括氟基。 對於平坦化絕緣膜的形成方法沒有特別的限制，而可 以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴 塗法、液滴噴射法（噴墨法、絲網印刷、膠版印刷等）、 刮片、輥塗機、幕塗機、刮刀塗佈機等。 在本實施例模式中，雖然示出使用實施例模式1所示 的薄膜電晶體的例子，但是本實施例模式不偈限於此，而 還可以與其他的實施例模式所記載的結構適當地組合來實 -27- 201036167 施。 由此’可以實現具備具有優良電特性的薄膜電晶體以 及像素電極層的半導體裝置。 實施例模式7 在本實施例模式中，參照圖1 1 A 1、Π A2、1 1 B 1和 1 1B2、圖12、圖13以及圖31對閘極電極的寬度與實施 例模式1不同的薄膜電晶體的一個例子進行說明。 圖13是具有薄膜電晶體170的半導體裝置的平面圖 ，圖12是沿著圖13中的線A1-A2、B1-B2的截面圖。薄 膜電晶體1 70是反交錯型薄膜電晶體，且在具有絕緣表面 的基板100上包括閘極電極層101、閘極絕緣層102、含 有SiOx的In-Sn-O類氧化物半導體層1 03、用作源區或汲 區的In-Sn-O類氧化物半導體層1〇4、In-Sn-O類氧化物半 導體層110以及源極電極層或汲極電極層105。另外，覆 蓋薄膜電晶體170地設置有接觸於含有以〇乂的In_Sn_〇 類氧化物半導體層103的保護絕緣層1〇7。 將含有氧化矽或氧氮化矽的In-Sn-O類氧化物半導體 層用作具有通道形成區的半導體層。含有SiOx的In-Sn-O 類氧化物半導體層103的導電率爲i.6xl〇-3s/cm以下，較 佳的爲1.3xl0_4S/cm以下。另外，作爲含有siOx的In-Sn-O類氧化物半導體層103，利用使用含有5wt%以上且 5 0wt%以下’較佳的是含有10wt%以上且30wt%以下的 Si02的In-Sn-O類氧化物半導體靶的濺射法形成。 -28- 201036167 由電阻値低的金屬材料構成的源極電極 層105與含有SiOx的In-Sn-Ο類氧化物半 間作爲源區或汲區而形成的In-Sn-Ο類氧 104降低接觸電阻。源區或汲區的一方使用 同一層的In-Sn-Ο類氧化物半導體層110形 Sn-Ο類氧化物半導體層110兼用作源區或 電極。 & In-Sn-Ο類氧化物半導體層104以及 0 物半導體層110使用不含有SiOx的In-Sn-導體層。In-Sn-Ο類氧化物半導體層104以 氧化物半導體層11〇由於不含有SiOx而與 In-Sn-Ο類氧化物半導體層1〇3大爲不同。| In-Sn-O類氧化物半導體層1〇3相比，In-Sn 導體層104以及In-Sn-Ο類氧化物半導體層 更低的電阻（高導電率）。另外’源區、汲 Q 極區還可以使用添加有氮的In-Sn-O類氧化 如，可以使用含有氮的In-Sn-O類非單晶膜| 薄膜電晶體170在圖12的半導體裝置 的開關元件，以下對製造該半導體裝置的例-在具有絕緣表面的基板1 00上形成導電 硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基 緣表面的基板100。 接著，對導電層進行光微影製程，來形 ，並根據蝕刻去除不需要的部分’以形成佈 層或汲極電極 導體層1 0 3之 化物半導體層 與像素電極區 成。由此，In-汲區以及像素 a-Sn-Ο類氧化 〇類氧化物半 及 In-Sn-O 類 •含有S i Ο X的 吳含有SiOx的 -〇類氧化物半 1 1 0可以具有 區以及像素電 物半導體，例 F ° 中用作像素部 F進行說明。 層。可以將鋇 板用作具有絕 成抗鈾劑掩模 線以及電極（ -29- 201036167 含有聞極電極層101的閘極佈線 '電容佈線108以及第一 端子121 )。 至於含有閘極電極層1 0 1的閘極佈線和電容佈線1 0 8 、端子部的第一端子121，作爲導電材料可以使用選自鈦 (Ti)、鉬（Ta)、鎢（W)、鉬（Mo)、鉻（CO 、銨 (Nd)、銃（Sc)中的金屬材料或以這些金屬材料爲主要 成分的合金材料以單層或疊層來形成。或者，還可以使用 鋁（A1)、銅（Cu)或以其爲主要成分的合金材料。 例如，作爲閘極電極層1 〇 1的雙層結構，較佳的採用 :在鋁層上層疊鉬層的雙層結構；在銅層上層疊鉬層的雙 層結構；或者在銅層上層疊氮化鈦層或氮化鉅層的雙層結 構；或者層疊氮化鈦層和鉬層的雙層結構。另外，還可以 在含有Ca的銅層上層疊成爲阻擋層的含有Ca的氧化銅層 、或在含有Mg的銅層上層疊成爲阻擋層的含有Mg的氧 化銅層。此外，作爲三層疊層結構，較佳的採用以下疊層 :鎢層或氮化鶴層、鋁和砂的合金層或銘和欽的合金層、 氮化鈦層或鈦層。 接著，在閘極電極層1 〇 1的整個面上形成閘極絕緣層 102。閘極絕緣層102利用灑射法、PCVD法等並以50nm 至400nm的厚度形成。 例如，藉由濺射法並以1 〇〇nm的厚度形成氧化矽膜作 爲閘極絕緣層1 02。當然，閘極絕緣層1 02不偈限於這種 氧化矽膜，也可以使用由氧氮化矽膜、氮化矽膜、氧化鋁 膜、氮化鋁膜、氧氮化鋁膜、氧化钽膜等的其他絕緣膜構 -30- 201036167 成的單層或疊層。當採用疊層時，例如，可以利 法形成氮化矽膜並在其上利用濺射法形成氧化石夕 ，當使用氧氮化矽膜或氮化矽膜等作用閘極絕緣 ，可以防止來自玻璃基板的雜質例如鈉等擴散而 後形成在上方的氧化物半導體中。 接著，在閘極絕緣層1〇2上形成含有Si〇x& 類氧化物半導體膜。含有SiOx的In-Sn-Ο類氧 Λ 體膜利用使用含有5wt%以上且50wt%以下，較 0 有10wt%以上且30wt%以下的Si〇2的In-Sn-Ο類 導體靶的濺射法形成。藉由使In-Sn-Ο類氧化物 有SiOx，容易使形成的含有SiOx的In-Sn-O類 導體非晶化。藉由使用藉由光微影製程而形成的 模對含有SiOx的In-Sn-O類氧化物半導體膜進 來形成含有 SiOx的In-Sn-O類氧化物半導體 SiOx的In-Sn-O類氧化物半導體層103的導電 Q 1(T3S/Cm以下，較佳的爲1.3xlO — 4S/cm以下。 接著，使用不含有SiOx的In-Sn-O類氧化 靶並利用濺射法形成不含有SiOx的In-Sn-O類 導體膜。藉由使用藉由光微影製程而形成的抗蝕 不含有SiOx的In-Sn-O類氧化物半導體膜進行 形成不含有SiOx的In-Sn-O類氧化物半導體層。 作爲濺射法，有作爲濺射用電源使用高頻胃 濺射法、DC濺射法，並還有以脈衝的方式提供 衝DC濺射法。在形成絕緣膜的情況下主要採用 I用 PCVD 模。另外 層1 02時 進入到之 勺 In-Sn-O 化物半導 佳的是含 氧化物半 半導體含 氧化物半 抗蝕劑掩 行蝕刻， 層。含有 率爲1 .6x 物半導體 氧化物半 劑掩模對 蝕刻，來 ΐ源的RF 偏壓的脈 RF濺射 -31 - 201036167 法，而在形成金屬膜的情況下主要採用D C濺射法。 另外，也有可以設置材料不同的多個靶的多元濺射裝 置。多元濺射裝置既可以在同一反應室中層疊形成不同的 材料膜，又可以在同一反應室中同時對多種材料進行放電 而進行成膜。 另外’也有使用磁控管濺射法的濺射裝置和使用E C R 濺射法的濺射裝置：在使用磁控管濺射法的濺射裝置中， 在處理室內部具備磁鐵機構；而在使用ECR濺射法的濺 射裝置中，不使用輝光放電而利用使用微波產生的電漿。 另外’作爲使用濺射法的成膜方法，還有反應濺射法 、偏壓濺射法··在反應濺射法中，當進行成膜時使靶物質 和濺射氣體成分起化學反應而形成這些化合物薄膜；而在 偏壓濺射法中，當進行成膜時對基板也施加電壓》 含有Si02的In-Sn-Ο類氧化物半導體層、In-Sn-O類 氧化物半導體層可以利用使用含有Si02的In-Sn-O類氧化 物半導體靶或In-Sn-O類氧化物半導體靶的濺射法來形成 。靶是藉由將靶材貼合到墊板（用來貼合靶的基板）而製 成的，但是當對墊板貼合靶時，也可以對靶進行分割以將 其結合在一個墊板上。圖36A和36B示出將靶分割並將其 貼合（結合）的例子。 圖36A示出一個例子，其將靶851分割爲靶851a、 851b、851c、851d四個靶並將其貼合到墊板850上。另外 ，圖36B'是將靶分割成更多個的例子，其將靶8 52分割爲 8 52a > 8 52b > 8 5 2c、8 5 2d、8 52e、8 52f、8 52g ' 8 52h、 -32- 201036167 8 5 2i九個靶並將其貼合到墊板8 5 0上。另外，靶的分割數 不侷限於圖3 6 A和3 6B。藉由對靶進行分割，可以緩和將 其貼合到墊板時的墊板的翹曲。像這樣被分割的靶，尤其 適合用於當在大面積的基板上形成上述薄膜時所需要的大 型化的靶。當然，也可以對一個墊板貼合一個靶。 作爲蝕刻，可以使用乾蝕刻或濕蝕刻。 作爲乾蝕刻，可以使用平行平板型RIE (反應離子蝕 刻）方法、ICP (感應耦合電漿）蝕刻法。適當地調節蝕 刻條件（施加到線圈形電極的電功率大小、施加到基板側 上電極的電功率大小、基板側上電極的溫度等），以便蝕 刻爲所希望加工的形狀。 作爲用於濕蝕刻的蝕刻劑，可以使用磷酸、醋酸和硝 酸的混合溶液、氨水過氧化氫混合物（過氧化氫：氨：水 =5:2:2)等等。另外，還可以使用1下〇-07]^(日本關 東化學株式會社製造）。 濕蝕刻之後的蝕刻劑與被蝕刻材料一起藉由清洗被去 除。還可以對包含有被去除的材料的蝕刻液的廢液進行純 化而對包含的材料進行再利用。藉由從該蝕刻後的廢液中 回收氧化物半導體層中所包含的銦等的材料而進行再利用 ，從而可有效利用資源並降低成本。 根據材料適當地調節蝕刻條件（蝕刻液、鈾刻時間、 溫度等），以蝕刻成所希望的加工形狀。 接著，進行光微影製程，形成抗蝕劑掩模，並藉由蝕 刻去除不需要的部分（閘極絕緣層的一部分），而形成到 -33- 201036167 達由與閘極電極層相同材料形成的佈線或電極層的接觸孔 。該接觸孔是爲了用於與之後形成的導電膜連接而形成的 。例如，在驅動電路部中，在形成與閘極電極層和源極電 極層或汲極電極層直接接觸的薄膜電晶體、與端子部的閘 極佈線電連接的端子的情況下形成接觸孔。 接著’含有Si〇x的In-Sn-Ο類氧化物半導體層以及 不含有SiOx的In-Sn-Ο類氧化物半導體層上利用濺射法 或真空蒸鍍法形成有金屬材料構成的導電膜。 作爲導電材料，可以舉出選自 Al、Cr、Ta、Ti、Mo 、W、Nd、Sc的元素、或以上述元素爲主要成分的合金、 或組合有上述元素的合金膜等。 例如，作爲導電膜可以採用鈦膜的單層結構、或在鋁 膜上層疊鈦膜的兩層結構等。此外，還可採用三層結構： 形成Ti膜，在Ti膜上疊置包括Nd的鋁膜（Al-Nd膜） ’並在其上再形成Ti膜。導電膜還可以採用含有矽的鋁 膜的單層結構。 接著，進行光微影製程，形成抗蝕劑掩模，藉由蝕刻 去除不需要的部分來形成連接於源極電極層或汲極電極層’ 105、第二端子122、第一端子121的導電層128。另外， 第二端子與源極電極佈線（包括源極電極層或汲極電極層 1 05的源極電極佈線）電連接。 進行光微影製程以在含有SiOx的In-Sn-Ο類氧化物 半導體層上形成抗蝕劑掩模。使用掩模對含有Si〇x的In_ Sn-0類氧化物半導體層以及In-Sn-Ο類氧化物半導體層進 -34- 201036167 行蝕刻，來形成含有Si〇x的In-Sn-Ο類氧化物半導體層 103、In-Sn-O類氧化物半導體層104、In-Sn-O類氧化物 半導體層110。另外，含有SiOx的In-Sn-O類氧化物半導 體層1 03僅有一部分被蝕刻而成爲具有槽部（凹部）的半 導體層。In-Sn-O類氧化物半導體層104用作源區或汲區 ，In-Sn-O類氧化物半導體層110用作源區或汲區以及像 素電極。 0 藉由上述製程，可以製造以下半導體裝置，該半導體 裝置在像素部中包括將含有SiOx的In-Sn-O類氧化物半 導體層103用作通道形成區的薄膜電晶體170，並且將不 含有SiOx的In-Sn-O類氧化物半導體層用作像素電極。 另外，圖1 3相當於該步驟的平面圖。 另外，藉由使用利用多色調掩模形成的具有多種厚度 (通常爲兩種厚度）的抗蝕劑掩模，可以減少抗蝕劑掩模 的數量，因此可簡化製程並降低成本。 Q 接著，形成覆蓋薄膜電晶體170的保護絕緣膜107。 保護絕緣層1 07可以使用利用濺射法等形成的氮化矽膜、 氧化矽膜、氧氮化矽膜、氧化鋁膜或氧化钽膜等。 接著，進行光微影製程，形成抗蝕劑掩模，藉由保護 絕緣層1 07的蝕刻，使In-Sn-O類氧化物半導體層1 1 0的 像素電極區露出。此外，藉由該鈾刻還形成到達第二端子 122的接觸孔以及到達導電層128的接觸孔。 與第一端子121直接連接的導電層128成爲用作閘極 佈線的輸入端子的連接端子電極。第二端子1 22是用作源 -35- 201036167 極電極佈線的輸入端子的連接端子電極。 另外，圖1 1 A 1和1 1 A2分別示出該步驟的閘極佈線 端子部的平面圖和截面圖。圖1 1 A 1相當於沿著圖1 1 A2 中的線E1-E2的截面圖。在圖1 1A1中，被除去保護絕緣 膜154而露出的導電膜153是用作輸入端子的連接端子電 極。另外，在圖11A1中，在端子部中’由與閘極佈線相 同材料形成的第一端子151與由與源極電極佈線相同材料 形成的導電層1 53連接並導通。另外，圖12所示的透明 導電層128與第一端子121所接觸的部分，對應於圖 11A1的透明導電層153與第一端子151所接觸的部分。 另外，圖1 1 B 1和1 1 B 2分別示出與圖1 2 C所示的源 極電極佈線端子部相異的源極電極佈線端子部的平面圖和 截面圖。另外，圖1 1B1相當於沿著圖1 1B2中的線F1-F2 的截面圖。在圖11B1中，被除去保護絕緣膜154而露出 的第二端子150是用作輸入端子的連接端子電極。另外， 在圖11B1中，在端子部中，由與閘極佈線相同材料形成 的電極層156，在與源極電極佈線電連接的第二端子150 的下方隔著閘極絕緣層152重疊。電極層156不與第二端 子150電連接，藉由將電極層156設定爲與第二端子15〇 不同的電位，例如浮置' GND、0V等，可以形成防止雜 波的電容或防止靜電的電容。 對應於像素密度設置多個鬧極佈線、源極電極佈線以 及電容佈線。另外’在端子部中’排列多個與閘極佈線同 電位的第一端子、與源極電極佈線同電位的第二端子、與 -36- 201036167 電容佈線同電位的第三端子等而配置。各個端子的數目， 可以分別設定爲任意的數目，實施者可以適當地作出決定 〇 如此，可以完成具有底閘型的η通道型薄膜電晶體的 薄膜電晶體1 7 0、像素電極以及儲存電容的像素部以及端 子部。另外，還可以在同一基板上形成驅動電路。並且， 藉由將上述像素薄膜電晶體部和儲存電容分別對應於每個 ^ 像素以矩陣狀配置而形成像素部，可以形成用來製造主動 〇 矩陣型的顯示裝置的一個基板。在本說明書中，爲了方便 將該基板稱爲主動矩陣基板。 當製造主動矩陣型的液晶顯示裝置時，在主動矩陣基 板與設置有對置電極的對置基板之間設置液晶層，將主動 矩陣基板與對置基板固定。另外，將與設置在對置基板上 的對置電極電連接的共同電極設置在主動矩陣基板上，並 將與共同電極電連接的第四端子設置在端子部。該第四端 Q 子是用來將共同電極設定爲固定電位，例如設定爲GND、 :〇v等的端子。 另外’本發明不侷限於圖13的像素結構，圖31示出 與圖13不同的平面圖的例子。圖31中不設置電容佈線， 而是像素電極區與相鄰的像素的閘極佈線隔著保護絕緣膜 以及閘極絕緣層重疊的儲存電容的例子，此時，可以省略 電容佈線以及與電容佈線連接的第三端子。另外，在圖3 i Φ ’與11 1 3相同的部分使用相同的附圖標記進行說明。 在主動矩陣型的液晶顯示裝置中，藉由驅動配置爲矩 -37- 201036167 陣狀的像素電極，在螢幕上形成顯示圖案。具 選擇的像素電極以及對應於該像素電極的對置 加電壓，配置在像素電極與對置電極之間的液 學調制，該光學調制作爲顯示圖案被觀察者確！ 當液晶顯示裝置顯示運動圖像時，由於液 響應較慢，所以存在出現餘像或出現運動圖像 。爲了改善液晶顯示裝置的運動圖像特性，有 的驅動技術，該插黑是指每隔一個幀地進行整 色顯不的技術。 另外，還有一種被稱爲倍速驅動的驅動技 驅動是指藉由將垂直同步頻率設定爲通常的1, 的爲2倍以上，來改善運動圖像特性。 另外，爲了改善液晶顯示裝置的運動圖像 一種作爲背光燈，使用多個LED (發光二極體 個EL光源等構成面光源，將構成面光源的各 地在一個幀週期內進行間歇發光驅動的驅動技 光源，可以使用三種以上的LED或白色發光 可以獨立地控制多個 LED，所以可以使LED 配合液晶層的光學調制的切換時序同步進行。 技術可以將LED部分地關斷，所以尤其是當 幕中的黑色顯示區域的比率高的映射時，可以 量。 藉由組合上述驅動技術，可以比現有液晶 一步改善液晶顯示裝置的運動圖像特性等的顯 體地藉由對 電極之間施 晶層進行光 忍。 晶分子本身 模糊的問題 被稱爲插黑 個螢幕的黑 術，該倍速 5倍，較佳 特性，還有 )光源或多 個光源獨立 術。作爲面 LED。由於 的發光時序 由於該驅動 顯7TC —個蛋 實現低耗電 顯示裝置進 毛特性。 -38- 201036167 藉由形成使用氧化物半導體的薄膜電晶體，可以降低 製造成本。 本實施例模式可以與其他的實施例模式所記載的結構 適當地組合而實施。 實施例模式8 在半導體裝置的一個例子的顯示裝置中，以下對至少 π 在同一基板上製造驅動電路的一部分和配置在像素部中的
D 薄膜電晶體的例子進行說明。 配置在像素部的薄膜電晶體包括用作具有通道形成區 的半導體層的含有Si〇x的In-Sn-O類氧化物半導體層、 以及用作源區以及汲區的不含有SiOx的In-Sn-Ο類氧化 物半導體層，並且其根據實施例模式1至7而形成。另外 ，由於實施例模式1至7所示的薄膜電晶體爲n通道型 TFT，所以將驅動電路中的可以由η通道型TFT構成的驅 Q 動電路的一部分形成在與像素部的薄膜電晶體同一基板上 Ο 圖14A示出半導體裝置的一個例子的主動矩陣型液晶 顯示裝置的方塊圖的一個例子。圖14A所示的顯示裝置在 基板53 00上包括：具有多個具備顯示元件的像素的像素 部5 3 0 1 ;選擇各像素的掃描線驅動電路5 3 02 ;以及控制 對被選擇的像素的視頻信號輸入的信號線驅動電路5 3 03。 此外，實施例模式1至7所示的薄膜電晶體是η通道 型TFT，參照圖15說明由η通道型TFT構成的信號線驅 -39- 201036167 動電路。 圖15所示的信號線驅動電路包括：驅動器IC5 60 1 ; 開關群5602_1至56〇2_M ;第一佈線561 1 ;第二佈線 5 6 1 2 ;第二佈線5 6丨3 ;以及佈線5 6 2〗—丨至5 6 2丨—μ。開關 群5602 —1至5602_Μ分別包括第一薄膜電晶體56〇3a、第 二薄膜電晶體5603b以及第三薄膜電晶體5603c。 驅動器IC 5 6 0 1連接到第一佈線5 6 1 1、第二佈線5 6 1 2 、第三佈線5613及佈線5 62 1 _1至562 1 _M。而且，開關 群5 602 —1至5 602 —Μ分別連接到第一佈線5611、第二佈 線5612、第三佈線5613及分別對應於開關群56〇2_ι至 5602 —Μ的佈線5621_1至5621 _Μ。而且，佈線5621_1至 5621_Μ分別藉由第一薄膜電晶體5603a'第二薄膜電晶體 5603b及第三薄膜電晶體5603c連接到三個信號線。例如 ，第J列的佈線5 62 1 _J (佈線562 1 _1至佈線562 1 _M中 任一個）分別藉由開關群5602_J所具有的第一薄膜電晶 體5603 a、第二薄膜電晶體5 603b及第三薄膜電晶體 5603c連接到信號線Sj-Ι、信號線Sj、信號線Sj + Ι。 另外，對第一佈線5611、第二佈線5612、第三佈線 5 6 1 3分別輸入信號。 另外，驅動器1C 5 601較佳的形成在單晶基板上。再 者，開關群5 602_1至5602_M優選形成在與像素部同一基 板上。因此，較佳的藉由FPC等連接驅動器IC5601和開 關群 5 602_1 至 5602_M ° 接著，參照圖1 6的時序圖說明圖1 5所示的信號線驅 -40 - 201036167 動電路的工作。另外，圖16的時序圖示出選擇第i列掃 描線Gi時的時序圖。再者，第i列掃描線Gi的選擇週期 被分割爲第一子選擇週期T1、第二子選擇週期T2及第三 子選擇週期T3。而且，圖15的信號線驅動電路在其他列 的掃描線被選擇的情況下也進行與圖16相同的工作。 另外，圖16的時序圖示出第J行佈線5 62 1 分別藉 由第一薄膜電晶體5 603 a、第二薄膜電晶體5603b及第三 0 薄膜電晶體5603 c連接到信號線Sj-Ι、信號線Sj、信號線 Sj + Ι的情況。 另外，圖1 6的時序圖示出第i列掃描線Gi被選擇的 時序、第一薄膜電晶體5603a的導通·截止的時序5703a、 第二薄膜電晶體5603b的導通·截止的時序5703 b、第三薄 膜電晶體5603 c的導通.截止的時序5703c及輸入到第J行 佈線562 1_J的信號5 72 1 _J。 另外，在第一子選擇週期T1、第二子選擇週期T2及 Q 第三子選擇週期T3中，對佈線562 1 _1至佈線562 1 _M分 別輸入不同的視頻信號。例如，在第一子選擇週期T 1中 輸入到佈線562 1 —J的視頻信號輸入到信號線Sj-Ι，在第 二子選擇週期T2中輸入到佈線562 1 _J的視頻信號輸入到 信號線Sj，在第三子選擇週期T3中輸入到佈線562 1_J的 視頻信號輸入到信號線Sj +1。再者，在第一子選擇週期 T1、第二子選擇週期T2及第三子選擇週期T3中輸入到佈 線562 1_J的視頻信號分別爲Data_j-1、Data」、Data_J + 1 -41 - 201036167 如圖16所示’在第一子選擇週期T1中，第—薄膜電 晶體5603 a導通，而第二薄膜電晶體5603b及第三薄膜電 晶體5603c截止。此時’輸入到佈線5621_J的Data j-1 藉由第一薄膜電晶體5603 a輸入到信號線Sj-1。在第二子 選擇週期T2中’第二薄膜電晶體5603b導通，而第—薄 膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸 入到佈線562 1 —J的DataJ藉由第二薄膜電晶體56〇3b輸 入到信號線Sj。在第三子選擇週期T 3中，第三薄膜電晶 體5603c導通，而第一薄膜電晶體5603a及第二薄膜電晶 體5 603b截止。此時，輸入到佈線562 1—J的Data_j + 1藉 由第三薄膜電晶體56〇3c輸入到信號線sj + 1。 據此’圖15的信號線驅動電路藉由將一個閘極選擇 週期分割爲三個而可以在一個閘極選擇週期中將視頻信號 從一個佈線5 62 1輸入到三個信號線。因此，圖1 5的信號 線驅動電路可以將形成有驅動器IC5601的基板和形成有 像素部的基板的連接數設定爲信號線數的大約1/3。藉由 將連接數設定爲大約1/3’圖15的信號線驅動電路可以提 闻可靠性、成品率等。 另外，只要能夠如圖1 5所示，將一個閘極選擇週期 分割爲多個子選擇週期，並在多個子選擇週期的每一個中 從某一個佈線分別將視頻信號輸入到多個信號線，就不限 制薄膜電晶體的配置、數量及驅動方法等。 例如，當在三個以上的子選擇週期的每一個期間中從 一個佈線將視頻信號分別輸入到三個以上的信號線時’追 -42- 201036167 加薄膜電晶體及用於控制薄膜電晶體的佈線，即可。但是 ，當將一個閘極選擇週期分割爲四個以上的子選擇週期時 ，子選擇週期變短。因此，較佳的將一個閘極選擇週期分 割爲兩個或三個子選擇週期。 作爲另一個例子，也可以如圖17的時序圖所示，將 一個選擇週期分割爲預充電週期充電週期Tp、第一子選 擇週期Τ1、第二子選擇週期Τ2、第三子選擇週期Τ3。再 m 者，圖1 7的時序圖示出選擇第i列掃描線Gi的時序、第
D 一薄膜電晶體5603a的導通·截止的時序5803a、第二薄膜 電晶體5603b的導通·截止的時序5803b、第三薄膜電晶體 5603 c的導通·截止的時序58〇3c以及輸入到第J行佈線 562 1 _：Γ的信號5 82 1 _J。如圖17所示，在預充電週期充電 週期Tp中，第一薄膜電晶體5603a、第二薄膜電晶體 5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線 562 1_J的預充電電壓Vp藉由第一薄膜電晶體5603 a、第 Q 二薄膜電晶體5603b及第三薄膜電晶體5 603 c分別輸入到 信號線s j -1、信號線S j、信號線s j + 1。在第一子選擇週 期T1中’第一薄膜電晶體5603 a導通，第二薄膜電晶體 5603b及第三薄膜電晶體5603 c截止。此時，輸入到佈線 562 1 _J的Data—j-Ι藉由第一薄膜電晶體5603a輸入到信 號線Sj -1。在第二子選擇週期T2中，第二薄膜電晶體 5 603b導通，第一薄膜電晶體5603 a及第三薄膜電晶體 5603c截止。此時，輸入到佈線5621 _J的D at a_j藉由第 二薄膜電晶體5 6 0 3 b輸入到信號線Sj。在第三子選擇週期 -43- 201036167 T3中，第三薄膜電晶體5603 c導通，I 5 603 a及第二薄膜電晶體5603b截止。此 562 1_J的DataJ + Ι藉由第三薄膜電晶體 號線Sj + Ι ° 據此，因爲應用圖17的時序圖的圖1 電路可以藉由在子選擇週期之前提供預充 信號線進行預充電，所以可以高速地進行 號的寫入。另外，在圖17中，使用相同 示與圖16相同的部分，而省略對於相同 同的功能的部分的詳細說明。 此外，說明掃描線驅動電路的結構。 包括移位暫存器、緩衝器。此外，根據情 位準轉移器。在掃描線驅動電路中，藉由 入時鐘信號（CLK )及起始脈衝信號（SP 號。所生成的選擇信號在緩衝器中被緩衝 對應的掃描線。掃描線連接有一條線用的 鬧極電極。而且，由於需要將一條線用的 齊導通，因此使用能夠產生大電流的緩衝； 參照圖1 8和圖1 9說明用於掃描線驅 的移位暫存器的一個實施例。 圖18示出移位暫存器的電路結構。g 暫存器由正反器5701_1至5701_n多個正 ，輸入第一時鐘信號、第二時鐘信號、起 置信號來進行工作。 g —薄膜電晶體 時’輸入到佈線 5 6 0 3 c輸入到信 5的信號線驅動 電選擇週期來對 對像素的視頻信 的附圖標記來表 的部分或具有相 掃描線驅動電路 況，還可以包括 對移位暫存器輸 )，生成選擇信 放大，並供給到 像素的電晶體的 像素的電晶體一 蓉。 動電路的一部分 g 18所示的移位 反器構成。此外 始脈衝信號 '重 -44 - 201036167 說明圖18的移位暫存器的連接關係。在圖18 暫存器的第i級正反器5701 _i(正反器5701_1至 中任一個）中，圖19所示的第一佈線5501連接到 線5 7 1 7_i -1，圖1 9所示的第二佈線5 5 02連接到第 571 7_i+l，圖19所示的第三佈線5503連接到第 57 17_i，並且圖19所示的第六佈線5506連接到第 5715 ° & 此外，在奇數級的正反器中圖1 9所示的第 5 5 04連接到第二佈線5712，在偶數級的正反器中 到第三佈線5 7 1 3，並且圖1 9所示的第五佈線5 5 0 5 第四佈線5 7 1 4。 但是’第一級正反器5701_1的圖19所示的第 5501連接到第一佈線5711，而第n級正反器5701 19所示的第二佈線5502連接到第六佈線5716。 另外，第一佈線 5711、第二佈線 5712、第 Q 5713、第六佈線5"716也可以分別稱爲第一信號線 信號線、第二信號線、第四信號線。再者，第四佈 、第五佈線5 7 1 5也可以分別稱爲第一電源線、第 線。 接著’圖19示出圖18所示的正反器的詳細結 19所示的正反器包括第—薄膜電晶體5571、第二 晶體5572、第三薄膜電晶體5 5 73、第四薄膜電晶ί 、第五薄膜電晶體5 5 75、第六薄膜電晶體5576、 膜電晶體5 5 77以及第八薄膜電晶體5 578。另外， 的移位 5701_η 第七佈 七佈線 七佈線 五佈線 四佈線 其連接 連接到 一佈線 _η的圖 二佈線 、第二 線 57 14 二電源 構。圖 薄膜電 1 5 574 第七薄 第一薄 -45- 201036167 膜電晶體5 5 7 1、第二薄膜電晶體5 5 72、第三薄膜電晶體 5 5 73、第四薄膜電晶體5 574、第五薄膜電晶體5 5 75、第 六薄膜電晶體5576、第七薄膜電晶體5 5 77以及第八薄膜 電晶體5 578是η通道型電晶體，並且當閘極-源極電極間 電壓（Vgs )超過臨界値電壓（Vth)時它們成爲導通狀態 〇 接著，下面示出圖18所示的正反器的連接結構。 第一薄膜電晶體5571的第一電極（源極電極及汲極 電極中的一方）連接到第四佈線5504，並且第一薄膜電晶 體5 5 7 1的第二電極（源極電極及汲極電極中的另一方） 連接到第三佈線5 5 03。 第二薄膜電晶體5S72的第一電極連接到第六佈線 5 5 06，並且第二薄膜電晶體5 572的第二電極連接到第三 佈線5 5 0 3。 第三薄膜電晶體5573的第一電極連接到第五佈線 55〇5，第三薄膜電晶體55：73的第二電極連接到第二薄膜 電晶體5572的閘極電極，並且第三薄膜電晶體5 5 73的閘 極電極連接到第五佈線5 505。 第四薄膜電晶體5 5 74的第一電極連接到第六佈線 5 5 06，第四薄膜電晶體5 5 74的第二電極連接到第二薄膜 電晶體5W2的閘極電極，並且第四薄膜電晶體5574的閘 極電極連接到第一薄膜電晶體557 1的閘極電極。 第五薄膜電晶體5 5 75的第一電極連接到第五佈線 5 5 05，第五薄膜電晶體5 57 5的第二電極連接到第一薄膜 -46- 201036167 電晶體557 1的閘極電極，並且第五薄膜電晶體5 5 75 極電極連接到第一佈線5 5 0 1。 第六薄膜電晶體5 5 76的第一電極連接到第六 55〇6，第六薄膜電晶體5 576的第二電極連接到第一 電晶體5 5 7 1的閘極電極，並且第六薄膜電晶體5576 極電極連接到第二薄膜電晶體5572的閘極電極。 第七薄膜電晶體5 577的第一電極連接到第六 5506，第七薄膜電晶體5 577的第二電極連接到第一 0 電晶體5 5 7 1的閘極電極，並且第七薄膜電晶體5577 極電極連接到第二佈線5502。第八薄膜電晶體5578 —電極連接到第六佈線5 5 06，第八薄膜電晶體5 5 7 8 二電極連接到第二薄膜電晶體5 572的閘極電極，並 八薄膜電晶體5 5 7 8的閘極電極連接到第一佈線5 5 0 1。 另外，以第一薄膜電晶體5571的閘極電極、第 膜電晶體5574的閘極電極、第五薄膜電晶體5575的 q 電極、第六薄膜電晶體5576的第二電極以及第七薄 晶體5577的第二電極的連接部分爲節點5543。再者 第二薄膜電晶體5 5 72的閘極電極、第三薄膜電晶體 的第二電極、第四薄膜電晶體5 5 74的第二電極、第 膜電晶體55 76的閘極電極及第八薄膜電晶體5 578的 電極的連接部作爲節點5544。 另外，第一佈線55〇1、第二佈線55〇2、第三 5 503以及第四佈線5504也可以分別稱爲第一信號線 二信號線、第三信號線、第四信號線。再者，第五 的閘 佈線 薄膜 的閘 佈線 薄膜 的閘 的第 的第 且第 四薄 第二 膜電 ，以 5573 六薄 佈線 、第 佈線 -47- 201036167 5 5 05、第六佈線5 5 06也可以分別稱爲第一電源 電源線。 此外，也可以僅使用實施例模式1所示的 TFT製造信號線驅動電路及掃描線驅動電路。因 模式1所示的η通道型TFT的電晶體遷移率大， 提高驅動電路的驅動頻率。另外，實施例模式1 通道型TFT利用源區或汲區減少寄生電容，因此 (稱爲f特性）高。例如，由於可以使使用實施 所示的η通道型TFT的掃描線驅動電路進行高速 此可以提高幀頻率或實現黑屏插入等。 再者，藉由增大掃描線驅動電路的電晶體的 ，或配置多個掃描線驅動電路等，可以實現更高 。在配置多個掃描線驅動電路的情況下，藉由將 偶數行的掃描線的掃描線驅動電路配置在一側， 驅動奇數行的掃描線的掃描線驅動電路配置在其 ，可以實現幀頻率的提高。另外，藉由多個掃描 路向同一掃描線輸出信號，有利於顯示裝置的大^ 此外，在製造半導體裝置的一個例子的主動 光顯示裝置的情況下，因爲至少在一個像素中配 膜電晶體，因此較佳的配置多個掃描線驅動電路 示出主動矩陣型發光顯示裝置的方塊圖的一例。 圖14B所示的發光顯示裝置在基板5400上 有多個具備顯示元件的像素的像素部5 401;選擇 第一掃描線驅動電路5402及第二掃描線驅動電{ 線、第二 η通道型 爲實施例 所以可以 所示的η 頻率特性 例模式1 工作，因 通道寬度 的幀頻率 用於驅動 並將用於 相反一側 線驅動電 s化。 矩陣型發 置多個薄 0 圖 14Β 包括：具 各像素的 咨 5404 ; -48- 201036167 以及控制對被選擇的像素的視頻信號的輸入的信號線驅動 電路5403 ° 在輸入到圖1 4B所示的發光顯示裝置的像素的視頻信 號爲數位元方式的情況下，藉由切換電晶體的導通和截止 ’像素處於發光或非發光狀態。因此，可以採用區域灰度 法或時間灰度法進行灰度級顯示。面積灰度法是一種驅動 法’其中藉由將一個像素分割爲多個子像素並根據視頻信 0 號分別驅動各子像素，來進行灰度級顯示。此外，時間灰 度法是一種驅動法，其中藉由控制像素發光的期間，來進 行灰度級顯示。 因爲發光元件的回應速度比液晶元件等快，所以與液 晶元件相比適合於時間灰度法。在具體地採用時間灰度法 進行顯示的情況下，將一個幀週期分割爲多個子幀週期。 然後’根據視頻信號，在各子幀週期中使像素的發光元件 處於發光或非發光狀態。藉由將一個幀週期分割爲多個子 Q 幀週期’可以利用視頻信號控制在一個幀週期中像素實際 上發光的期間的總長度，並可以顯示灰度級。 另外’在圖14B所示的發光顯示裝置中示出—種例子 ，其中當在一個像素中配置兩個開關TFT時，使用第一掃 描線驅動電路5402生成輸入到一個開關TFT的閘極佈線 的第一掃描線的信號，而使用第二掃描線驅動電路54〇4 生成輸入到另一個開關TFT的閘極佈線的第二掃描線的信 號。但是，也可以共同使用一個掃描線驅動電路生成輸入 到第一掃描線的信號和輸入到第二掃描線的信號。此外， -49- 201036167 例如根據一個像素所具有的開關TFT的數量，可能會在各 像素中設置多個用來控制開關元件的工作的掃描線。在此 情況下，既可以使用一個掃描線驅動電路生成輸入到多個 掃描線的所有信號，也可以使用多個掃描線驅動電路分別 生成輸入到多個第一掃描線的所有信號。 此外，在發光顯示裝置中也可以將驅動電路中的能夠 由η通道型TFT構成的驅動電路的一部分形成在與像素部 的薄膜電晶體同一基板上。另外，也可以僅使用實施例模 式1至7所示的η通道型TFT製造信號線驅動電路及掃描 線驅動電路。 此外，上述驅動電路除了液晶顯示裝置及發光顯示裝 置以外還可以用於利用與開關元件電連接的元件來驅動電 子墨水的電子紙。電子紙也稱爲電泳顯示裝置（電泳顯示 器），並具有如下優點：與紙相同的易讀性、耗電量比其 他的顯示裝置小、可形成爲薄且輕的形狀。 作爲電泳顯示器可考慮各種方式。電泳顯示器是如下 裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第 一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊 施加電場使微囊中的粒子互相向相反方向移動，以僅顯示 集合在一方的粒子的顏色。另外，第一粒子或第二粒子包 含染料，且在沒有電場時不移動。此外，第一粒子和第二 粒子的顏色不同（包含無色）。 像這樣，電泳顯示器是利用所謂的介電電泳效應的顯 示器。在該介電電泳效應中，介電常數高的物質移動到高 -50- 201036167 電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和 對置基板，從而可以使其厚度和重量減少一半。 將在溶劑中分散有上述微囊的溶液稱作電子墨水，該 電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另 外，還可以藉由使用彩色濾光片或具有色素的粒子來進行 彩色顯示。 此外’藉由在主動矩陣基板上適當地設置多個上述微 0 囊以使微囊夾在兩個電極之間，而完成主動矩陣型顯示裝 置，藉由對微囊施加電場可以進行顯示。例如，可以使用 根據下述薄膜電晶體而得到的主動矩陣基板，該薄膜電晶 體包括用作具有通道形成區的半導體層的含有Si〇x的In-Sn-Ο類氧化物半導體層、以及用作源區以及汲區的不含 有SiOx的In-Sn-Ο類氧化物半導體層，並且其根據實施 例模式1至7而形成。 此外，作爲微囊中的第一粒子及第二粒子，採用選自 〇 導電體材料、絕緣體材料、半導體材料、磁性材料、液晶 材料、鐵電性材料、電致發光材料、電致變色材料、磁泳 材料中的一種或這些材料的組合材料即可。 藉由上述製程’可以製造作爲半導體裝置可靠性高的 顯示裝置。 本實施例模式可以與其他的實施例模式所記載的結構 適當地組合而實施。 實施例模式9 -51 - 201036167 可以藉由製造薄膜電晶體並將該薄膜電晶體用於像素 部及驅動電路來製造具有顯示功能的半導體裝置（也稱爲 顯示裝置）。此外，可以將使用薄膜電晶體的驅動電路的 一部分或整體一體形成在與像素部同一基板上，來形成系 統型面板（system-on-panel)。 顯示裝置包括顯示元件。作爲顯示元件，可以使用液 晶元件（也稱爲液晶顯示元件）、發光元件（也稱爲發光 顯示元件）。在發光元件的範圍內包括利用電流或電壓控 制亮度的元件，具體而言，包括無機 EL( Electro Luminescence ;電致發光）元件、有機EL元件等。此外 ’也可以應用電子墨水等的對比度因電作用而變化的顯示 介質。 此外’顯不裝置包括密封有顯不兀件的面板和在該面 板中安裝有包括控制器的1C等的模組。再者，關於在製 造該顯示裝置的過程中相當於顯示元件完成之前的一個方 式的元件基板’該元件基板在多個像素中分別具備用於將 電流供給到顯示元件的單元。 另外，本說明書中的顯示裝置是指圖像顯示裝置、顯 示裝置、或光源（包括照明裝置）。另外，顯示裝置還包 括安裝有連接器諸如FPC( Flexible Printed Circuit;擦性 印刷電路）、TAB (Tape Automated Bonding;載帶自動 鍵合）帶或TCP ( Tape Carrier Package ;載帶封裝）的模 組：將印刷線路板設置於TAB帶或TCP端部的模組；藉 由 COG ( Chip On Glass ;玻璃上晶片）方式將ic ( -52- Ο Ο 201036167
Integrated Circuit;積體電路）直接安裝到顯示元件上 模組。 參照圖22A1、22A2和22B說明相當於半導體裝濯 一個實施例的液晶顯不面板的外觀及截面。圖22A1 22A2是一種面板的平面圖，其中利用密封材料4005腈 成在第一基板4001上的實施例模式1所示的薄膜電晶 4010和4011，及液晶元件4013密封在第—基板4〇〇1 第一基板4006之間。薄膜電晶體4010和4011分別包 用作具有通道形成區的半導體層的含有Si〇x的In_Sn_〇 氧化物半導體層以及用作源區及汲區的不含有Si0x& Sn-Ο類氧化物半導體層。圖22B相當於沿著圖22A1 22A2的線M-N的截面圖。 以圍繞設置在第一基板4001上的像素部4002和掃 線驅動電路4004的方式設置有密封材料4005。此外， 像素部4002和掃描線驅動電路4004上設置有第二基 4〇〇6。因此’像素部4002和掃描線驅動電路4〇〇4與液 層4008 —起由第一基板4001、密封材料4〇〇5和第二基 4〇〇6密封。此外，在第一基板4001上的與由密封材 4〇〇5圍繞的區域不同的區域中安裝有信號線驅動電 4003 ’該信號線驅動電路4003使用單晶半導體膜或多 半導體膜形成在另外準備的基板上。 另外’對於另外形成的驅動電路的連接方法沒有特 的限制’而可以採用COG方法 '引線鍵合方法或τΑΒ 法等。圖22A1是藉由COG方法安裝信號線驅動電 .的 :的 和 形 體 和 括 類 In- 和 描 在 板 晶 板 料 路 晶 別 方 路 -53- 201036167 4003的例子，而圖22A2是藉由TAB方法安裝信號 電路4003的例子。 此外，設置在第一基板4〇〇1上的像素部4002 線驅動電路4004包括多個薄膜電晶體。在圖22B 像素部4002所包括的薄膜電晶體4010和掃描線驅 4 0 04所包括的薄膜電晶體401 1。 薄膜電晶體4010、4011可以使用包括用作具 形成區的半導體層的含有SiOx的In-Sn-Ο類氧化物 層以及用作源區及汲區的不含有310)1的In_Sn-0 半導體層的實施例模式1所示的薄膜電晶體。另外 使用實施例模式2至7所示的薄膜電晶體。在本實 式中，薄膜電晶體4010、4011是η通道型薄膜電晶 此外，液晶元件40 1 3所具有的用作像素電極 含有SiOx的In-Sn-Ο類氧化物半導體層4030兼用 電晶體40 1 0的源區或汲區並且將薄膜電晶體40 1 0 元件4013電連接。而且，液晶元件4013的對置 4〇31形成在第二基板4006上。不含有SiOx的In-氧化物半導體層403 0、對置電極層403 1和液晶層 疊的部分相當於液晶元件4013。另外，不含有SiC Sn-Ο類氧化物半導體層4030、對置電極層4〇31分 有用作取向膜的絕緣層4032、4033,且隔著絕緣, 、4033夾有液晶層4008。 另外，作爲第一基板4001、第二基板4006, 用玻璃、金屬（典型的是不銹鋼）、陶瓷、塑膠。 線驅動 和掃描 中例示 動電路 有通道 半導體 :氧化物 還可以 施例模 3體。 層的不 作薄膜 與液晶 電極層 Sn-Ο 類 4008 重 丨X的In-•別設置 罾 4032 可以使 作爲塑 -54- 201036167 膠，可以使用 FRP( Fiberglass-Reinforced Plastics;玻璃 纖維強化塑膠）板、PVF ( Polyvinyl Fluoride ;聚氟乙烯 )薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外’還可以使用 具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。 此外，附圖標記403 5表示藉由對絕緣膜選擇性地進 行蝕刻而獲得的柱狀間隔物，並且它是爲控制不含有si〇x 的In-Sn-Ο類氧化物半導體層4030和對置電極層4031之 間的距離（單元間隙）而設置的。另外，還可以使用球狀 〇 間隔物。另外，對置電極層403 1電連接到設置在與薄膜 電晶體40 1 0同一基板上的共同電位線。使用共同連接部 ，可以藉由配置在一對基板間的導電粒子，使對置電極層 403 1與共同電位線電連接。另外，導電粒子包含在密封材 料4005中° 另外，還可以使用不使用取向膜的顯示爲藍相的液晶 。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升 Q 時即將從膽甾相轉變到均質相之前出現的相。由於藍相只 出現在較窄的溫度範圍內，所以爲了改善溫度範圍而將混 合有5wt%以上的手性試劑的液晶組成物用於液晶層4008 。包含顯示爲藍相的液晶和手性試劑的液晶組成物的回應 速度短，即爲10μ5至100 μ3，並且由於其具有光學各向同 性而不需要取向處理從而視角依賴小。 另外’除了用於透過型液晶顯示裝置之外，還可以用 於反射型液晶顯示裝置或半透過型液晶顯示裝置。 另外’雖然在液晶顯示裝置中示出在基板的外側（可 -55- 201036167 見一側）設置偏光板，並在內側依次設置著色層、用於顯 示元件的電極層的例子’但是也可以在基板的內側设置偏 光板。另外，偏光板和著色層的疊層結構也不侷限於本實 施例模式的結構，只要根據偏光板和著色層的材料或製造 製程條件適當地設定即可。另外，還可以設置用作黑矩陣 的遮光膜。 另外，爲了降低薄膜電晶體的表面凹凸並提高薄膜電 晶體的可靠性，可以在薄膜電晶體上形成用作平坦化絕緣 膜或保護膜的絕緣層。另外，因爲保護膜用來防止懸浮在 大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入， 所以優選採用緻密的膜。可以利用濺射法並使用氧化矽膜 、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化 鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護 膜。雖然示出利用濺射法來形成保護膜的例子，但是並不 侷限於此而可以使用各種方法形成。 這裏，作爲保護膜形成疊層結構的絕緣層4 0 2 0。在此 ’使用濺射法形成氧化矽膜作爲絕緣層4020的第一層。 當使用氧化矽膜作爲保護膜時，有防止用作源極電極層和 汲極電極層的鋁膜的小丘的效果。 另外’形成絕緣層作爲保護膜的第二層。在此，使用 濺射法形成氮化矽膜作爲絕緣層4020的第二層。當使用 氮化矽膜作爲保護膜時，可以抑制鈉等的可動離子侵入到 半導體區中而TFT的電特性變化。 作爲平坦化絕緣膜，可以使用如聚醯亞胺、丙烯酸樹 -56- 201036167 脂、苯並環丁烯、聚醯胺或環氧樹脂等的有機材料。另外 ’除了上述有機材料之外，還可以使用低介電常數材料（ low-k 材料）、矽氧烷類樹脂、PSG ( Ph〇sph〇siHcate
Glass ;磷砂玻璃）、BPSG ( Borophosphosili.cate Glass ; 硼磷矽玻璃）等。 另外’矽氧烷基樹脂相當於以矽氧烷基材料爲起始材 料而形成的包含Si-0-Si鍵的樹脂。矽氧烷基樹脂還可以 P 使用有機基（例如烷基或芳基）或氟基作爲取代基。此外 ，有機基也可以包括氟基。 至於平坦化絕緣膜的形成方法並沒有特別的限制，可 以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴 塗法、液滴噴射法（噴墨法、絲網印刷、膠版印刷等）、 刮刀、輥塗機、簾塗機、刮刀塗佈機等來形成。 作爲對置電極層4 0 3 1，可以使用具有透光性的導電材 料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包 〇含 氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫（ 下面表示爲ITO )、氧化銦鋅、添加有氧化矽的氧化銦錫 等。 此外，可以使用包含導電高分子（也稱爲導電聚合物 )的導電組成物形成對置電極層403 1。使用導電組成物形 成的像素電極的薄層電阻較佳的爲1 〇〇〇 0Ω/□以下，並且 其波長爲5 5 0nm時的透光率較佳的爲70%以上。另外，導 電組成物所包含的導電高分子的電阻率較佳的爲O.lD.cm 以下。 -57- 201036167 作爲導電高分子，可以使用所謂的7Γ電子共軛類 高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯 衍生物、聚噻吩或其衍生物、或者上述材料中的兩種 的共聚物等。 另外，供給到另外形成的信號線驅動電路4003、 線驅動電路4004或像素部4002的各種信號及電位 FPC4018供給的。 端子電極4016由與薄膜電晶體4010、401 1的源 極佈線層相同的導電膜形成。 端子電極4016藉由各向異性導電膜40 19電連 FPC4018所具有的端子。 此外’雖然在圖22Α1、22Α2以及22Β中示出另 成信號線驅動電路4003並將其安裝在第一基板4001 子’但不侷限於該結構。既可以另外形成掃描線驅動 而安裝’又可以另外僅形成信號線驅動電路的一部分 描線驅動電路的一部分而安裝。 圖23示出使用根據本說明書所公開的製造方法 的TFT基板2600來構成用作半導體裝置的液晶顯示 的一個例子。 圖23是液晶顯示模組的一個例子，利用密封 2602固定TFT基板2600和對置基板2601，並在其間 包括TFT等的像素部2603 '包括液晶層的顯示元件 、著色層2605來形成顯示區。在進行彩色顯示時需 色層2605 ’並且當採用RGB方式時，對應於各像素 導電 或其 以上 掃描 是從 極電 接到 外形 的例 電路 或掃 製造 模組 材料 設置 2604 要著 設置 -58- 201036167 有分別對應於紅色、綠色、藍色的著色層。在TFT基板 2600和對置基板260 1的外側配置有偏光板2606、偏光板 2607、漫射片2613。光源由冷陰極管2610和反射板2611 構成，電路基板2612利用撓性線路板2609與TFT基板 2600的佈線電路部2608連接，且其中組裝有控制電路及 電源電路等的外部電路。此外，還可以在偏光板和液晶層 之間夾有相位差板的狀態下進行層疊。 β 液晶顯示模組可以採用 ΤΝ (扭曲向列；Twisted 〇
Nematic)模式、IPS (平面內轉換；In-Plane-Switching) 模式、FFS (邊緣電場轉換；Fringe Field Switching)模 式、MVA (多疇垂直取向；Multi-domain Vertical Alignment )模式、PVA (垂直取向構型；Patterned Vertical Alignment)模式、ASM (軸對稱排列微單元； Axially Symmetric aligned Micro-cell)模式、OCB (光學 補償彎曲；Optical Compensated Birefringence)模式、 ◎ FLC (鐵電性液晶；Ferroelectric Liquid Crystal)模式、 AFLC (反鐵電性液晶；Antiferroelectric Liquid Crystal) 模式等。 藉由上述製程，可以製造可靠性高的液晶顯示面板作 爲半導體裝置。 本實施例模式可以與其他實施例模式所記載的結構適 當地組合而實施。 實施例模式10 -59- 201036167 作爲半導體裝置示出電子紙的例子。 在圖30中，作爲半導體裝置的例子示出主動 電子紙。可以與實施例模式1所示的薄膜電晶體同 造用於半導體裝置的薄膜電晶體581，並且該薄膜 581是包括用作具有通道形成區的半導體層的含有 In-Sn-Ο類氧化物半導體層以及用作源區及汲區的 SiOx的In-Sn-Ο類氧化物半導體層的薄膜電晶體。 也可以應用實施例模式2至7所示的薄膜電晶體作 施例模式的薄膜電晶體5 8 1。 圖3 0的電子紙是採用扭轉球顯示方式的顯示 例子。扭轉球顯示方式是指一種方法，其中將一個 面爲黑色而另一半球表面爲白色的球形粒子配置在 示元件的電極層之間，並在電極層之間產生電位差 球形粒子的方向，以進行顯示。
設置在基板5 8 0上的薄膜電晶體5 8 1是底閘結 膜電晶體，並與兼用作源區或汲區以及像素電極層 有SiOx的In-Sn-Ο類氧化物半導體層587在形成在 585中的開口中互相接觸而電連接。在不含有SiO Sn-Ο類氧化物半導體層587和電極層588之間設 形粒子589，該球形粒子589具有黑色區590a和 5 90b，其周圍包括充滿了液體的空洞594，並且球 589的周圍充滿了樹脂等的塡充材料595 (參照圖 電極層588相當於共同電極（對置電極）。電極層 連接到設置在與薄膜電晶體581同一基板580上K 矩陣型 樣地製 電晶體 SiO』 不含有 此外， 爲本實 裝置的 半球表 用於顯 來控制 構的薄 的不含 絕緣層 X 的 In-置有球 白色區 形粒子 30 )。 588電 共同電 -60- 201036167 位線。使用共同連接部’可以藉由配置在一對基板間的導 電粒子，使電極層5 8 8與共同電位線電連接。 此外’還可以使用電泳元件來代替扭轉球。使用直徑 爲ΙΟμιη至2 0μιη左右的微囊，該微囊中封入有透明液體 、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於 設置在像素電極層和共同電極層之間的微囊由像素電極層 和共同電極層施加電場時，白色微粒和黑色微粒移動到相 反方向’從而可以顯示白色或黑色。應用這種原理的顯示 元件就是電泳顯示元件’ 一般地被稱爲電子紙。電泳顯示 元件具有比液晶顯示元件高的反射率，因而不需要輔助燈 。此外’其耗電量低，並且在昏暗的地方也能夠辨別顯示 部。另外’即使不給顯示部供應電源，也能夠保持顯示過 一次的圖像，因此’即使使具有顯示功能的半導體裝置（ 簡單地稱爲顯示裝置，或稱爲具備顯示裝置的半導體裝置 )遠離電波發射源，也能夠儲存顯示過的圖像。 藉由上述製程，可以製造可靠性高的電子紙作爲半導 體裝置。 本實施例模式可以與其他實施例模式所記載的結構適 當地組合而實施。 實施例模式1 1 示出發光顯示裝置的例子作爲半導體裝置。在此，示 出利用電致發光的發光元件作爲顯示裝置所具有的顯示元 件。對利用電致發光的發光元件根據其發光材料是有機化 -61 - 201036167 合物還是無機化合物來進行區別，一般來說，前者被稱爲 有機EL元件，而後者被稱爲無機EL元件。 在有機EL元件中，藉由對發光元件施加電壓，電子 和電洞從一對電極分別注入到包含發光有機化合物的層， 以產生電流。然後，由於這些載流子（電子和電洞）重新 結合，發光有機化合物達到激發態，並且當該激發態恢復 到基態時，獲得發光。根據這種機理，該發光元件被稱爲 電流激發型發光元件。 根據其元件的結構，將無機EL元件分類爲分散型無 機EL元件和薄膜型無機EL元件。分散型無機EL元件包 括在黏合劑中分散有發光材料的粒子的發光層，且其發光 機理是利用供體能級和受體能級的供體-受體重新結合型 發光。薄膜型無機EL元件具有由電介質層夾住發光層並 還利用電極夾住該發光層的結構，且其發光機理是利用金 屬離子的內層電子躍遷的定域型發光。另外，在此使用有 機EL元件作爲發光元件而進行說明。 圖2 0示出可以使用數位時間灰度級驅動的像素結構 的一個例子作爲半導體裝置的例子。 對可以使用數位時間灰度級驅動的像素的結構以及像 素的工作進行說明。這裏示出在一個像素中使用兩個將含 有310)(的In-Sn-O類氧化物半導體層用作通道形成區的n 通道型的電晶體的例子。 像素6400包括開關用電晶體6401、驅動用電晶體 6402、發光元件6404以及電容元件6403。在開關用電晶 -62- 201036167 體6401中，閘極與掃描線6406連接，第一電極（源極電 極以及汲極電極中的一方）與信號線6405連接，第二電 極（源極電極以及汲極電極的另一方）與驅動用電晶體 6402的閘極連接。在驅動用電晶體6402中，閘極藉由電 容元件6403與電源線6407連接，第一電極與電源線6407 連接，第二電極與發光元件6404的第一電極（像素電極 )連接。發光元件6404的第二電極相當於共同電極6408 0 。共同電極6408與形成在同一基板上的共同電位線電連 接。 另外，將發光元件6404的第二電極（共同電極6408 )s受定爲低電源電位。另外，低電源電位是指，以電源線 6407所設定的高點源電位爲基準滿足低電源電位 < 高電源 電位的電位，作爲低電源電位例如可以設定爲GND、0V 等。將該高電源電位與低電源電位的電位差施加到發光元 件6 4〇4上，爲了使發光元件64〇4產生流過以使發光元件 Q 6404發光，以高電源電位與低電源電位的電位差爲發光元 件6404的正向臨界値電壓以上的方式分別設定其電位。 另外，還可以使用驅動用電晶體6402的閘極電容代 替電容元件6403而省略電容元件6403。至於驅動用電晶 體6402的閘極電容，可以在通道形成區與閘極電極之間 形成電容。 這裏，在採用電壓輸入電壓驅動方式的情況下，對驅 動用電晶體6402的閘極輸入能夠使驅動用電晶體6402充 分成爲導通或截止的兩個狀態的視頻信號。即，驅動用電 -63- 201036167 晶體64 02在線形區域進行工作。由於驅動用電晶體6402 在線形區域進行工作，將比電源線6407的電壓高的電壓 施加到驅動用電晶體6402的閘極上。另外，對信號線 6405施加（電源線電壓+驅動用電晶體6402的Vth )以上 的電壓。 另外，當進行模擬灰度級驅動而代替數位時間灰度級 驅動時，藉由使信號的輸入不同，可以使用與圖20相同 的像素結構。 當進行模擬灰度級驅動時，對驅動用電晶體6402的 閘極施加發光元件6404的正向電壓+驅動用電晶體6402 的Vth以上的電壓。發光元件6404的正向電壓是指，設 定爲所希望的亮度時的電壓，至少包含正向臨界値電壓。 另外，藉由輸入使驅動用電晶體6402在飽和區域工作的 視頻信號，可以使電流流過發光元件6 4 0 4。爲了使驅動用 電晶體6 4 0 2在飽和區域進行工作，將電源線6 4 0 7的電位 設定爲高於驅動用電晶體6 4 0 2的閘極電位。藉由將視頻 信號設定爲類比方式，可以在發光元件6404中產生根據 視頻信號的電流’而進行模擬灰度級驅動。 另外，圖2 0所示的像素結構不侷限於此。例如，還 可以對圖20所示的像素添加開關、電阻元件、電容元件 、電晶體或邏輯電路等。 接著’參照圖2 1 A至2 1 C說明發光元件的結構。在此 ’以驅動用TFT是η型的情況爲例子來說明像素的截面結 構。可以與實施例模式1所示的薄膜電晶體同樣地製造用 64 - 201036167 於圖21A、21B和21C的半導體裝置的驅動用 TFT的 TFT7 00 1、7011、7021，並且這些TFT是包括用作具有通 道形成區的半導體層的含有310){的In-Sn-Ο類氧化物半導 體層以及用作源區及汲區的不含有SiOx的In-Sn-Ο類氧化 物半導體層的薄膜電晶體。此外，也可以應用實施例模式 2至7所示的薄膜電晶體用作TFT7001、7011、7021。 爲了取出發光，發光元件的陽極或陰極的至少一方是 透明的即可。而且，在基板上形成薄膜電晶體及發光元件
D ，並且有如下結構的發光元件，即從與基板相反的面取出 發光的頂部發射、從基板一側的面取出發光的底部發射以 及從基板一側及與基板相反的面取出發光的雙面發射。像 素結構可以應用於任何發射結構的發光元件。 參照圖21A說明頂部發射結構的發光元件。 在圖21A中示出當驅動用TFT的TFT7001爲η型且 從發光元件7002發射的光穿過到陽極7005 —側時的像素 Q 的截面圖。在圖21Α中，發光元件7002的陰極7003和驅 動用TFT的TFT7001電連接，在反射膜7006上按順序層 疊有陰極7003、發光層7004、陽極7005。爲不含有SiOx 的 In-Sn-Ο類氧化物半導體膜的陰極 7003兼用作 TFT700 1的源區或汲區以及像素電極層，並用作發光元件 7002的電極。至於反射膜7006，只要是反射光的導電膜 ，就可以使用各種材料。例如，可以舉出Ca、A卜CaF、 MgAg、A1 Li等。而且，發光層7004可以由單層或多層的 疊層構成。在由多層構成時，在爲不含有SiOx的In-S η-Ο -65- 201036167 類氧化物半導體膜的陰極7003上按順序層疊電子注入層 、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外 ，不需要設置所有這種層。使用透過光的具有透光性的導 電材料形成陽極7005，例如也可以使用具有透光性的導電 膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包 含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫（ 下面，表示爲ITO )、氧化銦鋅、添加有氧化矽的氧化銦 錫等。 由陰極7003及陽極7005夾有發光層7004的區域相 當於發光元件7002。在圖21A所示的像素中，從發光元 件7 002發射的光如箭頭所示那樣發射到陽極7005 —側。 接著，參照圖21B說明底部發射結構的發光元件。示 出在驅動用TFT7011是η型，且從發光元件7012發射的 光發射到陰極70 1 3 —側的情況下的像素的截面圖。在圖 21Β中，在與驅動用TFT701 1電連接的具有透光性的爲不 含有SiOx的In-Sn-Ο類氧化物半導體膜的陰極7013上按 順序層疊有發光層7014、陽極7015。爲不含有310)1的 In-Sn-Ο類氧化物半導體膜的陰極 7013兼用作驅動用 TFT7011的源區或汲區以及像素電極層，並且還用作發光 元件70 1 2的電極。另外，在陽極70 1 5具有透光性的情況 下，也可以覆蓋陽極7015上地形成有用來反射光或遮光 的遮罩膜7016。與圖21A的情況同樣地，陰極7013可以 使用不含有SiOx的In-Sn-Ο類氧化物半導體材料。而且， 與圖21A同樣地，發光層7014可以由單層或多個層的疊 -66 - 201036167 層構成。陽極70 15不需要透過光，但是可以與圖21A同 樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜 701 6例如可以使用反射光的金屬等，但是不侷限於金屬膜 。例如，也可以使用添加有黑色的顏料的樹脂等。 由陰極7013及陽極7015夾有發光層7014的區域相 當於發光元件7012。在圖21B所示的像素中，從發光元 件7012發射的光如箭頭所示那樣發射到陰極7013 —側。 _ 接著，參照圖21C說明雙面發射結構的發光元件。在 〇 圖21C中，在與驅動用TFT702 1電連接的具有透光性的 不含有SiOx& In-Sn_0類氧化物半導體膜的陰極7023上 按順序層疊有發光層7024、陽極702 5。與圖21 A的情況 同樣地，陰極7023可以使用不含有3丨0*的In-Sn-O類氧 化物半導體材料。爲不含有SiOx的In-Sn-O類氧化物半導 體膜的陰極7023兼用作驅動用TFT702 1的源區或汲區以 及像素電極層，並且還用作發光元件7022的電極。而且 q ，與圖21A同樣地，發光層7 024可以由單層或多個層的 疊層構成。陽極7〇25可以與圖21A同樣地使用透過光的 具有透光性的導電材料形成。 陰極7023、發光層7024和陽極7025重疊的部分相當 於發光元件7〇22。在圖21C所示的像素中’從發光元件 7 0 2 2發射的光如箭頭所示那樣發射到陽極7 〇 2 5 —側和陰 極7023 —側的雙方。 另外，雖然在此描述了有機EL元件作爲發光元件， 但是也可以設置無機EL元件作爲發光元件。 -67- 201036167 另外’雖然示出了控制發光元件的驅動的薄膜電晶體 (驅動用TFT )和發光元件電連接的例子，但是也可以採 用在驅動用TFT和發光元件之間連接有電流控制TFT的 結構。 另外，半導體裝置不侷限於圖2 1 A至2 1 C所示的結構 而可以根據本說明書所公開的技術思想進行各種變形。 接著，參照圖24A和24B說明相當於半導體裝置的一 個方式的發光顯示面板（也稱爲發光面板）的外觀及截面 。圖2 4 A是一種面板的平面圖，其中利用密封材料將形成 在第一基板上的薄膜電晶體及發光元件密封在與第二基板 之間。圖24B相當於沿著圖24A的H-I的截面圖。 以圍繞設置在第一基板45〇1上的像素部4502、信號 線驅動電路4503 a、4503b及掃描線驅動電路4504a、 45 04b的方式設置有密封材料45 〇5。此外，在像素部45〇2 、信號線驅動電路4503a、4503b及掃描線驅動電路45〇4a 、45 04b上設置有第二基板4506。因此，像素部45〇2、信 號線驅動電路45 03 a、4503b以及掃描線驅動電路45〇4a、 45 04b與塡料4507 —起由第一基板4501、密封材料45〇5 和第二基板4506密封。像這樣爲了不暴露於大氣，較佳 的由氣密性高且脫氣少的保護薄膜（貼合薄膜、紫外線硬 化樹脂薄膜等）或覆蓋材料來進行封裝（密封）。 此外，設置在第一基板4501上的像素部4502、信號 線驅動電路4503 a、4503b及掃描線驅動電路45〇4a、 45〇4b包括多個薄膜電晶體。在圖24B中，例示包括在像 -68- 201036167 素部4502中的薄膜電晶體4510和包括在信號線驅動電路 4503a中的薄膜電晶體45〇9。 薄膜電晶體4509、4510可以使用包括用作具有通道 形成區的半導體層的含有SiOx的In-Sn-Ο類氧化物半導體 層以及用作源區及汲區的不含有SiOx的In-Sn-Ο類氧化物 半導體層的實施例模式1所示的薄膜電晶體。此外還可以 使用實施例模式2至7所示的薄膜電晶體。薄膜電晶體 4509、4510是η通道型薄膜電晶體。
D 此外，附圖標記45 1 1相當於發光元件，發光元件 4511所具有的作爲像素電極的不含有Si (^的In-S η-0類 氧化物半導體層4517兼用作薄膜電晶體4510的源區或汲 區，並且將薄膜電晶體4510的半導體層與發光元件4511 電連接。另外，雖然發光元件45 11的結構爲不含有SiOx 的In-Sn-O類氧化物半導體層4517、電致發光層4512和 電極層4 5 1 3的疊層結構，但其不侷限於本實施例模式所 Q 示的結構。可以根據從發光元件45 11取出的光的方向等 適當地改變發光元件45 1 1的結構。 分隔壁452〇使用有機樹脂膜、無機絕緣膜或有機聚 矽氧烷而形成。特別較佳的是，以如下條件形成分隔壁 4520:使用感光性的材料，並在不含有以0；1的In_Sn_〇類 氧化物半導體層4 5 1 7上形成開口部，且使該開口部的側 壁成爲具有連續曲率的傾斜面。 電致發光層4512既可以由單層構成，又可以由多層 的疊層構成。 -69- 201036167 爲了不使氧、氫、水分、二氧化碳等侵入到發光元件 Gil ’可以在電極層4513以及分隔壁4520上形成保護膜 。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作爲保護膜 〇 另外’供給到信號線驅動電路45〇3a、4503b、掃描線 驅動電路4504a、45〇4b、或像素部4502的各種信號及電 位是從FPC4518a、4518b供給的。 端子電極4516由與薄膜電晶體4509、4510的源極電 極佈線相同的導電膜形成。 端子電極4516藉由各向異性導電膜4519電連接到 FPC4518a所具有的端子。 當基板位於從發光元件45 11的取出光的方向上時， 第一基板4501、第二基板4506需要具有透光性。在此情 況下’使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等 的具有透光性的材料。 此外，作爲塡料4507，除了氮及氬等的惰性氣體之外 ’還可以使用紫外線固化樹脂或熱固化樹脂。可以使用 PVC (聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、 矽酮樹脂、PVB (聚乙烯醇縮丁醛）、或EVA (乙烯-醋 酸乙烯酯）等。例如，可以使用氮作爲塡料4 5 〇 7。 另外’若有需要，也可以在發光元件的射出面上適當 地設置諸如偏光板 '圓偏光板（包括橢圓偏光板）、相位 差板（λ/4片、λ/2片）、彩色濾光片等的光學薄膜。另外 ’也可以在偏光板或圓偏光板上設置抗反射膜。例如，可 -70-
201036167 以進行抗眩光處理’該處理利用表面的凹凸來 並降低眩光。 信號線驅動電路4503a、4503b及掃描 45 (Μ a、45 04b也可以作爲在另行準備的基板上
體膜或多晶半導體膜形成的驅動電路而安裝。 以另外僅形成信號線驅動電路或其一部分、或 動電路或其一部分而安裝，而不侷限於圖24A 構。 藉由上述製程，可以製造可靠性高的發光 顯示面板）作爲半導體裝置。 本實施例模式可以與其他實施例模式所記 當地組合而實施。 實施例模式12 本說明書所公開的半導體裝置可以應用於蜀 Q 子紙可以用於用來顯示資訊的各種領域的電子盡 ，可以將電子紙應用於電子書籍（電子書）、箱 等的交通工具的車內廣告、信用卡等的各種卡片 等。圖25A和25B以及圖26示出電子設備的一· 圖25A示出使用電子紙製造的海報263 1。 體是紙的印刷物的情況下用手進行廣告的交換， 使用本說明書所公開的電子紙，則可以在短時間 告的顯示內容。此外，顯示不會打亂而可以獲ίΙ 像。另外，海報也可以採用以無線的方式收發Ϊ 散反射光 驅動電路 單晶半導 外，也可 掃描線驅 2 4 Β的結 不裝置（ 的結構適 子紙。電 備。例如 報、電車 中的顯示 Ϊ例子。 在廣告媒 但是如果 內改變廣 穩定的圖 訊的結構 -71 - 201036167 此外，圖25 B示出電車等的交通工具的車內廣告 2 6 3 2。在廣告媒體是紙的印刷物的情況下用手進行廣告的 交換，但是如果使用本說明書所公開的電子紙，則可以在 短時間內不需要許多人手地改變廣告的顯示內容。此外， 顯示不會打亂而可以獲得穩定的圖像。另外，車內廣告也 可以採用以無線的方式收發資訊的結構。 另外，圖26示出電子書2700的一個例子。例如，電 子書2700由兩個框體，即框體2701及框體2703構成。 框體270 1及框體2703由軸部2711形成爲一體，且可以 以該軸部27 1 1爲軸進行開閉動作。藉由採用這種結構， 可以進行如紙的書籍那樣的動作。 框體2701組裝有顯示部2705，而框體2703組裝有顯 示部2707。顯示部2705及顯示部2707的結構既可以是顯 示連屏螢幕的結構，又可以是顯示不同的螢幕的結構。藉 由採用顯示不同的螢幕的結構，例如在右邊的顯示部（圖 26中的顯示部2705 )中可以顯示文章，而在左邊的顯示 部（圖26中的顯示部2707 )中可以顯示圖像。 此外，在圖26中示出框體2 70 1具備操作部等的例子 。例如，在框體2 70 1中，具備電源272 1、操作鍵2723、 揚聲器272 5等。利用操作鍵2723可以翻頁。另外，也可 以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等 的結構。另外，也可以採用在框體的背面或側面具備外部 連接用端子（耳機端子、USB端子或可與AC適配器及 -72- 201036167 USB電纜等的各種電纜連接的端子等）、記錄媒體插入部 等的In構。再者，電子書2700也可以具有電子詞典的功 能° 此外’電子書2700也可以採用以無線的方式收發資 訊的結構。還可以採用以無線的方式從電子書伺服器購買 所希望的書籍資料等’然後下載的結構。 _ 實施例模式13 ❹ 本說明書所公開的半導體裝置可以應用於各種電子設 備（包括遊戲機）。作爲電子設備，例如可以舉出電視裝 置（也稱爲電視或電視接收機）、用於電腦等的監視器、 數位相機、數位攝像機、數位相框、行動電話機（也稱爲 行動電話、行動電話裝置）、可攜式遊戲機、可攜式資訊 終端、聲音再現裝置、彈珠機等的大型遊戲機等。 圖27A示出電視裝置9600的一個例子。在電視裝置 Q 9600中，框體9601組裝有顯示部9603。利用顯示部9603 可以顯示映射。此外，在此示出利用支架9605支撐框體 9 6 0 1的結構。 可以藉由利用框體960 1所具備的操作開關、另外提 供的遙控操作機9 6 1 0進行電視裝置9 6 0 0的操作。藉由利 用遙控操作機9610所具備的操作鍵96〇9，可以進行頻道 及音量的操作，並可以對在顯示部9603上顯示的映射進 行操作。此外，也可以採用在遙控操作機961 0中設置顯 示從該遙控操作機96 10輸出的資訊的顯示部9 6 07的結構 -73- 201036167 另外，電視裝置9600採用具備接收機及數據機等的 結構。可以藉由利用接收機接收一般的電視廣播。再者， 藉由數據機連接到有線或無線方式的通信網路，從而也可 以進行單向（從發送者到接收者）或雙向（在發送者和接 收者之間或在接收者之間等）的資訊通信。 圖2 7 B示出數位相框9 7 0 0的一個例子。例如，在數 位相框9700中’框體9701組裝有顯示部9703。顯示部 9 703可以顯示各種圖像，例如藉由顯示使用數位相機等拍 攝的圖像資料，可以發揮與一般的相框同樣的功能。 另外，數位相框9700採用具備操作部、外部連接用 端子（USB端子、可以與USB電纜等的各種電纜連接的 端子等）、記錄媒體插入部等的結構。這種結構也可以組 裝到與顯示部同一個面，但是藉由將其設置在側面或背面 上來提高設計性，所以是較佳的。例如，可以對數位相框 的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資 料的記憶體並提取圖像資料，然後可以將所提取的圖像資 料顯示於顯示部9703。 此外’數位相框9 7 0 0也可以採用以無線的方式收發 資訊的結構。還可以採用以無線的方式提取所希望的圖像 資料並進行顯示的結構。 圖28A示出一種可攜式遊戲機，其由框體98 8 1和框 體9 8 9 1的兩個框體構成，並且藉由連接部98 93可以開閉 地連接。框體9881安裝有顯示部9882，並且框體9891安 -74- 201036167 裝有顯示部9883。另外’圖28A所示的可攜式遊戲機還 具備揚聲器部9884、記錄媒體插入部9886、LED燈9890 、輸入單元（操作鍵9885、連接端子9887、感測器9888 (包括測定如下因素的功能：力量、位移、位置、速度、 加速度、角速度、轉動數、距離'光'液、磁、溫度、化 學物質、聲音、時間、硬度、電場、電流、電壓、電力、 輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）以 及麥克風98 89 )等。當然，可攜式遊戲機的結構不侷限於 上述結構，只要採用至少具備本說明書所公開的半導體裝 置的結構即可，且可以採用適當地設置有其他附屬設備的 結構。圖28A所示的可攜式遊戲機具有如下功能：讀出儲 存在記錄媒體中的程式或資料並將其顯示在顯示部上；以 及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用 。另外，圖28A所示的可攜式遊戲機所具有的功能不侷限 於此，而可以具有各種各樣的功能。 圖28B示出大型遊戲機的一種的投幣機9900的一個 例子。在投幣機9900的框體9901中安裝有顯示部9903 ° 另外，投幣機9900還具備如起動杆或停止開關等的操作 單元、投幣口、揚聲器等。當然，投幣機9 9 00的結構不 侷限於此，只要採用至少具備本說明書所公開的半導體裝 置的結構即可，且可以採用適當地設置有其他附屬設備的 結構。因此，可以採用適當地設置有其他附屬設備的結構 〇 圖29A是示出可攜式電腦的一個例子的透視圖。 -75- 201036167 圖29A所示的可攜式電腦，當將連接上部框體930 1 與下部框體9302的轉軸裝置設置爲關閉狀態時，具有顯 示部9303的上部框體9301與具有鍵盤9304的下部框體 93〇2可以處於重疊狀態，而便於攜帶，並且，當使用者利 用鍵盤進行輸入時，將轉軸裝置設置爲打開狀態，而可以 看著顯示部9303進行輸入操作。 另外，下部框體93 02除了鍵盤93 04之外還包括定位 裝置9306。另外，當顯示部93 03爲觸屏面板時，可以藉 由觸摸顯示部的一部分來進行輸入操作。另外，下部框體 9 3 02還包括CPU、硬碟等的計算功能部。此外，下部框 體93 02還具有其他的裝置，例如包括符合USB的通信標 準的用來插入通信電纜的外部連接埠9305。 在上部框體9301中，還具有藉由使其滑動到上部框 體9 3 0 1內部而能夠進行收納的顯示部9 3 0 7，並且可以實 現寬顯示螢幕。另外，使用者可以調節能夠收納的顯示部 93〇7的螢幕的方向。另外，當能夠收納的顯示部9307爲 觸屏面板時，可以藉由觸摸能夠收納的顯示部9307的一 部分來進行輸入操作。 顯示部93 03或能夠收納的顯示部93 07使用如液晶顯 示面板、有機發光元件或無機發光元件等的發光顯示面板 等的圖像顯示裝置。 另外，圖29A的可擴式電腦安裝有接收機等，而可以 接收電視廣播並將圖像顯示於顯示部。另外，在連接上部 框體93 0 1與下部框體9302的轉軸裝置爲關閉狀態的狀態 -76- 201036167 下，使用者可以藉由滑動顯示部9307而使其整個面露出 ，調整螢幕角度來觀看電視廣播。此時’不用將轉軸裝置 設置爲開啓狀態來使顯示部93 03進行顯示’而僅啓動只 顯示電視廣播的電路，所以可以將耗電量控制爲最低’這 對於電池電容有限的可攜式電腦是十分有利的。 另外，圖29B是示出像手錶一樣能夠戴在使用者的手 臂上的手機的一個例子的透視圖。 該手機至少由具有電話功能的通信裝置和具有電池的 主體、用來將主體戴在手臂上帶部、調節帶部與手臂的固 定狀態的調節部92〇5、顯示部9201、揚聲器9207以及麥 克風9208構成。 另外，主體具有操作開關9203，該操作開關9203可 以爲電源開關、顯示轉換開關、攝像開始指示開關、或者 按一下就可以啓動網路的程式的開關等，並且可以利用其 對應各種功能。 可以藉由用手或輸入筆等觸碰顯示部92〇1，或者操作 操作開關9203 ’或者對麥克風92〇8的聲音輸入來進行該 手機的輸入操作。另外’在圖29B中，圖示出顯示在顯示 部9201上的顯示鈕9 202，可以藉由用手等觸碰該顯示鈕 9202來進行輸入。 另外’主體具有相機部9206’該相機部9206具有將 藉由攝影透鏡成像的物體圖像轉換爲電子視頻信號的手段 。另外，也可以不設置相機部。 另外’圖29B所示的手機安裝有電視廣播的接收機等 -77- 201036167 ，而可以接收電視廣播並將圖像顯示於顯示部9201 ’並且 其還具有記憶體等的儲存裝置等’而可以將電視廣播錄到 記憶體中。此外’圖29B所示的手機含可以具有收集GPS 等的位置資訊的功能。 顯示部9201使用如液晶顯示面板、有機發光元件或 無機發光元件等的發光顯示面板等的圖像顯示裝置。由於 圖29B所示的手機小巧且重量輕且其電池電容有限，所以 較佳的爲將能夠使用低耗電量進行驅動的面板用於顯示部 920 1的顯示裝置。 另外，在圖29B中圖示出戴在“手臂”上的方式的電 子裝置，但是不侷限於此’只要具有便於攜帶的形狀即可 實施例1 形成用作薄膜電晶體的具有通道形成區的半導體層的1 含有SiOx的In-Sn-Ο類氧化物半導體膜。以下對其進行 詳細說明。 使用含有SiOx的In-Sn-Ο類氧化物半導體靶（In2〇3 :S η Ο 2 : S i Ο 2 = 8 5 : 1 〇 : 5 ( w t % ))並利用濺射法制成樣 品A、樣品B、樣品C的含有SiOx的In-Sn-Ο類氧化物半 導體膜，並測定其導電率。表1示出樣品A、樣品B、樣 品C的成膜條件以及導電率。 -78- 201036167
c表1J 樣品名 樣品A 樣品B 樣品c 成膜條件 電源〔kW〕 3.2 3.2 3.2 壓力〔Pa〕 0.16 0.23 0.15 氬流量〔seem〕 72 50 30 氧流量〔seem〕 '3 20 20 氧流量比率〔％〕 4 29 40 導電率〔S/cm〕 4.20E+01 3.76E-07 9.25E-10 在表1中，氧流量的比率是指成膜過程中流過的氧流
D 量除以氧流量以及氬流量總和的比率。如表1所示，氧流 量比率爲4%的樣品A的導電率爲4.20E + 01( 4.20x10) S/cm、氧流量比率爲29%的樣品B的導電率爲3.76E-07 (3.73x 10_7 ) S/cm、氧流量比率爲40%的樣品C的導電率 爲 9.25E-10 ( 9.25X10-10) S/cm0 根據上述計算結果，在將含有SiOx的In_Sn-〇類氧 化物半導體層用作具有通道形成區的半導體層的薄膜電晶 q 體中，半導體層的導電率爲1.6xl<T3S/cm以下，較佳的爲 1 ·3 X 1 (T4S/cm 以下。 由此，由於樣品B以及樣品C的含有8丨〇2的in_Sn-〇 類氧化物半導體膜具有1.3 xlO·4 S/cm以下的低導電率，可 以使用樣品B以及樣品C的含有Si〇2的In-Sn_〇類氧化 物半導體膜製造電特性好的薄膜電晶體。 【圖式簡單說明】 在附圖中： -79- 201036167 圖1A和1B是說明半導體裝置的圖； 圖2A至2E是說明半導體裝置的製造方法的圖； 圖3A和3B是說明半導體裝置的圖； 圖4A至4E是說明半導體裝置的製造方法的圖； 圖5A和5B是說明半導體裝置的圖； 圖6A至6E是說明半導體裝置的製造方法的圖； 圖7A和7B是說明半導體裝置的圖； 圖8A和8B是說明半導體裝置的圖； 圖9A和9B是說明半導體裝置的圖； 圖10A和10B是說明半導體裝置的圖； 圖11A1、11A2、11B1和11B2是說明半導體裝置的 圖12是說明半導體裝置的製造方法的圖； 圖13是說明半導體裝置的圖； 圖14A和14B是說明半導體裝置的方塊圖的圖； 圖1 5是說明信號線驅動電路的結構的圖； 圖1 6是說明信號線驅動電路的工作的時序圖； 圖1 7是說明信號線驅動電路的工作的時序圖； 圖18是說明移位暫存器的結構的圖； 圖19是說明圖18所示的正反器的連接結構的圖； 圖20是說明半導體裝置的像素等效電路的圖； 圖21A至21C是說明半導體裝置的圖； 圖22A1、22A2和22B是說明半導體裝置的圖； 圖23是說明半導體裝置的圖； -80- 201036167 圖24A和24B是說明半導體裝置的圖； 圖25 A和25B是說明電子紙的使用方式的例子的圖； 圖26是示出電子書的一例的外觀圖； 圖27A和27B是示出電視裝置及數位相框的例子的外 觀圖； 圖28A和28B是示出遊戲機的例子的外觀圖； 圖29A和29B是示出行動電話機的一例的外觀圖； 圖3 0是說明半導體裝置的圖； 圖3 1是說明半導體裝置的圖； 圖32是說明計算結果的圖； 圖3 3 A和3 3 B是說明計算結果的圖； 圖3 4是說明計算結果的圖； 圖3 5是說明計算模型的圖；以及 圖36A和36B是說明可以用來製造半導體裝置的靶的 〇 【主要元件符號說明】 400 :基板 4 0 1 :閘極電極層 402 :閘極絕緣層 403 : In-Sn-O類氧化物半導體層 404 : In-Sn-Ο類氧化物半導體層 405:汲極電極層 407 :絕緣膜 -81 - 201036167 408 : In-Sn-Ο類氧化物半導體層 470 :薄膜電晶體
-82-

Claims (1)

  1. 201036167 七、申請專利範圍： 1.—種半導體裝置，包含： 閘極電極層； 閘極絕緣層； 含有In ' Sn以及SiOx的第一氧化物半導體層； 接觸該第一氧化物半導體層的源區及汲區；以及 像素電極， ^ 其中該源區或該汲區以及該像素電極由含有In、Sr 以及〇的第二氧化物半導體層形成。 2·如申請專利範圍第1項的半導體裝置，其中該第 一氧化物半導體層的導電率爲小於或等於l .6xl〇_3s/em。 3 ·如申請專利範圍第1項的半導體裝置，其中該第 一氧化物半導體層爲非晶。 4.如申請專利範圍第1項的半導體裝置，其中該第 —氧化物半導體層利用使用含有濃度5wt%或更高且 q 5 0wt%或更低的Si02的含有In、Sn、Si以及〇的氧化物 半導體靶的濺射法形成。 5 ·如申請專利範圍第1項的半導體裝置，還包含夾 在該像素電極與對置電極之間的液晶層。 6. 如申請專利範圍第1項的半導體裝置，還包含設 置在配置在該像素電極中的陽極上的發光層，以及設置在 該發光層上的陰極。 7. 如申請專利範圍第1項的半導體裝置，還包含設 置在配置在該像素電極中的陰極上的發光層，以及設置在 -83- 201036167 該發光層上的陽極。 8. 如申請專利範圍第1項的半導體裝置，其中該第 二氧化物半導體層添加有氮。 9. 如申請專利範圍第1項的半導體裝置，其中在該 第一氧化物半導體層中設置有通道區。 10. —種半導體裝置，包含·· 具有絕緣表面的基板上的閘極電極層： 該閘極電極層上的閘極絕緣層； 該間極絕緣層上的含有In' Sn以及Si〇x的第—氧化 物半導體層； 接觸該第一氧化物半導體層的源區及汲區；以及 像素電極， 其中該源區或該汲區以及該像素電極由含有In、Sn 以及〇的第二氧化物半導體層形成。 11. 如申請專利範圍第10項的半導體裝置，其中該 第一氧化物半導體層的導電率爲小於或等於1 .6x1 〇-3S/em 〇 12·如申請專利範圍第10項的半導體裝置，其中該 第一氧化物半導體層爲非晶。 13.如申請專利範圍第項的半導體裝置，其中該 第一氧化物半導體層利用使用含有濃度5 wt%或更高且 5〇wt%或更低的Si〇2的含有In、Sn ' Si以及〇的氧化物 半導體靶的濺射法形成。 14·如申請專利範圍第10項的半導體裝置，還包含 -84- 201036167 夾在該像素電極與對置電極之間的液晶層。 15.如申請專利範圍第10項的半導體裝置，還包含 設置在配置在該像素電極中的陽極上的發光層，以及設置 在該發光層上的陰極。 1 6 ·如申請專利範圍第1 0項的半導體裝置，還包含 設置在配置在該像素電極中的陰極上的發光層，以及設置 在該發光層上的陽極。 17. 如申請專利範圍第10項的半導體裝置，其中該 0 第二氧化物半導體層添加有氮。 18. 如申請專利範圍第10項的半導體裝置，其中在 該第一氧化物半導體層中設置有通道區。 19. 一種半導體裝置的製造方法，包含 在具有絕緣表面的基板上形成閘極電極層； 在該閘極電極層上形成閛極絕緣層； 在該閘極絕緣層上利用使用含有濃度5wt%或更高且 q 50wt%或更低的Si02的含有In、Sn、Si以及〇的第一氧 化物半導體靶的濺射法形成含有In、Sn以及Si〇x的第一 氧化物半導體層； 在該第一氧化物半導體層上利用使用含有In、Sn、Si 以及〇的第二氧化物半導體靶的濺射法形成源區、汲區以 及像素電極， 其中該源區、該汲區以及該像素電極由含有In、Sn 以及〇的第二氧化物半導體層形成。 2〇.如申請專利範圍第1 9項的半導體裝置的製造方 -85- 201036167 法，其中在該第一氧化物半導體層中形成有通道區 -86-
TW099103331A 2009-02-06 2010-02-04 半導體裝置和該半導體裝置的製造方法 TWI489627B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026482 2009-02-06

Publications (2)

Publication Number Publication Date
TW201036167A true TW201036167A (en) 2010-10-01
TWI489627B TWI489627B (zh) 2015-06-21

Family

ID=42539683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103331A TWI489627B (zh) 2009-02-06 2010-02-04 半導體裝置和該半導體裝置的製造方法

Country Status (5)

Country Link
US (4) US8174021B2 (zh)
JP (8) JP2010206187A (zh)
KR (6) KR101661709B1 (zh)
CN (1) CN101800250B (zh)
TW (1) TWI489627B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101156433B1 (ko) * 2009-12-15 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR102357169B1 (ko) 2010-04-02 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
WO2012077163A1 (ja) * 2010-12-08 2012-06-14 日新電機株式会社 シリコン酸窒化膜及びその形成方法並びに半導体デバイス
TWI621121B (zh) 2011-01-05 2018-04-11 Semiconductor Energy Laboratory Co., Ltd. 儲存元件、儲存裝置、及信號處理電路
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9431400B2 (en) * 2011-02-08 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for manufacturing the same
KR101972463B1 (ko) 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
TWI627756B (zh) * 2011-03-25 2018-06-21 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
CN102903674B (zh) * 2011-07-26 2016-04-27 群创光电股份有限公司 显示面板及其制作方法
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5927602B2 (ja) * 2011-10-06 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
TWI583000B (zh) * 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
CN107768399B (zh) * 2012-12-21 2022-02-18 首尔伟傲世有限公司 发光二极管
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
CN103681773A (zh) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制备方法及显示装置
TW201605053A (zh) 2014-07-22 2016-02-01 中華映管股份有限公司 薄膜電晶體
US10073314B2 (en) 2014-09-10 2018-09-11 Sharp Kabushiki Kaisha Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
CN107851668B (zh) * 2015-07-27 2021-08-06 夏普株式会社 半导体装置及其制造方法
US10243083B2 (en) * 2015-11-24 2019-03-26 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
CN105552114A (zh) * 2015-12-14 2016-05-04 华南理工大学 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
KR102876061B1 (ko) 2019-01-15 2025-10-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR102553811B1 (ko) 2021-03-19 2023-07-07 김현덕 고주파 반도체 메모리 테스트를 위한 mpc 기반 일체형 pcb 테스트 모듈
JP2024140712A (ja) 2023-03-28 2024-10-10 セイコーエプソン株式会社 加熱装置

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04111323A (ja) * 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0855614A4 (en) * 1996-05-15 2001-12-19 Seiko Epson Corp THIN FILM COMPONENT WITH COATING FILM, LIQUID CRYSTAL FIELD, ELECTRONIC DEVICE AND MANUFACTURING METHOD OF THE THIN FILM COMPONENT
JP3488590B2 (ja) * 1997-03-03 2004-01-19 三洋電機株式会社 金属薄膜及び薄膜トランジスタの製造方法及び金属薄膜を用いた半導体装置
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7816863B2 (en) 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
CN1906650B (zh) * 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4569295B2 (ja) * 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5098152B2 (ja) * 2005-10-31 2012-12-12 凸版印刷株式会社 薄膜トランジスタの製造方法
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5000290B2 (ja) * 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2007088722A1 (ja) * 2006-01-31 2007-08-09 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008033284A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090011704A (ko) * 2007-07-27 2009-02-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US20100072435A1 (en) * 2008-09-20 2010-03-25 Konica Minolta Holdings, Inc. Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器

Also Published As

Publication number Publication date
KR101701418B1 (ko) 2017-02-01
CN101800250A (zh) 2010-08-11
US20160343740A1 (en) 2016-11-24
US8877569B2 (en) 2014-11-04
JP2019201223A (ja) 2019-11-21
KR20190122628A (ko) 2019-10-30
US20100200851A1 (en) 2010-08-12
US20120214276A1 (en) 2012-08-23
JP2018067725A (ja) 2018-04-26
JP2016106400A (ja) 2016-06-16
JP2024150760A (ja) 2024-10-23
JP2015092577A (ja) 2015-05-14
KR101813577B1 (ko) 2017-12-29
US8174021B2 (en) 2012-05-08
KR102229569B1 (ko) 2021-03-17
KR20170077086A (ko) 2017-07-05
US20150049277A1 (en) 2015-02-19
JP6254570B2 (ja) 2017-12-27
US9431427B2 (en) 2016-08-30
CN101800250B (zh) 2015-09-23
JP2023052013A (ja) 2023-04-11
JP6570603B2 (ja) 2019-09-04
KR20100090641A (ko) 2010-08-16
TWI489627B (zh) 2015-06-21
JP7200297B2 (ja) 2023-01-06
JP5864710B2 (ja) 2016-02-17
KR20150028795A (ko) 2015-03-16
KR20210030335A (ko) 2021-03-17
KR102038438B1 (ko) 2019-10-30
JP2021166292A (ja) 2021-10-14
JP7799770B2 (ja) 2026-01-15
KR20160114562A (ko) 2016-10-05
JP2010206187A (ja) 2010-09-16
KR101661709B1 (ko) 2016-09-30

Similar Documents

Publication Publication Date Title
JP7799770B2 (ja) 半導体装置
JP6460604B2 (ja) 半導体装置の作製方法
JP6225209B2 (ja) 半導体装置
JP2024124431A (ja) 半導体装置
TWI549198B (zh) 半導體裝置及其製造方法
TWI476915B (zh) 半導體裝置及其製造方法
JP5857096B2 (ja) 半導体装置
TW201104869A (en) Semiconductor device, method for manufacturing the same, and electronic device having the same
TW201027702A (en) Display device
TW201030925A (en) Display device