TW201034164A - Integrated capacitor with interlinked lateral fins - Google Patents
Integrated capacitor with interlinked lateral fins Download PDFInfo
- Publication number
- TW201034164A TW201034164A TW098139285A TW98139285A TW201034164A TW 201034164 A TW201034164 A TW 201034164A TW 098139285 A TW098139285 A TW 098139285A TW 98139285 A TW98139285 A TW 98139285A TW 201034164 A TW201034164 A TW 201034164A
- Authority
- TW
- Taiwan
- Prior art keywords
- node
- spine
- capacitor
- wings
- extending
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P95/00—
-
- H10W20/40—
-
- H10W20/496—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
201034164 六、發明說明: 【相關申請案】 此件專利申請案與由Patrick j. Quinn所共同擁有之標 題為「整合電容器之遮蔽技術」的美國專利申請案、由
Patrick J.Quinn所共同擁有之標題為「具有格子(加抓) 橫截面的整合電容器」的美國專利申請案、由匕…仏厂
Qumn所共同擁有之標題為「具有纜線平板的整合電容器」 的美國專利巾請案、由PatHek 所共同擁有之標題 為「具有十字元件陣列的整合電容器」的美國專利申請案 及由JanL.de J0ng等人所共同擁有之標題為「具有交替疊 層部分的整合電容器」的美國專利申請案同時提出,此等 美國專利申請案之揭露内容實際各自以參照方式而將其整 體納入於本文。 【發明所屬之技術領域】 本發明關於形成於積體電路(IC ; integrated circuh) 中的電容器,通稱為「整合電容器」。 【先前技術】 製造1C之方法典型包括:一前端處理順序,其中,諸 如電晶體之種種的電氣元件形成於一半導體基板;及,一 後端處理順序,概括包括形成具有傳導通路(“a)的介電 材料與圖案化(patterned)傳導材料(典型為金屬)的交替 層或使用其他技術以互連金屬層來形成—種三維的接線結 201034164 構,其連接電氣元件至其他電氣元件及⑴之端子。 電容器為了種種目的而用於IC系統。於多個實例,納 ^ 整合)一電容器於10晶片是期待的。_種簡單的方式 是形成具有一介於中間的介電質的二個傳導平板;然而, 此針對於取得的電容而消耗相當大的面積。用於增大一既 定面積的電容之-種技術運用多個傳導平板,各:傳導平 板與鄰近的平板由介電質所分開。另外的技術運用傳導板 « 條(响),亦稱為傳導線條(line)、傳導指冑(如㈣ 或傳導線跡(trace),其交替地連接至第一與第二電容器 端子(節點)。於傳導板條之間耦合的側壁提供電容。^ 垂直一致性排列或配置之傳導板條層可附加以 種整合電容器結構的電容。 退而增大一 -種電容器具有連接至第一節點之於連續層的若干個 條=與連接至整合電容器之第二節點的相等數目個 _ 條交替。該傳導板條是於連續層上偏置了半個 兀,使得連接至第-節點之一傳導板條具有於其上 侧的連接至第二節點之傳導板條。提供針對於各個節 的相等數目個傳導板條是與至基板的各個節點之轉 二千衡,此是期待於一些應用中,但為不期待於其 Θ二:切換式應用’其中’於一個節點處具有較小人 :用=為了降低對於基板之耦合,一厚的二氧化” 一種標準CM〇S製造順序, 友σ於 s ^ m Λ 土 可此需要另外的步驟以附加 ^處理流程。重4的平行料板條運用匯流板條^ 5 201034164 接在其末端’匯流板條消耗額外的表面積。 供一種整合電裳装夕2 . ^ t 器之另一個方式是具有連接至該電
各器的節點之於—層的傳導板條及連接至相同節點的 重叠傳導板條。此本質為形成連接至該電容器的第一節點 之簾幕(curtain )的傳導板條與互連通路及連接至第二節 點之相鄰簾幕的傳導板條與互連通路。連接至該相同節點 的重疊傳導板條避免關聯於匯流板條之喪失的表面積;然 而’層間的電容是降低,因為上方板條如同下方板條而連 接至相同節點。此效應是稍微排除’因為隨著臨界尺寸縮 :’板條間的電容相較於層間的電容而成為較為強勢。換 3之’於連續金屬層之間的介電層分離隨著減小臨界尺寸 而成為愈來愈大於傳導板條之間的介電分離。 概括期待的《:整合電容器具有高的比電纟(—c capacitance );然而,於諸多情況,製造能力與品質因數(q 因數,quality factor)巾為關注。一個製造能力#關注是控
制於一大1C之内、跨於一晶圓及逐批的整合電容器之最終 的電容值。 ' 因此,可製造以提供一致的電容值之整合電容器是期 望的。更概括為期望的是:整合電容器具有每單位面積的 高電容、低損失(電阻)與低的自電感,其藉由提高自共 振頻率與電容器電路品質而改良高頻的應用。於一些應 用’遮蔽整合電容器免於電氣雜訊是更為期待的。 【發明内容】 6 201034164 一種於積體電路(ic)中的電容器具有:一第一節點 導線,形成於該1C的一第一金屬層且具有沿著一第一方向 延伸之一第一脊柱(spine)、自第一脊柱而沿著垂直於第 一方向的一第二方向延伸之一第一垂直元件、沿著第一方 向延伸之一第—柱頭(capital)元件#自該柱頭元件而朝向 第脊柱L伸之一第一裝襯(serif)元件。該種電容器亦具 有.一第二節點導線,形成於該1C的第一金屬層且具有沿 著第一方向延伸之一第二脊柱、自第二脊柱而沿著第二方 向而朝向第一脊柱延伸之一第二垂直元件、沿著於第一脊 柱與第二脊柱之間的第一方向延伸之一第二柱頭元件與自 第二柱頭元件而朝向第二脊柱延伸之一第二裝概元件,該 第二裝襯元件酉己置於第一垂直元件與第一裝概元件之間。 【實施方式】 諸如可程式邏輯元件之複合1〇經常具有藉由形成於一 參半導體基板上之介電材料層所分開的數個圖案化金屬層, 其用於接線連接與其他功能。本發明之一些實施例可適於 現存CMOS處理程序,藉由運㈣成期望的圖案於適當金 屬層之遮罩(mask ) &通過金屬間的介電f (腳; inter-meta】 dlelectric )層或層間的介電質(⑽ 仏1 — 0之通路(Via)。通路運用數種習知技術之任-者所形成,諸如.接觸插頭(e〇ntact幽^、金屬鎮欲 (da刪⑽〇或雙金屬鑲嵌技術。同理,傳導板條運用數 種習知技術之任-者所形成,諸如:薄膜金屬㈣(eg)、 7 201034164 薄膜金屬升離(lift-off) '金屬鑲嵌與雙金屬鑲嵌技術。於 一些實施例’該等傳導層之一者是一聚矽或矽化物層。於 再一個實施例’於半導體基板之一傳導井形成一電容器平 板或一遮蔽的一部分。 整合電容器運用於種種的應用。儘管高的比電容概括 期待以降低用於整合電容器之1C的表面積,合成的電容值 亦為極重要於諸多應用,諸如:調諧應用。換言之,於一 些應用,跨於一 1C晶片 '跨於一晶圓及逐批的電容值是夠 重要而犧牲比電容。相較於劇烈仰賴於層間(垂直)電容 之整合電容器,主要仰賴於層内(橫向)電容之整合電容 器顯示相當低的變異,因為尺寸的準確性是較可控制。注 意.一電容器概括視為一種二端子元件,且如本文所述的 頂部」與「底部」節點概括對應於電容器的此二個端子。 因此,下述的結構可視為(例如:電氣)$接至一個節點 或另-個節點或形成一節點的部分者。一節點未分開所連 接的電容結構,而是彼等結構可形成—節點的部分者。
術語「頂部」節點與「底部」節點無須關於相對於IC 或其他結構之該等節點的實 、 π π際方位,而疋運用為權宜的術 連接$ ο 電奋15之頂4郎點指出該節點為 連接至一放大器或其他元古 種曰 十夂同阻抗或间增益埠。於一 種曰日片上系統(SoC ; system 、 轉換器(ADr.〗 P) ’於一類比至數位 器(ADC , anal〇g切igiul __ 於在頂部節點(S於除了 #心 W確度相依 茸岳φ 、了底〇Mp點外的所有其他節點、的 寄生電容(ctQp)與於二個節他節點)的 ,·占間的有用净動訊號電容的電 201034164 容(csig)之比值。遮蔽頂部平板 變動是期待的,使得Ct()p維持為低於接地電流或電壓供應 環繞頂部節點來隔離該頂 赴^。運用底部節點以實質 乃口丨即點免於去里人 點,藉由實質形成圍、繞該頂部 '、5 ;電路的其他節 ❹ 且於-些實施例,使得該頂部節:拉第殼的-部分’ 元件。熟悉此技術之人士所瞭解的是^於^的其他傳導 氣連接是通過底部節點遮蔽所作成,且=頂部節點之電 是非完全環繞頂部節點。 4底部節點遮蔽 於—些實施例,頂部節點之—此 似而+ . 二側邊保留未遮蔽。舉 σ,實際遠離其他節點之頂部 遮蔽。於其他實施例,運的—端可能保留未 j運用整合電容器作為設計單元,且 = 葬連接相鄰的整合電容器以得到一較高的總電容。於一 二實施例,相鄰共同連接的整 邱八i θ ,、 J正σ m令姦之底部節點遮蔽的 諸:者“略’允許較高的封裝密度。於還有其他應用, 诸如.於—現場可程式閘陣列(FPGA ; field ga e array )之多重十億位元收發器(; muiti g㈣it =败elve〇的高頻類比電路,省略—節點遮蔽以維持於電 各益的平板之間的平衡。電容器概括有用於廣泛的種種積 體電路及廣泛的種種應用。舉例而言,一或多個電容器可 有用於一種切換電容器網路,諸如:於類比至數位轉換器, 或作為針對於AC發訊之一解麵合或濾波電容器(例如:於 MGT)。概括而言,本文所述的電容器結構可有用於需要 電容之任何應用。 圖1 A疋根據一個實施例之一種具有交互連接側翼圖案 9 201034164 • , 的整s電各器100之一層的平面圖。該交互連接圖案是與 頂°卩節點導線104的τ形翼之一對應圖案交互連接的一 底部節點導線1〇2的τ形翼之一重複圖案。一個翼的裝襯 70件(參閱:圖1B的參考符號150)是於一個相鄰翼的垂 直元件(參閱:圖1B的參考符號142)與裝襯元件(參閱: 圖1B的參考符號148)之間。術語「垂直」是根據關聯於 註記之命名法而運用以描述該翼的傳導元件,且無須論及 此傳導元件的任何特定方位。 頂部節點導線104之翼的排(tier )是藉著一匯流條丨丨〇 ® 所電氣連接在一起。T形翼是自一排的脊柱106、108而正 交延伸於二個方向。該等翼是彼此相對(即:沿著脊柱1 〇 6 之轴為鏡像)’但是於替代實施例為非彼此相對(即:自 該脊柱而延伸於一個方向之一翼是非直接相對於自該脊柱 而延伸於另一個方向之一翼)。 頂部節點導線104之最外脊柱112與匯流條丨10是由 底部節點遮蔽條Π4、1 Ιό所包圍。翼是自最外脊柱1 12而 朝内延伸以與具有相反節點極性之對應翼交互連接。底部 ® 卽點遮蔽條114、1 16遮蔽該頂部節點導線之最外脊柱丨12 與匯流條110免於側向耦合至IC的其他節點,而側向耦合 至該頂部節點導線之匯流條n〇與最外脊柱丨12。底部節點 導線之匯流條1 1 8與最外脊柱12〇是類似遮蔽頂部節點導 線104之T形翼與其他傳導特徵。因此,頂部節點導線1〇4 實質為完全包裝於底部節點導線1〇2,除了針對於一頂部節 ”占接觸線跡1 2 2所提供的一小間隙。於一替代實施例,底 10 201034164 部節點導線完全包裝該 線之電氣連接是透過自 多個通路所作成,即: 屬層的上方或下方。 頂部節點導線,且對於頂部節點導 於ic的後端堆疊之—金屬層的—或 在該頂部節點導線所形成之處的金 頂部與底部節點導線是形成於介電材料,諸如:沉積 二=切或其他的介定實施例,溝渠形成 ^電材料且該等溝渠是填充金屬以形成金屬線跡。於— 特:實施例’金屬線跡相較於其寬而為較深,此促進針對 f雨的比電容的橫向電容與緊密封裝。於-示範的實施 列制製造金屬線跡以具有針對於線跡所形成之處的金屬層 之製造技術節點製程所允許的最小金屬線寬度,且且有允 許的最小金屬線跡間距(即:介電側壁厚度)。於另—個 實施例,金屬線跡寬度與金屬線跡間距均超過針對於 層的最小可允許值為1G%,此可提供改良的可#度與產量。 於其他的實施例,選取金屬線跡寬度與間距以平衡針對於 ❹肖的比電容之需要與針對於良好的製造能力與可靠 要。於又一個實施例,-第-金屬層具有-第—最:線寬 J與-第-最小間距且一第二金屬層具有大於第一最小線 寬度之一第二最小線寬度與大於第一最小間距之一第二最 小間距,如為經常於後端堆疊金屬層的情形。舉例而:取 第Μ個金屬層可能相較於第心個金屬層而需要料 於極性(即··節點連接)交替於連續的金屬層 1 一個實施例(參閱:例如圖2Β),選取於第…❹之 ’徵尺寸以置於第Μ個層之特徵的下面’以得到良好的垂 201034164 ◎ 直電㈣合。換言之’於第Μ-l個層之特徵是大於根據最 小設計規則所得到者’藉以匹配於上方的相鄰的第Μ個層 之特徵。於一替代實施例,連續層具有不同尺寸(線寬度 ^間距)之類似的Τ形翼陣列,其一些者是重疊或部分重 疊連接至下方金屬層的相對節點之傳導元件。!陣列透過 於該等翼所界定之金屬層的線跡122、123而電氣連接至電 容器節點’或是透過通路(參閱:圖2Α之參考符號21〇) 至於上或下(# :上方或下方)傳導層之-節點元件。於 特疋實施例’對於頂部節點導線i Q4《電氣連接是透 ^線跡所作成,且線心23是省 <,對於底部節點導 線之電氣連接是透過通路而作成至另一層’諸如:底部節 點遮蔽平(參閱:囷2β之參考符號214)。 通路於L一個實施例,頂部與底部節點連接器是包括傳導 ◎ ,邊如·運用一種雙金屬鑲欲製程所形成的通路,其 自於圖1A戶斤示的金屬居#'、 屬或聚合層US延:属線朝向下-個下方的金 方金屈爲反延伸。於-個實施例,通路連接至於下 屬層之頂部與底部節點導於一 下士入® a 叫付疋貫施例,於 ^ 之頂部與底冑節點㈣| # 4 層之金屬圖案且具右佣U於圖1八所不 極性,且傳導圖1A所示層之金屬圖案的相同 傳導通路連接於連續金屬層 替代實施例,通路…山 卽點導線。於-個 層,而提高頂:: 未電氣連接至-下面的金屬 ^ 邛與底部節點導線的橫向電容。y 節點技術,當爭士叮人 ^ 於—40 nm 距或接近最小通路間距所增加時;為:最小通路間 于預期增加傳導通孔至頂 12 201034164 部與底部節點導線以提高根據圖1 A之一種整合電容器的比 電容為約1 5 〇/。。 圖是圖ία的整合電容器之一部分 鲁 頂部節點導線之一排包括一脊柱132與翼134、136、138。 數種型式的翼是替代用於實施例。該種整合電容器具有— 底部節點排,其具有自底部節點脊柱140延伸且與頂部節 點翼134、136、138之底部節點翼144、147交替。底部節 點翼144具有一第一垂直傳導元件142,其自底部節點脊杈 140延伸至該底部節點翼的一基本元件ι45。脊柱14〇沿著 一第一方向延伸’且垂直元件142自脊柱14〇而沿著實質 垂直於第一方向之一第二方向延伸。一基本元件145沿著 第一裝襯元件146與一第二裝襯元件丨48之間的第—方 向延伸,裝襯元件!46與148均為自基本元件145往回朝 向該排的脊柱140而沿著實質平行於第—垂直元件142之 第二方向延伸。頂部節點翼136的一第三裝襯元件是 :己置於第—垂直元# 142與第二裝襯元# 148之間。頂: 即點翼類似於底部節點翼,且頂部節點翼之詳細說明因此 省略。於再—個實施例,一翼包括突出部分(ledge), 自該等裝襯元件的遠端往回而沿著朝向該垂直元件的第二 方向延伸且與相反極性的相對翼之對應突出部分互鎖。— 一圖ic是平面圖,說明根據圖1八的—種整合電容器 -個實施例的轉角圓化(rounding )。_第一節點導線芍之 的—外部轉角160是相對於一第二節點導線166的二 轉角164。當界定細微的金屬特徵於小的 内部 | ·钻筏術(概括為 13 201034164 小於90 nm且尤其是於65 nm或更小的CMOS製程),歸
因於平版印刷法的光線散射之轉角圓化是一種常見的問 題;然而,轉角圓化未使得此整合電容器的比電容降級, 因為一個轉角之圓化是由於相對轉角之圓化所相配。圖1A 之準碎片形(qUasi_fractal)圖案大部分為未受到轉角圓化 所影響,且因此為較不易於受到製程擴張的影響,提供於 一 ic的整合電容器之間、或跨於一晶圓的lc之間的改良 匹配。 國疋 ❹ _ 瓜w 一- 〜调优圃,登合電容器200 納入於一種積體電路的後端層。為了圖示簡化與清楚,整 合電容器200僅顯示數個翼與部分翼的一橫戴面。根據一 個實施例之一種典型的整合電容器具有數百個翼於一排。 :第-金屬層M1與一第二金屬層M2均具有根據圖以之 乂互連接翼的準碎片形圖案。第二金屬層Μ〗具有如同第一 金屬層⑷之相同極性’即:第二金屬層的_頂部節點導線 2们重疊於第—金屬層的—頂部節點導線鳩,且第二金屬 ❹ ^一底部節點導、線2G6重疊於第—金屬層的—底部節點 介於頂部節點導線之間及介於底部節點導線之間 '肖於#通路210、212疋藉由提供通路間的電容麵合(其抵 電容Μ合的損失)而提高於頂部與底部節點之間 J電纟’相較於重疊的傳導元件的極性交替之實施例 、芩閱.例如圖2Β)。 板2::電容器2°〇包括:一選用式上方底部節點遮蔽平 14與-選用式下方底部節點遮蔽平板216,其於一特定 14 201034164 言可形 由寬板 因為大 大線寬 可為·一 屬層之 圖案化 點免於 金屬層 整合電 實她例為形成於ic之聚砂(聚人、成 成於任何適合的層。上方底部;:蔽 條的圖案化金屬而非為_連續薄片的金屬所:為 多數IC製程具有針對於形成於一金最 戶::格。形成於-聚合層之下方底部節點遮蔽3 連續薄片,若設計規則允許該種結構。形成於= :屬下=節=平板將很可能亦為由寬板條的 ❹ Φ 料 /與下方底部遮蔽平板遮蔽頂部節 ’於1C之其他節點的不需要耦合’且提供對 :頂部節點導線之附加的垂直輕合,因此提高該』 各器的比電容。 藉由底4即點傳導凡件之頂部節點 期待,舉例而言,用於確 千的遮蔽疋 於i 一 之低失真的取樣資料轉移。 個實施例’可提供連接至例如類比接地、數位接地、 二:之—選用式參考遮蔽平板218以遮蔽該底部節點免於對 於1C的其他節點之不需要的柄合。介電材料咖(諸如. 由熱與沉積處理所形成的氧化石夕)是電氣_ IC的節 點。於—些實施例,視特定應用之需求而定,部分或全部 的遮蔽是可省略。 於再-個實施例’一第三金屬層具有準碎片形的圖 f,且選用式遮蔽平板形成於—第五金屬層,其於一個特 疋實施例為1C之一接地平面層。於另一個實施例,一附加 Η的交互連接翼包括(例如:底部節點遮蔽平板2 14形成 於Μ4層且參考遮蔽平板218形成於皿5層)。形成一接地 15 201034164 遮蔽平板於M5層是特別期待於使用河5層以提供—接地平 ^層之1C’且更特別是重昼整合電容器之M5層的部分者 提供一類比接地平面者,類比接地平面相較於扣的一數位 接地節點而經常具有較少的電氣雜訊。於另一個實施例立 附加層的交互連接翼形成於犯與⑽層且底部節點平板形 成於M5層。於又一個實施例’遮蔽平板是省略,或僅有一 個遮蔽平板(例如:聚合板2〖6 )提供。 ❹ 圖2B是根據圖1A之—種整合電容器23()的側視圖, 整合電容3 230納入於一種積體電路的後端層其具有於 層間的交替極性。為了圖示簡化與清楚,整合電容器23〇 僅顯示數個翼的一橫截面 纟^ ^ , 價戳囱根據一個實施例之一種血型的 整合電容器具有數百個翼一 八 一 吳%合徘 第一金屬層Ml與一第 二金屬層M2均具有根據圖a之交互遠桩M从.隹 吗又立運接翼的準碎片形圖 案。第二金屬層M2且右士 nF1梦 X « „ . W 八有如冋苐一金屬層Ml之相反極性, 即·第一金屬層的一頂部節點莫蟪Μ,去Α 只I郎點導線232重疊於第一金屬層 的一底部郎點導線234,且笛-a屈麻ΛΑ 且第一金屬層的一底部節點導線 ❹ 236重疊於第一金屬層的— ^ 旳頂部卽點導線238。於相鄰層的
交替極性改良垂直雷交 I 直冤谷舉例而言,於一種範例的4〇 nm 節點技術,介於金屬層之門 蜀續之間的垂直電容提高該種整合電容 器的電容為約30%。 整合電容器230包括:一選用式上方底部節點遮蔽平 板214與—選用式下方底部節點遮蔽平板216,其於一特定 實施例為形成於1C之聚矽Γ取人、院 夕(聚合)層。上方底部節點遮蔽 平板典型為由寬板條的圖安&人ra 1來旳圖案化金屬而非為一連續薄片的金 16 201034164 屬所形成,因為大多數1(:製程具有針對於形成於—金 點遮蔽平板聚合層之下方底部節 敝十板了為-連續薄片,若設計規則允許該種 形成於一金屬層之一下方底部節點 。
,^ <眠卞板將很可能亦A :板條的圖案化金屬所形成。上方與下方底部遮蔽平板 〜蔽頂部節點免於對於IC之其他節點 供饼热由P日祐受稱σ’且提 參 ❿ 間金屬層的頂部節點導線之附加的垂直輕合 此^焉該種整合電容器的比電容。 /藉由底部節點傳導元件之頂部節點傳導元件的遮蔽曰 期待,舉例而言,用於確保於1C之低生# Μ 疋 於 、碩保於IC之低失真的取樣資料轉移。 1個實施例,可提供連接至例如類比接地、數位接地 =了選用式參考遮蔽平板218以遮蔽該底部節點免 .、山0其他ip點之不需要的輕合。介電材料22〇 (諸 \由熱與沉積處理所形成的氧切)是電氣隔離於 相對郎點元件。 :再-個實施例,一第三金屬層具有準碎片形的圖 定選用式遮蔽平板形成於一第五金屬層,其於一個特 層的丄列為1C之一接地平面層。於另-個實施例,-附加 於m3連接翼包括(例如:底部節點遮蔽平板214形成 遮蔽平:且參考遮蔽平板218形成於M5層)。形成-接地 層是特別期待於使用祀層以提供一接地平 提供一 IC ’且更特別是重疊整合電容器t M5層的部分者 接地比接地平面者,類比接地平面相較於1C的-數位 卩點而經常具有較少的電氣雜訊。於另一個實施例, 17 201034164 附加層的交互連接翼形成於M3與M4層且底部節點平板形 成於M5層。於又一個實施例,遮蔽平板是省略,或僅有一 個遮蔽平板(例如:聚合板216 )提供。 注意:所述的層之型式與數目僅為實例,且於一此實 施例,可運用其他適合層,且可運用任何數目個層。舉例 而言,運用的層可取決於可利用於製程之層的型式與數 目,且其他配置將對於熟悉此技術人士為顯而易見。概括 而言,根據本發明之實施例,可運用任何適合層及任意數 目個層。 © 圖3是一種FPGA 3〇〇半導體裝置的平面圖,納入根據 一個實施例之一種整合電容器。FPGA3〇〇包括CM〇s部分 於數個功能方塊,諸如:於RAM與邏輯,且為運用一種 CMOS製程所製造。根據本發明的一或多個實施例之一或多 個整合電容器355納入於FpGA之數個功能方塊的任一者, 涪如.時脈電路305 '多重十億位元收發器3〇1或其他的 f此方塊,於多個功能方塊之内;或於FPGA 300的一實體 區段或部分之内。整合電容器355特別期待於電容器的一 ◎ 或一個端子為切換之應用,且其包括頂部節點遮蔽之實施 幻更期待於頂部節點連接至或切換至於FPGa 3〇〇之一電 路的_ 古 ' 尚阻抗或高增益節點之應用。根據實施例之整合電 '、為期待於諸如於一 Μ(3Τ的一等化濾波器之應用其 運用整合電容器作為耦合一個訊號節點至另一者之浮 動電容g ° 於一個特別實施例’根據一個實施例之一種整 電合器納入至FPGA之一類比部分,諸如··收發器部分或 18 201034164 讯號處理部分。於再一個實施例,整合電容器包括形成於 一類比接地金屬層(例如:於一範例FPGA的一 M5層)之 一參考遮蔽平板(參閱:圖2A、2B之參考符號218),且 該參考遮蔽連接至FPGA之類比接地端子,其相較於數位接 地端子而典型為較靜。
FPGA架構包括多個不同的可程式瓦塊(tile ),包括: 多重十億位元收發器(MGT ) 30 1、可組態邏輯方塊(CLB ; configurable l〇gic block ) 3〇2、隨機存取記憶體方塊 (BRAM ; random access memory block) 303、輸入/輪出方 塊(ΙΟΒ ; input/output bl〇ck ) 3〇4、組態與時脈邏輯 (CONFIG/CLOCK)305、數位訊號處理(Dsp; digiu 丨々㈣ processing)方塊306、專用輸入/輸出(1/〇)方塊3〇7 (例 如:組態埠與時脈埠)及其他可程式邏輯3〇8,諸如:數位 時脈管理器、類比至數位轉換器、系統監視邏輯等等。一 些FPGA亦包括:專屬處理器(pR〇c)方塊31〇。 於一些FPGA,各個可程式瓦塊包括-可程式互連元件 (INT ; interconnect) 3 1 1,其且右分、G 士人 A ,, 头具有在返於各個相鄰瓦塊的 -對應互連元件之標準化連接。因此,—起㈣的可程式 互連元件實施針對於圖示的FPGA之可程式互連叫可程 式互連元件(INT) 311亦包括往返於相同瓦塊内的可程式 邏輯元件之連接’如由包括在圖3之頂部的實例所示。 舉例而言,一 CLB 302可包括可@ & 了程式規劃以實施使用 者邏輯之一可組態邏輯元件(Γ 〇 configurable logic element) 312加上單一個可短忒 矛式互連几件(INT) 3U。除 19 201034164 了或多個可程式互連元件之外,一 BRAM 303可包括一 M 邏輯元件(BRL ; BRAM logic element) 3 13。典型 而。’納入於一瓦塊之互連元件的數目視該瓦塊之高度而 疋於描緣的實施例’一 BRAM瓦塊具有如同四個CLB之 相同问度’但是其他數目(例如:五個)亦可運用。除了 適當數目的可程式互連元件之外,一 DSP瓦塊3〇6可包括 —DSP 邏輯元件(DSPL ; DSP logic element) 314。除了-實例的可程式互連元件(INT ) 3 11之外,一 I0B 304可 包括例如二個實例的輸入/輸出邏輯元件(IOL·; input/output 〇 element) 315。如將為熟悉此技術人士所明白,舉例 而舌,連接至I/O邏輯元件315之實際1/()墊是運用在種種 圖示邏輯方塊之上方的疊層金屬所製造,且典型為未限定 =輸入/輸出邏輯元件315之區域。於描繪的實施例,接近 :片之中央的柱狀區域(於圖3所示為陰影處)用於組態、 時脈與其他控制邏輯。 利用於圖3所示的架構之一些FpGA包括附加的邏輯方 塊’瓦解構成FPGA大部分者之規則的柱狀結構。附加的邏❹ 輯方塊可為可程式方塊及/或專屬邏輯。舉例而言,於圖3 所示的處理器(PR〇C)方塊31〇跨越數行 注意:圖3僅意圖以說明一個範例的FpGA架構。於一 行(column)的邏輯方塊之數目 '諸行的相對寬度、行的 數目與順序、納入於諸行的邏輯方塊之型式、邏輯方塊之 相對尺寸及包括在圖3之頂部的互連/邏輯實施純然為範例 性質。舉例而言,於一實際FPGA,典型包括超過一個相鄰 20 201034164 行的CLB而無論該等CLB出現在何處,以利於使用者邏輯 之有效率的實施。 儘管前文描述根據本發明的一或多個觀點之示範實施 例,根據本發明的一或多個觀點之其他與進一步實施例可 設計而未脫離其料,本發明之範_由隨後的申請專利範 圍與其等效者所決定。列出步驟之申請專利範圍非意指該 等步驟之任何順序。商標是各自擁有者之財產權。 【圖式簡單說明】 伴隨圖式顯示根據本發明的一或多個觀點之示範實施 例^而’伴隨圖式不應視作限制本發明㈣示的實施例, 而是僅用於解說與瞭解。 圖1 A疋根據—個實施例之—種具有交互連接側翼的準 砕片形圖案的整合電容器之一層的平面圖。 疋圖1A的整合電容器之一部分的平面圖。 圖1°是平面圖,說明根據圖1A的整 實施例的轉角圓化。 …之個 圖 2 A 曰 < 心. 入於一種二—種整合電容器的側視圖’該種整合電容器納 入於種積體電路的後端層。 ® B疋根據圖1A之整合雷交 雷容器納入认 側視圖’該種整合 °、、入於一種積體電路的後端層, 替極性。 3 "具有於層間的交 圖3納人# g 八很據一個實施例的整合電容 括 平面圖。 电令态之—種FPGA的 21 201034164 【主要元件符號說明: 1 100 整合電容器 102 底部節點導線 104 頂部節點導線 106、 108 脊柱 110 匯流條 112 最外脊柱 114、 116 底部節點遮蔽條 118 匯流條 120 最外脊柱 122、 123 線跡 130 整合電容器之部分 132 脊柱 134、 136 、 138 翼 140 脊柱 142 垂直元件 144 翼 145 柱頭元件 146 裝襯元件 147 翼 148、 150 裝襯元件 160 外部轉角 162 節點導線
22 201034164
164 内部轉角 166 節點導線 200 整合電容器 202 > 204 頂部節點導線 206 ' 208 底部節點導線 210 、 212 通路 214 、 216 底部節點遮蔽平板 218 參考遮蔽平板 220 介電材料 230 整合電容器 232 頂部節點導線 234 、 236 底部節點導線 238 頂部節點導線 300 FPGA 301 多重十億位元收發器 302 可組態邏輯方塊 303 隨機存取記憶體方塊 304 輸入/輸出方塊 305 組態與時脈邏輯 306 數位訊號處理方塊 307 專用輸入/輸出方塊 308 其他可程式邏輯 310 專屬處理器方塊 3 11 可程式互連元件 23 201034164
312 313 314 315 355 B Ml ' T M2、M3、M4 金屬層 可組態邏輯元件 BRAM邏輯元件 DSP邏輯元件 輸入/輸出邏輯元件 整合電容器 平板層 平板層 24
Claims (1)
- 201034164 七、申請專利範圍: 1. 一種於積體電路(1C)中的電容器,包含: 一第一節點導線,形成於該1C的一第一金屬層,具有 沿著一第一方向延伸之一第一脊柱、自該第一脊柱而沿著 垂直於該第一方向的一第二方向延伸之一第一垂直元件、 沿著該第一方向延伸之一第一柱頭元件與自該第一柱頭元 件而朝向該第一脊柱延伸之一第一裝襯元件;及 一第二節點導線,形成於該1C的第一金屬層,具有沿 Φ 著該第一方向延伸之一第二脊柱、自該第二脊柱而沿著該 第二方向而朝向該第一脊柱延伸之一第二垂直元件、沿著 該第一脊柱與該第二脊柱之間的第一方向延伸之一第二柱 頭元件與自該第二柱頭元件而朝向該第二脊柱延伸之一第 二裝襯元件,該第二裝襯元件配置於該第一垂直元件與該 第一裝襯元件之間。 2. 如申請專利範圍第1項之電容器,更包含:自該第一 柱頭元件而朝向該第一脊柱延伸之一第三裝襯元件,該第 Φ 一柱頭元件於該第一裝襯元件與該第三裝襯元件之間延 伸,藉以形成該第一脊柱之一第一翼。 3. 如申請專利範圍第2項之電容器,更包含:自該第二 脊柱至一第三柱頭元件延伸之一第三垂直元件、自該第三 柱頭元件而朝向於該第一垂直元件與該第三裝襯元件之間 的該第二脊柱延伸的一第四裝襯元件。 4. 如申請專利範圍第2項之電容器,更包含:一第二 翼,具有相對於該第一垂直元件為自該第二脊柱而延伸於 25 201034164 該第二方向之一第三垂直元件。 5. 如申請專利範圍帛4項之電容器,其中,該第一翼是 一第一 τ形翼且該第二翼是與該第_ τ形翼交互連接之一 第二Τ形翼。 6. 如申請專利範圍第2項之電容器,更包含·自該第一 脊柱而朝向該第二脊柱延伸之―第―複數個翼及自該第二 :柱延伸且與該第一複數個翼交互連接之-第二複數個 翼。 7·如申請專利範圍第6項之電容器,更包含: — 脊柱延伸而離開該第二脊柱之-第三複數個翼。 8.如申請專利範圍第7項之電容器,其中,該 固翼之各者沿著該第一脊柱為相對 應的各者。 /弟複數個翼之對 9·如申請專利範圍第㈣之電 =:::r:r線且―是該頂部 的最外料線更包含沿著該頂部節點導綠 t伸之一第一節點遮蔽條。 10.如申請專利範圍第6項之電容器 點導綠I , T 3亥第二备含 '' ~頂部節點導線且更包含沿著嗲笫_ — 線更包含心= 延伸’且該第-節點導 。:^匯流條延伸之一第—節點遮蔽條。 ’。申請專利範圍帛6項之電容器,其中 是:是-頂部節點導線且更包含—匯流條;第:節 頂部節點導線的—最外脊柱且自該匯流條= 26 201034164 :=導線更包含沿著該匯流條延伸之1 —節點遮蔽條 ”口者該最外脊柱延伸之―第二節點遮蔽條。 一 1 一2.如申請專利範圍第6項之電容器,更包含:該⑴的 -第二金屬層’具有重疊於該第一複數個翼之一第三複數 個翼與重疊於該第二複數個翼之一第四複數個翼。 13’如申請專利範圍第12項之電容器,其中該第三 數個翼藉著一第一複數個傳導通路而電: Φ 參 :::接且該第四複數個翼藉著-第二複數個傳導L: 電虱連接至該第二複數個翼。 14· 一種於積體電路(IC)中的電容器,包含: 〜一第一節點導線,形成於該1(:的—金屬層,具有—> 一節點匯流條、自該第一節點匯流條 二 第 點脊柱、自一第一節…於一第」之複數個第-節 乐即點脊柱於第—方向延伸之一笛 數個τ形翼與自該第一節點脊柱於相對於該— 複 第二方向延伸之—第:複數個T形翼;及 方向的〜 一第二節點導線,形成於該金屬層,具有— 匯流條、自該第二節點匯流條延伸之複數個:::節點 柱、自-第二節點脊柱於該第一方 :即點脊 個T形翼的至少一些者交互連接之一第三複;=複數 15·如申睛專利範圍第14項之電容器,复 /翼。 切換電容器之一底部節點,且該第:節點:第〜節 鄰近且沿著該第二節點匯流條延伸之底部線更包 I6·如申請專利範圍第15項之電容器,复蔽條。 點導線更包括鄰近且沿著該第二節點脊柱延伸’:第〜節 之一第二扈 27 201034164 部節點遮蔽條。 π.如申請專利範圍第14項之電容器,其中,該第二複 數個T形翼是該第一複數個τ形翼之一鏡像。 I8·如申請專利範圍第14項之電容器,更包含: 第—複數個第一節點脊柱,於該1C的一第二金屬 Γ習且曰連接至於該第二金厲層的第-節點之—第四複數個τ /疋重疊於6亥第一金屬層之第一複數個Τ形翼; 、一第二複數個第二節點脊柱,於該1C的第二金屬層, ❹ 且連接至於該第二合厲植 層的第二郎點之一第五複數個T形 翼疋重疊該第三複數個T形翼; ♦複數個傳導通路,連接於該第一複數 的至少一些者至於該第四複數個丁形翼的至少一也者;及 H數個傳導通路,連接於該第三複數個 的至少-些者至於該第五複數個τ形翼的至少一此者;翼 19·如申請專利範圍第14項之電容器,更包含: 第一複數個第一節赶炎“ 即點含柱,於該的一第二金屬 層,且連接至於該第二金 , 第金屬 竭增的第一即點之一第递杳 形翼是重疊連接至於^ u 第四複數個Τ m哀弟一金屬層 個τ形翼;及 即點之第二複數 -第二複數個第二節點脊柱,於 且連接至於該第二金屬的第—金屬層, 翼是重疊連接至於該第—今麗·;郎點之—弟五複數個丁形 τ形翼。 第金屬層的第-節點之第—複數個 20.如申請專利範圍第M 电谷15其中,該1C是 28 201034164 一現場可程式閘陣列,具有一類比部分且更包含形成於該 類比部分的一類比接地層之一參考遮蔽平板。 八、圖式: (如次頁)29
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/276,292 US7956438B2 (en) | 2008-11-21 | 2008-11-21 | Integrated capacitor with interlinked lateral fins |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201034164A true TW201034164A (en) | 2010-09-16 |
| TWI415245B TWI415245B (zh) | 2013-11-11 |
Family
ID=41480139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098139285A TWI415245B (zh) | 2008-11-21 | 2009-11-19 | 具有交互連接側翼的整合電容器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7956438B2 (zh) |
| EP (1) | EP2356679A1 (zh) |
| JP (1) | JP5369192B2 (zh) |
| KR (1) | KR101269291B1 (zh) |
| CN (1) | CN102224589B (zh) |
| TW (1) | TWI415245B (zh) |
| WO (1) | WO2010059334A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482048B2 (en) * | 2009-07-31 | 2013-07-09 | Alpha & Omega Semiconductor, Inc. | Metal oxide semiconductor field effect transistor integrating a capacitor |
| CN102576605B (zh) * | 2009-11-17 | 2016-01-20 | 马维尔国际贸易有限公司 | 接地屏蔽电容器 |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| JP2013102008A (ja) * | 2011-11-08 | 2013-05-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP5605520B2 (ja) * | 2012-03-22 | 2014-10-15 | 株式会社村田製作所 | 半導体装置および半導体モジュール |
| US20130320494A1 (en) * | 2012-06-01 | 2013-12-05 | Qualcomm Incorporated | Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers |
| US20140203404A1 (en) * | 2013-01-21 | 2014-07-24 | Qualcomm Incorporated | Spiral metal-on-metal (smom) capacitors, and related systems and methods |
| KR102032382B1 (ko) * | 2013-01-31 | 2019-10-16 | 삼성디스플레이 주식회사 | 표시장치의 커패시터 제조 방법 및 그에 따라 제조된 커패시터를 구비하는 표시장치 |
| US9331013B2 (en) | 2013-03-14 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated capacitor |
| US20140367827A1 (en) * | 2013-06-17 | 2014-12-18 | Qualcomm Incorporated | Metal capacitor with inner first terminal and outer second terminal |
| US9960124B2 (en) * | 2013-10-23 | 2018-05-01 | General Electric Company | Integrated shield structure for mixed-signal integrated circuits |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| DE102013018011B4 (de) * | 2013-11-29 | 2022-06-09 | Forschungszentrum Jülich GmbH | Kapazitiv gekoppelter Gyrator auf Basis des Hall-Effekts |
| US9418788B2 (en) | 2014-03-16 | 2016-08-16 | Apple Inc. | Precision half cell for sub-FEMTO unit cap and capacitive DAC architecture in SAR ADC |
| US9524964B2 (en) * | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
| US10409426B2 (en) * | 2015-04-14 | 2019-09-10 | Ford Global Technologies, Llc | Motion based capacitive sensor system |
| US10157927B2 (en) * | 2017-01-12 | 2018-12-18 | Globalfoundries Inc. | Semiconductor memory devices having an undercut source/drain region |
| US10332885B1 (en) * | 2018-05-23 | 2019-06-25 | Xilinx, Inc. | Systems and methods for providing capacitor structures in an integrated circuit |
| KR102885866B1 (ko) | 2018-12-20 | 2025-11-13 | 삼성전자주식회사 | 고효율 커패시터 구조체 |
| TW202137559A (zh) * | 2020-03-30 | 2021-10-01 | 智原科技股份有限公司 | 電容器 |
| EP4007001A1 (en) * | 2020-11-30 | 2022-06-01 | NXP USA, Inc. | Integrated capacitors in an integrated circuit |
Family Cites Families (110)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1899176A (en) * | 1929-10-24 | 1933-02-28 | Gen Electric | High frquency condenser |
| GB1149569A (en) | 1966-09-01 | 1969-04-23 | Mini Of Technology | Capacitors and methods for their manufacture |
| US3593319A (en) * | 1968-12-23 | 1971-07-13 | Gen Electric | Card-changeable capacitor read-only memory |
| DE2147291C3 (de) * | 1971-09-22 | 1980-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Kapazitätsdiode mit einem großen Kapazitätshub und Verfahren zu ihrer Herstellung |
| GB1469944A (en) | 1975-04-21 | 1977-04-06 | Decca Ltd | Planar capacitor |
| NL7609587A (nl) * | 1975-09-08 | 1977-03-10 | Ncr Co | Elektrisch afstembare mnos-capaciteit. |
| DE2548563A1 (de) | 1975-10-30 | 1977-05-05 | Licentia Gmbh | Verfahren zum herstellen eines kondensators |
| US4249196A (en) * | 1978-08-21 | 1981-02-03 | Burroughs Corporation | Integrated circuit module with integral capacitor |
| US4427457A (en) * | 1981-04-07 | 1984-01-24 | Oregon Graduate Center | Method of making depthwise-oriented integrated circuit capacitors |
| US4409608A (en) * | 1981-04-28 | 1983-10-11 | The United States Of America As Represented By The Secretary Of The Navy | Recessed interdigitated integrated capacitor |
| US4470096A (en) * | 1982-06-18 | 1984-09-04 | Motorola Inc. | Multilayer, fully-trimmable, film-type capacitor and method of adjustment |
| US4470099A (en) * | 1982-09-17 | 1984-09-04 | Matsushita Electric Industrial Co., Ltd. | Laminated capacitor |
| US4571543A (en) * | 1983-03-28 | 1986-02-18 | Southwest Medical Products, Inc. | Specific material detection and measuring device |
| DE3326957C2 (de) * | 1983-07-27 | 1986-07-31 | Telefunken electronic GmbH, 7100 Heilbronn | Integrierte Schaltung |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| US4827323A (en) * | 1986-01-07 | 1989-05-02 | Texas Instruments Incorporated | Stacked capacitor |
| US4831431A (en) * | 1986-03-31 | 1989-05-16 | Honeywell Inc. | Capacitance stabilization |
| JPS6370550A (ja) * | 1986-09-12 | 1988-03-30 | Nec Corp | 半導体集積回路装置 |
| US4878151A (en) * | 1987-04-10 | 1989-10-31 | National Semiconductor Corporation | Anti-parallel capacitor |
| US4731696A (en) * | 1987-05-26 | 1988-03-15 | National Semiconductor Corporation | Three plate integrated circuit capacitor |
| US4994688A (en) * | 1988-05-25 | 1991-02-19 | Hitachi Ltd. | Semiconductor device having a reference voltage generating circuit |
| US4914546A (en) * | 1989-02-03 | 1990-04-03 | Micrel Incorporated | Stacked multi-polysilicon layer capacitor |
| JPH02268439A (ja) * | 1989-04-10 | 1990-11-02 | Hitachi Ltd | 半導体集積回路装置 |
| US5089878A (en) * | 1989-06-09 | 1992-02-18 | Lee Jaesup N | Low impedance packaging |
| EP0412514A1 (en) * | 1989-08-08 | 1991-02-13 | Nec Corporation | Capacitance device |
| US5117114A (en) * | 1989-12-11 | 1992-05-26 | The Regents Of The University Of California | High resolution amorphous silicon radiation detectors |
| US5021920A (en) * | 1990-03-30 | 1991-06-04 | Texas Instruments Incorporated | Multilevel integrated circuit capacitor and method of fabrication |
| JPH0831392B2 (ja) * | 1990-04-26 | 1996-03-27 | 株式会社村田製作所 | 積層コンデンサ |
| JP2504606B2 (ja) * | 1990-05-18 | 1996-06-05 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| FR2662793B1 (fr) * | 1990-05-30 | 1994-03-18 | Renault | Installation de mesure en continu des defauts de forme d'une piece, et procede de mesure mis en óoeuvre dans cette installation. |
| JP2590618B2 (ja) * | 1990-05-31 | 1997-03-12 | 松下電器産業株式会社 | 画像表示装置 |
| US5005103A (en) * | 1990-06-05 | 1991-04-02 | Samsung Electronics Co., Ltd. | Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby |
| US5077225A (en) * | 1991-04-30 | 1991-12-31 | Micron Technology, Inc. | Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation |
| US5189594A (en) * | 1991-09-20 | 1993-02-23 | Rohm Co., Ltd. | Capacitor in a semiconductor integrated circuit and non-volatile memory using same |
| US5166858A (en) * | 1991-10-30 | 1992-11-24 | Xilinx, Inc. | Capacitor formed in three conductive layers |
| US5155658A (en) * | 1992-03-05 | 1992-10-13 | Bell Communications Research, Inc. | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films |
| US5275974A (en) | 1992-07-30 | 1994-01-04 | Northern Telecom Limited | Method of forming electrodes for trench capacitors |
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| JPH09507000A (ja) * | 1993-06-07 | 1997-07-08 | ナショナル・セミコンダクター・コーポレイション | フレックスセルゲートアレイ |
| US5546204A (en) * | 1994-05-26 | 1996-08-13 | Honeywell Inc. | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon |
| AUPM596394A0 (en) * | 1994-05-31 | 1994-06-23 | Dyksterhuis, Francis Henry | Games and puzzles |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| US5872697A (en) * | 1996-02-13 | 1999-02-16 | International Business Machines Corporation | Integrated circuit having integral decoupling capacitor |
| US5939766A (en) * | 1996-07-24 | 1999-08-17 | Advanced Micro Devices, Inc. | High quality capacitor for sub-micrometer integrated circuits |
| US5712813A (en) * | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
| US6064108A (en) * | 1997-09-02 | 2000-05-16 | Hughes Electronics Corporation | Integrated interdigitated capacitor |
| US6066537A (en) * | 1998-02-02 | 2000-05-23 | Tritech Microelectronics, Ltd. | Method for fabricating a shielded multilevel integrated circuit capacitor |
| US6037621A (en) * | 1998-07-29 | 2000-03-14 | Lucent Technologies Inc. | On-chip capacitor structure |
| US6677637B2 (en) * | 1999-06-11 | 2004-01-13 | International Business Machines Corporation | Intralevel decoupling capacitor, method of manufacture and testing circuit of the same |
| JP4446525B2 (ja) | 1999-10-27 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6417556B1 (en) * | 2000-02-02 | 2002-07-09 | Advanced Micro Devices, Inc. | High K dielectric de-coupling capacitor embedded in backend interconnect |
| US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
| US6303456B1 (en) * | 2000-02-25 | 2001-10-16 | International Business Machines Corporation | Method for making a finger capacitor with tuneable dielectric constant |
| US6747307B1 (en) * | 2000-04-04 | 2004-06-08 | Koninklijke Philips Electronics N.V. | Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers |
| US6297524B1 (en) * | 2000-04-04 | 2001-10-02 | Philips Electronics North America Corporation | Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS |
| US6822312B2 (en) * | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
| US6410954B1 (en) * | 2000-04-10 | 2002-06-25 | Koninklijke Philips Electronics N.V. | Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS |
| US6570210B1 (en) * | 2000-06-19 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Multilayer pillar array capacitor structure for deep sub-micron CMOS |
| US7259945B2 (en) * | 2000-08-09 | 2007-08-21 | Server Technology, Inc. | Active arc-suppression circuit, system, and method of use |
| US6635916B2 (en) * | 2000-08-31 | 2003-10-21 | Texas Instruments Incorporated | On-chip capacitor |
| US6974744B1 (en) * | 2000-09-05 | 2005-12-13 | Marvell International Ltd. | Fringing capacitor structure |
| US6625006B1 (en) * | 2000-09-05 | 2003-09-23 | Marvell International, Ltd. | Fringing capacitor structure |
| US6690570B2 (en) * | 2000-09-14 | 2004-02-10 | California Institute Of Technology | Highly efficient capacitor structures with enhanced matching properties |
| US6385033B1 (en) * | 2000-09-29 | 2002-05-07 | Intel Corporation | Fingered capacitor in an integrated circuit |
| US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
| US6980414B1 (en) * | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US6542351B1 (en) * | 2001-06-28 | 2003-04-01 | National Semiconductor Corp. | Capacitor structure |
| US6740922B2 (en) * | 2001-08-14 | 2004-05-25 | Agere Systems Inc. | Interdigitated capacitor and method of manufacturing thereof |
| US6661079B1 (en) * | 2002-02-20 | 2003-12-09 | National Semiconductor Corporation | Semiconductor-based spiral capacitor |
| US6737698B1 (en) * | 2002-03-11 | 2004-05-18 | Silicon Laboratories, Inc. | Shielded capacitor structure |
| GB0207857D0 (en) * | 2002-04-05 | 2002-05-15 | Zarlink Semiconductor Ltd | Integrated circuit capacitors |
| DE10217567A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung |
| DE10217565A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur |
| US7271465B2 (en) * | 2002-04-24 | 2007-09-18 | Qualcomm Inc. | Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor |
| TW541646B (en) * | 2002-07-11 | 2003-07-11 | Acer Labs Inc | Polar integrated capacitor and method of making same |
| DE10249192A1 (de) * | 2002-10-22 | 2004-05-13 | Infineon Technologies Ag | Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung |
| DE10303738B4 (de) * | 2003-01-30 | 2007-12-27 | Infineon Technologies Ag | Speicherkondensator und Speicherzellenanordnung |
| GB2398169B (en) * | 2003-02-06 | 2006-02-22 | Zarlink Semiconductor Ltd | An electrical component structure |
| US6963122B1 (en) * | 2003-02-21 | 2005-11-08 | Barcelona Design, Inc. | Capacitor structure and automated design flow for incorporating same |
| US6819542B2 (en) * | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
| US6765778B1 (en) * | 2003-04-04 | 2004-07-20 | Freescale Semiconductor, Inc. | Integrated vertical stack capacitor |
| US6880134B2 (en) * | 2003-04-09 | 2005-04-12 | Freescale Semiconductor, Inc. | Method for improving capacitor noise and mismatch constraints in a semiconductor device |
| US7013436B1 (en) * | 2003-05-25 | 2006-03-14 | Barcelona Design, Inc. | Analog circuit power distribution circuits and design methodologies for producing same |
| JP2005109202A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体集積装置 |
| US6949781B2 (en) * | 2003-10-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Metal-over-metal devices and the method for manufacturing same |
| US6888063B1 (en) * | 2003-10-15 | 2005-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling |
| US7259956B2 (en) * | 2003-12-19 | 2007-08-21 | Broadcom Corporation | Scalable integrated circuit high density capacitors |
| US7050290B2 (en) * | 2004-01-30 | 2006-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated capacitor |
| JP2005286254A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体容量装置 |
| US6903918B1 (en) * | 2004-04-20 | 2005-06-07 | Texas Instruments Incorporated | Shielded planar capacitor |
| FR2870042B1 (fr) * | 2004-05-07 | 2006-09-29 | St Microelectronics Sa | Structure capacitive de circuit integre |
| US7154734B2 (en) * | 2004-09-20 | 2006-12-26 | Lsi Logic Corporation | Fully shielded capacitor cell structure |
| JP4343085B2 (ja) * | 2004-10-26 | 2009-10-14 | Necエレクトロニクス株式会社 | 半導体装置 |
| US7009832B1 (en) * | 2005-03-14 | 2006-03-07 | Broadcom Corporation | High density metal-to-metal maze capacitor with optimized capacitance matching |
| US20060244156A1 (en) * | 2005-04-18 | 2006-11-02 | Tao Cheng | Bond pad structures and semiconductor devices using the same |
| US7202548B2 (en) * | 2005-09-13 | 2007-04-10 | Via Technologies, Inc. | Embedded capacitor with interdigitated structure |
| CN1979849A (zh) * | 2005-11-29 | 2007-06-13 | 联华电子股份有限公司 | 电容结构 |
| TWI296852B (en) * | 2005-12-07 | 2008-05-11 | Winbond Electronics Corp | Interdigitized capacitor |
| US7161228B1 (en) * | 2005-12-28 | 2007-01-09 | Analog Devices, Inc. | Three-dimensional integrated capacitance structure |
| US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
| US20070181973A1 (en) * | 2006-02-06 | 2007-08-09 | Cheng-Chou Hung | Capacitor structure |
| TWI271754B (en) * | 2006-02-16 | 2007-01-21 | Jmicron Technology Corp | Three-dimensional capacitor structure |
| KR100876881B1 (ko) * | 2006-02-24 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
| US7274085B1 (en) * | 2006-03-09 | 2007-09-25 | United Microelectronics Corp. | Capacitor structure |
| US7485912B2 (en) * | 2006-03-28 | 2009-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible metal-oxide-metal capacitor design |
| TW200807729A (en) * | 2006-06-02 | 2008-02-01 | Kenet Inc | Improved metal-insulator-metal capacitors |
| US8330251B2 (en) * | 2006-06-26 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure for reducing mismatch effects |
| CN101021659B (zh) * | 2007-02-26 | 2010-05-26 | 友达光电股份有限公司 | 液晶像素及其制造方法与液晶显示器 |
| JP5274857B2 (ja) * | 2007-03-29 | 2013-08-28 | パナソニック株式会社 | キャパシタ構造 |
| US20090057826A1 (en) * | 2007-09-04 | 2009-03-05 | Kim Sun-Oo | Semiconductor Devices and Methods of Manufacture Thereof |
-
2008
- 2008-11-21 US US12/276,292 patent/US7956438B2/en active Active
-
2009
- 2009-10-23 JP JP2011537481A patent/JP5369192B2/ja active Active
- 2009-10-23 WO PCT/US2009/061952 patent/WO2010059334A1/en not_active Ceased
- 2009-10-23 CN CN200980146876.4A patent/CN102224589B/zh active Active
- 2009-10-23 KR KR1020117014041A patent/KR101269291B1/ko active Active
- 2009-10-23 EP EP09741551A patent/EP2356679A1/en not_active Ceased
- 2009-11-19 TW TW098139285A patent/TWI415245B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2356679A1 (en) | 2011-08-17 |
| WO2010059334A1 (en) | 2010-05-27 |
| US20100127351A1 (en) | 2010-05-27 |
| KR20110098915A (ko) | 2011-09-02 |
| CN102224589B (zh) | 2014-05-07 |
| CN102224589A (zh) | 2011-10-19 |
| JP2012509593A (ja) | 2012-04-19 |
| JP5369192B2 (ja) | 2013-12-18 |
| US7956438B2 (en) | 2011-06-07 |
| TWI415245B (zh) | 2013-11-11 |
| KR101269291B1 (ko) | 2013-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201034164A (en) | Integrated capacitor with interlinked lateral fins | |
| TWI409838B (zh) | 具有纜線平板的整合電容器 | |
| TWI342064B (en) | Integrated circuit chips | |
| TW461108B (en) | Semiconductor device | |
| TWI296852B (en) | Interdigitized capacitor | |
| KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
| TWI409835B (zh) | 具有十字元件陣列的整合電容器 | |
| TW200926218A (en) | Planar-like inductor coupling structure | |
| US20080150670A1 (en) | Multi-layered symmetric helical inductor | |
| TWI299206B (en) | X-shaped semiconductor capacitor structure | |
| TW200908149A (en) | Intertwined finger capacitors | |
| TW201034163A (en) | Shielding for integrated capacitors | |
| TW201906167A (zh) | 分佈式lc濾波器結構 | |
| US20070217122A1 (en) | Capacitor | |
| CN101390211B (zh) | 三维集成电容结构 | |
| TW200924156A (en) | Multi-tier capacitor structure, fabrication method thereof and substrate having the same | |
| CN101593777B (zh) | 电容结构 | |
| TWI285410B (en) | Interlayer interconnect of three-dimensional memory and method for manufacturing the same | |
| TWI308389B (en) | A vertically-stacked co-planar transmission line structure for ic design | |
| CN217690117U (zh) | 一种量子芯片和量子计算机 | |
| Belfiore et al. | New design approach of vertical inductors for high-frequency integrated circuits | |
| CN100578785C (zh) | 具有多接头式电容器的集成电路 | |
| TWI220565B (en) | Structure of IC bond pad and its formation method | |
| JP4738182B2 (ja) | 薄膜コンデンサ | |
| CN112635434B (zh) | 半导体器件结构及其制备方法 |