TW201011878A - Package structure having substrate and fabrication thereof - Google Patents

Description

201011878 九、發明說明： 【發明所屬之技術領域】 , 本發明係有關於一種封裝結構暨封裝基板及其製 —法，尤指一種封裝基板表面之電性連接結構及其製法。 【先前技術】 _ 隨著電子產業的發達，現今的電子產品已趨向輕薄短 • •小與功能多樣化的方向發展，且半導體封裝技術亦隨之開 發出不同的封裝型態，傳統半導體裝置主要係在一封裝基 ❹板（Package Substrate)或導線架（Lead Frame)上先裝置 一例如積體電路之半導體晶片，再將該半導體晶片以^線 方式電性連接在該封裝基板或導線架上，接著以膠體進 封裝。 然而自從IBM公司在I 960年早期引入覆晶封裝（nip Chip Package)技術以來，相較於打線（Wire B〇nd)技術， 覆晶技術之特徵在於採用一封裝基板來安置半導體晶 ❺片’並於該封裝基板表面植置多數個成陣列排列之焊錫凸 塊（Solder bumps)與半導體晶片間電性連接，再於該封裝 基板與半導體晶片之間填入底朦，以加強機械性之連接； 由於該封裝基板與半導體晶片兩者間之電性連接並非透 過一般金線，且覆晶技術除可提高封裝結構佈線密度，使 相同單位面積上可以容納更多輸入/輸出連接端（丨/ 〇 connection)以達高度集積化（Integrati〇n)之效，亦可降 低封裝結構整體尺寸，以達到微型化（Miniaturizati〇n) 的封裝需求，更因不需使用導電路徑較細長之金線，而能 110905 5 201011878 降低阻犰，以提高電性功能。 請爹閱f 1A至1E®，係為習知之封裝結構之製法示 ,意圖；如第；u圖所示，首先，提供一基板本體1〇，其至 少一表面l〇a具有複數電性接觸墊ι〇ι，於該表面且 有防焊層1卜且該防焊層u具有複數開孔11〇，以對應 -外露各該電性接觸墊101;如第1Β圖所示，於該些電： .=墊1G1上以具有網孔18()之網版18印刷形成有焊錫 Ό4;如第1C圖所示，經迴焊（1^1〇^製程以使該 〇知錫材料14融熔成焊錫凸塊14，：如第1D圖所示，進行 整平（coin)製程，以將該焊錫凸塊14，整平至同一高度； 如第1E圖所示，提供_且古从由丈ir 又’ 具有作用面15a之半導體晶片 η’该作用面15a復具有複數電極塾151，且該電極塾⑸ 上設有凸塊’以該凸塊電性連接該焊錫凸塊"，，經迴焊 (re-f l〇w)製程以使融熔成一焊錫凸塊14，，且於該半導 體晶片15與防焊層11之間埴右古 封裝結構。 門填充有底膝Π’俾以構成一 m由上可Λ’習知之封裝結構之製法中，係於該基板本 接置該半導體晶片15前，於該電性接觸墊1〇1上以 印=形成焊錫材料14 ’使該焊錫材料14經迴焊製程以成 為焊錫凸塊14,，接著再藉由該焊錫凸塊14，以供電性 接至該半導體晶片15;惟，該印刷形成之焊錫凸塊14，， =整平Wining)，該焊錫凸塊14，之高度、面積和體 、^在差異較大’使該些焊錫凸塊14，之間在封裝及可 度測試時所受到之應力差異過大，導致該焊錫凸塊14,於 110905 6 201011878 界面容易產生斷裂’進而損害整雜封裝結 小分佈不均之原因，部分之凸塊板上之辉料凸塊大 、接乃至電性短路之現象c而導致迴㈣料 底膠Π之填充。 在、、、田間距、高腳數時不利於 因此鑒於上述之問題’如何避免習知技術 :構由：基板本體上之辉錫凸塊之高度、面積和體積差； ❹ 為目前虽欲解決之課題。’應力不均而產生，實已成 【發明内容】 鑒於上述習知技術之缺失，本發明之主 :::裝結構暨封裝基板及其製法’能避免封裝後的焊錫 :電凸塊容心 赞生斷裂而㈣整體封裝結構之問 題0 4 本發明之另-目的係提供一種封裝結構暨封裝 ❹及其製法’能提高半導體晶片與基板本體之間的結合ς。 =明之又-目的係提供—種封裝結構暨封裝基板 及其衣法，以均衡各焊料所受之應力。 槿^達^述目的及其他目的，本發明揭露一種封装結 構，係包括：基板本體，其至少一表面具有複數矩陣排列 之電性接觸墊’於該表面具有防焊層，且該防焊層且有複 數開孔，以對應外露各該電性接觸塾；第一化銀層，係米 成於該電性接觸墊、開孔之孔壁及開孔之孔端周圍上.第 110905 7 201011878 一化锻潛，係形成於今笛__ /, κ* „ 、…播.、， 層上，構成一凹形的電性 ”：闲’'及半導體晶片’該半導體晶片具有作用面， ，作用面上具有複數電極塾，於該電極墊上具有焊锡材 料’使該嬋錫材料電性連接至該第二化鑛層。 非：之封裝結構’該防焊層材料可以是感光樹脂或 -㈣光⑷日’例如綠漆或介電層，該第-化鍍層係為銅， •该弟-化鍍層係為錫（Sn)、鎳繞/金（Ni/ /金（Ni/Au)。 辣 ❹曰依上述之結構，復包括金屬凸塊，係設置於該半導體 晶片之電極塾上，而該焊錫材料係覆設於該金屬凸塊上， 该金屬凸塊係為金、_、錄及錯所組成之群組之其中一 者；復包括底膠，係填充於該半導體晶片之作用面與防焊 層之間；復包括焊錫凸塊，係設於該第二化鑛層上，該焊 錫凸塊係為錫（Sn)、鉛（pb)、銀（Ag)、銅（Cu)、鋅（Zn)、 鉍（Βι)、鎳（Νι)、鈀（Pd)及金（Au)所組成之群組之其中一 者。 依上所述，該基板之凹形電性連接結構係可使該半導 體晶片之凸塊滑入定位，所以此結構更能增加結合力。 依上所述，该基板本體上矩陣排列之電性接觸墊上之 焊錫凸塊，該設於外圈之焊錫凸塊的體積係大於内圈之焊 錫凸塊的體積，該設於角落之焊錫凸塊的體積係大於非設 於角落之焊錫凸塊的體積，且該設於外圈之焊錫凸塊與内 圈之焊錫凸塊的材料係為相同或不同；又該設於外圈之 焊錫凸塊的材料應力係小於設於内圈之烊錫凸塊的材料 110905 8 201011878 愿刀’例如’該設於外圈之焊錫凸塊的材料係為錫/鉛 (Sn/Pb ) ’而該設於内圈之焊錫凸塊的材料係為錫/銀 (Sn/Ag)。 本發明復提供另一種封裝結構，係包括：基板本體， 其至少一表面具有複數矩陣排列之電性接觸塾，於該表面 -具有防焊層’且該防焊層具有複數開孔，以對應外露各該 -電性接觸墊；第一化鍍層，係設於該電性接觸墊、開孔之 孔壁及開孔之孔端周圍上；第二化鍍層，係設於該第一化 ❹鍍層上，該第一化鍍層及第二化鍍層係構成一凹形之電性 連接結構，該第二化鑛層上設有焊錫凸塊，該焊錫凸塊係 為錫（Sn)、鉛（Pb)、銀（Ag)、銅（Cu)、鋅（Zn)、鉍（Bi)、 錄（Ni)、鈀（Pd)及金（Au)所組成之群組之其中一者；以及 半導體晶片，係接置於該些第二化鐘層上’該半導體晶片 具有作用面’於該作用面上具有複數電極墊，而該半導體 晶片之電極墊上具有金屬凸塊，該金屬凸塊係為金、銅、 錄及叙r所組成之群組之其中一者，使該金屬凸塊電性連接 ❹至該焊錫凸塊，以將該半導體晶片接置於該基板本體上， 且於該半導體晶片與防焊層之間填充有底膠。 依上述之封裝結構，該第一化鍵層係為銅，該第二化 鍍層係為錫（Sn)、鎳/鈀/金（Ni/Pd/Au)或鎳/金（Ni/Au)。 依上所述’該基板本體上矩陣排列之電性接觸塾上之 焊锡凸塊，該設於外圈之焊錫凸塊的體積係大於内圈之焊 錫凸塊的體積’該設於角落之焊錫凸塊的體積係大於非設 於角落之焊錫凸塊的體積，且該設於外圈之焊錫凸塊與内 110905 9 201011878 坪妫凸塊的材料係為相同或不同；又該設於外圈之 焊錫凸塊的材料應力係小於設於内圈之焊錫凸塊的材料 應力’例如’該設於外圈之焊錫凸塊的材料係為錫/錯 (Sn/Pb ) ’而該設於内圈之焊錫凸塊的材料係為錫/銀 (Sn/Ag ) 〇 - 本發明復提供一種封裝基板，係包括：基板本體，其 .至少一表面具有複數矩陣排列之電性接觸墊，於該表面具 有防焊層，且該防焊層具有複數開孔，以對應外露各該電 ❹性接觸墊；第一化鐘層’係設於該電性接觸塾、開孔之孔 壁及開孔之孔端周圍上；以及第二化鍍層，係設於該第一 化鍍層上’該第一化鍍層及第二化鍍層係構成一凹形之電 性連接結構。 依上述之封裝基板’該第一化鑛層係為銅，該第二化 鍍層係為錫（Sn)、鎳/鈀/金（Ni/Pd/Au)或鎳/金（Ni/Au)。 依上述之結構，復包括焊錫凸塊’係設於該第二化鑛 層上’ 5玄焊錫凸塊係為錫（Sn)、錯（Pb)、銀（Ag)、銅（Cu)、 ❹鋅（Zn)、絲（Bi )、鎳（N i)、飽（Pd)及金（Au)所組成之群組 之其中一者。 依上所述’該基板本體上矩陣排列之電性接觸墊上之 焊錫凸塊，該設於外圈之焊錫凸塊的體積係大於内圈之焊 錫凸塊的體積’該設於角落之焊錫凸塊的體積係大於非設 於角落之焊錫凸塊的體積，且該設於外圈之焊錫凸塊與内 圈之焊錫凸塊的材料係為相同或不同；又該設於外圈之 焊錫凸塊的材料應力係小於設於内圈之焊錫凸塊的材料 10 110905 201011878 應刀，例如，該設於外圈之焊錫凸塊的材料係為錫/鉛 (Sn/Pb )，而該設於内圈之焊錫凸塊的材料係為錫/銀 (Sn/Ag)。 本發明復提供一種封裝基板之製法，係包括：提供一 基板本體，其至少一表面具有複數矩陣排列之電性接觸 •墊，於該表面具有防焊層，且該防焊層具有複數開孔，以 .對應外露各該電性接觸墊；於該電性接觸墊、開孔之孔壁 及開孔之孔端周圍上形成有第一化鍍層；以及於該第一化 ❹鍍層上形成有第二化鍍層，該第一化鍍層及第二化鍍層係 構成一凹形之電性連接結構。 依上述之封裝基板之製法，該第一化鍍層係為銅，該 第二化鍍層係為錫（Sn)、鎳/鈀/金（Ni/Pd/Au)或鎳/ 金（Ni/Au)。 依上述之製法，該第一化鍍層之製法，係包括：於該 電性接觸墊、開孔之孔壁及防焊層上形成有第一化鍍層； 於該第一化鍍層上形成有阻層，並形成有阻層移除區以 ❹外露出該開孔周圍以外之第一化鍍層；移除該阻層移除區 中之第一化鑛層；以及移除該阻層。 依上所述，復包括於該第二化鍍層上形成有焊錫凸 塊，該焊錫凸塊係為錫（Sn)、鉛（Pb)、銀（Ag)、銅（Cu)、 鋅（Zn)、鉍（Bi)、鎳（Ni)、鈀（Pd)及金（Au)所組成之群組 之其中一者；該焊錫凸塊之製法係可用習知之鋼版印刷方 式或植球之方式形成。 又依上所述，該基板本體上矩陣排列之電性接觸墊上 110905 11 201011878 <坪砀巴塊，該設於外圈之焊錫凸塊的體積係大於内圈之 焊錫凸塊的體積，該設於角落之焊錫凸塊的體積係大於非 設於角落之焊錫凸塊的體積，方法是開不同開口之鋼版印 刷或植設大小不同之焊錫球，且該設於外圈之焊錫凸塊與 内圈之焊錫凸塊的材料係為相同或不同；又該設於外圈 ;之焊錫凸塊的材料應力係小於設於内圏之焊錫凸塊的材 ，料應力，例#，該設於外圈之焊豸凸塊的材料係為錫/錯 (Sn/Pb),而該設於内圈之焊錫凸塊的材料係為錫 ❹（Sn/Ag) ’其中’不同焊錫凸塊之製法係以印刷或植球 方式先形成内圈凸塊，再以印刷或植球方式形成外圈凸 塊。 本發明之封裝結構暨封裝基板及其製法，主要係於基 板本體之電性接觸塾上化鍍形成厚度均勻且平相的化ς 層，以免除習知技術中之焊踢凸塊高度、面積和體積差^ 較大’導致各該燁錫凸塊之間在封裝及可靠度測試時所受 到的應力差異過大’致使焊錫凸塊於與電性接觸整之界面 ©容易產生斷裂’而損害整體封裝結構等缺失；又使該第一 及第二化鑛層範圍大於該電性接觸塾，俾能增加焊錫凸塊 t接觸面積，以提高半導體晶片與基板本體之間的結合 力，又㈣板本體上矩陣排列之電性接觸塾上之焊錫凸 塊，設於外圈或角落之焊料的體積較大，或設於外圈或角 :之焊料的應力較低，俾能均衡各烊錫凸塊之應力，以提 升封裝結構之可靠度。 【實施方式】 110905 12 201011878 以卜藉由特定的具體實施例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之内容輕 ，瞭解本發明之其他優點及功效。 • #參M第2A至2G圖’係提供本發明之封裝結構暨封 裝基板及其製法。 - 如第2A圖所示，提供一基板本體20，其至少一表面 / 2〇a具有複數矩陣排列之電性接觸墊201，於該表面2〇a 具有防焊層2卜且該防焊層21具有複數開孔=，3 ❹應外露各該電性接觸墊2〇1。 如第2B圖所示，於該防焊層2卜電性接觸墊2〇ι及 開孔210之孔壁上形成有係為銅之第一化鍍層a。 如第2C圖所示’於該第一化鍍層22上形成有阻層 23,並形成有阻層移除區23〇，以外露出該開孔21〇周圍 以外之第一化鑛層22。 如第2D圖所示，移除該阻層移除區23〇中之第一化 鐘層22·’ #中，移除該第一化鑛層22之製法係為化學姓 層22 如第2E圖所示，移除該阻層23,以露出該第一化鍍 如第2F圖所示’於該第一化鍍層22上形成有第二化 鑛層24,該第一化鍍層22及第二化鑛層24係構成一凹 形之電性連接結構，該第二化鍍層％係為錫（^ 、鎳/ 把/金（Ni/Pd/Au)或鎳 / 金（Ni/Au)。 、 如第2G、2G’及2G’’圖所示，於該第二化鍍層24上 110905 13 201011878 以植琢现印刷形成有焊錫材料’再题焊形成谭錫凸塊 25,如第2G圖所示；該焊錫凸塊25係為錫（Sn)、鉛 .銀（Ag)、銅（Cu)、鋅（Zn)、鉍（Bi)、鎳（Ni)、鈀（pd)及金 \ (Au)所組成之群組之其中一者；此外，晶片封裝體因於該 晶片外圈區域之焊錫凸塊受應力最強，而易於碎裂，因此 .可對基板本體上之焊錫凸塊進行適度加工，俾能均衡各焊 •錫凸塊之應力，以提升封裝結構之可靠度，例如該基板本 體20上矩陣排列之電性接觸墊2〇1上之焊錫凸塊^，該 ❹設於外圈之焊錫凸塊25,的體積係大於内圈之焊錫凸塊 25的體積，如第2G’圖所示；且該設於角落之焊錫凸塊 2/’’的體積係大於非設於角落之焊錫凸塊25，的體積如 第2G’’圖所示；又該設於外圈之焊錫凸塊25，與内圈之焊 錫凸塊25的材料係為相同或不同，且該設於外圈之焊錫 凸塊25’的材料應力係小於設於内圈之焊錫凸塊25的材 料應力，例如，該設於外圈之谭錫凸塊25,的材料係為錫 /釓（Sn/Pb)，而該設於内圈之焊錫凸塊25的材料係為 ❹錫/銀（Sn/Ag )。 … 本發明復揭露一種封裝基板，係包括：基板本體2 〇， 其至少一表面2〇a具有複數矩陣排列之電性接觸墊2〇1， 於該表面20a具有防焊層21，且該防焊層21具有複數開 孔’以對應外露各該電性接觸墊2〇1;第一化鑛層 22 ’係設於該電性接觸墊201、開孔210之孔壁及開孔21〇 之孔端周圍上；以及第二化鍍層24，係設於該第一化錢 層22上’該第一化鍍層22及第二化鍍層24係構成—凹 ]10905 14 201011878 m性連接結構。 依上述之封裝基板，該第一化鍍層22係為銅；該第 • 一化錢層24係為錫（Sn)、鎳/把/金（Ni/Pd/Au)或錄/ 金（Ni/Au)。 依上述之封裝基板，於該第二化鍍層24上設有焊錫 凸塊25，該焊錫凸塊25係為錫（Sn)、鉛（pb)、銀（Ag)、 •銅（Cu)、鋅（Zn)、鉍（Bi)、鎳（Ni)、鈀（Pd)及金（Au)所組 成之群組之其中一者；該焊錫凸塊25之製法係可用習知 ❹之鋼版印刷方式或植球之方式形成。 依上所述，該基板本體2〇上矩陣排列之電性接觸墊 201上之焊錫凸塊25，該設於外圈之焊錫凸塊25，的體積 係大於内圈之焊錫凸塊25的體積，如第2G，圖所示丨且 =設於角落之焊錫凸塊25”的體積係大於非設於角落之 焊錫凸塊25的體積’方法是開不同開口之鋼版印刷或植 又大J不同之焊錫球，如第2G，，圖所示；又該設於外圈之 焊錫凸塊25,與内圈之焊錫凸塊25的材料係為相同或不 ©同’且該設於外圈之焊錫凸塊25，的材料應力係小於設於 内圈之焊錫凸塊25的材料應力，例如，該設於外圈之焊 ，凸塊25’的材料係為錫/鉛（Sn/pb)，而該設於内圈之 焊錫凸塊25的材料係為錫/銀（Sn/Ag)，其中，不同焊 錫材料之製法係以印刷或植球方式先形成内圈凸塊，再以 印刷或植球方式形成外圈凸塊。 請參閱第3A圖，復提供一半導體晶片％ 晶片％具有作U26a，於該作用面咖上具有複數電 ]10905 15 201011878 位坚ztn亥電極塾261上設有焊錫材料27，使該焊錫 材料27电f生連接至s亥第二化鑛層24，以將該半導體晶片 接置於該基板本體⑼上，且於該半導體晶片μ與防 坏層21之間填充有底踢28，俾以構成封震結構。 :青：閱第3B圖，該半導體晶片26之電極塾261上復 ,塊29，且於該金屬凸塊29上形成有焊錫材料 • U屬凸4 29上之焊錫材料27電性連接至該第二 化鑛層2 4 ’且該全屬a拂9 q计π λ ❹ 中，以將m 凹形之電性連接結構 上，且二t：：晶片％穩固地接置於該基板本體20 以==體晶片26與防焊層21之間填充有 佴以構成另一封裝結構。 如第3A及3B圖所揭示之封裝結構，哕 均係設置於半導體晶片26上，再接材枓27 因此可藉由較精密之晶圓製程，提供量及：；:體2〇 ’ 材料…並與表層厚度—致且表度-致之焊錫 板本體20電性連接，而面未佈設谭錫材料之基 ©可避务” 封裝結構之應力不均，亦 錫材料用量過多而導致焊料橋接二題 3C圖，提供—半導體晶 = :26具有作用面26a，於該作 體晶 =於該電極墊261上設有焊錫材料 錢層24上設有焊錫凸塊25， 、p二化 至該焊錫凸塊25,以將該半導㈣b^r材^ 27電性連接 體20上，且於該半導體晶片26二^6/^於該基板本 底膠28 ’俾以構成封裝結構。〃 θ 21之間填充有 110905 16 201011878 "月 > 閱第3D圖，該第二化鍍層24上設有焊錫凸塊 25,而該半導體晶片26之電極塾261上具有金屬凸塊 .29使„玄金屬凸& 29電性連接至該焊锡凸塊μ，以將該 半導體晶片26接置於該基板本體20上，且於該半導體晶 片26與防焊層21之間填充有底膠28，俾以構成又一封 裝結構。 • 树明復提供-種封裝結構，係包括：基板本體2 〇， 表面2〇a具有複數矩陣#列之電性接觸墊2〇1， ❹方、泫表面20a具有防焊層21，且該防焊層2丨具有複數開 孔’以對應外露各該電性接觸，2gi•第—化鑛層 2,係广於該電性接觸塾2()1、開孔21()之孔壁及開孔⑽ ^孔端周圍上；第二化錢層24,係設於該第-化鐘層22 係接置於料第二化導體晶片26’ 用面他，：該：用二上：半導體晶片％具有作 兩 26上具有複數電極墊261，於該 心至== 錫材料27’使該谭錫材料27電性連 脂或=裝::綠:::層二可以是感光樹 k 食4 ;丨电層，该第一化鍍層22 一化錢層24係為錫（sn)、錄/纪/金 (Ni/Pd/Au)或錄 / 金（Ni/Au)。 依上述之結構，復包括金屬凸塊2 導體晶片26之電極巷w t又罝冡忑牛 註令麗几抬9〇 1上，而該焊錫材料27係覆設於 … 上，該金屬凸塊29係為金、銅、鎳及鉛所 110905 17 201011878 組风ι砰組之其中一者；復包括底膠28，係填充於該半 導體晶片26之作用面26a與防焊層21之間；復包括焊錫 凸塊25 ’係δ又於該第二化鍍層24上，該焊錫凸塊π係 為錫（Sn)、鉛（pb)、銀（Ag)、銅（Cu)、鋅（Zn)、鉍（Bi)、 鎳（Νι)、鈀（Pd)及金（au)所組成之群組之其中一者；該焊 -錫凸塊25之製法係可用習知之鋼版印刷方式或植球之方 .式形成。 依上所述，該基板之凹形電性連接結構係可使該半導 ❹體晶片26之凸塊29滑入定位，所以此結構更能增加結合 力。 〇 依上所述，該基板本體20上矩陣排列之電性接觸墊 201上之焊錫凸塊25 ’該設於外圈之焊錫凸塊的體積 ::大於内圈之焊錫凸塊25的體積，該設於角落之焊錫凸 免25，，的體積係大於非設於角落之焊錫凸塊25，的體積， 方法是開不同開口之鋼版印刷或植設大小不同 球’且該設於外圈之焊錫凸塊25，與内圈之焊錫凸塊 ❹2料係為相同或㈣；又該設於外圈之焊錫凸塊 ，料應力係小於設於㈣之焊錫凸魏25的材料庫力 ，’該設於外圈之焊錫凸塊25，的材料係：’: ^/Pb)，而該設於内圈之焊錫凸塊⑽材料 。 = S:/Ag) ’其中’不同焊錫材料之製法係以印刷或 25方。式先形成㈣㈣25,再以楂球方式形成外圈凸Γ束 本發明復提供另一種封裝結構，係 U π .基板本體 Π0905 18 201011878^ 表面2〇a具有複數矩陣排列之電性接觸塾 2〇1，於該表面2〇a具有防焊層21，且該防焊層2ι具有 .汗夂數開子匕210’卩對應外露各該電性接觸^第一化 鍍層22,係設於該電性接觸墊2〇1'開孔21〇之孔壁及開 孔210之孔端周圍上；第二化㈣24，係設於該第—化 .鍍層22上，該第一化鍍層22及第二化鍍層24係構成一 ‘·凹形之電性連接結構，該第二化鍍層24上設有焊錫凸塊 25,該焊錫凸塊25係為錫(Sn)、鉛(pb)、銀㈣、銅㈣、 ❹鋅（Zn)、鉍（Bi)、鎳（Ni)、鈀（pd)及金（Au)所組成之群組 之其中一者；以及半導體晶片26，係接置於該些第二化 鍍層24上，該半導體晶片26具有作用面26&，於該作用 面26a上具有複數電極墊261，而該半導體晶片26之電 極墊261上具有金屬凸塊29,該金屬凸塊29係為金、銅、 鎳及鉛所組成之群組之其中一者，使該金屬凸塊29電性 連接至該焊錫凸塊25,以將該半導體晶片26接置於該基 板本體20上，且於該半導體晶片26與防焊層21之間填 ❹充有底膠28。 依上述之封裝結構，該防焊層21材料可以是感光樹 脂或非感光樹脂’例如綠漆或介電層，該第一化鍍層22 係為銅，該第二化鍍層24係為錫（Sn)、鎳/鈀/金 (Ni/Pd/Au)或鎳 / 金（Ni/Au)。 依上所述，該基板本體20上矩陣排列之電性接觸墊 201上之焊錫凸塊25，該設於外圈之焊錫凸塊25，的體積 係大於内圈之焊錫凸塊25的體積，該設於角落之焊錫凸 110905 201011878 现w的體積係大於非設於角落之焊錫凸塊25,的體積， =法是開不同開口之鋼版印刷或植設大小不同之二錫 .球’且該設於外圈之焊錫凸塊25,與内圈之焊錫凸塊託 的材料係為相同或不同；又該設於外圈之焊錫凸塊25，的 材料應力係小於設於内圈之焊錫凸塊25的材料應力，例 .如，該設於外圈之焊錫凸塊25,的材料係^錫’/二 • (Sn/Pb)，而該設於内圈之焊錫凸塊25的材料係為錫°〆 銀（Sn/Ag)，其中’不同焊錫材料之製法係以印刷或植 ❹球方式先形成内圈凸塊25,再以印刷或植球方式形 圈凸塊25’。 本發明之封裝結構暨封裝基板及其製法，主要係於基 板本體之電性接觸墊上化鍍形成厚度均勻且平坦的化^ 層，以免除習知技術中之焊錫凸塊高度、面積和體積差異 較大’導致各該焊錫凸塊之間在封裝及可靠度測試時所受 到的應力差異過大，致使焊錫凸塊於與電性接觸墊之界面 容易產生斷裂，而損害整體封裝結構等缺失；又使該第一 ©及第二化鍍層範圍大於該電性接觸墊，俾能增加焊錫凸塊 之接觸面積，以提高半導體晶片與基板本體之間的結合 力；又該基板本體上矩陣排列之電性接觸墊上之焊錫凸 鬼。又於外圈或角落之焊料的體積較大，或設於外圈或角 落之焊料的應力較低，俾能均衡各焊錫凸塊之應力，以提 升封裝結構之可靠度。 上述實施例係用以例示性說明本發明之原理及其功 效，而非用於限制本發明。任何熟習此項技藝之人士均可 110905 20 201011878 ，對上述實施例進行修 應如後述之申請專利範 供个-月本發明之精神及範嘴下 改。因此本發明之權利保護範圍， 圍所列。 【圖式簡單説明】 第1A至1E圖係為習知之封裝結構及其製法之剖視示 思·圖； » 弟2A至2G圖係為本發明封梦其扣芬甘在丨 封哀基板及其製法之剖視示 S圖， ❹ 第2G’圖係為第2G圖之上視示意圖； 第2G，’圖係為第2G圖之上視示意圖之另一實施例； 第3A至3D圖係為本發明 【主要元件符號說明】 10、20 基板本體 10a ' 20a 表面 之封裝結構之剖視示意圖。 101、201 電性接觸墊 〇 11、21 防焊層 110、210 開孔 23230 14、27 14, 、 14 15、26 15a、26a 阻層 阻層移除區 焊錫材料 25、25’、25，， 半導體晶片 作用面 烊錫凸塊 110905 21 201011878 丄d ji '厶υ i 電極墊 17、28 底膠 18 網版 180 網孔 22 第一化鍍層 ,24 第二化鍍層 29 金屬凸塊

Claims (1)

1. 201011878τ、τ请專利範圍 l. ❹ 2. 3. 4. 5. 一種封裝結構，係包括： 基板本體，其至少一表面具有複數矩陣排列之電 性接觸墊，於該表面具有防焊層，且該防焊層具有複 數開孔’以對應外露各該電性接觸塾； 第一化鍍層，係設於該電性接觸墊、開孔之孔壁 及開孔之孔端周圍上； & 第二化鍍層，係設於該第一化鍍層上，該第一化 鍍層及第二化鍍層係構成—凹形之電性連接结構； 以及 ° 半導體晶月’該半導體晶片具有作用面，於該作 用面上具有複數電極墊，於該電極墊上具有焊錫材 料’使該焊錫材料電性連接至該第二化鍍層。 如申請專利範圍第i項之封裝結構，#中，該防焊層 係為感光或非感光之材料。 如申請專利範圍第1項之封裝結構 鑛層係為銅。 如申請專利範圍第丨項之封裝結構、，一〜 銀層係為踢（Sn)、鎳/纪/金（Ni/Pd/Au)或錄/金(Ni/Au) 〇 ^申請專利範圍第1項之封裝結構，其中，該焊錫材 為錫（Sn)、鉛（Pb)、銀（Ag)、銅（Cu)、鋅（Zn)、 鉍（Βι)、鎳（Ni)及鈀（pd)所組成之群組之其中一者。 如申請專利範圍第！項之封裝結構，復包括金屬凸 其中，該第一化 其中，該第二化 110905 23 6. 201011878 之電極塾上 而該焊錫材 %，係設置於該半導體晶片 料係覆設於該金屬凸塊上。 7.如申請專利範圍第6項之封裝結構，其 塊传深入兮筮 ,,.a a Ώ ^金'屬凸 尼係冰入δ亥罘一化鍍層及第二 之電性連接結構。 弱所構成之凹形 8·如申請專利_6項之封裝 4¼4金、銅、鎳及錯所組成之群組之其中 .如申請專利範圍第丨項之封 。

   枯+ 衣、，D構，復包括底膠，係 、於δ亥半導體晶片之作用面與防焊層之間。 、 ’如申請專利範圍第1項 持“ Κ封裝結構’復包括焊錫凸 塊’係设於該第二化鍍層上。 •申凊專利範圍第10項之封裝結構，其中，該焊錫 凸塊係為錫（Sn)、鉛（Pb)、銀（Ag)、銅（Cu)、鋅（Ζη)、 鉍（Bi)、鎳（Ni)及鈀（Pd)所組成之群組之盆中一者。 2·如申請專利範圍帛1G項之封裝結構，其中，該基板 本體上矩陣排列之電性接觸墊上之焊錫凸塊，該設於 外圈之焊錫凸塊的體積係大於内圈之焊錫凸塊的體

   W·如申請專利範圍第1〇項之封裝結構，其中，該基板 本體上矩陣排列之電性接觸墊上之焊錫凸塊，該設於 外圈之焊錫凸塊與内圈之焊錫凸塊的材料係為相同 或不同。 如申請專利範圍第1〇項之封裝結構，其中，該基板 本體上矩陣排列之電性接觸墊上之焊錫凸塊，該設於 24 110905 201011878 力係小於設於内圈之焊錫 >τ園之焊錫凸塊的材料鹿 凸塊的材料應力。 15·如申請專利範圍第1 〇頊 項之封裝結構，其中，該基板 本體上矩陣排列之電性拉錨全 『镬觸墊上之焊錫凸塊，該設於 角落之焊錫凸塊的體積係士 士入^ ^ 積係大於非設於角落之焊錫凸 塊的體積。 « 16· —種封裝結構，係包括： 基板本體，其至少—矣；θ ^ + ^ ^ 表面具有複數矩陣排列之電 性接觸塾’於該表面且有Ρ六a 0 ，、有防焊層’且該防焊層具有複 數開孔，以對應外露各該電性接觸墊； 第-化鍵層，係設於該電性接觸塾'開孔之孔壁 及開孔之孔端周圍上； 第二化鍍層，係設於該第一化鍍層上，該第一化 鍍層及第二化鍍層係構成一凹形之電性連接結構； 焊錫凸塊，係設於該第二化鍍層上；以及 半導體晶片，S玄半導體晶片具有作用面，於該作 〇 用面上具有複數電極墊，於該電極墊上具有金屬凸 塊，使该金屬凸塊電性連接至該第二化鑛層上之焊錫 凸塊。 17. 如申請專利範圍第丨6項之封裝結構，其中，該防焊 層係為感光或非感光之材料。 18. 如申請專利範圍第16項之封裝結構，其中，該焊錫 凸塊係為錫（Sn)、錯（Pb)、銀（Ag)、銅（cu)、鋅（Zn)、 M(Bi)、鎳（Ni)及鈀（Pd)所組成之群組之其中一者。 110905 25 201011878^ ^ "m專利範圍第16項之封裳結構，其中，該金屬 凸塊係為金、銅、錄及錯所組成之群組之其中一者。 ,20. —種封裝基板，係包括： 土板本肢，其至少一表面具有複數矩陣排列之電 性接觸塾，於該表面具有防輝層，且該防谭層具有複 - 數開孔，以對應外露各該電性接觸墊； ； 第一化鍍層，係設於該電性接觸墊、開孔之孔壁 及開孔之孔端周圍上；以及 ❹ 第化鍍層，係設於該第一化鍍層上，該第一化 鐘層及第二化鑛層係構成1形之電性連接結構。 21·如申請專利範圍第2〇項之封裝基板’其中，該防焊 層係為感光或非感光之材料。 22. 如申請專利範圍第2〇項之封裝基板，其中，該第一 化鑛層係為銅。 23. 如申請專利範圍第20項之封裝基板，其中，該第二 化鑛層係為錫（Sn)、錄仏/金（Ni/pd/Au)或錄/ ❹ 金（Ni/Au)。 24. 如申請專利範圍第2〇項之封裝基板，復包括焊錫凸 塊，係設於該第二化鍍層上。 25. 如申請專利範圍第24項之封裝基板，其中，該焊錫 凸塊係為錫（Sn)、錯（Pb)、銀（Ag)、銅（Cu)、辞（zn)、 叙（Bi)、鎳（Ni)及鈀（pd)所組成之群組之其中一者。 26. 如申請專利範圍第24項之封裝基板，其中，該基板 本體上矩陣排列之電性接觸塾上之焊錫凸塊，該設於 110905 26 201011878 ’ 外圏之焊錫凸堍的#接 尾0體積係大於内圈之焊錫凸塊的體 積。 ：請專利範圍第24項之封裝基板，其中，該基板 /上矩陣排列之電性接料上之焊錫凸塊，該設於 :圈之知錫凸塊與内圈之焊錫凸塊的材料係為相同 或不同。 • 28·::請專利範圍第24項之封震基板，其中，該基板 肢上矩陣排列之電性接觸墊上之焊錫凸塊，該設於 ❹夕圈之焊錫凸塊的材料應力係小於設於内圈之焊錫 凸塊的材料應力。 2=申請專利_第24項之封裝基板，其中，該基板 本，上矩陣排列之電性接觸墊上之焊錫凸塊，該設於 角洛之焊錫凸塊的體積係大於非設於角落之谭錫凸 塊的體積。 3〇· —種封裝基板之製法，係包括二 提#基板本體’其至少一表面具有複數矩陣排 1之f性接觸墊’於該表面具有防焊層，防焊層 具有複數開孔，以對應外露各該電性接觸墊； ，於該電性接觸塾、開孔之孔壁及開孔之孔端周圍 上形成有第一化鐘層；以及 於該第一化鍍層上形成有第二化鍍層，該第一化 鍍層及第二化鍍層係構成一凹形之電性連接結構。 31·如申請專利範圍第3〇項之封裝基板之製法，其中， 該第一化鍍層之製法，係包括： 110905 27 201011878 於該電性接㈣、開孔之孔壁及防焊層上形成有 第一化鍍層； ^ 於5亥第一化鍍層上形成有阻層，並形成有阻層移 除區’以外露出該開孔周圍以外之第一化鍍層； 移除该阻層移除區中之第一化鐘層；以及 . 移除該阻層。 • 32·如申請專利範圍帛3〇工員之封裝基板之製法，其中， 該第一化鍍層係為銅。 ❹33.如中請專利範圍第3G項之封裝基板之製法，其中， 該第二化鑛層係為錫（Sn)、制巴/金（Ni/Pd/Au) 或錄/金（Ni/Au)。 34. 如申請專利範圍第30項之封裝基板之製法，復包括 於該第二化鍍層上形成有焊錫凸塊。 35. 如申請專利範圍第34項之封裝基板之製法，其中， 该焊錫凸塊係以印刷或植球方式形成。 36. 如申請專利範圍第34項之封裝基板之製法，其中， ❹該焊錫凸塊係為錫（Sn)、錯（pb)、銀⑽、銅（cu)、 辞（Ζη)、_〇、錄（Ni)、把⑽及金（Au)所組成之 群組之其中一者。 37.如申請專利範圍第34項 該基板本體上矩陣排列 塊，該設於外圈之焊錫凸 凸塊的體積。 之封裝基板之製法，其中， 之電性接觸替上之焊錫凸 塊的體積係大於内圈之焊錫 38.如申請專利範圍第 37項之封裝基板之製法，其中， 110905 28 201011878 ::坪踢凸塊之製法係先形成内圈之焊錫凸塊，再形成 外圈之焊錫凸塊。 丹尽成 '39·^請專利範圍第34項之封裝基板之製法，其中， • $基板本體上矩陣排列之電性接觸塾上之烊錫凸 塊’該設於外圈之焊錫凸塊與内圈之焊錫凸塊的材料 - 係為相同或不同。 •级如申請專利範圍第39項之封裝基板之製法，其中， 該焊錫凸塊之製法係先形成内圈之焊錫凸塊，再 ^ 外圈之焊錫凸塊。 41.如申請專利範圍第34項之封裝基板之製法，其中， 該基板本體上矩陣排列之電性接觸墊上之焊锡凸 塊，該設於外圈之焊錫凸塊的材料應力係小於設於内 圈之焊錫凸塊的材料應力。 ' 42.如申請專利範圍第34項之封裝基板之製法，其中， 該基板本體上矩陣排列之電性接觸墊上之焊錫凸 塊’該設於角落之焊錫凸塊的體積係大於非設於角落 © 之焊錫凸塊的體積。 110905 29