CN111315918A

CN111315918A - 半导体基板及其制造方法

Info

Publication number: CN111315918A
Application number: CN201880072855.1A
Authority: CN
Inventors: 渡边拓人; 土田克之
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2017-11-16
Filing date: 2018-10-25
Publication date: 2020-06-19
Anticipated expiration: 2038-10-25
Also published as: KR20200087790A; TWI679302B; WO2019097979A1; TW201928113A; EP3712298A1; KR102435669B1; EP3712298A4; CN111315918B

Abstract

本发明的实施方式的目的在于提供在具有Au电极焊盘的半导体基板中生产性优异的半导体基板及其制造方法。本发明的实施方式涉及的半导体基板，在Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜。本发明的实施方式涉及的半导体基板的制造方法通过以下的(1)～(6)所记载的工序，在Au电极焊盘上形成无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜，(1)脱脂工序；(2)蚀刻工序；(3)预浸渍工序；(4)施加Pd催化剂的工序；(5)无电解Ni镀敷工序；(6)无电解Pd镀敷工序以及无电解Au镀敷工序、或者无电解Au镀敷工序。

Description

半导体基板及其制造方法

技术领域

本发明涉及半导体基板及其制造方法。

本申请基于2017年11月16日申请的日本申请第2017-221166号以及2018年9月5日申请的日本申请第2018-166131号主张优先权，援用所述日本申请所记载的全部记载内容。

背景技术

近年来，在半导体器件的轻薄短小化发展过程中，作为对IC(IntegratedCircuit，集成电路)与基板进行接合以及对IC彼此进行接合的方法，从以往的引线接合(wire bonding)发展出了倒装芯片化。

要通过倒装芯片来对IC与基板进行接合以及对IC彼此进行接合，会通过蒸镀或者镀敷在形成于IC上的Al、Cu、Au等的电极焊盘形成UBM(Under Bump Metallurgy，凸块下金属层)，通过印刷、球搭载或者镀敷在其上形成Sn－Ag、Sn－Ag－Cu等的无铅焊料。使用了将其加热接合在同样地形成了的IC以及基板上的方法。

作为在Al、Cu、Au等的电极焊盘上形成UBM的方法，最近从生产性提高以及成本降低的观点出发，无电解Ni镀敷受到了关注。

作为在Al电极焊盘上形成无电解Ni镀敷皮膜的方法，使用了Zn的置换镀敷的浸锌法(zincate method)被广泛使用，作为在Cu电极焊盘上形成无电解Ni镀敷皮膜的方法，Pd催化剂法被广泛使用。

然而，在以GaAs基板为代表的化合物半导体基板中，有时会在电极焊盘使用Au。Au是在化学上稳定的金属，即使使用现有的浸锌法、Pd催化剂法也难以形成无电解Ni镀敷皮膜。例如，在Cu电极焊盘上形成无电解Ni镀敷皮膜的情况下，即使是室温的Pd处理，Pd也会析出在Cu上，其结果能够通过无电解Ni镀敷形成Ni皮膜，但在Au上，Pd难以通过室温的Pd处理来析出，会产生没有通过无电解Ni镀敷形成Ni皮膜的部位。因此，在Au电极焊盘上镀敷形成Ni来作为UBM的情况下，主要使用了电镀。

在电镀的情况下，为了选择性地进行镀敷，在需要光学工艺、且需要用于分别向应该被镀敷的Au电极焊盘流动电流的布线的方面，成为按每片进行处理，因此，存在成本增大、且生产性低的问题。

作为在Au上形成无电解Ni镀敷皮膜的尝试，专利文献1公开了如下方法：在使之与特定的表面活性化液接触之后，施加无电解镀敷用催化剂，接着进行无电解Ni镀敷。

现有技术文献

专利文献

专利文献1:日本特开2007－177268号公报

发明内容

发明要解决的技术问题

本发明的实施方式的目的在于，提供在具有Au电极焊盘的半导体基板中生产性优异的半导体基板及其制造方法。

用于解决问题的技术方案

本发明人不断专心研究，结果得到如下发现而完成了本发明，该发现为：通过无电解Ni镀敷，Ni稳定地析出在Au电极焊盘上，能够得到具有能用作UBM的无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜的半导体基板。

即，本发明的实施方式包括以下的构成。

[1]一种半导体基板，具有Au电极焊盘，在所述Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜。

[2]根据所述[1]所述的半导体基板，

在所述无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、以及无电解Ni镀敷皮膜/无电解Au镀敷皮膜中，

无电解Ni镀敷皮膜的膜厚为1.5μm～10μm，

无电解Au镀敷皮膜的膜厚为0.01μm～0.50μm，

在所述无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜中，

无电解Pd镀敷皮膜的膜厚为0.02μm～0.50μm。

[3]根据所述[1]或者[2]所述的半导体基板，

所述无电解Ni镀敷皮膜含有2质量％～15质量％的P。

[4]根据所述[1]～[3]中任一项所述的半导体基板，

所述半导体基板具有钝化膜，

所述钝化膜形成在所述Au电极焊盘上，并且具有使所述Au电极焊盘露出的开口部，

在所述开口部的Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜，

在形成有所述无电解Ni镀敷皮膜的区域，所述Au电极焊盘被蚀刻1nm以上。

[5]根据所述[1]～[4]中任一项所述的半导体基板，

所述半导体基板为化合物半导体基板或者氧化物半导体基板。

[6]根据所述[5]所述的半导体基板，

所述化合物半导体基板的化合物半导体为选自II-VI族半导体、III-V族半导体、III-V族(氮化物系)半导体、IV-VI族半导体、IV-IV族半导体、I-III-VI族半导体以及II-IV-V族半导体中的任一种。

[7]一种半导体基板的制造方法，是所述[1]～[6]中任一项所述的半导体基板的制造方法，通过以下的(1)～(6)所记载的工序，在Au电极焊盘上形成无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜，

(1)脱脂工序

(2)蚀刻工序

(3)预浸渍工序

(4)施加Pd催化剂的工序

(5)无电解Ni镀敷工序

(6)无电解Pd镀敷工序以及无电解Au镀敷工序、

或者、无电解Au镀敷工序。

[8]根据所述[7]所述的半导体基板的制造方法，

在所述施加Pd催化剂的工序中，使用处理液来进行Pd催化剂的施加时，处理液的温度为20℃～90℃。

[9]根据所述[7]或者[8]所述的半导体基板的制造方法，

在所述蚀刻工序中，将Au电极焊盘上的Au蚀刻深度1nm以上。

发明效果

根据本发明的实施方式，能够提供在具有Au电极焊盘的半导体基板中生产性优异的半导体基板及其制造方法。

附图说明

图1A是在Au电极焊盘上进行了无电解Ni镀敷之后的、半导体基板的截面STEM像的概略图。

图1B是图1A中的局部放大图，是表示蚀刻深度的图。

具体实施方式

本发明的半导体基板具有Au电极焊盘，在所述Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜。

此外，在本发明中，“/”这一记号意味着通过各镀敷处理工序形成了的多个镀敷皮膜的构造，根据从电极焊盘起的镀敷的顺序，成为各镀敷皮膜的标记顺序。

本发明的半导体基板能够通过以下的工序(1)～(6)，在Au电极焊盘上形成无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜来进行制造，

(1)脱脂工序；

(2)蚀刻工序；

(3)预浸渍工序；

(4)施加Pd催化剂的工序；

(5)无电解Ni镀敷工序；

(6)无电解Pd镀敷工序以及无电解Au镀敷工序、

或者、无电解Au镀敷工序。

在本发明中，半导体基板是具有Au电极焊盘的基板即可，例如可以举出化合物半导体基板、氧化物半导体基板。此外，半导体基板的至少表面为半导体即可，例如设为也包括具有形成在不同种类的基板上的外延膜等的基板。作为不同种类的基板，可以举出蓝宝石基板、尖晶石基板、钙钛矿类钇铝酸盐(YAP)基板、SiC基板、Si基板等。

作为化合物半导体基板的化合物半导体，可以举出II-VI族半导体、III-V族半导体、III-V族(氮化物系)半导体、IV-VI族半导体、IV-IV族半导体、I-III-VI族半导体、II-IV-V族半导体等。

作为II-VI族半导体，可以举出CdTe、CdZnTe、ZnTe、ZnO(也被分类为氧化物半导体)、ZnS、ZnSe、CdS、HgCdTe等。

作为III-V族半导体，可以举出GaAs、GaP、AlAs、AlSb、InSb、InAs、GaAsP、InGaAs、InGaP、GaInAsP、AlGaP、AlGaAs、InP、InAlAs、AlGaInP等。

作为III-V族(氮化物系)半导体，可以举出GaN、GaInN、AlGaN、AlGaInN、AlN等。

作为IV-VI族半导体，可以举出SnTe、PbTe等。

作为IV-IV族半导体，可以举出SiC、SiGe等。

作为I-III-VI族半导体，可以举出CuGaS₂、CuInS₂、CuGa_xIn₁－_xSe₂等。

作为II-IV-V族半导体，可以举出ZnSiP₂、ZnSnAs₂等。

另外，作为氧化物半导体基板的氧化物半导体，可以举出ZnO、Ga₂O₃、Cu₂O等。

本发明的半导体基板具有Au电极焊盘。Au是在化学上稳定的金属，即使使用现有的浸锌法、Pd催化剂法，也难以形成无电解Ni镀敷皮膜。在室温的Pd催化剂施加下，Pd难以析出在Au上，会产生没有通过无电解Ni镀敷形成Ni皮膜的部位，因此，无法进行稳定的作业。因此，在Au电极焊盘上镀敷形成Ni来作为UBM的情况下，主要使用了电镀。

此外，所述专利文献1记载了：在Au上形成无电解Ni镀敷皮膜时，使用特定的表面活性化液。专利文献1所记载的表面活性化液是含有(i)络合剂、(ii)从铜盐和银盐中选择的至少一种成分以及(iii)醛类的水溶液，使铜盐或者银盐吸附于Au表面，使之后的Pd催化剂的施加变得容易。能够通过铜盐或者银盐在Au上施加Pd催化剂，由此能够进行Ni镀敷，但活性化液中的铜盐或者银盐的稳定性和向Au表面上的吸附为相反的特性，难以兼顾这两个特性，难以进行管理。

本发明的半导体基板的制造方法中，在Au电极焊盘上进行了脱脂、蚀刻之后，进行预浸渍，然后施加催化剂(Pd催化剂)，接着，通过无电解Ni镀敷形成Ni皮膜。即，本发明通过稍稍蚀刻Au表面，来提高Au表面的反应性，使Au表面活性化，使Pd催化剂的施加变得容易。因此，即使在Au电极焊盘表面不吸附铜盐、银盐，也能够施加Pd催化剂。另外，即使不进行如所述专利文献1记载的使用表面活性化液的情况那样用于使铜盐、银盐吸附的复杂的条件管理，也能够在Au电极焊盘上形成无电解Ni镀敷皮膜。进一步，由于不利用电镀，而是能够利用无电解镀敷，因此能够提供成本低、且生产性优异的半导体基板的制造方法。

通过进行蚀刻以及预浸渍，能够在Au电极焊盘上形成Pd的皮膜，接着，能够形成无电解Ni镀敷皮膜。

作为所述Au电极焊盘，可以使用通过公知的方法形成的焊盘，焊盘的厚度优选为0.05μm～10μm。

所述脱脂工序、预浸渍工序、施加Pd催化剂的工序、无电解Ni镀敷工序、无电解Pd镀敷工序、无电解Au镀敷工序，可以使用与对Al电极焊盘、Cu电极焊盘进行无电解Ni镀敷的情况同样的市售的处理液。对于使用方法，除了Pd催化剂施加以外，以制造商推荐的条件进行处理即可。

(脱脂工序)

为了对半导体基板的Au电极焊盘上进行清洗化，首先进行脱脂处理。关于脱脂工序，可以根据附着于半导体基板的污垢的种类、半导体基板的耐药品性而从公知的药品中进行选择。例如可以举出碱脱脂等，可以使用WBD200、WBD400(JX金属制)等的公知的碱脱脂剂。

(蚀刻工序)

蚀刻可以使用能够对Au进行蚀刻的氰系水溶液、碘水溶液。在所述蚀刻工序中，为了使Au表面活性化，优选将Au电极焊盘上的Au蚀刻深度1nm以上，更优选为1nm以上且50nm以下。若蚀刻的深度为1nm以上，则足以得到表面的活性化。即使为50nm以上，也会发挥效果，但即使蚀刻得过多，效果也不变化。但是，需要控制浓度、时间，以使得Au电极焊盘不会被过于蚀刻而消失。例如，在使用氰系水溶液的情况下，使用KCN＝5g/L，处理30秒左右即可。

对于蚀刻的深度，可以通过对截面进行STEM分析来进行测定。

图1A示出在Au电极焊盘上进行了无电解Ni镀敷之后的、半导体基板的截面的STEM像的概略图。图1B是图1A中由虚线包围的局部的局部放大图，是表示蚀刻深度的图。

在所述半导体基板具有包含使所述Au电极焊盘12露出的开口部的钝化膜(PV膜)11的情况下，在Au电极焊盘12的没有露出的端部上形成有钝化膜11。形成有钝化膜11的部分(Au电极焊盘没有露出的部分)即使进行蚀刻处理，也不被蚀刻。因此，通过观察半导体基板的截面，测定没有形成钝化膜的部分的Au电极焊盘12相对于形成有钝化膜11的部分的Au电极焊盘12而被削掉了多少，从而能够求出Au蚀刻量x。在无电解Ni镀敷时，Au不会被蚀刻，因此，Au蚀刻量在镀敷Ni之前和之后是相同的。因此，即使在Au电极焊盘12上进行无电解Ni镀敷而形成了无电解Ni镀敷皮膜13之后，通过对半导体基板的截面进行STEM分析来对形成有钝化膜11的部分和没有形成钝化膜11的部分的Au电极焊盘表面的高度进行比较，也能够测定Au蚀刻量(蚀刻的深度)x。

另外，Au蚀刻量也可以在形成了无电解Au镀敷皮膜之后进行测定。

此外，构成钝化膜的材料可以是一般所使用的材料，可举出氮化硅、氧化硅、聚酰亚胺等。钝化膜的膜厚，在氮化硅、氧化硅的情况下为1μm以下左右即可，在聚酰亚胺的情况下为0.5μm～15μm左右即可。

另外，对于钝化膜的形成、在钝化膜形成开口部来使Au电极焊盘露出的方法，通过公知的方法、条件进行即可。

(预浸渍工序)

预浸渍是Pd催化剂施加之前浸渍在与催化剂施加液大致相同的酸浓度的水溶液中的处理。预浸渍的作用为：提高亲水性而提高对于催化剂施加液中所含有的Pd离子的附着性、避免水洗水向催化剂施加液的流入而使得能够进行催化剂施加液的反复再使用。预浸渍液是盐酸、硫酸等的水溶液，根据Pd催化剂施加液的酸而不同。另外，预浸渍处理在室温下浸渍几十秒～几分钟即可，预浸渍处理后不进行水洗。

(施加Pd催化剂的工序)

作为使用Pd催化剂施加的处理液来形成Pd的皮膜的方法，可以通过进行蚀刻以及预浸渍，在Au电极焊盘上施加Pd的催化剂。

关于Pd催化剂施加，在本发明的半导体基板的制造方法中，从在Au电极焊盘稳定地形成镀敷皮膜的观点出发，优选使处理温度为20℃～90℃。

作为Pd催化剂施加的处理液，只要是市售的处理液，就能够使用，但优选在使用温度(20℃～90℃)下是稳定的，优选含有作为Pd源的Pd盐、盐酸或者硫酸、络合剂等。

作为Pd盐，可以使用氯化钯、硫酸钯、醋酸钯等。作为Pd盐的浓度，在处理液中，优选作为Pd金属而为5ppm～200ppm，更优选为20ppm～100ppm。

作为盐酸或者硫酸，优选作为浓盐酸或者浓硫酸而含有50ml/L～150ml/L。

另外，作为络合剂，可以使用氯化铵、硫酸铵等，优选含有1g/L～10g/L。

进行Pd催化剂施加时的处理液的温度优选为20℃～90℃，并且，为了使Pd稳定地析出，优选使处理时间为30秒以上。当处理温度为20℃以上时，在其上形成的无电解Ni镀敷容易稳定地析出，因此，优选为20℃以上。另一方面，当处理温度为90℃以下时，不会引起处理液的液分解。因此，优选使处理液的温度为20℃以上且90℃以下来进行处理，为了使Pd更稳定地析出，更优选40℃～90℃的范围，其中特别优选60℃～80℃的范围。一般而言，也可以使用能在室温下进行Pd催化剂施加的市售的处理液，在该情况下，处理液的温度只要在使用温度下是稳定的即可，更优选40℃～90℃的范围，特别优选60℃～80℃的范围。

另外，当处理时间为30秒以上时，在其上形成的无电解Ni镀敷容易稳定地析出，因此，优选为30秒以上。当考虑生产效率时，优选使处理时间的上限为1800秒。

作为处理方法，优选Au电极焊盘与20℃～90℃的处理液接触30秒以上，例如优选将Au电极焊盘浸渍在所述处理液中，优选使用了所述处理液来作为无电解Pd镀敷液的无电解镀敷法。

在该条件的范围中，附着于Au电极焊盘上的Pd为无法在STEM截面观察下进行检测的程度，但接着通过无电解Ni镀敷形成Ni皮膜，能得到足够的效果。

(无电解Ni镀敷工序)

本发明的半导体基板的制造方法在所述施加Pd催化剂的工序之后具有无电解Ni镀敷工序。

可以在本发明中使用的无电解Ni镀敷并不被特别地限定，但常使用Ni－P、Ni－P－B、Ni－B镀敷。

无电解Ni镀敷优选为无电解Ni－P镀敷、无电解Ni－P－B镀敷，更优选为无电解Ni－P镀敷。所得到的Ni镀敷皮膜优选含有15质量％以下的P，更优选含有2质量％～15质量％的P。

当P为15质量％以下时，Pd镀敷、Au镀敷会容易析出。

Ni镀敷皮膜中的P浓度、各镀敷皮膜的厚度能够通过由试料的截面的STEM像的能量色散型X射线分光法(EDX)实现的元素分析来求出。

(无电解Pd镀敷工序以及无电解Au镀敷工序、或者无电解Au镀敷工序)

本发明的半导体基板在Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜。

所述无电解Au镀敷皮膜的形成也可以为无电解置换Au镀敷/无电解还原Au镀敷这两阶段。

作为在所述无电解Au镀敷、无电解Pd镀敷中使用的镀敷液、镀敷方法，可以使用在半导体基板的UBM形成中所使用的公知的镀敷液、镀敷方法。

作为无电解Au镀敷液，有置换Au镀敷液和还原Au镀敷液。作为置换Au镀敷液，例如可举出JX金属制FA－210、FA－500、FA－501、CF－500、CF－500－SS等。其中，FA－210为Ni/Pd/Au规格的置换Au镀敷液。另一方面，FA－500、FA－501、CF－500、CF－500－SS为Ni/Au规格的置换Au镀敷液。还原Au镀敷液例如可以使用JX金属制RAP－13。

另外，作为无电解Pd镀敷液，例如可举出并优选使用JX金属制CA－400等。

各镀敷的膜厚根据半导体基板的用途、要求特性而变化，但对于无电解Ni镀敷皮膜的膜厚，在焊料接合时，从防止焊料扩散的观点出发，优选为1μm～15μm，更优选为1.5μm～10μm。另外，对于无电解Au镀敷皮膜的膜厚，在焊料接合中从浸湿性的观点出发，在Ni/Pd/Au规格以及Ni/Au规格下，优选为0.01μm以上，双方的规格下的优选的膜厚范围为0.01μm～0.50μm。另外，在从防止Ni扩散的观点出发而夹着无电解Pd镀敷皮膜设为Ni/Pd/Au的情况下，无电解Pd镀敷皮膜的膜厚需要为0.02μm以上，优选为0.02μm～0.50μm。

关于Au膜厚，在置换Au镀敷中，膜厚出现限制。Ni/Pd/Au规格的情况下，成膜大致止于0.03μm，在Ni/Au规格的情况下，成膜大致止于0.05μm，因此，在需要其以上的膜厚的情况下，要进行还原Au镀敷来进行厚膜化。

上述镀敷皮膜的膜厚的测定中，对电极焊盘中央附近的、镀敷皮膜的表面、界面成为与电极焊盘平行的面的部分的膜厚进行了测定。

通过本发明在Au电极焊盘上形成的无电解Ni镀敷能够适于作为防止焊料凸块向Au电极扩散的UBM来使用。通过使用由本发明得到的UBM，能够制造抑制成本且生产性优异的半导体基板。

本发明并不限定于各实施方式，能够在不脱离其宗旨的范围内对构成要素进行变形来具体化。另外，通过各实施方式所公开的多个构成要素的适当的组合，能够形成各种发明。例如，也可以从实施方式所示的全部构成要素删除几个构成要素。进一步也可以适当组合不同的实施方式的构成要素。

实施例

以下示出本发明的具体例，这些实施例是为了更好地理解本发明及其优点而进行说明的，并不意在限定发明。

[实施例1]～[实施例11]、[比较例1]、[比较例2]

使用以下的具有电极焊盘以及钝化膜的GaAs晶片，通过下述表1所记载的工艺以及条件，实施无电解镀敷，得到了半导体基板。

GaAs晶片

·电极：Au电极焊盘、膜厚1μm、焊盘开口直径80μm圆形

·钝化膜：SiN、0.5μm厚+聚酰亚胺、3μm厚

在表1中，“○”表示进行了该处理。

另外，比较例2是在通过一般的Al焊盘所使用的浸锌工艺的前处理进行了脱脂、蚀刻之后，变为预浸渍、Pd催化剂施加，进行酸浸渍、一次浸锌处理、酸浸渍、二次浸锌处理，接着进行了无电解Ni镀敷。酸浸渍使用30％硝酸，在表1所记载的条件下进行了一次浸锌处理以及二次浸锌处理。

为了确认所得到的无电解镀敷向Au电极焊盘上的析出性，进行镀敷后的外观的显微镜观察和从截面SEM的镀敷皮膜的状态的观察，对镀敷皮膜的膜厚进行了测定。其结果一并记载于表1。

通过镀敷后的截面STEM观察，求出了Au蚀刻量。所述具有Au电极焊盘以及钝化膜的GaAs晶片是在形成了Au电极焊盘的基板的上表面形成了钝化膜之后、在钝化膜形成了使所述Au电极焊盘露出的开口部(直径80μm)的晶片，在Au电极焊盘的没有露出的端部上形成有钝化膜。GaAs晶片的形成了钝化膜的部分(没有开口的部分)，Au在蚀刻后也不被蚀刻。因此，通过观察Au电极焊盘的端部的截面，测定未形成钝化膜的部分(焊盘开口的部分)的Au相对于形成有钝化膜的部分(没有开口的部分)的Au被削掉了多少，求出了Au蚀刻量。

另外，通过EDX分析，对Ni皮膜中的P浓度进行了测定。

将其结果一并记载于表1。

关于镀敷良好地进行了析出的基板，实施了焊料特性评价。通过在搭载Sn－3％Ag－0.5％Cu焊料球(150μm直径)、在下述的条件下通过回流(1次以及5次)形成了焊料凸块之后，进行截面SEM观察，辨别Ni镀敷皮膜、Ni以及焊料的金属间化合物，从而确认了焊料是否未扩散到Au电极焊盘(确认Ni是否作为阻挡层发挥功能)。

另外，实施焊料剪切试验，根据破坏界面对镀敷的紧贴性进行了评价。

焊料特性的结果在仅一次回流的情况下和5次回流的情况下都为相同的结果。

回流加热条件

温度：峰顶265℃、在260℃以上加热40秒

气氛：氮气氛(氧浓度：600ppm～800ppm)

使用焊料球：Sn－3％Ag－0.5％Cu(150μm直径)

焊料剪切试验条件

焊料剪切速度：100μm/sec

焊料剪切高度：距镀敷/焊料接合面为10μm

如表1所示，在实施例1～11中，无电解镀敷良好地析出，焊料剪切试验的破坏界面全部为焊料面，镀敷/焊料界面的紧贴性也良好，能够足以作为UBM来使用。

[表1-1]

[表1-2]

[实施例12]～[实施例22]、[比较例3]、[比较例4]

除了在实施例1～实施例11、比较例1以及比较例2中代替所述GaAs晶片而使用了具有以下的电极焊盘以及钝化膜的SiC晶片以外，与实施例1～实施例11、比较例1以及比较例2同样地得到实施例12～实施例22、比较例3以及比较例4的半导体基板，与实施例1同样地进行了评价。其结果，得到了与实施例1～实施例11、比较例1以及比较例2同样的评价结果。

SiC晶片

·电极：Au电极焊盘、膜厚1μm、

焊盘开口1200μm×800μm长方形

·钝化膜：SiN、1.0μm厚+聚酰亚胺、5μm厚

[实施例23]～[实施例33]、[比较例5]、[比较例6]

除了在实施例1～实施例11、比较例1以及比较例2中代替所述GaAs晶片而使用了具有以下的电极焊盘以及钝化膜的、在Si基板上形成了GaN的外延膜的外延晶片以外，与实施例1～实施例11、比较例1以及比较例2同样地得到实施例23～实施例33、比较例5以及比较例6的半导体基板，与实施例1同样地进行了评价。其结果，得到了与实施例1～实施例11、比较例1以及比较例2同样的评价结果。

在Si基板上形成了GaN外延膜的外延晶片

·电极：Au电极焊盘、膜厚1.5μm、

焊盘开口900μm×600μm长方形

·钝化膜：SiN、1.0μm厚+聚酰亚胺、5μm厚

[实施例34]～[实施例44]、[比较例7]、[比较例8]

除了在实施例1～实施例11、比较例1以及比较例2中代替所述GaAs晶片而使用了具有以下的电极焊盘以及钝化膜的、在蓝宝石基板上形成了GaN的外延膜的外延晶片以外，与实施例1～实施例11、比较例1以及比较例2同样地得到实施例34～实施例44、比较例7以及比较例8的半导体基板，与实施例1同样地进行了评价。其结果，得到了与实施例1～实施例11、比较例1以及比较例2同样的评价结果。

在蓝宝石基板上形成了GaN外延膜的外延晶片

·电极：Au电极焊盘、膜厚0.5μm、

焊盘开口60μm×60μm正方形

·钝化膜：SiN、0.5μm厚

[实施例45]～[实施例55]、[比较例9]、[比较例10]

除了在实施例1～实施例11、比较例1以及比较例2中代替所述GaAs晶片而使用了具有以下的电极焊盘以及钝化膜的CdTe晶片以外，与实施例1～实施例11、比较例1以及比较例2同样地得到实施例45～实施例55、比较例9以及比较例10的半导体基板，与实施例1同样进行了评价。其结果，得到了与实施例1～实施例11、比较例1以及比较例2同样的评价结果。

CdTe晶片

·电极：Au电极焊盘、膜厚0.1μm、

焊盘开口直径150μm圆形

·钝化膜：正型光致抗蚀剂3μm厚

标号说明

11 钝化膜

12 Au电极焊盘

13 无电解Ni镀敷皮膜

x Au蚀刻量

Claims

1.一种半导体基板，具有Au电极焊盘，在所述Au电极焊盘上具有无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜。

2.根据权利要求1所述的半导体基板，

无电解Ni镀敷皮膜的膜厚为1.5μm～10μm，

无电解Au镀敷皮膜的膜厚为0.01μm～0.50μm，

无电解Pd镀敷皮膜的膜厚为0.02μm～0.50μm。

3.根据权利要求1或者2所述的半导体基板，

所述无电解Ni镀敷皮膜含有2质量％～15质量％的P。

4.根据权利要求1～3中任一项所述的半导体基板，

所述半导体基板具有钝化膜，

5.根据权利要求1～4中任一项所述的半导体基板，

6.根据权利要求5所述的半导体基板，

7.一种半导体基板的制造方法，是权利要求1～6中任一项所述的半导体基板的制造方法，通过以下的(1)～(6)所记载的工序，在Au电极焊盘上形成无电解Ni镀敷皮膜/无电解Pd镀敷皮膜/无电解Au镀敷皮膜、或者无电解Ni镀敷皮膜/无电解Au镀敷皮膜，

(1)脱脂工序；

(2)蚀刻工序；

(3)预浸渍工序；

(4)施加Pd催化剂的工序；

(5)无电解Ni镀敷工序；

(6)无电解Pd镀敷工序以及无电解Au镀敷工序、

或者无电解Au镀敷工序。

8.根据权利要求7所述的半导体基板的制造方法，

9.根据权利要求7或者8所述的半导体基板的制造方法，

在所述蚀刻工序中，将Au电极焊盘上的Au蚀刻深度1nm以上。