TW201011817A - A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process - Google Patents
A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process Download PDFInfo
- Publication number
- TW201011817A TW201011817A TW098129224A TW98129224A TW201011817A TW 201011817 A TW201011817 A TW 201011817A TW 098129224 A TW098129224 A TW 098129224A TW 98129224 A TW98129224 A TW 98129224A TW 201011817 A TW201011817 A TW 201011817A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- metal
- remove
- gate
- Prior art date
Links
Classifications
-
- H10D64/01326—
-
- H10P50/283—
-
- H10P70/23—
-
- H10P70/273—
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201011817 六、發明說明: 【發明所屬之技術領域】 且特別是有關於一種 本發明係有關於半導體技術 閘極結構之形成方法。 【先前技術】 先進的半導體技術為採用高介電常數材料 开^場效電晶體(FET),例如金氧半導體場=
(M0SFETs)㈣極堆疊。在形成金相極 =會使用各種不_乾式及濕核職程。舉 ' “電常數材料層及金屬閘極層之規 的姓刻製程會產生大量難以移除的高分子殘餘物= 且,此蓋層本身也難以被移除。 餘物而 【發明内容】 本發明提供一種半導體裝置的金屬 方法,包括:對一基材進行一第一疊之形成 材上的-多日卵$ “ a弟職程來移除該基 的#曰曰矽層及一金屬層;對該基 :氣酸f移除高分子殘餘物;對該基材使用一:: :m谷液包括鹽酸、過氧化氫及水 材 稀釋的鹽酸;以及對該基材 -高介電常數材料層。订帛-姓刻製程來移除 本發明也提供一 成方法,包括:在一 種半導體裝置的金屬閘極堆疊之形 基材上形成各種閘極材料層,包含 〇5〇3-A33P96TWF/ieff 201011817 上、-金才料層::蓋層位於該高介電常數材料層 層上;對該在該Ϊ層上一多晶秒層位於該金屬 極罩幕層之開2仃一第一蝕刻製程’透過-圖案化閘 該基材使用除該多晶$層及該金屬閘極層;對 液係包含祕=移除高分子殘餘物及該蓋層,該溶 行一第-絲、虱氟酸及稀释的鹽酸;以及對該基材進 Ϊ: 程來移除該高介電常數材料層。 Φ 成方车=更提供一種半導體裝置的金屬閘極堆疊之形 ί材上的=對—基材進行一第一靖程來移除該 :::::液來移除-氧化鑭層;以及』該= 、-划製程來移除一高介電常數材料層。 明顚=本發明之上述和其他目的、特徵、和優點能更 1, ’下文特舉出較佳實施例’並配合所附圖式,
作詳細說明如下: 丨町圃A Φ 【實施方式】 以下將先說明半導體裝置的閘極結構之形成方法。 便施例中可能會出現重複的元件符號以 0田’L,巨故不代表在各個實施例及/或圖示之間有 何特定的關連。然而,當提到第一元件形成在第二元件 之上或上方,可代表兩元件之間為直接接觸 兩元件之間更夾設有其他元件而無直接接觸。 第1圖顯示為依照本發明—實施例中形成含有金屬 050;;-a::!Q% 丁 WF,:ieff 201011817 :二的半導體裝置之流程圖。第2圖及第3圖顯示 I括制施例中之含金屬問極堆疊的半導體結構200於 2造P皆段的剖面圖。半導體裝置的形成方法100為 配s第1圖至第3圖來描述。
、方法1〇〇之起始步驟1〇2為提供一半導體基材21〇。 此半導體基材210包含♦。或者,此基材包含錯或錯化 石夕。在其他實施例中,此基材210可選用其他半導體材 料’像是鑽石、碳化石夕、神化鎵、GaAsp、AH*、八1(}_、 GalnP或前述之組合。 接著進行步驟104,其為於半導體基材21〇上形成各 種金屬閘極堆疊材料層。在—實施例中,—高介電常數 材,層214形成在半導體基材21〇上。一蓋層216形成 在同介電常數材料層214上。一金屬閘極層(金屬層) 218形成在蓋層216上。一多晶矽層22〇額外形成在金 屬f 218上。一界面層(IL) 212夾設在半導體基材2ι〇 及高介電常數材料層214之間。 高介電常數材料層214為經由像是原子層沈積法 (ALD)的適當製程形成。而其他用來形成此高介電常 數材料層的方法包含金屬有機化學氣相沈積法 (MOVCD)、物理氣相沈積法(pVD)、紫外線臭氧氧 化法及分子束磊晶法(MBE)。在一實施例中,此高介 電常數材料包含氧化铪(Hf〇2)。或者,此高介電常數 材料層包含金屬氮化物、金屬石夕化物或其他金屬氧化物。 金屬閘極層218為經由物理氣相沈積法(pvD)或 其他合適製程形成。此金屬閘極層218包含氮化鈦。在 0503-A3?9Q6TWF;ieff 201011817 另一實施例中,此金屬閘極層可包含氮化钽、氮化鉬、 it化鎢、鎢、碳_化钮、氮碳化组或氮化銘组。 蓋層216為夾設在高介電常數材料層214及金屬閘 極層218之間。此蓋層216包含氧化鑭(LaO)。或者, 此蓋層可包含其他合適材料。 界面層212例如為一薄的氧化矽層,其為在高介電 常數材料層214形成之前,先形成於矽基材210上。此 薄的氧化矽層可用原子層沈積法或熱氧化法來形成。 圖案化罩幕222為用來作為形成金屬閘極的罩幕, 其為形成在多層金屬閘極堆疊上。如第2圖所示,此圖 案化罩幕222形成在多晶矽層220上。在一實施例中, 此罩幕層222包含一由微影技術製程形成的圖案化光阻 層。一標準微影製程的製程步驟可包含光阻塗佈、軟烘 烤、罩幕對準、曝光、曝光後烘烤、顯影及硬烘烤。此 微影技術曝光製程也可同時使用或用其他合適的方法替 代,例如像是無罩幕微影技術、電子束寫入(electron-beam writing)、離子束寫入(ion-beam writing)及分子拓印 (molecular imprint) ° 在另一實施例中,圖案化罩幕層222包含一圖案化 的硬罩幕層,例如氮化矽。在一個形成此圖案化的氮化 矽硬罩幕層之實施例中,係經由一低壓化學氣相沈積法 (LPCVD)製程沈積一氮化石夕層於多晶矽層上。以氣相 沈積法形成氮化矽層所使用之前驅物包含二氯矽烷 (SiH2Cl2 ; DSC)、雙(第三丁基胺基)矽烷(C8H22N2Si ; BTBAS)及二矽乙烷(Si2H6 ; DS)。此氮化矽層上可進 201011817 一步形成—圖案化的光阻層, 化光阻層之開口範圍内蝕刻 =刻製程在圖案 介電材料作為圖案如或者’可使用其他 作為此硬罩幕。 卓綦例如,可用氮氧化矽來 接著進仃步驟1〇6,其為 多晶石夕層220,使用圖案 二】= 來圖案化 域及各個開口暴露欲移除間極區 餘刻製程移除在圖荦化罩慕居二疊材科層。進行第-層。在,例中 製程。在另-實施例中,此二-乾, 或者,二::二r到氣趙包含四敗化碳。 前述之組合夕的乳趙包含氣氣、溪化氫、氧氣或是 接著進行步驟1〇8,其為使 第r』來— 刻製程為使用-含氟的電漿= 屬閘極層。特別的是,此第二姓刻製程使 ^ 漿。例如’㈣的氣體包含四氟化碳。或者,可 程來一併移除多晶石夕及金屬閑極層。例如, 早的刻製程利用一含氟電漿的乾 除多,㈣屬間極層。此單一的蘭製二= 用氟奴化物的電漿,像是四氟化碳。 接著進行步驟m’其為對基材❹—稀釋的氨氣 0503-A33〇96TWF/jeff ' 7 201011817 =。在經過飯刻多晶石夕/金屬的製程之後,高分子殘餘物 會形成在包含基材及圖案化的多騎和金屬層之側壁的 =個表面上°例如刻多晶發會產生各種高分子殘餘 含氯同分子、含碳高分子、含氟高分子、含溴 遥^分+及7或含Μ分子。在另—實施例中,關金 2產生各種高分子殘餘物,包含含鈦高分子、含氯高 Γ及/或含、/臭化氫高分子。在姓刻多晶石夕/金屬之後,進 =釋:氫氟酸浸泡製程可將這些高分子殘餘物有效 500 . I 實施例中’稀釋的氫氟酸溶液的濃度為 〇〇 .卜即代表為500份水對!份的氫氟酸。在另一實 此稀釋的氫氟酸溶液的濃度在500: 1到100: ! 之間。 含越^著^步驟112,其為對半導體結構使用一包 ★ 氫縣㈣液。轉㈣—標準化學清 :白 可稱為SC2。在之前的步驟110中的氫氣酸浸 像是氟化_)的其他副產:: 氣二:Γ效地清潔此半導體結構2。〇及浸泡氮 氣酸所產生的相關副產物 移除蓋層的氧化部分。 “C2次泡製程也可 接著進行步驟114,其為對 釋的鹽酸溶液來移除蓋層,構:使用-稀 2。。式去W释的鹽酸濃度約小於500 : 成者,可選用硫酸來移除此 在另一實施例中,蘇鏗沾〇 由虱化鑭形成的盍層。 成—.、3人^ 的虱氟酸及鹽酸可混合在一起形 除高分子殘餘物及蓋層。構使用此混合溶液來移 201011817 高介;其 來有效地移除此高介電常數材:層u, 恭路;^圖案化罩幕層開口範 古 214可被笛… 乾固内的同介電常數材料層 了被第二蝕刻製程實質移除。在一實施例中, 钱刻製程,含乾絲刻。在—實施例中,此第三& 程利用含氟電漿來移除此高介電常數材料層。在二杏 施例中’此第三蝕刻製程使用包含像是氟、氯: 及惰3體的化學敍刻物來移除此高介電常數材料層。 接著進行㈣118,其為進行—清潔 =或其他形成在基材上及/或金屬開極堆SC ::餘物。此清潔㈣製程為設計用來有 他污染物。在一實施例中,此清二 =使用於夕晶矽及金屬圖案化後的清潔程序。例如, 包含一稀釋的氫氟酸浸泡製程,其近似於步 : :10:/或步驟112的SC2浸泡製程。在另一實施例中, ^用-包含氩氧化録(NH40H)及過氧化氫(喻) 的SCI溶液來進行此清潔製程。在另一實施例中 用。包含硫酸及過氧化氫(η2〇2)的溶絲進行此清潔製 毛£·。 在本方法$ ’整合了氫氟酸浸泡製程、SC2浸泡製 ,及鹽酸㈣製程來有效地移除蓋層及高分子殘餘物。 此製以出有效且高品質的裝置。特別的是,本方法 士半導體結構制—稀釋氫氟酸或SC2來有效地移除例 如為氧化鑭的蓋層及高分子殘餘物。 0503-^33〇96,rWF/ieff 9 201011817 、'、他製程步驟雖然未顯示於圖中,也可形成例如為 源極^的各種摻雜區域及多層内連線結構等元件裝 置在/貝施例中,輕摻雜汲極(LDD )區於形成閘極 堆疊之後形成。開極間隔物可形成在閘極金屬閘極堆疊 的側壁上。源極/汲極區為大致對齊間隔物的外部邊緣。 此閘極間隔物可擁有一多層結構及包含氧化石夕、氮化 砍氮氧化石夕或其他介電材料。無論摻雜η型雜質或 型雜質的摻雜源極/沒極區及輕摻雜祕(ldd)區皆由 傳統的摻雜方法像是離子佈植來形成。η型推雜雜質可包 3構、坤及/或其他材料以用來形成相關的摻雜區域 型摻雜雜質可包含蝴、銦及/或其他材料。 接著可進一步形成多層内連線結構。此多層内連線 結構包含垂直内連線像是傳統的通孔(_)、接觸點 (contacts),及水平内連線像是金屬線。各種内連線結 構元件可使用各種導電材料例如為銅、鶴及♦化物。在 -實施例中,一鑲嵌製程用於形成關於銅的多層内連線 結構。在另—實施射,鎢詩在接觸孔(_taet holes ) 中形成鎢拴塞。 -此半導體基材可進-步包含額外的隔離元件來對其 他兀件彼此之間做隔離。隔離元件可包含不同的結構且 可用不同的製程來形成。例如,—隔離元件可包含淺溝 槽隔離(sTI)的元件。淺㈣騎的職可包含姓刻在 基材中的溝槽並將此溝槽填滿介電材料,像是氧化石夕、 氮化石夕或氮氧切。此填滿的溝槽可有—多層結構例如 形成熱氧化襯層(thermaloxidelinerlayer)独氮化石夕 0503-A33〇96TWF-ie{T ,〇 201011817 填入溝槽。在一實施例中,可使用下列的製程順序創造 此淺溝槽隔離(STI)結構:成長一襯墊氧化層;形成一 低壓化學氣相沈積(LPCVD)之氮化物層;使用光阻及 罩幕來圖案化一淺溝槽隔離開口;在基材中蝕刻一溝 槽;選擇性地在溝槽襯層中成長熱氧化物來改善此溝槽 的界面;用化學氣相沈積(CVD)之氧化物填滿此溝槽; 使用化學機械研磨(CMP)回蝕刻及將氮化物剝離淺溝 槽隔離(STI)結構。 φ 此半導體結構200在此只作為方法100的應用之 一。此半導體結構200及方法100可樣用於形成其他含 有高介電常數及金屬閘極元件的半導體裝置,例如應變 半導體基材(strained semiconductor substrate)、異質半導 體裝置(hetero semiconductor devices)或無應力隔離結構 (stress-free isolation structure)。 本發明不只限於應用在含有場效電晶體的半導體結 構,也可延伸用於其他含有金屬閘極堆疊的積體電路。 • 例如,此半導體結構200可包含動態隨機存取記憶體 (DRAM )單元、單電子電晶體(single electron transistor; SET)及/或其他微電子裝置(在此統稱為微 電子裝置)。在另一實施例中,此半導體200包含鰭式 場效電晶體(FinFET)。當然,本發明也可應用於或輕 易適用於其他型態的電晶體,包含單閘極電晶體、雙閘 極電晶體及其他多閘極電晶體’及可在多種不同的應用 中做使用,包含感應單元(sensor cells )、記憶單元 (memory cells)、邏輯單元(logic cells)及其他應用。 0503-A33996TWF/jeff 201011817 在一實施例中,蓋層可為氧化銘。相同的處理步驟 包含虱滅的浸泡及SC2的浸泡皆可用於移除高分子殘 餘物。然後鹽酸的蝕刻或硫酸的蝕刻可用於移除蓋 在-實施例中,此方法可用於形成n型金 =
電晶體(函⑽ET)。在另—實施例中,本發明也= 前閘極”製程形成一金屬開極堆疊,其為用方法ι〇〇 形成金屬閘極結構並留置至最終結構中。在另一 中’本發明提供使用-混成的製程(hybrid以⑽來: 金屬閑極堆疊,其為时法⑽形成第―型金屬問極= 疊(像是NM0S金屬閘極堆疊)並留置至最終結構中。 第二型金屬閘極堆疊(像是PMQS金相極堆疊)則形 成為虛置閘極結構,如此即可進行源/汲極離子佈植製程 及退火製程。然:後’移除—部份的虛置閘極堆疊並將此 虛置開極溝槽重新填滿適當的材料。例如,移除掉在 PMOS區域中的多晶發層及金屬層,’然後將其填滿p型 金屬及更進一步填充其他金屬(例如銅)來形成pM〇s 金屬閘極堆疊。
在另一實施例中,此半導體基材可包含一磊晶層。 例如,此基材可擁有一磊晶層位於一塊狀半導體(匕仏 、miconductor )上。再者,此基材可有應變() 以增進效能。例如,此磊晶層可包含與那些塊狀半導體 不同的半導體材料,例如為一鍺化矽層位於一基 體矽上 或疋由 包3選擇性蠢晶生長(selective epitaxial growth ’ SEG)之製程來形成位於塊狀鍺化矽層上的矽 層。並且’此基材可包含絕緣層上覆矽(SOI)結構,例 〇5(}3-A3?Q96TWF]eff 12 201011817 如深埋介電層。或者,此基材可包含一深埋介電層(buried dielectric layer )像是深埋氧化(BOX )層,其可用像是 佈植氧隔離(separation by implantation of oxygen ; SIMOX)技術、晶圓鍵合(wafer bonding)、選擇性蠢晶生 長(SEG)或是其他合適方法形成。 本發明更可在進行第二蝕刻製程之後對基材進行一 濕式姓刻製程來移除額外的高分子殘餘物。在一實施例 中,所使用的稀釋氫氟酸之濃度為約小於100 : 1 ( 1〇〇 份水:1份氫氟酸), 雖然本發明已以數個較佳實施例揭露如上,然其並 非用以限定本發明,任何所屬技術領域中具有通常知識 者,在不脫離本發明之精神和範圍内,當可作任意之更 動與潤飾,因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。
0503-A33996TWF/jeff 201011817 【圖式簡單說明】 八第1圖顯示為依照本發明所提供在一實施例中形成 含有金屬閘極堆疊的半導體裝置之流程圖。 第2及第3圖為在一實施例中形成含金屬閘極堆疊 的半導體裝置在各種製造階段的剖面圖。 【主要元件符號說明】 200〜半導體結構; 212〜界面層; 216〜蓋層; 220〜多晶矽層; 210〜基材; 214〜南介電常數材料層; 218〜金屬閘極層; 春 222〜圖案化罩幕層。
Claims (1)
- 201011817 七、申請專利範圍: L一種半導體聢置的金 括: 屬閘極堆疊之形成方法,包 對一基材進行一笛一 多晶矽層及一金屬屏. 刻製程來移除該基材上的一 對該基材使用一鞴 物; 釋的氧氟酸來移除高分子殘餘 對該基材使用一清潔溶 | 過氧化氫及水; 砑巧春溶液包括鹽酸、 式蝕刻製程包括J釋:::刻::來移除-蓋層,該濕 材料^基材進行—第二_製程來移除—高介電常數 2.如申請專利範圍第〗 閉極堆疊之形成方法,更包人3之半導體裝置的金屬 後’對該基材進行另一濕式:刻製二韻刻製程之 子殘餘物。 糾I私來移除額外的高分 二物之半導體裝置的金屬 “二專蓋層係包含氧化鑭⑽)。 間極堆疊之形成方法 土導體裝置的金屬 m⑽份水:】份氫㈣t _之濃度小於 間極:广疊申=1 圍 5。〇:2疊之形成方法,其令該稀釋的鹽酸之漠度約ί 0503-Α: 39%TWF/ieff 201011817 門極堆^ 範圍第1項所述之半導體裝置的金肩 ” 7二:,去,其中該金屬閘極層係包含氮化鈦。 閘極㈣ 範圍第1項所述之半導體袭置的金屬 : 之形成方法,其中該金屬閘極層俜包含一導電 材料係擇自由下列所組成之 層係含導電 碳化组、氮仙、氮化鎢及_。 !、叙化叙、 括:8.—種半導體裝置的金屬閘極堆疊之形成方法,_ 在一基材上形成各種閘極 數材料層、-^位於層包含—兩介電^ 層位於在,介電常數材料層上、-金 曰位^在該i層上、—多^層位於該金屬層上. 對該基材進行一第一蝕刻製 罩幕声策程透過一圖案化閘招 曰開口來私除該多晶矽層及該金屬閘極 對該基材使用一溶液來移除 本層,— 層,該溶液侍包含豨藉’、 n殘餘物及該1 對哕其= 酸及稀釋的鹽酸;以及 材料ί基材進行n刻製程來移除該高介電常繫 9. 如申請專利範圍第8項 閘極堆疊之形成方法,其中 :導體裝置的金屬 -圖案化的光阻層。 °亥圖案化閘極罩幕層係包含 10. 如中請專利範圍第8項所 閘極堆疊之裉士七+ ^ ^ 干导體裝置的金屬 —圖案化的硬罩幕層。 罩幕層係包含 ^如申請專利範圍第1〇項 屬開極堆疊之形成錢,其巾 ^料置的金 甲该圖案化的硬罩幕層係包 丁 WF.:ieff 16 含氮化秒。 12· —種半導 括: —π⑺性唯璺之形成方法,包 對一基材進行—第〜 金屬閘極層; 刻製程來移除該基材上的一 對該基材使用一稀 镩釋的風氟酸來移除該第一 隨後對該基材❹-料_溶絲移除一氧化 :該基材進行一第二钱刻製程來移除一高介電常數 13.如 14.如申請專利範圍第 屬閘極堆疊之形成方法,體裝置的金屬開極堆疊 程剩下的殘餘物; 第一姓刻製 層;以及 材料層 12項所述之半導體裝置的金 其中該濕式蝕刻溶液係包含硫 酸。 ^如申請專利範圍第12項所述之半導體 方法,更包含在使:用該濕式姓刻溶液 月1J及在使用該稀釋的A氟酸之後對該基材使用一清潔 溶液。 、 16. 如ΐ請專利範圍第15項所述之半導體裝置的金 屬閘極堆疊之形成方法,其中該清潔溶液係包含氫氟 酸、過氧化氫及水。 17. 如申請專利範圍第ι2項所述之半導體裝置的金 0503-A33996TWF/jefT ,7 201011817 ι程更包含移除沈 屬問極堆疊之形成方法… 積在該金屬層上的一多晶矽層 18.如申請專利範圍第I〕項所述之半 :::堆疊之形成方法,更包含在進行該第一餘 之刚圖案化一位於該金屬閘極層上的罩幕声來定毛 極區域。 s个弋我 19. 如申請專利範圍帛12項所述之半導體裝置的金 屬閘極堆疊之形成方法’更包含在進行該第二㈣製程 之後,對該基材使用一額外的氫氟酸濕式蝕刻製程 20. 如申請專利範圍第12項所述之半導體裝置的金 屬,極堆疊之形成方法’其中該金屬閘極堆疊為一㈣ 金氧半導體場效電^(NMOSFET)的-金屬閘極結構。°^〇?-A3?Qg6TWF/jeff
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9475108P | 2008-09-05 | 2008-09-05 | |
| US12/338,615 US7776755B2 (en) | 2008-09-05 | 2008-12-18 | Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201011817A true TW201011817A (en) | 2010-03-16 |
| TWI376734B TWI376734B (en) | 2012-11-11 |
Family
ID=41799652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098129224A TWI376734B (en) | 2008-09-05 | 2009-08-31 | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7776755B2 (zh) |
| CN (1) | CN101667541B (zh) |
| TW (1) | TWI376734B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI859888B (zh) * | 2022-07-28 | 2024-10-21 | 日商斯庫林集團股份有限公司 | 基板處理方法、基板處理裝置及基板處理液 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315117B (zh) * | 2010-06-30 | 2013-05-22 | 中国科学院微电子研究所 | 一种Mo基/TaN金属栅叠层结构的刻蚀方法 |
| DE102010042229B4 (de) * | 2010-10-08 | 2012-10-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor |
| US8314022B1 (en) * | 2011-05-20 | 2012-11-20 | Intermolecular, Inc. | Method for etching gate stack |
| CN103107074B (zh) * | 2011-11-11 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| US8912610B2 (en) | 2011-11-11 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for MOSFETS with high-K and metal gate structure |
| CN103855093B (zh) * | 2012-11-30 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US8912041B2 (en) * | 2013-03-08 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming recess-free interconnect structure |
| US10079283B2 (en) | 2014-07-17 | 2018-09-18 | E Ink Holdings Inc. | Manufacturing method of a transistor |
| TWI548429B (zh) | 2014-11-07 | 2016-09-11 | 財團法人工業技術研究院 | 醫療用複合材料及其製作方法與應用 |
| TWI522231B (zh) | 2014-12-01 | 2016-02-21 | 財團法人工業技術研究院 | 金屬/高分子複合材料及其製作方法 |
| US9793105B1 (en) * | 2016-08-02 | 2017-10-17 | United Microelectronics Corporation | Fabricating method of fin field effect transistor (FinFET) |
| CN107799531B (zh) * | 2017-11-16 | 2018-12-14 | 长江存储科技有限责任公司 | 一种3d nand存储器等级层堆栈制造方法 |
| DE102021109147A1 (de) | 2020-05-15 | 2021-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtungsstruktur mit ungleichmässigem gateprofil |
| US11631745B2 (en) * | 2020-05-15 | 2023-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with uneven gate profile |
| CN113078209B (zh) * | 2021-03-24 | 2022-06-21 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、外围电路 |
| US12027595B2 (en) * | 2021-03-24 | 2024-07-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and fabrication method thereof, and peripheral circuit |
| US11545556B2 (en) * | 2021-04-19 | 2023-01-03 | Nanya Technology Corpoartion | Semiconductor device with air gap between gate-all-around transistors and method for forming the same |
| CN113862792A (zh) * | 2021-09-27 | 2021-12-31 | 哈尔滨科友半导体产业装备与技术研究院有限公司 | 一种碳化硅籽晶的清洗方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656097A (en) * | 1993-10-20 | 1997-08-12 | Verteq, Inc. | Semiconductor wafer cleaning system |
| US6099662A (en) * | 1999-02-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Process for cleaning a semiconductor substrate after chemical-mechanical polishing |
| US6562726B1 (en) * | 1999-06-29 | 2003-05-13 | Micron Technology, Inc. | Acid blend for removing etch residue |
| US7456113B2 (en) * | 2000-06-26 | 2008-11-25 | Applied Materials, Inc. | Cleaning method and solution for cleaning a wafer in a single wafer process |
| US7320942B2 (en) * | 2002-05-21 | 2008-01-22 | Applied Materials, Inc. | Method for removal of metallic residue after plasma etching of a metal layer |
| KR100493018B1 (ko) * | 2002-06-12 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| KR100519800B1 (ko) | 2004-01-13 | 2005-10-10 | 삼성전자주식회사 | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 |
| US7153784B2 (en) | 2004-04-20 | 2006-12-26 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode |
| KR100734274B1 (ko) * | 2005-09-05 | 2007-07-02 | 삼성전자주식회사 | 기판 세정용 조성물을 이용한 게이트 형성 방법 |
| US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
| US7488687B2 (en) * | 2006-09-12 | 2009-02-10 | Samsung Electronics Co., Ltd. | Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers |
| US7820552B2 (en) * | 2007-03-13 | 2010-10-26 | International Business Machines Corporation | Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack |
| JP2009021584A (ja) * | 2007-06-27 | 2009-01-29 | Applied Materials Inc | 高k材料ゲート構造の高温エッチング方法 |
| US7846834B2 (en) * | 2008-02-04 | 2010-12-07 | International Business Machines Corporation | Interconnect structure and method for Cu/ultra low k integration |
-
2008
- 2008-12-18 US US12/338,615 patent/US7776755B2/en not_active Expired - Fee Related
-
2009
- 2009-08-31 TW TW098129224A patent/TWI376734B/zh not_active IP Right Cessation
- 2009-09-03 CN CN2009101681856A patent/CN101667541B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI859888B (zh) * | 2022-07-28 | 2024-10-21 | 日商斯庫林集團股份有限公司 | 基板處理方法、基板處理裝置及基板處理液 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100062590A1 (en) | 2010-03-11 |
| CN101667541B (zh) | 2012-02-01 |
| US7776755B2 (en) | 2010-08-17 |
| TWI376734B (en) | 2012-11-11 |
| CN101667541A (zh) | 2010-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201011817A (en) | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process | |
| TWI392030B (zh) | 半導體裝置的製造方法 | |
| CN101872742B (zh) | 半导体装置及其制造方法 | |
| TWI411109B (zh) | 半導體裝置及製造半導體裝置之方法 | |
| TWI478222B (zh) | 半導體裝置 | |
| US20060065939A1 (en) | Metal gate electrode semiconductor device | |
| CN101661901B (zh) | 制造半导体元件的方法与半导体元件 | |
| US20050156208A1 (en) | Device having multiple silicide types and a method for its fabrication | |
| TW201019381A (en) | Semiconductor devices and methods for making semiconductor devices having metal gate stacks | |
| TW200843110A (en) | Semiconductor device manufacturing method and semiconductor device | |
| TW201123419A (en) | Integrated circuit having dummy structure for isolating devices | |
| JP2007207837A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201011818A (en) | Method of fabricating a semiconductor device | |
| TW201013773A (en) | Method for photoresist pattern removal | |
| CN107689376A (zh) | 半导体器件和方法 | |
| JP2007258267A (ja) | 半導体装置及びその製造方法 | |
| TW201013751A (en) | Methods of making semiconductor devices | |
| JP2011166163A (ja) | 半導体装置の製造方法 | |
| TW200945583A (en) | Semiconductor device and method of manufacturing the same | |
| US7989896B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI453804B (zh) | 形成半導體元件的金屬閘極堆疊的方法 | |
| KR102530213B1 (ko) | 반도체 디바이스 및 방법 | |
| JP2006013270A (ja) | 半導体装置およびその製造方法 | |
| CN113851425A (zh) | 形成半导体元件的方法 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |