TW201009956A - Integrated circuit metal gate structure and method of fabrication - Google Patents

Description

201009956 . 六、發明說明： 【發明所屬之技術領域】 本發明係有關於積體電路元件，且特別是關於半導 體元件之閘極結構。 【先前技術】 隨者技術卽點（technology nodes)縮小，半導體製程已 引進具有南介電常數之閘極介電材料（例如high-k介電材 ❻料）之使用。高介電常數材料之介電常數高於傳統常用的 氧化矽，允許較厚介電層的使用，而獲得相似的等效氧 化層厚度（equivalent oxide thickness, EOTs)。此製程還受 益於金屬閘極結構的導入，可提供較傳統多晶石夕閘極結 構還低的電阻。 尤其當閘極長度縮小，等效氧化層厚度（EOT)的最小 化更為關鍵。然而’閘極介電層（例如氧化铪）與矽基底之 間可能需要界面層（interfacial layer)。界面層亦會貢獻閘 Q 極結構之等效氧化層厚度。因此，隨著閘極長度尺寸縮 小，界面層的厚度變得更為重要。業界亦亟需增加閘極 介電層之介電常數以控制閘極結構之等效氧化層厚度。 再者，亦需降低閘截介電層之氧空位（oxygen vacancy)。 因此，業界亟需改良的閘極結構及其製法。 【發明内容】 本發明一實施例提供一種半導體元件的製造方法’ 包括提供半導體基底；於半導體基底上形成界面層；於 0503-A33937TWF/jychen 3 201009956 • 界面層上形成第一閘極介電層；於第一閘極介電層上形 成金屬層；以及將金屬層氧化以形成金屬氧化層，其中 金屬層之氧化包括自界面層捉取氧。 本發明另一實施例提供一種半導體元件的製造方 法，包括提供半導體基底；於半導體基底上形成界面層； 於界面層上沉積高介電常數介電層；以及於高介電常數 介電層上形成多層金屬閘極，其中多層金屬閘極之形成 包括.形成弟一金屬層，其中第一金屬層包含氧捉取成 ❹分；形成第二金屬層，其中第二金屬層包括可氧化成分、 含氧金屬、或前述之組合；以及形成第三金屬層。 本發明又一實施例提供一種半導體元件，包括閘極 介電層·’閘極電極，形成於閘極介電層上，其中閘極電 極包括.第一金屬層，包括氧抓取成分；第二金屬層， 位於第-金屬層之上，其中第二金屬層包含氧；第三金 屬層，位於第二金屬層之上；以及多晶矽層，其中第三 金屬層與多晶石夕層之間包括界面。 ❹ 【實施方式】 本發明大體關於於基底上形成積體電路，且特別是 關於製造半導體元件（例如場效電晶體S件，FET device) 之閘極結構。铁靡了組 每 、'應了解的疋，以下敘述提供許多不同的 A例或例子，用以實施本發明實施例的不同型態。以 特定例子及設置方式，僅用以精簡本發明 ===:這些敘述僅用以舉例說明，非用 X 卜以下的說明可能於不同實施例之 〇503-A33937TWF/jychen 201009956 . 間採用重複的標號及/或文字。此重複係為了簡要且清楚 地說明本發明實施例，標號或文字的重複不代表不同實 施例之間及/或結構之間，有任何關聯性。再者，當述及 一第一材料層位於一第二材料層“上”或“之上”（或其他相 似敘述）時，本發明實施例所包含的可能情形有第一材料 層與第二材料層直接接觸，或者，第一材料層與第二材 料層之間可能夹有·—或多層的其他材料層。 請參照第1圖，其顯示一實施例中之方法100的流 ❿程圖’係有關於閘極結構之形成。第2-6圖提供對應至第 1圖之製造流程的元件實施例。方法100可包含在一半導 體元件或其一部分的製程中。半導體元件可包括靜態隨 機存取記憶體（SRAM)及/或其他邏輯電路、被動元件（例 如如電阻、電容、及/或電感）、及/或主動元件（例如P通 道型場效電晶體(PFET)、N通道型場效電晶體(NFET)、 金氧半場效電晶體（MOSFET)、互補式金氧半（CMOS)電 晶體、雙載子電晶體（bipolar transistor)、高壓電晶體、高 〇 頻電晶體、其他記憶體、或前述之組合;)。 方法100開始於步驟102，首先提供基底（例如晶 圓）。在第2圖所示之實施例中，提供基底202。在一實 施例中，基底202包括結晶的矽基底。基底202可包括 數種摻雜型式，取決於設計需求，例如是p型基底或n 型基底。基底202亦可包括其他的元素半導體，例如録 或鑽石。或者，基底202可包括化合物半導體，例如碳 化石夕、神化錁、神化銦、或鱗化銦。再者，基底202可 選擇性包括磊晶層（epi layer) ’其可為應變磊晶層，用以 0503-A33937TWF/jychen 5 201009956 .纟曰進元件效能，及/或可包括絕緣層上矽（SOI)結構。此 外，基底202可包括形成於其上的複數個結構，包括主 動區、絕緣區、源極/汲極區、隔絕結構（例如，淺溝槽絕 緣結構）、及/或其他習知結構。 接著，方法100進行到步驟104,於基底上形成界面 層。在第3圖所示之實施例中，界面層3〇2形成於基底 202之上。界面層302可包括矽、氧、及/或氮。在一實 施例中，界面層302包括氧化矽。界面層3〇2可藉著原 ❹子層沉積（ALD)、濕式清洗（wet cleaning)、熱氧化、及/ 或其他適合製程而形成。在一實施例中，界面層3〇2之 厚度tl為約8埃(Angstroms)。 方去100接著進行到步驟1 〇6 ’於基底上形成閘極介 電層。閘極介電層可形成於界面層上。在一實施例中， 閘極介電層包括高介電常數材料(high-k material)。在第3 圖所示之實施例中，閘極介電層304形成於基底202之 上。閘極介電層304包括高介電常數材料。在一實施例 ❹中，高介電常數材料為氧化铪（如Hf02)。其他的高介電 常數材料例如包括氧化矽铪（如HfSiO)、氮氧化矽铪（如 HfSiON)、氧化鈕铪（如HfTaO)、氧化鈦铪（如HfTiO)、 氧化錘給(HfZrO)、前述之組合、及/或其他適合的材料。 在—實施例中，閘極介電層304包括Hf02，且具有約20 的介電常數。在實施例中，可形成其他附加的材料層， 例如覆蓋層（capping layer)及/或緩衝層於界面層302上。 附加的材料層可形成於閘極介電層304之上及/或之下。 覆蓋層之成分例如包括LaOx、AlOx、MgOx、及/或其他 〇503-A33937TWF/jychen 6 201009956 . 適合金屬氧化成分。閘極介電層304可使用ALD、CVD、 PVD、及/或其他適合製程而製造。 接著，方法100進行至步驟1〇8,於基底上之界面層 上形成金屬層。請參照第4圖所示之實施例，形成了金 屬層402。金屬層402之金屬成分可包括元素金屬或富含 金屬氮化層（metal-rich nitride)。金屬層402包括能捉取 氧（getter 0Xygen)(例如自界面層捉取）及/或容易被氧化 之成分。金屬層402之成分可特別選定，因而當氧化時， ❹可提供一具有高介電常數之材料層，如同隨後將提及之 步驟112所述。金屬層402例如包括鈦、钽、給、锆、 鎢、氮化鈦、氮化钽、其他適合金屬、或前述之組合。 金屬層402之厚度可藉於約2埃至20埃之間。金屬層4〇2 可例如使用物理氣相沉積（pVD)、原子層沉積（ALD)、金 屬氧化物化學氣相沉積（MOCVD)、及/或其他適合製輕。 在沉積金屬層402時，金屬層402可自界面層3〇2 抓取氧。如此’可造成較薄的界面層及/或抑制例如在高 ❹溫製程期間可能發生的界面層成長（如沉積金屬層4〇2期 間）。除了界面層之外或代替界面層，氧可能被其他材料 層捉取，例如閘極介電層及/或覆蓋層。氧之捉取可使金 屬層轉變為金屬氧化層’如同隨後將提及之步驟112所 述。 方法100接著進行至步驟110,形成金屬閘極。金屬 閘極之形成包括提供功函數金屬。在一實施例中’金屬 間極或其中一部分（如功函數金屬層）係與步驟1〇8所述 之金屬層臨場沉積而得（deposited in-situ)，例如是在第— 0503- A33937T WF/jychen 7 201009956 , 金屬層形成之後，立即形成而不對基底進行任何物理傳 送（physical transfer)，例如不轉移至其他位置、工具、或 腔體。金屬閘極之琳場沉積減少及/或消除金屬層之氧化 (例如因此其維持氧捉取成分）。請參照第5圖所示之實施 例’金屬閘極502形成於金屬層402之上。金屬閘極502 可使用PVD、ALD、CVD、電鍍、及/或其他適合製程而 製造。金屬閘極502可包括單層金屬層、雙金屬層（dual metal layer)、包括覆蓋層、及/或其他適合的金屬閘極結 ϋ 構。金屬閘極502可包括一層或多層材料層，包含Ti、 TiN、TaN、Ta、TaC、TaSiN、W、WN、MoN、Ru02、 及/或其他適合的材料。可能沉積之金屬例如包括p型金 屬材料（P-type metal materials)及/或 η 型金屬材料(N-type metal materials)。P型金屬材料之成分例如包括釘 (ruthenium)、！巴（palladium)、在白（platinum)、銘（cobalt)、 鎳（nickel)、導電金屬氧化物、及/或其他適合材料。N型 金屬材料之成分例如包括铪（hafnium)、錯（zirconium)、 ❹ 组（tantalum)、銘（aluminum)、金屬碳化物（例如碳化铪、 碳化錯、後化鈦、碳化銘）、铭化物（aluminides)、及/或其 他適合材料。可沉積除了功函數金屬以外的其他材料， 例如是填充金屬（fill metals)，可包括氮化鈦、鶴、欽、 銘、組、化组、姑、銅、錄、及/或其他適合材料。在 一實施例中，金屬閘極502(或其一部分）與金屬層402臨 場形成（formed in-situ)。 接著，方法100進行到步驟112，將步驟108中所形 成之金屬層轉變為閘極介電層。請參照第6圖所示之實 0503-A33937TWF/jychen 8 201009956 ，施例，形成金屬氧化層602(自第4圖所示之金屬層4〇 轉變而得）。金屬氧化層602作為閘極結構6〇〇之二閘 介電層。換言之，金屬氧化層6〇2及閘極介電層= 同作為閘極結構600之閘極介電層。因此，閘拯S结構 之等效氧化層厚度（EOT)係由金屬氧化層602與閘極介電 層304(及任何的界面層302)共同決定。金屬氣化層602 與閘極"電層304結構上可能是同質的（homogeneous)或 有梯度的（gradient)。在一實施例中，金屬氧化層602可 ❾提供高於閘極介電層304之介電常數。例如，可提供高 於Hf02之介電常數。金屬氧化層例如包括Ti〇2及/或 Ta2〇5 ° 以下敘述提供數種製程，可用以製造金屬氧化層 602，例如是金屬層402之轉變而得。然而，以下之敘述 僅為舉例，不可用以限制本發明。下述之製程可單獨使 用或結合使用（used in conjunction) 〇 在一實施例中，金屬層402在步驟110所述之金屬 G 閘極形成前被氧化。可進行氧化以使金屬層402轉變為 富含金屬（metal-rich)氧化層或氮氧化層。氧化之進行可 包括在含氧氣環境中之高溫退火、在高壓氧氣/氮氣氣氛 下之低溫退火、及/或其他適合製程。 在一實施例中，金屬層402之氧化可在金屬閘極（或 其一部分）形成之後進行。可進行氧化以使金屬層402轉 變為富含金屬氧化層或氮氧化層。氧化之進行可包括在 含氧氣環境中之高溫退火、在高壓氧氣/氮氣氣氛下之低 溫退火、及/或其他適合製程。 0503-A33937TWF/jychen 9 201009956 , 可使用高溫製程（例如退火）將金屬層402轉變為金 屬氧化層602。在一實施例中，使用快速退火來活化閘極 結構之相關連源極/汲極區。此製程更可提供將金屬層 402轉變為金屬氧化層602之好處。 在高溫製程期間，例如源極/汲極活化退火，金屬層 402亦可吸收（adsorb)，例如捉取（getter)，自界面層302 及/或閘極介電層304所釋放之氧。自閘極結構之其他材 料層捉取氧可例如減小界面層302之厚度，因而減小等 φ 效氧化層厚度(EOT)。 金屬氧化層602作為閘極結構600之一閘極介電 層。在一實施例中，金屬氧化層602大抵與閘極介電層 304 同質（substantially homogeneous)。在一實施例中，金 屬氧化層602及閘極介電層304形成了一梯度閘極介電 結構（gradient gate dielectric strcture)。金屬氧化層 602 可 包括氧化物或Ti、Ta、Hf、Zr、W、及/或其他適合金屬 之氮氧化物。所形成閘極介電層之介電常數值（k_value) ❹係由步驟1〇8中所選用之金屬層402的成分決定。在一 實施例中，所形成之金屬氧化閘極介電層之介電常數高 於起初所沉積之閘極介電層（如步驟106所述）。 在實施例中，方法100可繼續包括更進—步的製程 步驟，例如内連線（interconnects)、接點（contacts)、覆蓋 層、及/或其他適合結構之形成。方法100可包括在“閑 極最後(gate last)”製程中，其中金屬閘極結構形成在一 溝槽（trench)中。溝槽藉著移除虛置閉極結構(例如犧牲多 晶矽閘極）而形成。或者’方法100可包括在“閘極最先 0503-A33937TWF/jychen 10 201009956 . (gate first)”製程中。 請參照第7圖，其顯示部分的半導體元件7〇〇。元件 700可包括靜態隨機存取記憶體（SRAM)及/或其他邏輯電 路、被動元件（例如如電阻、電容、及/或電感）、及/或主 動元件（例如P通道型場效電晶體（PFET)、N通道型場效 電晶體(NFE丁）、金氧半場效電晶體（MOSFET)、互補式金 氧半（CMOS)電晶體、雙載子電晶體（bip〇iar transistor)、 1¾ t電體、局頻電晶體、其他記憶體、或前述之組合）。 ❹半導體元件700包括閘極結構702,其包括多層金屬閘極 (multi-layer metal gate)，例如以下將敘述的金屬層714、 716、及 718。 半導體元件700包括基底704。基底704可大抵相似 於第2圖中所示之基底202。複數個淺溝槽絕緣結構706 形成在基底上以使一個或多個元件（例如電晶體）彼此隔 離。淺溝槽絕緣結構706可包括氧化矽、氮化矽、氮氧 化石夕、氟掺雜矽玻璃（FSG)、及/或低介電常數材料。亦可 ® 能使用其他的隔離方法及/或結構來取代或與STI結構共 同使用。淺溝槽絕緣結構706之形成可藉著使用例如對 基底704進行反應性離子蝕刻（RIE)以形成溝槽，接著使 用沉積製程於溝槽中填入絕緣材料，之後進行化學機械 研磨（CMP)製程。 包含輕摻雜源極/汲極區及重摻雜源極/汲極區之源 極/汲極區708設置在基底704上，且與半導體元件700 之閘極結構702鄰接並相關連。源極/汲極區708可藉著 將P型或η型之摻質（dopants)或雜質（impurities)佈植到基 〇503-A33937TWF/jychen n 201009956 , 底704中而形成，佈植的方式取決於所需之電晶體結構。 源極/汲極區708之形成可包括使用微影、離子佈植、擴 散、及/或其他適合製程。 間隙壁720形成於半導體元件700之閘極結構702 的侧壁上。間隙壁720可由氧化石夕、氮化石夕、氮氧化石夕、 碳化矽、氟摻雜矽玻璃、低介電常數材料、前述之組合、 及/或其他適合材料所形成。間隙壁720可具有多層結 構，例如包括一或多層襯塾層（liner layers)。襯塾層可包 0 括介電材料，例如氧化矽、氮化矽、及/或其他適合材料。 間隙壁720之形成方法可包括沉積適合的介電材料，以 及非等向性蝕刻所沉積之介電材料以形成間隙壁720之 輪廓。 半導體元件700之閘極結構702包括界面層710、閘 極介電層712、及金屬閘極。金屬閘極包括第一金屬閘極 層（第一金屬層）714、第二金屬閘極層（第二金屬層）716、 及第三金屬閘極層（第三金屬層）718。界面層710可大抵 ❿ 相似於第3圖所示之界面層302。閘極介電層712可大抵 相似於第3圖所示之閘極介電層304。閘極結構702可包 括其他附加的材料層，例如覆蓋層。 金屬閘極之第一金屬層714包括氧捉取成分 (oxygen-gettering composition)。第一金屬層 714 可自界 面層710捉取氧。氧之捉取可允許界面層710之厚度減 小及/或在隨後製程（例如高溫製程）期間限制界面層710 之成長。氧捉取成分例如包括富含金屬氮化物（如富鈦的 氮化鈦或氮化矽鈦）、富含金屬碳化物（如富鈕的碳化 0503-A33937TWF/jychen 12 201009956 . 钽）、及/或其他適合材料。在一實施例中，第一金屬層 714之厚度介於約1埃至5埃。在一實施例中，第一金屬 層714之厚度介於約5埃至50埃。第一金屬層714可藉 著使用例如PVD、ALD、MOCVD、及/或其他適合製程 而形成。 第二金屬層716包括一成分，其用以使氧化及/或氧 擴散更容易。第二金屬層716可包括含氧金屬層 (oxygen-containing metal layer)。在一實施例中，所沉積 0 之第二金屬層716包括可氧化金屬成分（oxidizable-metal composition)。適合的成分例如包括富碳的TaC、TaCO、 TaCNO、及/或其他適合成分。成分例如可更包括氮化 钽、含氧金屬（如TiON、MoON)、及/或其他適合成分。 在一實施例中，第二金屬層716之厚度介於約1埃至約5 埃。在一實施例中，第二金屬層716之厚度介於約5埃 至約50埃。第二金屬層716可藉著使用例如PVD、ALD、 MOCVD、及/或其他適合製程而形成。在一實施例中，係 ❿ 形成元素金屬層或金屬氮化層。接著，進行氧化製程而 形成含氧第二金屬層716。氧化製程可包括於氧氣氛中退 火、包含氧電漿之電漿處理、在高壓氧氣/氮氣氣氛下之 低溫退火、及/或其他適合製程。在一實施例中，氧電漿 處理可在週遭溫度至300°C之間進行。在一實施例中，進 行在高壓氣氛下之低溫退火，所使用之溫度介於500°C至 800°C之間。氧氣/氮氣之比例可於純氧與氧氣/氮氣分壓 為約1%之間調整。 第三金屬層718包括一成分，其與多晶矽相容 0503-A33937TWF/jychen 13 201009956 (compatible)。在一實施例由 ’多晶碎覆蓋層形成在第三 金屬層718上。第三金屬層 屬7ιδ可包括一成分，可使之 抵抗氧化及/或提供較低的参& 衣面杈糙度。適合的成分例如 包括富氮的TiN、TaN、富硝从> 卜 ^ 之的Ta〇及/或其他適合材料。 第三金屬層718可藉著使用紅丨」 ^ 例如 PVD、ALD、M0CVD、 及/或其他適合製程而形成。+ 在〜實施例中，第三金屬層 718之厚度介於约1埃至岣1ς 印 ^ 15埃。在一實施例中，第三 金屬層718之厚度介於約s ^

矢至約50埃。在一實施例中， 多晶矽層形成於第三金屬展71。 曰Π8之上，且兩材料層（多晶 矽層與第三金屬層718)之間& & &界面沒有石夕化層形成。 因此，第一金屬層7^4 ·5γ·^ 4 了自界面層710捉取氧。氧 之捉取可減小界面層71〇之厗h ^ 夜及/或限制其成長。第二 金屬層716可提供軋至閘核谷 從；|電層712。因此，多層閘極 結構允許氧進入閘極介電> 7 包層712以修復（repair)氧空位 (oxygen vacancy) ’氧空位可例如控制pM〇s元件之啟始 電壓（threshold voltage)及等效氧化層厚度（E〇T)。 元件700可使用“閘極最後，，製程或“閘極最先” 製程而製造。元件700可使用方法800或其部分方法而 形成。方法800將於下文中參照第8圖作說明。其他材 料層可出現在元件700上’包括覆蓋層、缓衝層、金屬 層、内連線、層間介電層、及/或其他習知結構。 請參照第8圖’其顯示用以製造包含多層金屬閘極 之半導體元件的方法800，例如是顯示於第7圖中之半導 體元件700。方法800開始於步驟802，提供基底。基底 可大抵相似於如第7圖所示之基底704。 0503-A33937TWF/jychen 14 201009956 ， 接著’方法800進行刭牛挪。Λ/Ι 層。界面層可包括石夕、氧、 於基底上形成界面 一每山 7軋、虱、及/或其他適合材料。在 “、、:二备界面層包括氧化矽。界面層可藉由ALD、 界tC、03處理、及/或其他適合製程而形成。 8面層可大抵相似於如第7圖所示 : 行至步驟806，形成閘極介電層。閘極 圖所示之閘極介電#712。纟f 相似於如弟7 材料層可於步驟_中开施例中，一或多層附加 或之下的覆蓋：成，例如位於_介電層之上 胃料行❹驟繼，形❹ t屬層。第—金屬層包括具有氧捉取 第-金ΐ二可大抵相似於如第7圖所示之 沉積時即；氧二广例如 ❹ 相似於如第7圖所示之第二金屬層716。㈡ 只方也例中’弟一今属® ：« 苐^屬層係臨場(in-Situ)形成。例如，第二 ^ 一金屬層形成之後立即形成，而屬曰在第 傳送，例如不轉移至其他位置、^基任何物理 :可:是較佳的製程，可避免第-_二= 化。如此可允許隨後氧之導入（例如捉取自 工也軋 制。在其他實施例中，第—金屬層及第」全^^控 場（ex>situ)形成。 A屬層係非g品 〇503-A33937TWF/jyche] 15 201009956 , 第一及第二金屬層可藉著PVD、ALD、MOCVD、及 /或其他習知製程而形成。在一實施例中，第二金屬層之 形成包括氧化製程。例如，可於第一金屬層上形成元素 金屬層或金屬氮化層。接著，將元素金屬層或金屬氮化 層氧化以形成具有含氧金屬成分之第二金屬層。用以氧 化金屬之製程包括於氧氣氣氛中退火、氧電漿處理、在 高壓氧氣/氮氣氣氛下之低溫退火、及/或其他適合製程。 第一金屬層可自界面層捉取氧。為了減低電晶體之 q 等效氧化層厚度（EOT)，亟需控制界面層之厚度。沉積後 之界面層的厚度可能在隨後的製程（例如暴露於高溫）期 間增加。自界面層捉取氧可減小界面層之厚度及/或限制 其成長。氧之捉取可使第一金屬層之厚度增加及/或使其 氧化。 第二金屬層（高含氧層，oxygen-rich layer)可用以傳 送氧至閘極介電層。所傳送之氧可修復隨後製程（例如快 速熱退火）期間閘極介電層中所產生的氧空位。氧空位可 ❹ 導致PMOS元件具有高啟始電壓，造成MOS電晶體的電 荷捕獲（trapping)及正偏壓溫度不穩定性（positive bias temperature instability, PBTI)增強。 接著，方法800進行至步驟810，形成多層金屬閘極 之第三金屬層。第三金屬層可大抵相似於如第7圖所示 之第三金屬層718。第三金屬層可藉由PVD、ALD、 MOCVD、及/或其他適合製程而形成。在一實施例中，第 三金屬層與第二金屬層係臨場形成。在另一實施例中， 第三金屬層與第二金屬層係非臨場形成。第三金屬層與 0503-A33937TWF/jychen 16 201009956 ， 其上之材料層（例如多晶矽層）之間可形成有力的界面 (effective interface)。 方法800接著進行到步驟812，進行退火。退火可於 氧氣氛中進行。退火製程可包括高溫退火或低溫高壓（例 如，20atm)退火。退火可用以將氧導入閘極介電層及/或 第二金屬層。氧之導入可如步驟810之說明所述減少氧 空位。在一實施例中，步驟812可自方法800中刪去。 雖然本發明已以數個較佳實施例揭露如上，然其並 φ 非用以限定本發明，任何所屬技術領域中具有通常知識 者，在不脫離本發明之精神和範圍内，當可作任意之更 動與潤飾，因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。 ❿ 0503-A33937TWF/jychen 17 201009956 ， 【圖式簡單說明】 第1圖顯示本發明一實施例中，形成包含高介電常 數層之閘極結構的方法流程圖。 弟2-6圖根據第1圖之方法的一系列製程剖面圖。 第7圖顯示本發明一實施例中，包含多層金屬閘極 結構之半導體元件的剖面圖。 第8圖顯示本發明一實施例中，製造多層金屬閘極 的方法流程圖。 ❹ 【主要元件符號說明】 100、800〜方法； 102 、 104 、 106 、 108 、 110 、 112 、 802 、 804 、 806 、 808、810、812〜步驟； 202、704〜基底； 302、710〜界面層； tl〜厚度； 304、712〜閘極介電層； 402、714、716、718〜金屬層； ❹ 502〜金屬閘極； 602〜金屬氧化層； 600、702〜閘極結構； 700〜元件； 706〜淺溝槽絕緣結構；708〜源極/汲極區； 720〜間隙壁。 0503-A33937TWF/jychen 18

Claims (1)

1. 201009956 ，七、申請專利範圍： h 種半導體元件的製造方法，包括 提供一半導體基底； 於該半導體基底上形成一界面層； 以及 其中該金屬 於該界面層上形成一第一閘極介電層 於該第一閘極介電層上形成一金屬層 將該金屬層氧化以形成一金屬氧化層 層之氧化包括自該界面層捉取氧。 © . 2.如申請專利範圍第"員所述之 方法，复由兮入e « 〒脰7^件的製造 捉取氧:以金屬層之氧化更包括自” _馳介電層 3.如申凊專利範圍第1項所述之半導體开# 1 方法，其中該界面層包括氧化石夕。+¥體兀件的製造 方法4 Λ申請專職圍第1項所述之轉體元件的製造 法、、中該金屬氧化層形成一第二閘極介電層。 ©方法5,.宜如中圍f4項所述之半導體元件的製造 極介電層 層之介電常數大於該第-間 6如申請專利範圍第】項所述之半導體元件的製造 金屬氧⑹I中該金屬層包括以一快速退火製程而氧化為該 7如申請專利範圍第工項所述之半導體元件的製造 f二、令：金屬層包括鈦，、銓、錯、鶴、氮化鈦、 氮化麵、或前述之組合。 8.如申請專利範圍第i項所述之半導體元件的製造 〇503-A33937TWF/jyche】 19 201009956 方法’其中該金屬層包括—元素金屬 化層。 a飞虽含金屬氮 9. 如申請專利範圍第丨項所述之 方法’更包括沉積一功函數金屬，其中： = 函數金屬係臨場沉積。 ’θ，、該功 10. —種半導體元件的製造方法，包括： 提供一半導體基底； ’ 於該半導體基底上形成一界面層； ❹ 於該界面層上沉積—高介電常數介電層 常數介電層上形成一多層金她，其 宁a夕層金屬閘極之形成包括： 形成一第一金屬層，並中嗜筮 取成分； -中。亥弟金屬層包含—氧捉 包括一可氧 、形成-第二金屬層，其中該第二金屬層 化成刀 含氧金屬、或前述之組合；以及 形成一第三金屬層。

   n.如申請專利範圍第 造方法，其中該第-金屬層 12.如申請專利範圍第 造方法，更包括： 10項所述之半導體元件的製 包括一富含金屬氮化層。 10項所述之半導體元件的製

   氧化該第二 將氧由氧化 金屬層；以及 之該第二金屬層擴散至該高介電常數 1方味t申明專利範圍第1〇項所述之半導體元件的製 把〆Ί該第三金屬層包括富氮的氮化鈦、富氣的 〇503-A33937TWF/jychen 20 201009956 氮化鈕、富碳的碳化鈕、或前述之組合。 14·如申請專利範圍第1〇項所述之半導體元件的製 造方法’其中該第-金屬層及該第二金屬之形成係臨場 a I5·如申請專利範圍第⑺項所述之半導體元件的製 化方法，更包括以該第一金屬層自該界面層捉取氧。 ^ I6.如申請專利範圍第1〇項所述之半導體元件的製 仏方法，更包括將氧由該第二金屬層擴散至該高介電 ❹數層，其中該第二金屬層包括一含氧金屬成分。 17· —種半導體元件，包括： 一閘極介電層； 其中該閘極 其中該第 ;以及 晶石夕層之間 一閘極電極，形成於該閘極介電層上 電極包括： 一第—金屬層，包括一氧抓取成分； 一第二金屬層，位於該第一金屬層之上 二金屬層包含氧；

   第二金屬層，位於該第二金屬層之上 乡晶⑪層，其中該第三金屬層與該多 包括一界面。 8.如申請專利範圍第17項所述 中該第一合屬爲十層由人 卞守篮兀仵其 弟金屬層之厚度介於Μ埃至5埃， 五屬層之厚度介於約丨埃至5埃，且 =二- 之厚度介於約】埃至15埃。' /、中该弟二金屬層 MLt請專利範㈣]7項所述之半導體元件，其 /第孟屬層包括富鈕的碳 厌亿隹—自鈦的氮化鈦、富 〇5〇3-A33937TWF/jychen 21 201009956 鈦的氮化石夕鈦、或前述之組合。 20.如申請專利範圍第17項所述之半導體元件，其 中該第二金屬層包括富碳的碳氧化钽、富碳的碳氮氧化 组、或前述之組合。

   0503-A33937TWF/jychen 22