TW201005874A - Semiconductor devices with extended active regions - Google Patents
Semiconductor devices with extended active regions Download PDFInfo
- Publication number
- TW201005874A TW201005874A TW098116023A TW98116023A TW201005874A TW 201005874 A TW201005874 A TW 201005874A TW 098116023 A TW098116023 A TW 098116023A TW 98116023 A TW98116023 A TW 98116023A TW 201005874 A TW201005874 A TW 201005874A
- Authority
- TW
- Taiwan
- Prior art keywords
- active region
- region
- trench
- recess
- active
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H10W10/0145—
-
- H10W10/17—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
Description
201005874 六、發明說明: 【考务明戶斤屬才支名好々貝3 參考先前申請案 本申請案已於2008年7月30曰在美國作為專利申請案 第12/184,421號案提出申請。 發明領域 本揭露大體上關於半導體製程及較特定地關於形成 具擴展之主動區域之半導體元件。 C 才支冬好】 發明背景 半導體製程技術典型地針對主動間隔及主動寬度強加 各種尺寸限制。例如’一代表性的9〇奈米的節點CMOS技術 可允許一最小主動間隔140奈米及一最小主動寬度丨…奈 米。典型地’強加的此類尺寸限制允許在半導體製程期間 之製造公差並確保適當的元件隔離。特定地,強加此類尺 寸限制可使得圖案化主動區域及隨後填充由淺溝槽產生的 間隙較為容易。 然而’此類尺寸限制降低了設計靈活性。例如,在某 些實例中希望較寬的主動區域來增加驅動電流,但是由於 由習知的設計及製程方法強加的嚴格尺寸限制而無法實 施。如一例子’在SRAM胞元中只能透過以增加胞元大小為 代價來獲得較寬主動區域。因此,有對形成具擴屎之主動 區域而實質上符合針對一特定半導體製程技術之設計規格 所強加之該等尺寸限制的半導體元件的需求。 201005874 C考务明内溶1】 依據本發日狀-實_,係 層内及上形成一半導體元件的方法,4 、 +冷體 驟:相鄰於—第—主動區域形成4方法包含以下步 該溝槽;在該溝槽之一中心部分上开^用絕緣材料填充 該溝槽之在該遮罩特徵之—第—側與=特徵以暴露 之一第-側;關賴溝槽之、=%區域之間 下一第及卜以 側内以在該溝槽内留 邛,及在6亥第一凹部内生長—第—石 使該第-主動區域擴展到包括該第 ::广 展之第一主動區域。 並攸而形成一擴 圖式簡單說明 本發明以範例方式說 同的參考符號表示相同的元件二制,f中相 簡明及清晰岭明並不必按比例”。了 圖;第1圖是在一製程步驟期間之一半導體元件之-截面 第2圖是在一势游牛 圖; 、乂驟期間之一半導體元件之-截面 圖,·第3圖是在-製程步驟期間之一半導體元件之一截面 圖;第4圖是在—製程步驟期間之—半導體元件之—截面 第5圖是在一萝 圖· 、v驟期間之一半導體元件之一截面 第6圖是在—製程步驟期間之一半導體元件之一截面 4 201005874 圖 圖 圖; 第7圖是在—製程步驟期間之一半導體元件之— 第8圖是在—製程步驟㈣之-半導體元件之 第9圖是在-製程步驟期間之—半導體元件之一 截面 截面
第10圖是在一製程步驟期間 及 之一半導體元件之一截面 第11圖 一俯視圖。 是第10圖之該半導體 元件在一製裎步驟期間 之
【實施方式;J 較佳實施例之詳細說明 舉例而言,在同-積體電路中,可以形成具有不同寬 度的主動區域,其中兩種類型的主動區域都處在最小的被 允許的間距。這«由允許在同―龍電路中的具有標準 驅動電流7L件及較高的㈣電流元件之選擇來允許提高設 計靈活性。在-層面中,提供了形成—半道體元件的一方 法。該方法包括相鄰於—第—主動區域形成—溝槽。該方 法進-步包括用絕緣材料填充該溝槽。該方法進一步包括 在該溝槽之-h部分上形成—料射Ux絲該溝槽之 在該遮罩特徵之一第—側與該第一主動區域之間之一第一 側。忒方法進一步包括餘刻到該溝槽之該第一側内以在該 溝槽中留下-第-凹部。該方法進―步包括在該第一凹部 内生長一第一磊晶區域以使該第一主動區域擴展到包括該 201005874 第一凹部並從而形成一擴展之第—主動區域。 在另一層面♦,提供形成一半導體元件的方法。該方 法包括提供-半導體基板。該方法進一步包括在一主動區 域周圍形成定義該线區域的—邊界之—溝槽。該方法進 -步包括賴緣材料填充該溝槽以形成—隔離區域。該方 法進-步包括在該隔離區域上形成—遮罩特徵,其中該遮 罩特徵具有與該线輯·〗的_翁,續供該隔離區 域之在該料㈣之該邊緣與該杨_之間之—暴露的 區域。該方法進-步包括姓刻到該該暴露的區域内以形成 一凹部。該方法進-步包括用半導體材料填充該凹部以形 成-擴展之主動區域,該擴展之主動區域作為以半導體材 料填充之該凹部與該主動區域之一組合。 在又-層面中,提供一半導體元件。該半導體元件包 括具有―頂面之-半導體結構。财導體元件進-步包括 自該頂面延伸到—第—深度之絕緣材料之-隔離區域。,亥 =導體科進—步包括具有—中心部分及—相_ Γ材料之—主動區域,其中:⑴料心部分自該頂面延 ^至少該第―雜;⑺該相鄰部分具有處於該頂面之頂 ,分及不超過-第二深度之—底部部分;⑺該第二深产 度;⑷該相鄰部分自該頂部部分到該底料 刀處在该中心部分與隔離區域之間;及(5)該隔離區域直接 地在遠相鄰部分之該底部部分下面。 第1圖疋-半導體凡件1〇在一製程步驟期間之面 圖。半導體元件10可使用—半導體基板12使用習知的半導 201005874 體加工設備來形成。本文描述之半導體基板12可為任一半 導體材料或半導體材料之一組合,諸如砷化鎵、矽鍺、絕 緣層上覆矽(SOI)、矽、單晶矽、類似物及上述之組合。雖 然本發明之一實施例使用一塊狀矽基板予以描述,但是其 匕類型的基板(包括SOI)也可與本發明一起使用。在基板12 之一頂面上可生長一墊氧化層14。舉例而言,該塾氧化層 可以是5奈米到25奈米厚。下一步,一氮化層16可沉積在該 墊氧化層上。舉例而言,該氮化層可以是5〇奈米至2〇〇奈米 厚。下—步’使用半導體製程技術可形成主動區域24、26、 28及30以使這些主動區域分別由溝槽18、20及22隔開。 現在參考第2圖,可使用一絕緣材料來填充溝槽18、2〇及 22以形成淺槽溝隔離區域32、34及36。下一步,該等淺槽溝隔 離區域之頂面可使用例如化學機械拋光來平面化。 現在參考第3圖,例如可使用一濕鱗姓刻把氮化層16自 主動區域24、26、28及30移除。下一步,可使用例如一氫 氟蝕刻來移除墊氧化層14。如在第3圖中所示,該墊氧化層 i 之移除可致使形成諸如溝槽凹陷區46的溝槽凹陷區 (dlV0t)。下—步,犧牲氧化層38、40、42及44可獲生長。 下一步’如第4圖中所示,可形成包括光阻區段48、50及52 的一已圖案化的光阻層。參考第5圖,光阻區段48、50及 52(也稱為遮罩特徵)可先於蝕刻被修整。舉例而言,修整 (trimming)可包括灰化。作為一例子,在淺槽溝隔離區域34 上形成之遮罩特徵50可在兩側留下暴露的區域。每個暴露 的區域可在遮罩特徵50之邊緣及相對應的主動區域之間。 7 201005874 現在參考第6圖’犧牲氧化屏以^ 曰坤、40、42及44與溝槽隔 離區域32、34及36内氧化物的—卹八 Η分可遭移除以產生凹部 54、56、58及6〇。舉例而言,可田杜 J用使用氫氟酸(HF)的一等 向性乾關或-非等向性氧化乾钱刻來作為本步驟的一部 分。在-實施例中,該等凹部的深度可以是3〇奈米至1〇〇奈 米。下-步,如在第7圖中所示’可移除光阻區段料、观 52 ° 現在參考第8圖,可蟲晶地生長石夕以形成蟲晶區域62、 66。此步驟導致主動區域選擇性的變寬。因此,例如該最 初主動區域64及68由於該等已生長之磊晶區域而加寬了。 然而,同時,未圖案化的區域受例如犧牲氧化層38及44來 保濩。由於矽磊晶地生長,其與最初主動區域具有相同的 晶體方位。因此,使用此製程,選擇性的主動區域可按需 要遭加寬以提供較多的驅動電流。此外,使用相同的淺溝 槽隔離區域來為加寬與不加寬的主動區域提供絕緣。換言 之’在符合由一技術強加的尺寸限制(諸如9〇奈米CM〇s) 的情況下可以形成加寬的主動區域。雖然第8圖把本步驟描 述為矽的磊晶生長,但是矽可使用其它方法在凹部内被提 供,只要該被提供的矽在該等主動區域中與該最初的矽具 有相同的晶體結構及方位。 下一步’如在第9圖中所示,可拋光該頂面元件1〇以移 除除了例如在擴展主動區域82及84中形成的該磊晶生長以 外的已生長的蟲晶區域。舉例而言’此步驟可使用化學機 械拋光技術來執行。由於此步驟’主動區域7〇及72可具有 201005874 一寬度76,與最初寬度74相對。特定地,如第9圖所示,擴 展部分78及80可增加最初寬度74。擴展主動區域82及84可 提供額外的表面區域,導致一較高電晶體驅動電流。然而, 主動區域之擴展可使淺溝槽隔離區域34變窄,如參考數字 81所示。下一步,如在第10圖中所示,閘極介電層86及88 可在主動區域70及72上形成。此外,如在第10圖中所示, 可形成一閘極層9 0。可形成附加的間隔(圖未示)以形成電晶 體。 現在參考第11圖,其顯示了第10圖之該元件10之一俯 視圖,可形成具有分別與主動區域92及94相對應的通道寬 度的電晶體96及98,與最初寬度74相比而言,電晶體96及 98具有擴展寬度76。在一實施例中,半導體元件10可包括 具有一頂面的一半導體結構(例如基板12)。隔離區域3 2、3 4 及36可自基板12的頂面延伸到某一深度。主動區域92可具 有一中心部分(例如表示由主動區域74覆蓋之區域)及一相 鄰部分(例如表示由主動區域84覆蓋之區域)。該主動區域之 中心部分至少要延伸到例如與隔離區域32、34及36之深度 相同的深度。該相鄰部分可具有一具有與該中心部分之頂 面處在同一平面上之一頂面的頂部部分且其具有一不超過 該中心部分所延伸的深度之某一深度的底部部分。自該等 各種視圖之組合可明顯看出,隔離區域32(第2圖中顯示, 但第1圖中未示)的至少一部分可直接地在該相鄰部分之底 部部分的下面。 此外,在描述中及在申請專利範圍中該等術“前”、 201005874 ,、二、底、“在···上”、“在…下,,等,如果有的話, ^用叫述之目的且不必絲描述永久的相對位置。要理 、乂樣㈣轉術語在適當的情況下是可互相交換的, 二使本文"述的本發明之實施舰夠以例如本文所說明 或描述的方他相其它方位來操作。 ’、、、;本务明在本文巾參考特定實施例予以描述,但是 在不背離在下面的申請專利範圍中所提出之本發明的範圍 下可作各種修改及改變。因此,本㈣書及圖式被 =為是在—說明而非—限制的意義上,且所有此類修改打 具破包括在本發明之範_。本文描㈣針對狀實施例 的任何利i、優勢或對問題的解決方案不打算理解為任一 或所有該等申請專利範圍之一關鍵的、必須的或實質的特 徵或元件。 另外,本文中使用的術言吾被定義為—或多於— 個。還有,在申請專利範圍中諸如“至少一個,,及“一或多個,, ‘之引,入性片語之使用不應該理解為意味著用該等不定冠詞 引入的另一申請專利範圍元件限制任一包含此類已引 人的甲請專利範圍元件之特定㈣請專利範圍項為包含只 有:個此類it件之發明,即便當同—中請專利範圍項包括 該等引入性片語“―或多個,,或“至少-個,,及諸如“-,,的不 定旭。司時。上述情況同样適用於定冠詞的使用。 除非另外說明,不然諸如“第一,,及“第二,,之術語任意 地,分此類術語所描述的該等元件。因此,這些術語不必 打算表示此類元件之時間上的或其它的優先順序。 201005874 i:圖式簡單說明3 第1圖是在一製程步驟期間之一半導體元件之一截面圖; 第2圖是在一製程步驟期間之一半導體元件之一截面圖; 第3圖是在一製程步驟期間之一半導體元件之一截面圖; 第4圖是在一製程步驟期間之一半導體元件之一截面圖; 第5圖是在一製程步驟期間之一半導體元件之一截面圖; 第6圖是在一製程步驟期間之一半導體元件之一截面圖; 第7圖是在一製程步驟期間之一半導體元件之一截面圖; 第8圖是在一製程步驟期間之一半導體元件之一截面圖; 第9圖是在一製程步驟期間之一半導體元件之一截面圖; 第10圖是在一製程步驟期間之一半導體元件之一截面 圖;及 第11圖是第10圖之該半導體元件在一製程步驟期間之 一俯視圖。 【主要元件符號說明】 54、56、58、60··.凹部 62、66...遙晶區域 64、68...最初主動區域 74.. .最初寬度 76.. .擴展寬度 78、80…擴展部分 82、84...擴展主動區 86、88…閘極介電層 90.. .閘極層 96、98...電晶體 10…半導體元件 12.. .半導體基板 14…墊氧化層 16.. .氮化層 18、20、22...溝槽 24、26、28、30、70、72、92、 94....主動區域 32、34、36...淺溝槽隔離區域 38、40、42、44...犧牲氧化層 46.. .凹陷區 48、50、52...光阻區段 11
Claims (1)
- 201005874 七、申請專利範圍: ==及上形成—法,該 相^於—第-主動區域形成-溝槽; 用絕緣材料填充該溝槽; 在該溝槽 之一中心 部分上形成一遮罩特徵以暴露 該f槽之㈣遮罩特徵之—第—側與該第-主動區域 側; 之間之一第 钱刻到該溝槽之該第—側内以在該溝槽内留下 第一凹部;及 在該第—凹部内生長—第-蟲晶區域以使該第一 ★動區或擴展到包括該第—凹部並從而形成—擴展之 第一主動區域。 2.如申請專利範圍第1項所述之方法,其中該第-主動區域 具有以=第—方向擴展之—第—寬度,其進-步包含: 乂擴展之第-主動區域上及内形成—第一電晶 體,該第-電晶體在以該第—方向走向的—通道上且有 一閘極’其中該第-電晶體具有大於該第—寬度的—通 道寬度。 3·如申π專他㈣丨項所述之方法,其進—步包含化學 機械抛光該擴展之第—主動區域。 々申π專利乾圍第3項所述之方法,其中該第一主動區域 具有以—第—方向擴展之—第-寬度,其進-步包含·· 在該化學機械㈣之步驟之後,在該擴展之第一主 12 201005874 動區域上及内形成一第—雷B “ 晶體在以該 弟方向走向的一通道上具有—門纟 Ί 閘極,其中該第— 體具有大於該第-寬度的—通道寬度。 日日 5. 6. 如尹請專利第!項所述之方法,其進—步包含在該 蝕刻之步驟之前修整該遮罩特徵。 〆 如申請專㈣㈣5销叙方法,射該修整之步 進一步被特徵化為包含灰化 乂 7.如申請專利範圍第】項所述之方法,其中: _成_溝槽之步料—步賊徵化為該溝槽處 在该弟-主動區域與—第二主動區域之間’· A成《罩特徵之步驟進—步被特徵化為暴露 該溝槽之在該遮罩特徵之-第二側與該第二主動區域 之間之一第二側; …祕刻之步驟進_步被特徵化為㈣到該溝槽之 4第一側内以在該溝槽内留下一第二凹部;及 该生長之步驟進一步被特徵化為在該第二凹部内 生,一第二蟲晶區域以使該第二主動區域擴展到包括 k第一凹σ[5並從而形成—擴展之第二主動區域。 如申,專利範圍第7項所述之方法,其進—步包含化學 機械抛光該擴展之第一主動區域及該擴展之第二主動 區域。 士申明專利範圍第8項所述之方法,其進一步包含: 在該化學機械㈣之步,H軸在該第一擴展 之主動區域與或第二主動區域之上包括在該第一蠢晶 13 201005874 區域與6亥第二蟲晶區域之上延伸之一閘極。 10.如申請專利範圍第9項所述之方法,其中該形成該遮罩 特徵之步驟進-步被特徵化以該遮罩特徵包含光阻,該 方法進一步包含在該蝕刻之步驟之前修整該光阻。 n.—種形成-半導體元件的方法,其包含以下步驟·· 提供一半導體基板; 在一主動區域周圍形成定義該主動區域之一邊界 的一溝槽; 1 用絕緣材料填充該溝槽以形成一隔離區域; 在該隔離區域上形成—遮罩特徵,其中該遮罩特徵 具有與該主動區域隔開的一邊緣,以提供該隔離區域之 在該遮罩特徵之該邊緣與該主動區域之間的-暴露的 區域; 姓刻到該暴露的區域内以形成__凹部;及 、用半導體材料填充該凹部以形成一擴展之主動區 域作為用半導體材料填充的該凹部與該主動區域之一 組合。 泛如申請專利範圍第_所述之方法,其進—步包含: 在該蝕刻步驟之前修整該遮罩特徵。 η如申請專利範圍第u項所述之方法,其進一步包含在該 擴展之主動區域上形成一閘極。 14·如甲請專利範圍第U項所述之方法,其中該形成該問極 之步驟進-步被特徵化以該閘極經過用半導體材料填 充的該凹部。 14 201005874 i5·如申請專利範圍第u 峭所迷之方法,其進一步包含化學 機械拋光該擴展之主動區域。 此如申請專利範圍第u項所述之方法,其中該形成該遮罩 特徵之步驟進—步被特徵化以該暴露區域完全地在該 主動區域周圍擴展。 17.如申請專利範圍第U項所述之方法,其進—步包含: 在及主動區域内及上形成—電晶體,該電晶體具有越過在兩個不同位置用半導體材料填充的該凹部的一 閑極。 18·如申請專韻圍糾述之方法,其巾該填充該凹部 之步驟進-步被特徵化為蟲晶地生長該半導體材料。 19· 一種半導體元件,其包含: 具有一頂面的一半導體結構; 絕緣材料的一隔離區域’其自該頂面延伸到一第一 冰度, 半導體材料之—主動區域’其具有-中心部分及一 相鄰部分,其中 該中心部分自該頂面延伸到至少該第一深度; 該相鄰部分具有處於該頂面之頂部部分及不超過 —第二深度之一底部部分; 該第二深度小於該第一深度; 該相鄰部分自該頂部部分到該底部部分處在該中 心部分與該隔離區域之間;及 該隔離區域直接地在該相鄰部分的底部部分下面。 15 201005874 20.如申請專利範圍第19項所述之半導體元件,其進一步包 含在該主動區域之該中心部分與該相鄰部分之上的一 閘極。 16
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/182,421 US8062953B2 (en) | 2008-07-30 | 2008-07-30 | Semiconductor devices with extended active regions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201005874A true TW201005874A (en) | 2010-02-01 |
Family
ID=41607463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098116023A TW201005874A (en) | 2008-07-30 | 2009-05-14 | Semiconductor devices with extended active regions |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8062953B2 (zh) |
| JP (1) | JP5721178B2 (zh) |
| CN (1) | CN102113110B (zh) |
| TW (1) | TW201005874A (zh) |
| WO (1) | WO2010014287A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI562373B (en) * | 2014-02-19 | 2016-12-11 | Vanguard Int Semiconduct Corp | Semiconductor device and method for manufacturing the same |
| US9978861B2 (en) | 2014-04-09 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device having gate in trenches |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367147A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型半导体器件的制造方法 |
| CN103681325B (zh) * | 2012-09-04 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍片场效应晶体管的制备方法 |
| US9337079B2 (en) * | 2012-10-09 | 2016-05-10 | Stmicroelectronics, Inc. | Prevention of contact to substrate shorts |
| US9437440B2 (en) * | 2012-11-21 | 2016-09-06 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| CN104282612B (zh) * | 2013-07-01 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件浅沟槽隔离结构的制作方法 |
| CN106574280A (zh) * | 2014-05-15 | 2017-04-19 | 凯利斯塔公司 | 用于生物制备极长碳链化合物的方法 |
| KR102675909B1 (ko) * | 2017-02-20 | 2024-06-18 | 삼성전자주식회사 | 반도체 소자 |
| KR102342551B1 (ko) | 2017-09-25 | 2021-12-23 | 삼성전자주식회사 | 아이솔레이션 영역을 포함하는 반도체 소자 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260952A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | 半導体装置 |
| US6483156B1 (en) | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| JP2002158932A (ja) * | 2000-11-16 | 2002-05-31 | Sony Corp | 固体撮像装置及び固体撮像素子の駆動方法 |
| JP2002270685A (ja) * | 2001-03-08 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6630288B2 (en) * | 2001-03-28 | 2003-10-07 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features by modification of the photoresist surface |
| US6716571B2 (en) * | 2001-03-28 | 2004-04-06 | Advanced Micro Devices, Inc. | Selective photoresist hardening to facilitate lateral trimming |
| KR20050045599A (ko) | 2003-11-12 | 2005-05-17 | 삼성전자주식회사 | 선택적 에피텍셜 성장을 이용한 소자분리막 형성방법 |
| KR100673896B1 (ko) * | 2004-07-30 | 2007-01-26 | 주식회사 하이닉스반도체 | 트렌치 구조의 소자분리막을 갖는 반도체소자 및 그 제조방법 |
| JP2006237509A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置 |
| JP4718894B2 (ja) * | 2005-05-19 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100772114B1 (ko) * | 2006-09-29 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2008
- 2008-07-30 US US12/182,421 patent/US8062953B2/en active Active
-
2009
- 2009-05-11 WO PCT/US2009/043457 patent/WO2010014287A1/en not_active Ceased
- 2009-05-11 CN CN2009801297506A patent/CN102113110B/zh active Active
- 2009-05-11 JP JP2011521138A patent/JP5721178B2/ja active Active
- 2009-05-14 TW TW098116023A patent/TW201005874A/zh unknown
-
2011
- 2011-09-19 US US13/235,580 patent/US20120007155A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI562373B (en) * | 2014-02-19 | 2016-12-11 | Vanguard Int Semiconduct Corp | Semiconductor device and method for manufacturing the same |
| US9978861B2 (en) | 2014-04-09 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device having gate in trenches |
Also Published As
| Publication number | Publication date |
|---|---|
| US8062953B2 (en) | 2011-11-22 |
| JP5721178B2 (ja) | 2015-05-20 |
| CN102113110B (zh) | 2013-12-11 |
| WO2010014287A1 (en) | 2010-02-04 |
| JP2011530168A (ja) | 2011-12-15 |
| US20100025805A1 (en) | 2010-02-04 |
| US20120007155A1 (en) | 2012-01-12 |
| CN102113110A (zh) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201005874A (en) | Semiconductor devices with extended active regions | |
| US9478549B2 (en) | FinFET with dielectric isolation by silicon-on-nothing and method of fabrication | |
| US10170375B2 (en) | FinFET devices with unique fin shape and the fabrication thereof | |
| JP6251604B2 (ja) | フィンfet構造を有する半導体装置及びその製造方法 | |
| US7800152B2 (en) | Methods for manufacturing a finfet using a conventional wafer and apparatus manufactured therefrom | |
| JP4453967B2 (ja) | 均一なチャネル厚さと分離ゲートを有するひずみチャネルFinFET | |
| KR101248339B1 (ko) | 상이한 높이들을 갖는 인접하는 실리콘 핀들을 제조하는 방법 | |
| KR100444095B1 (ko) | 전계 효과 트랜지스터 형성 방법 및 2중 게이트 전계 효과 트랜지스터 형성 방법 | |
| TW200529431A (en) | A pull-back method of forming fins in FinFETs | |
| US9449820B2 (en) | Epitaxial growth techniques for reducing nanowire dimension and pitch | |
| WO2015096467A1 (en) | Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes | |
| EP3182459A1 (en) | Method of producing a pre-patterned structure for growing vertical nanostructures | |
| KR100762752B1 (ko) | 층 배열 제조방법과 이중 게이트 전계 효과 트랜지스터로 이용하기 위한 층 배열 | |
| CN111435642B (zh) | 三维堆叠的半导体纳米线结构及其制备方法 | |
| CN105742359B (zh) | 鳍型场效应晶体管的鳍及其制备方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| US10978335B2 (en) | Method for producing a gate cut structure on an array of semiconductor fins | |
| CN108091611B (zh) | 半导体装置及其制造方法 | |
| JP2006156867A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| CN111435666A (zh) | 图形化结构的soi衬底及其制备方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| CN103794497A (zh) | 一种半导体器件及其制备方法 | |
| CN101114580A (zh) | 半导体装置及其制造方法 | |
| CN105870014A (zh) | 一种鳍的形成方法 | |
| JP2010118566A (ja) | 半導体装置 |